JP2017523764A - スイッチトキャパシタコンバータ - Google Patents

Abstract

第２分圧器回路段に結合された第１分圧器回路段を含む複数の分圧器回路段を有するスイッチトキャパシタ回路；及び第１分圧器回路段にクロック信号を供給して、該クロック信号の第１半周期の間に第１分圧器回路段の出力ノードで第１電圧を供給すると共に該クロック信号の第２半周期の間に該出力ノードで第２電圧を供給するように構成されたコントローラを有するシステムである。第２分圧器回路段は上記クロック信号の半周期の間に入力電圧まで充電するように構成される一方、上記コントローラは第２分圧器回路段の充電を、（ｉ）第１電圧が上記入力電圧として供給される上記クロック信号の第１半周期、及び（ii）第２電圧が上記入力電圧として供給される上記クロック信号の第２半周期のうちの選択された半周期に同期させるよう構成される。

Description

本発明は、スイッチトキャパシタコンバータに関する。

固体照明（ＳＳＬ）の現在の傾向はモジュール化及び集積化に存するので、分散型ドライバは柔軟性、面積効率及び低コストにより一層の人気を得ている。コンデンサ（キャパシタ）のみを利用してエネルギを転送するスイッチトキャパシタコンバータ（ＳＣＣ：switched capacitor converter）は、誘導部品の使用を排除し、斯かるコンバータを分散型ドライバとして好ましいトポロジとさせている。

分散型ドライバを実施化するための１つの態様は、ドライバ及び光源が１つの担体基板上に一緒に組み合わされる“ドライバ・オン・ボード”である。このような基板の電源は調整された標準電圧から調整されていない広範囲の電圧まで様々であり、このことはドライバが高性能を維持する困難さをもたらす。例えば、４４Ｖ〜５７Ｖを電圧範囲として定めるパワー・オーバー・イーサネット（登録商標）（ＰｏＥ）規格と互換性を有するために、これらドライバは良好な電源変動率を必要とし、これにより高い効率を得ることができる。

従って、上述したように、スイッチトキャパシタコンバータの１つの重要な課題は広い範囲の電源供給のもとで正確な出力電圧を、即ち良好な電源変動率を達成することである。

通常のスイッチトキャパシタコンバータの場合、入力電圧と出力電圧との間の関係は、
Ｖ_Ｏ＝Ｍ＊Ｖ_ＩＮ−Ｒ_Ｏ＊Ｉ_Ｌ
と公式化することができ、ここで、Ｖ_Ｏ、Ｖ_ＩＮ、Ｒ_Ｏ、Ｉ_Ｌ及びＭは、各々、出力電圧、入力電圧、等価出力抵抗、負荷電流及び変換比である。

トポロジが固定されたスイッチトキャパシタＤＣ／ＤＣコンバータの場合、電圧は１つの変換比によってのみ変換される。１つの特定の変換比において、出力電圧は入力電圧に比例する。１つのみの変換比を有するスイッチトキャパシタコンバータは限られた電源調節性能しか有さず、結果として、低効率となるのみならず、大きな出力電力変動率となる。このような調整されない出力電圧は、電圧の精度が厳格に必要とされる場合には許容されない。

スイッチトキャパシタコンバータの調整された出力電圧を得る従来の１つの方法は、フィードバックループを追加して当該回路の等価出力抵抗を調整することである。

他の従来の方法は、複数のＳＣＣを縦続接続して、多段逐次近似（ＳＡＲ）コンバータとして動作させることである。各段は、前の電圧を２つの縮小された電圧範囲に分割する。従って、２つの段が縦続接続された場合、４つの設定可能な比が得られる。このようにして、Ｎ段は２^Ｎの可能な比をもたらす。従って、縦続接続された複数段のＳＡＲ ＳＣＣの後では、高い電圧分解能を達成することができる。

発明者は、ＳＣＣ回路の等価出力抵抗を調整するためにフィードバックループを追加するという上記方法でも線形な出力電圧を達成することはできるが、調整される出力電圧が、変換比又は理想電圧により決定される期待される電圧から懸け離れている場合、該ＳＣＣの効率は低下するということを認識した。調整される出力電圧と理想電圧との間の差が大きいほど、効率の低下は大きくなる。このように、この方法の欠点は電圧を調整する際に効率を犠牲にするということである。

発明者は、更に、線形多段ＳＡＲ ＳＣＣは高分解能を得るために幾つかの段を用いる故に、使用される多数のコンデンサ及びスイッチが当該コンバータの全体としての効率を低下させるということも認識した。

本開示の一態様によれば、第２分圧器回路段に結合された第１分圧器回路段を含む複数の分圧器回路段を有するスイッチトキャパシタ回路と；前記第１分圧器回路段にクロック信号を供給して、該クロック信号の第１半周期の間に前記第１分圧器回路段の出力ノードで第１電圧を供給する一方、前記クロック信号の第２半周期の間に前記出力ノードで第２電圧を供給するよう構成されたコントローラと；を有するシステムが提供され、前記第２分圧器回路段は前記クロック信号の半周期の間に入力電圧まで充電するよう構成され、前記コントローラは前記第２分圧器回路段の充電を、（ｉ）前記第１電圧が前記入力電圧として供給される前記クロック信号の第１半周期及び（ii）前記第２電圧が前記入力電圧として供給される前記クロック信号の第２半周期のうちの選択された半周期に同期させるよう構成される。

例示的実施態様において、前記出力ノードと前記第２分圧器回路段の入力ノードとの間には少なくとも１つの選択スイッチが接続される。

前記コントローラは、前記第１電圧を前記入力ノードに供給するために前記クロック信号の第１半周期の間に前記少なくとも１つの選択スイッチをオンすることにより前記第２分圧器回路段の充電を前記クロック信号の第１半周期に同期させるように構成することができる。

前記コントローラは、前記第２電圧を前記入力ノードに供給するために前記クロック信号の第２半周期の間に前記少なくとも１つの選択スイッチをオンすることにより前記第２分圧器回路段の充電を前記クロック信号の第２半周期に同期させるように構成することができる。

例示的実施態様において、前記コントローラは、出力パラメータを検出する一方、該検出された出力パラメータ及び目標出力電圧に基づいて前記スイッチトキャパシタ回路の変換比を決定すると共に該決定された変換比を有するように前記スイッチトキャパシタ回路を構成するよう前記選択を実行する。

前記出力パラメータは、前記スイッチトキャパシタ回路の出力電圧とすることができる。

当該システムは、少なくとも１つの光源（Ｄ）を更に有することができ、前記スイッチトキャパシタ回路は該少なくとも１つの光源を駆動する出力電圧を供給し、前記出力パラメータは前記少なくとも１つの光源を介して流れる電流を示す感知抵抗の間の感知電圧である。

前記第１分圧器回路段は、ディクソンラダー（Dickson ladder）トポロジに基づくものとすることができると共に、５分割分圧器又は４分割分圧器の何れかとして動作するよう構成することができる。

この実施態様において、前記第１分圧器回路段は複数のスイッチを有することができ、前記コントローラは前記クロック信号の第１半周期の間に前記複数のスイッチのうちの第１組をオンすると共に前記クロック信号の第２半周期の間に前記複数のスイッチのうちの第２組をオンするように前記クロック信号を供給することにより前記第１分圧器回路段を５分割分圧器として動作するよう制御するように構成される。前記コントローラは、前記クロック信号の第１半周期の間に前記複数のスイッチのうちの第３組をオンすると共に前記クロック信号の第２半周期の間に前記複数のスイッチのうちの第４組をオンするように前記クロック信号を供給することにより前記第１分圧器回路段を４分割分圧器として動作するよう制御するように構成することができる。

前記第１分圧器回路段は、２分割分圧器とすることができる。

前記第２分圧器回路段は、２分割分圧器とすることができる。

前記第２分圧器回路段は、（ｉ）２分割分圧器、（ii）３分割分圧器、又は（iii）１.５分割分圧器の何れかとして動作するよう構成することができる。

前記第２分圧器回路段は複数のスイッチを有することができ、前記コントローラは、前記クロック信号の第１半周期の間に前記複数のスイッチのうちの第１組をオンすると共に前記クロック信号の第２半周期の間に前記複数のスイッチのうちの第２組をオンするように前記クロック信号を供給することにより前記第２分圧器回路段を２分割分圧器として動作するよう制御し；前記クロック信号の第１半周期の間に前記複数のスイッチのうちの第３組をオンすると共に前記クロック信号の第２半周期の間に前記複数のスイッチのうちの第４組をオンするように前記クロック信号を供給することにより前記第２分圧器回路段を３分割分圧器として動作するよう制御し；前記クロック信号の第１半周期の間に前記複数のスイッチのうちの第５組をオンすると共に前記クロック信号の第２半周期の間に前記複数のスイッチのうちの第６組をオンするように前記クロック信号を供給することにより前記第２分圧器回路段を１.５分割分圧器として動作するよう制御するように構成することができる。

上記及び他の態様は後述される実施態様から明らかとなるであろう。尚、本開示の範囲は、この概要により又は前述した欠点の何れか若しくは全てを必ず克服する構成に限定されることを意図するものではない。

本開示を良く理解するため及び実施態様をどの様に実施することができるかを示すために、添付図面を参照されたい。

図１ａは、汎用ＤＣ／ＤＣコンバータとして構成されたシステムを示す。 図１ｂは、ＬＥＤドライバとして構成されたシステムを示す。 図２は、スイッチトキャパシタ電力チェーンの概略ブロック図を示す。 図３は、当該電力チェーンにおける第１スイッチトキャパシタコンバータ段のディクソンラダー回路を示す。 図４は、第１スイッチトキャパシタコンバータ段に結合された２：１分圧器回路を示す。 図５は、電圧同期技術の動作原理を示す。 図６は、電圧同期技術によるスイッチの削減を示す。 図７は、当該電力チェーンの最終の第５段で使用される三種変換比回路を示す。 図８ａは、当該スイッチトキャパシタ電力チェーンの或る動作モードにおける動作メカニズムを示す。 図８ｂは、当該スイッチトキャパシタ電力チェーンの他の動作モードにおける動作メカニズムを示す。 図８ｃは、当該スイッチトキャパシタ電力チェーンの他の動作モードにおける動作メカニズムを示す。 図８ｄは、当該スイッチトキャパシタ電力チェーンの他の動作モードにおける動作メカニズムを示す。

最初に、以下に記載の実施態様によるＳＡＲ ＳＣＣが汎用ＤＣ／ＤＣコンバータとして構成されるシステム１００（図１ａ）及び以下に記載の実施態様によるＳＡＲ ＳＣＣが発光ダイオード（ＬＥＤ）ドライバとして構成されるシステム１５０（図１ｂ）を図示した図１ａ及び図１ｂを参照する。

両システム１００及び１５０は、スイッチトキャパシタ電力チェーン１０２及びコントローラ１０４を有している。スイッチトキャパシタ電力チェーン１０２は、電源１０１から出力される入力電圧Ｖ_inにより給電される。

上記コントローラは、アナログ／デジタル変換器（ＡＤＣ）１１０、電圧基準（Ｒｅｆ）１１４、デジタルコード１１２を供給するように構成された有限状態マシン（ＦＳＭ）１０８及びデジタル制御発振器（ＤＣＯ）１０６を有している。

システム１００において、出力電圧は当該ＤＣ／ＤＣコンバータ内で感知される。一方、システム１５０において、当該ＬＥＤドライバは感知抵抗Ｒｓを経る電流を感知し、ＬＥＤ電流を制御可能に維持する。図１ｂは当該ＳＡＲ ＳＣＣが単一のＬＥＤ（Ｄ）を駆動するために使用されていることを示しているが、該ＬＥＤは例えばＬＥＤのストリング等の一群のＬＥＤとすることもできる。ここではＬＥＤ光源が参照されるが、高／低圧ガス放電光源、レーザダイオード、白熱光源又はハロゲン光源等の如何なる好適な光源を当該ＳＡＲ ＳＣＣにより駆動することもできる。図１ｂは当該ＳＡＲ ＳＣＣがＬＥＤ（Ｄ）を駆動するために使用されていることを示しているが、本開示の実施態様は、照明負荷の駆動に対処するもののみに限定されるものではなく、寸法が制約する他のアプリケーションも同様に当てはまる（例えば、細い小型の電子的設計が必要とされるスマートフォン、ラップトップＰＣ及び他の携帯装置等の装置における）。

ＡＤＣ１１０は、出力パラメータ（例えば、図１ａにおける出力電圧Ｖｏ又は図１ｂにおける感知抵抗Ｒｓの両端間の感知電圧Ｖｓ）を感知すると共に、該アナログ入力信号をデジタルドメインに変換するように構成されている。電圧基準１１４は、ＡＤＣ１１０により実行される変換処理のためのバイアス電圧であり、当業者により明らかなように該感知処理において重要な役割を果たす。ＡＤＣ１１０は、限られた数のデジタル出力コードにより特定の範囲内の全てのアナログ入力を固有に表現するように構成される。電源変動率（line regulation）を改善するために、入力電圧を感知する順方向フィードバックループを追加することができる。

ＡＤＣ１１０の出力端はＦＳＭ１０８の入力端に結合されている。ＦＳＭ１０８は、ＡＤＣ１１０からコードを入力し、出力パラメータの現在の状態を決定し、スイッチトキャパシタ電力チェーン１０２における選択スイッチを制御するための対応するデジタルコードを出力するように構成されている（後に更に詳細に説明する）。ＦＳＭ１０８は、目標電圧（目標出力パラメータ）を供給するようスイッチトキャパシタ電力チェーン１０２を制御するように事前に構成することができる。他の例として、ＦＳＭ１０８はユーザから目標電圧（目標出力パラメータ）を入力するように構成することができ、これにより、この目標電圧はユーザにより当該スイッチトキャパシタ電力チェーン１０２の用途に依存して変更することができる。

ＦＳＭ１０８は、更に、ＤＣＯ１０６に制御信号を出力するように構成されている。ＦＳＭ１０８の機能は、１以上の記憶媒体を有するメモリ上に記憶されると共に、１以上の処理ユニットを有するプロセッサ上で実行するように構成されたコード（ソフトウェア）で実施化することができる。該コードは、上記メモリから取り出され、上記プロセッサ上で実行された場合に、以下に述べる実施態様に従って処理を実行するように構成される。他の例として、ＦＳＭ１０８の機能の幾つか又は全てが、専用のハードウェア回路、又はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）等の構成可能なハードウェア回路で実施化されることも除外されるものではない。ＳＡＲ ＳＣＣはオンチップアプリケーション用に設計されるので、ＦＳＭ１０８は、好ましくは、超大規模集積回路（ＶＬＳＩ）方法によるデジタル回路を用いて実施化することができる。

ＤＣＯ１０６は、ＦＳＭ１０８から入力された前記制御信号に基づいてスイッチングクロック信号を所望の周波数で発生するために使用される。該スイッチングクロック信号は、スイッチトキャパシタ電力チェーン１０２のスイッチを制御するために使用される。軽い負荷の状況において、ＤＣＯ１０６は全体の効率を改善するために動作周波数を減少させる。

次に、図１ａ及び図１ｂに示されたスイッチトキャパシタ電力チェーンの構成を、図２を参照して説明する。

図２に示されるように、当該スイッチトキャパシタ電力チェーン１０２は５つの段を有している。

第１ＳＣＣ段２０２は、２つの切り換え可能な変換比を有する。即ち、該第１ＳＣＣ段は４：１分圧器（Ｍ＝０.２５）として動作することができるか、又は５：１分圧器（Ｍ＝０.２）として動作することができる。第２ＳＣＣ段２０４ａは２：１分圧器（Ｍ＝０.５）であり、後続の段に対する基準として安定した電圧を供給することを目的としている。第３ＳＣＣ段２０４ｂ及び第４ＳＣＣ段２０４ｃは、共に、２：１分圧器（Ｍ＝０.５）であり、電圧範囲を縮小する。最後の第５ＳＣＣ段２０５は３つの切り換え可能な変換比を有する。即ち、第５ＳＣＣ段２０５は３：１分圧器として動作することができるか、２：１分圧器として動作することができるか、又は３：２分圧器として動作することができる。

第１ＳＣＣ段２０２は、図３に示され、５個のコンデンサＣ１〜Ｃ５及び単極単投型の９個のスイッチＳ１〜Ｓ９に基づいたディクソンラダー（Dickson ladder）トポロジを用いて構成される。更に詳細には、第１ＳＣＣ段２０２は各々が２つのコンデンサを備える２つのフライングラダー（flying ladder）を有し、第１のフライングラダーは第１コンデンサＣ１を第３コンデンサと直列に有し、第２のフライングラダーは第２コンデンサＣ２を第４コンデンサＣ４と直列に有する。

第１ＳＣＣ段２０２は、更に、６個の第１中心ノード３０１１〜３０１６を有する。第１スイッチＳ１は第１中心ノード３０１１（ノードＡ）を電源１０１の正端子に選択に接続する。第２スイッチＳ２は第１中心ノード３０１１を第２中心ノード３０１２（ノードＢ）に選択的に接続する。第３スイッチＳ３は第２中心ノード３０１２を第３中心ノード３０１３（ノードＣ）に選択的に接続する。第４スイッチＳ４は第３中心ノード３０１３を第４中心ノード３０１４（ノードＤ）に選択的に接続する。第５スイッチＳ５は第４中心ノード３０１４を第５中心ノード３０１５に選択的に接続する。第５負荷コンデンサＣ５は、第５中心ノード３０１５と第６中心ノード３０１６との間に配置される。第６中心ノード３０１６は電源１０１の負端子に接続される。

第１及び第３コンデンサＣ１及びＣ３を有する第１フライングラダーは第１中心ノード３０１１と第１二次ノード３０２１との間に配置される。第６スイッチＳ６は第１二次ノード３０２１を第５中心ノード３０１５に選択的に接続し、第９スイッチＳ９は第１二次ノード３０２１を第６中心ノード３０１６に選択的に接続する。第１コンデンサＣ１と第３コンデンサＣ３との間のノードは第３中心ノード３０１３に接続される。

第２及び第４コンデンサＣ２及びＣ４を有する第２フライングラダー部は、第２中心ノード３０１２と第２二次ノード３０２２との間に配置されている。第７スイッチＳ７は第２二次ノード３０２２を第５中心ノード３０１５に選択的に接続する一方、第８スイッチＳ８は該第２二次ノード３０２２を第６中心ノード３０１６に選択的に接続する。第２コンデンサＣ２と第４コンデンサＣ４との間のノードは第４中心ノード３０１４に接続される。

当該２つのフライングラダー部は、スイッチＳ１〜Ｓ９の開成及び閉成の適切な順序により逆位相とされる。

前述したように、第１ＳＣＣ段２０２は４：１分圧器（Ｍ＝０.２５）として動作するか、又は５：１分圧器（Ｍ＝０.２）として動作することができるもので、これはスイッチＳ１〜Ｓ９に適切な切り換え順序を付与することにより達成される。この場合、“切り換え順序”なる用語は、ＳＣＣ段における第１組のスイッチが第１時間位相の間にオンされる（残りの第２組のスイッチはオフされる）一方、該ＳＣＣ段における第２組のスイッチは第２時間位相の間にオンされる（該ＳＣＣ段の第１組のスイッチはオフされる）ことを示すために使用されている。

例えば、第１ＳＣＣ段２０２を５：１分圧器として動作するよう構成するために、ＤＣＯ１０６から出力されるデューティサイクルＤのスイッチングクロック信号がスイッチＳ１、Ｓ３、Ｓ５、Ｓ６及びＳ８に供給されて、これらスイッチを第１時間位相φ１の間に所与の状態となる（例えば、オンされる）ように制御する一方、１−Ｄのデューティサイクルを持つクロック信号がスイッチＳ２、Ｓ４、Ｓ７及びＳ９に供給されて、これらスイッチが反対の状態となる（例えば、オフされる）ように制御する。続く第２時間位相φ２の間において、全スイッチの状態は反転することができる。

第１ＳＣＣ段２０２を４：１分圧器として動作するよう構成するために、ＤＣＯ１０６から出力されるデューティサイクルＤのスイッチングクロック信号はスイッチＳ３、Ｓ５、Ｓ６及びＳ８に供給されて、これらスイッチを第１時間位相φ１の間に所与の状態となる（例えば、オンされる）ように制御する一方、１−Ｄのデューティサイクルを持つクロック信号がスイッチＳ１、Ｓ２、Ｓ４、Ｓ７及びＳ９に供給されて、これらスイッチが反対の状態となる（例えば、オフされる）ように制御する。続く第２時間位相φ２の間において、全スイッチの状態は反転することができる。

第１ＳＣＣ段２０２が５：１分圧器として又は４：１分圧器として動作する間の差は、スイッチＳ１がオンされる間のスイッチングクロック信号の時間位相に依存することが明らかであろう。図２に示されるように、ＦＳＭ１０８から出力されるデジタル出力コードの第１ビット（ビット１）は、第１スイッチＳ１が当該スイッチングクロック信号の第１時間位相φ１の間又は第２時間位相φ２の間の何れにオン（閉成）されるかを制御するために使用され、かくして、該第１ＳＣＣ段２０２が５：１分圧器として動作するか又は４：１分圧器として動作するかを制御する。

ＤＣＯ１０６から出力される上記スイッチングクロック信号のデューティサイクルは、５０％として設定することができる。スイッチがオンからオフへ状態を移行させる間の電流の通り抜けを防止するために、不感時間（デッドタイム）が追加される。ＳＣＣ段の不感時間とは、第１組のスイッチ及び第２組のスイッチの両方が開状態となる切り換え遷移の間の期間を指す。従って、実際のデューティサイクルは５０％より僅かに少なくなる（例えば、４９％）ように設定することができる。該不感時間は、２つの位相相補的で重なり合わないクロック信号を発生する不感時間発生器により付加することができる。

第１ＳＣＣ段２０２を4:1/5:1分圧器として実施化することにより、同じ分解能を得ながら、スイッチ及びコンデンサの数は２段の２：１分圧器と比較して低減されることになり、これにより、面積効率を向上させる。

図４は、第１ＳＣＣ段２０２と第２安定器ＳＣＣ段２０４ａとの間の接続を示す。

選択スイッチブロック２０６ａ（図２に示されるような）は、第１ＳＣＣ段２０２と第２安定器ＳＣＣ段２０４ａとの間に結合される。該選択スイッチブロック２０６ａの第１選択スイッチＳＳ１は、第１ＳＣＣ段２０２のノードＡと第２安定器ＳＣＣ段２０４ａの高側電圧入力端Ｖ＋との間に結合される。選択スイッチブロック２０６ａの第２選択スイッチＳＳ２は、第１ＳＣＣ段２０２のノードＣと第２安定器ＳＣＣ段２０４ａの上記高側電圧入力端Ｖ＋との間に結合される。第２安定器ＳＣＣ段２０４ａの低側電圧入力端Ｖ−は、第１ＳＣＣ段２０２の第５中心ノード３０１５に結合される。

第２安定器ＳＣＣ段２０４ａは、２つの時間位相で動作する。第１時間位相φ１において、フライングコンデンサＣｆの上側プレートは第２安定器ＳＣＣ段２０４ａの前記高側電圧入力端Ｖ＋に接続される一方、該フライングコンデンサＣｆの下側プレートは、スイッチＳ２４がオンされ（スイッチＳ２２(b)及びＳ２３はオフされる）ので、Ｖｏ（該第２安定器ＳＣＣ段２０４ａの出力電圧）に接続される。第２時間位相φ２において、フライングコンデンサＣｆの上側プレートはＶｏに接続される（スイッチＳ２３がオンされるため）一方、該フライングコンデンサＣｆの下側プレートは、スイッチＳ２２(b)がオンされる（スイッチＳ２４はオフされる）故に、第２安定器ＳＣＣ段２０４ａの前記低側電圧入力端Ｖ−に接続される。負荷コンデンサＣｌの上側プレートはＶｏに接続される一方、該負荷コンデンサＣｌの下側プレートは第２安定器ＳＣＣ段２０４ａの低側電圧入力端Ｖ−に接続される。該負荷コンデンサがフライングコンデンサＣｆと電荷を共有することは明らかであろう。従って、出力電圧は、負荷が零の場合、入力電圧の半分（第２安定器ＳＣＣ段２０４ａの高側電圧入力端Ｖ＋の電圧と該第２安定器ＳＣＣ段２０４ａの低側電圧入力端Ｖ−の電圧との間の中間）となるであろう。定格負荷の場合、第２安定器ＳＣＣ段２０４ａの出力電圧Ｖｏは有限の出力抵抗により低下する。幸いにも、フィードバックコントローラ１０４による調整の後に、所望の出力電圧に達することができる。

５：１分圧器として動作する場合、第１ＳＣＣ段２０２は第２安定器ＳＣＣ段２０４ａの低側電圧入力端Ｖ−に電圧１／５Ｖinを供給する。４：１分圧器として動作する場合、第１ＳＣＣ段２０２は第２安定器ＳＣＣ段２０４ａの低側電圧入力端Ｖ−に電圧１／４Ｖinを供給する。

発明者は、前のＳＣＣ段の各出力点において、実際には、２つの変換比が異なる半周期において提供されることを理解した。５：１分圧器として動作する場合、第１ＳＣＣ段２０２の以下の出力ノード電圧を見出すことができる：
ノードＡ：４／５Ｖin（φ１）及びＶin（φ２）
ノードＢ：４／５Ｖin（φ１）及び３／５Ｖin（φ２）
ノードＣ：２／５Ｖin（φ１）及び３／５Ｖin（φ２）
ノードＤ：２／５Ｖin（φ１）及び１／５Ｖin（φ２）。

図５は、第１ＳＣＣ段２０２を示す。ノードＡを例示として挙げると、ディクソンラダーが動作する場合、ノードＡの電圧は２つの可能性のある電圧レベルを出力し得る。これら出力電圧レベルのうちの１つは、ＤＣＯ１０６から出力されるスイッチングクロック信号が第１時間位相φ１内である場合のＶ１：4/5Ｖinであり、他のものはＤＣＯ１０６から出力されるスイッチングクロック信号が第２時間位相φ２内である場合のＶ２：Ｖinである。

後続の縦続接続されたＳＣＣ（この例では、第２ＳＣＣ段２０４ａ）は、２つの動作フェーズ、即ち充電フェーズ及び出力フェーズを有する。該２：１分圧器が前段（この例では、第１ＳＣＣ段２０２）から出力されたエネルギを得る唯一のフェーズは、充電フェーズであり、このことは、出力フェーズは前の出力電圧からは独立であることを意味する。

このように、後続の縦続接続ＳＣＣ（この例では、第２ＳＣＣ段２０４ａ）は第１半周期で充電し、第２半周期で放電する必要がある。第１半周期において、充電は前のＳＣＣ（この例では、第１ＳＣＣ段２０２）の出力に依存し、第２半周期において、放電は前のＳＣＣ（この例では、第１ＳＣＣ段２０２）の出力に無関係である。

上記理解に基づいて、本開示の実施態様は、後続のＳＣＣの充電半周期を前のＳＣＣの２つの半周期のうちの所望のものに選択的に同期させるように時間制御される選択スイッチの使用に関するものであり、ここで、上記前のＳＣＣの２つの半周期は、安定した及び異なる変換比を各々提供する。

スイッチＳＳ１及びＳＳ２を制御することにより、第２安定器ＳＣＣ段２０４ａの電圧範囲（voltage domain）は、該第２安定器ＳＣＣ段２０４ａの高側電圧入力端Ｖ＋上の電圧を変化させることによって変化させることができる。

図５に示されるように、制御信号が選択スイッチブロック２０６ａの選択スイッチＳＳ１に供給される。ＦＳＭ１０８から出力されるデジタル出力コードの第２ビット（ビット２）に対応する選択スイッチＳＳ１に供給される該制御信号は、ＤＣＯ１０６から出力されるスイッチングクロック信号に同期される。このように、選択スイッチＳＳ１に供給される該制御信号は、該選択スイッチＳＳ１を第１時間位相φ１の間にオンし又は第２時間位相φ２の間にオンするように制御することができる。

第１時間位相φ１の間に選択スイッチＳＳ１がオンされると共に選択スイッチＳＳ２がオフされ（第１ＳＣＣ段２０２のノードＡから出力される電圧４／５Ｖinが第２安定器ＳＣＣ段２０４ａの高側電圧入力端Ｖ＋に供給される）、且つ、第２時間位相φ２の間に選択スイッチＳＳ１及び選択スイッチＳＳ２の両方がオフされる場合、第２安定器ＳＣＣ段２０４ａの電圧範囲は１／５Ｖinと４／５Ｖinとの間となり、従って、第２安定器ＳＣＣ段２０４ａの出力電圧Ｖｏは２.５／５Ｖinとなるであろう。これが、図８ｃの“STB 2nd”の列に示されている。

第１時間位相φ１の間に選択スイッチＳＳ１及び選択スイッチＳＳ２の両方がオフされ、且つ、第２時間位相φ２の間に選択スイッチＳＳ１がオンされると共に選択スイッチＳＳ２がオフされる（第１ＳＣＣ段２０２のノードＡから出力される電圧Ｖinが第２安定器ＳＣＣ段２０４ａの高側電圧入力端Ｖ＋に供給される）場合、第２安定器ＳＣＣ段２０４ａの電圧範囲は１／５ＶinとＶinとの間となり、従って、第２安定器ＳＣＣ段２０４ａの出力電圧Ｖｏは３／５Ｖinとなるであろう。これが、図８ｄの“STB 2nd”の列に示されている。

図５には示されていないが、制御信号は選択スイッチブロック２０６ａの選択スイッチＳＳ２にも供給される。ＦＳＭ１０８から出力されるデジタル出力コードの第３ビット（ビット３）に対応する選択スイッチＳＳ２に供給される該制御信号は、ＤＣＯ１０６から出力されるスイッチングクロック信号に同期される。このように、選択スイッチＳＳ２に供給される該制御信号は、該選択スイッチＳＳ２を第１時間位相φ１の間にオンし又は第２時間位相φ２の間にオンするように制御することができる。

第１時間位相φ１の間に選択スイッチＳＳ１がオフされると共に選択スイッチＳＳ２がオンされ（第１ＳＣＣ段２０２のノードＣから出力される電圧２／５Ｖinが第２安定器ＳＣＣ段２０４ａの高側電圧入力端Ｖ＋に供給される）、且つ、第２時間位相φ２の間に選択スイッチＳＳ１及び選択スイッチＳＳ２が共にオフされる場合、第２安定器ＳＣＣ段２０４ａの電圧範囲は１／５Ｖinと２／５Ｖinとの間となり、従って、第２安定器ＳＣＣ段２０４ａの出力電圧Ｖｏは１.５／５Ｖinとなるであろう。これが、図８ａの“STB 2nd”の列に示されている。

第１時間位相φ１の間に選択スイッチＳＳ１及び選択スイッチＳＳ２が共にオフされ、且つ、第２時間位相φ２の間に選択スイッチＳＳ２がオンされると共に選択スイッチＳＳ１がオフされる（第１ＳＣＣ段２０２のノードＣから出力される電圧３／５Ｖinが第２安定器ＳＣＣ段２０４ａの高側電圧入力端Ｖ＋に供給される）場合、第２安定器ＳＣＣ段２０４ａの電圧範囲は１／５Ｖinと３／５Ｖinとの間となり、従って、第２安定器ＳＣＣ段２０４ａの出力電圧Ｖｏは２／５Ｖinとなるであろう。これが、図８ｂの“STB 2nd”の列に示されている。

上記から、２つの異なる電圧（第２安定器ＳＣＣ段２０４ａの高側電圧入力端Ｖ＋に供給されるべき）を、１つの選択スイッチのみにより（その制御信号を変更することによってのみ）選択することができることが明らかであろう。

この上述した電圧同期技術は、有利にも、第１ＳＣＣ段２０２と第２安定器ＳＣＣ段２０４ａとの間に必要とされる選択スイッチの数を、従来の方法と比較して半分に減少させる。このことが図６に示されている。

５：１分圧器として動作する場合の第１ＳＣＣ段２０２の出力ノード電圧に説明を戻すと、斯かる第１ＳＣＣ段２０２から電圧４／５Ｖin、３／５Ｖin、２／５Ｖin及び１／５Ｖinを得るための従来の方法は、出力ノードＡ、Ｂ、Ｃ及びＤに接続された選択スイッチを各々使用することである。上述した電圧同期技術を用いた後では、選択スイッチＳＳ１及びＳＳ２に各々接続するためにノードＡ及びノードＣしか必要とされない。これは、ノードＡ及びノードＣの各々が２つの電圧を出力することができ、このことが所望の電圧範囲をカバーすることができるからである。このように、必要とされる選択スイッチの数は２つ（ノードＡに接続された選択スイッチＳＳ１及びノードＣに接続された選択スイッチＳＳ２）に半減する。

上記では第１ＳＣＣ段２０２と第２安定器ＳＣＣ段２０４ａとの間の電圧同期技術が５：１分圧器として動作する第１ＳＣＣ段２０２に関して説明されたが、同じ原理は該第１ＳＣＣ段２０２が４：１分圧器として動作する場合にも当てはまる。更に、当該電圧同期技術は第１ＳＣＣ段２０２及び第２安定器ＳＣＣ段２０４ａに関して上述されたが、同じ原理は図２に示された後続のＳＣＣ段にも当てはまる。即ち、各ＳＣＣ段の充電半周期は前のＳＣＣ段の２つの半周期のうちの所望のものに同期され、その場合において、該前のＳＣＣの２つの半周期は安定した及び異なる変換比を各々提供する。このように、各ＳＣＣ段の間の所要の選択スイッチの数を、従来の方法と比較して、半分に低減する。

第２安定器ＳＣＣ段２０４ａの電圧範囲は該第２安定器ＳＣＣ段２０４ａの高側電圧入力端Ｖ＋における電圧のみを変化させることにより変化されるが、後続の段（第３ＳＣＣ段２０４ｂ、第４ＳＣＣ段２０４ｃ及び第５ＳＣＣ段２０５）の場合、これら段の電圧範囲は、各段における高側電圧入力端Ｖ＋上の電圧及び低側電圧入力端−Ｖ上の電圧の両方を変化させることにより変化させることができる。以下に説明されるように、これら段の電圧範囲を制御するために選択スイッチが使用される。これら選択スイッチは、ＦＳＭ１０８から出力されたデジタルコードに対応する制御信号により制御される。

図２に戻ると、第３ＳＣＣ段２０４ｂの高側電圧入力端Ｖ＋に供給される電圧を制御するために選択スイッチブロック２０６ｂが使用される。該選択スイッチブロック２０６ｂの選択スイッチＳＳ３は、第１ＳＣＣ段２０２のノードＣと第３ＳＣＣ段２０４ｂの高側電圧入力端Ｖ＋との間に結合される。該選択スイッチブロック２０６ｂの選択スイッチＳＳ４は、第２安定器ＳＣＣ段２０４ａの出力端と第３ＳＣＣ段２０４ｂの高側電圧入力端Ｖ＋との間に結合される。

選択スイッチブロック２０６ｃは、第３ＳＣＣ段２０４ｂの低側電圧入力端Ｖ−に供給される電圧を制御するために使用される。該選択スイッチブロック２０６ｃの選択スイッチＳＳ５は、第１ＳＣＣ段２０２のノードＣと第３ＳＣＣ段２０４ｂの低側電圧入力端Ｖ−との間に結合される。該選択スイッチブロック２０６ｃの選択スイッチＳＳ６は、第２安定器ＳＣＣ段２０４ａの出力端と第３ＳＣＣ段２０４ｂの低側電圧入力端Ｖ−との間に結合される。該選択スイッチブロック２０６ｃの選択スイッチＳＳ７は、第１ＳＣＣ段２０２の第５中心ノード３０１５と第３ＳＣＣ段２０４ｂの低側電圧入力端Ｖ−との間に結合される。

５：１分圧器として動作する第１ＳＣＣ段２０２の場合、動作時において、第３ＳＣＣ段２０４ｂに対しては下記の電圧範囲が形成され得る。

１／５Ｖin（第３ＳＣＣ段２０４ｂの低側入力端Ｖ−における）と第２安定器ＳＣＣ段２０４ａの出力電圧（第３ＳＣＣ段２０４ｂの高側電圧入力端Ｖ＋における）との間の電圧範囲は、選択スイッチＳＳ４及びＳＳ７の両方をオンすることにより選択することができる。第２安定器ＳＣＣ段２０４ａの出力電圧（第３ＳＣＣ段２０４ｂの低側電圧入力端Ｖ−における）と２／５Ｖin（第３ＳＣＣ段２０４ｂの高側入力端Ｖ＋における）との間の電圧範囲は、選択スイッチＳＳ６及びＳＳ３の両方をオンする（第１時間位相φ１の間に）ことにより選択することができる。第３ＳＣＣ段２０４ｂから出力される可能な電圧（第３ＳＣＣ段２０４ｂの低側電圧入力端Ｖ−における、出力電圧及び高側電圧入力端Ｖ＋における）は、図８ａの列“3rd”に示されている。

２／５Ｖin（第３ＳＣＣ段２０４ｂの低側入力端Ｖ−における）と第２安定器ＳＣＣ段２０４ａの出力電圧（第３ＳＣＣ段２０４ｂの高側電圧入力端Ｖ＋における）との間の電圧範囲は、選択スイッチＳＳ５（第１時間位相φ１の間）及びＳＳ４の両方をオンすることにより選択することができる。第２安定器ＳＣＣ段２０４ａの出力電圧（第３ＳＣＣ段２０４ｂの低側電圧入力端Ｖ−における）と３／５Ｖin（第３ＳＣＣ段２０４ｂの高側入力端Ｖ＋における）との間の電圧範囲は、選択スイッチＳＳ６及びＳＳ３の両方をオンする（第２時間位相φ２の間に）ことにより選択することができる。第３ＳＣＣ段２０４ｂから出力される可能な電圧（第３ＳＣＣ段２０４ｂの低側電圧入力端Ｖ−における、出力電圧及び高側電圧入力端Ｖ＋における）は、図８ｃの列“3rd”に示されている。

上述したように、４つの電圧範囲が第２安定器ＳＣＣ段２０４ａにより提供され、従って、当業者により明らかなように選択スイッチＳＳ３〜ＳＳ７を制御するために２デジタルビットが必要である。選択スイッチブロック２０６ｂ及び選択スイッチブロック２０６ｃの選択スイッチを制御するために、ＦＳＭ１０８から出力されるデジタル出力コードの第４及び第５ビット（ビット４及び５）が使用される。

選択スイッチブロック２０６ｄ及び２０６ｅは、第４ＳＣＣ段２０４ｃの電圧範囲を制御する。選択スイッチブロック２０６ｄは、選択スイッチＳＳ８及びＳＳ９を有する。選択スイッチブロック２０６ｅは、選択スイッチＳＳ１０及びＳＳ１１を有する。

選択スイッチＳＳ８及びＳＳ１１は対で動作し（両者は同時にオン／オフされる）、ＳＳ９及びＳＳ１０も同様である。選択スイッチＳＳ８及びＳＳ１１がオンされる場合、第４ＳＣＣ段２０４ｃの電圧範囲は第３ＳＣＣ段２０４ｂの高側電圧入力Ｖ＋と該第３ＳＣＣ段２０４ｂの出力電圧との間となる。選択スイッチＳＳ９及びＳＳ１０がオンされる場合、第４ＳＣＣ段２０４ｃの電圧範囲は第３ＳＣＣ段２０４ｂの出力電圧と該第３ＳＣＣ段２０４ｂの低側電圧入力Ｖ−との間となる。選択スイッチブロック２０６ｄ及び選択スイッチブロック２０６ｅの選択スイッチを制御するために、ＦＳＭ１０８から出力されるデジタル出力コードの第６ビット（ビット６）が使用される。選択スイッチブロック２０６ｄ及び選択スイッチブロック２０６ｅの選択スイッチを制御するためには、ＦＳＭ１０８から出力されるデジタル出力コードの単一のビットで十分である。何故なら、選択スイッチＳＳ８及びＳＳ１１がオンされる場合、選択スイッチＳＳ９及びＳＳ１０はオフされねばならず、その逆でもあるからである。これを回路レベルで実施するための最も簡単な方法は、インバータ（図２には示されていない）である。

選択スイッチブロック２０６ｆ及び２０６ｇは、最後の第５ＳＣＣ段２０５の電圧範囲を制御する。選択スイッチブロック２０６ｆは、選択スイッチＳＳ１２及びＳＳ１３を有する。選択スイッチブロック２０６ｇは、選択スイッチＳＳ１４及びＳＳ１５を有する。

選択スイッチＳＳ１２及びＳＳ１５は対で動作し（両者は同時にオン／オフされる）、ＳＳ１３及びＳＳ１４も同様である。選択スイッチＳＳ１２及びＳＳ１５がオンされる場合、第５ＳＣＣ段２０５の電圧範囲は、第４ＳＣＣ段２０４ｃの高側電圧入力Ｖ＋と該第４ＳＣＣ段２０４ｃの出力電圧との間となる。選択スイッチＳＳ１３及びＳＳ１４がオンされる場合、第５ＳＣＣ段２０５の電圧範囲は、第４ＳＣＣ段２０４ｃの出力電圧と該第４ＳＣＣ段２０４ｃの低側電圧入力Ｖ−との間となる。選択スイッチブロック２０６ｆ及び選択スイッチブロック２０６ｇの選択スイッチを制御するために、ＦＳＭ１０８から出力されるデジタル出力コードの第７ビット（ビット７）が使用される。選択スイッチブロック２０６ｆ及び選択スイッチブロック２０６ｇの選択スイッチを制御するためには、ＦＳＭ１０８から出力されるデジタル出力コードの単一のビットで十分である。何故なら、選択スイッチＳＳ１２及びＳＳ１５がオンされる場合、選択スイッチＳＳ１３及びＳＳ１４はオフされねばならず、その逆でもあるからである。これを回路レベルで実施するための最も簡単な方法は、インバータ（図２には示されていない）である。

図７は、９個のスイッチＳ１〜Ｓ９並びに２つのフライングコンデンサＣＦ１及びＣＦ２を有する最後の第５ＳＣＣ段２０５を示す。適切な切り換え順序をスイッチＳ１〜Ｓ９に適用することにより、この段は３つのモードで動作する、即ち３：１分圧器、２：１分圧器又は３：２分圧器として動作することができる。単段の２：１分圧器と比較して、この三種変換比段は一層高い電圧選択度を有し、これにより、より高い電圧分解能を保持する。

３：１分圧器として動作するために、スイッチＳ１、Ｓ９及びＳ８は第１時間位相φ１においてオンされる（コンデンサＣＦ１及びＣＦ２がＶ＋とＶｏとの間で直列接続となる）一方、スイッチＳ２、Ｓ５、Ｓ４及びＳ７は第２時間位相φ２においてオンされる（コンデンサＣＦ１及びＣＦ２がＶ−とＶｏとの間で並列となる）。

２：１分圧器として動作するために、スイッチＳ１、Ｓ６、Ｓ３及びＳ８は第１時間位相φ１においてオンされる（コンデンサＣＦ１及びＣＦ２がＶ＋とＶｏとの間で並列となる）一方、スイッチＳ２、Ｓ５、Ｓ４及びＳ７は第２時間位相φ２においてオンされる（コンデンサＣＦ１及びＣＦ２がＶ−とＶｏとの間で並列となる）。

３：２分圧器として動作するために、スイッチＳ１、Ｓ６、Ｓ２及びＳ８は第１時間位相φ１においてオンされる（コンデンサＣＦ１及びＣＦ２がＶ＋とＶｏとの間で並列となる）一方、スイッチＳ４、Ｓ９及びＳ５は第２時間位相φ２においてオンされる（コンデンサＣＦ１及びＣＦ２がＶ−とＶｏとの間で直列となる）。

選択スイッチブロック２０６ｈは、選択スイッチＳＳ１６及びＳＳ１７を有する。選択スイッチＳＳ１６は、最終第５ＳＣＣ段２０５の高側電圧入力端Ｖ＋と当該スイッチトキャパシタ電力チェーン１０２の出力端との間に結合される。選択スイッチＳＳ１７は、最終第５ＳＣＣ段２０５の出力端と当該スイッチトキャパシタ電力チェーン１０２の出力端との間に結合される。

選択スイッチブロック２０６ｈの選択スイッチを制御するために、ＦＳＭ１０８から出力されるデジタル出力コードの第８ビット（ビット８）が使用される。以下に説明するように、選択スイッチブロック２０６ｈの選択スイッチを制御するには単一ビットで十分である。当該最終第５ＳＣＣ段２０５により２つの電圧範囲ＶＤ１及びＶＤ２が提供され、且つ、これら電圧範囲が連続的である（ＶＤ１の最低電圧がＶＤ２の最高電圧に等しいことを意味する）と仮定する。ＶＤ１の最低電圧が望まれる場合、最終第５ＳＣＣ段２０５の電圧範囲をＶＤ２に調整することができると共に、ＶＤ２の最高電圧（この電圧はＶＤ１の最低電圧と同一である）を選択するために選択スイッチＳＳ１６が使用される。このように、出力電圧を選択するために選択スイッチブロック２０６ｈにおける２つの選択スイッチのみが使用される。選択スイッチＳＳ１６がオンされた場合ＳＳ１７はオフされ、及びその逆となる。これを回路レベルで実施する最も簡単なやり方は、インバータ（図２には図示されていない）である。ＶＤ１の最低電圧が選択可能であることが必要とされる場合、該最終第５ＳＣＣ段２０５の低側電圧入力端Ｖ−と当該スイッチトキャパシタ電力チェーン１０２の出力端との間に結合される追加の選択スイッチが必要とされる（そして、該選択スイッチブロック２０６ｈを制御するために、ＦＳＭ１０８から出力されるデジタル出力コードの追加のビットが必要とされるであろう）。

上述したように、当該スイッチトキャパシタ電力チェーン１０２の各段の間において当該段における電圧ノードの接続を調整するために幾つかの構成可能なスイッチが使用される。該スイッチトキャパシタ電力チェーン１０２におけるスイッチの個々の設定は、１つの変換比に対応する。従って、スイッチの段を１つずつ又は隣接する段を設定することにより、連続した出力電圧を達成することができる。出力電圧は滑らかに連続して制御されないか又は擬似連続的なものになるが、それでも、段差は小さな範囲に正確に抑制することができる。

図８には、動作メカニズムが５：１分圧器として動作する第１ＳＣＣ段２０２に関して示されている。安定した出力電圧を達成するためには安定した基準ノードが必要であるという１つの考え方に注意すべきである。従って、縮小された電圧を供給する安定器として使用されるべき第２ＳＣＣ段２０４ａが含まれる。

図８は、各段から出力される可能な電圧（各段の低側電圧入力端Ｖ−における、出力電圧及び高側電圧入力端Ｖ＋における）を示す。図８において、実線は安定した電圧を表し、点線は不安定な電圧を表す。一方、陰影領域は調整することができる領域を表す。動作メカニズムは、図８ａ、図８ｂ、図８ｃ及び図８ｄに各々示された４つの動作モードに区分することができる。

第１ＳＣＣ段２０２（５：１分圧器及び４：１分圧器）は入力電圧を、例えば５Ｖinから４Ｖin、４Ｖinから３Ｖin、３Ｖinから２Ｖin、２Ｖinから１Ｖin及び１Ｖinから接地等の５つの領域に分割する。

先ず、図８ａに示されるように、第２安定器ＳＣＣ段２０４ａは２Ｖinと１Ｖinとの間に接続され、後段のために安定した電圧１.５Ｖinを供給する。結果として、出力電圧は小さなステップでＶinから２Ｖinとなり得る。同様に、第２安定器ＳＣＣ段２０４ａが２Ｖinから３Ｖinの間に接続された場合（図８ｃに示される）、出力電圧の領域は２Ｖinから３Ｖinとなる。上述した条件において、電圧２Ｖin及び３Ｖinは不安定である（点線で描かれる）ことが分かる。このように、２Ｖin及び３Ｖinの安定した電圧を達成するために、図８ｂ及び図８ｄに示されたモードが提供され、該モードにおいて第２安定器ＳＣＣ段２０４ａは電圧を直接出力端に供給する。これら４つの動作モードを一緒にすれば、Ｖinから３Ｖinの出力電圧を正確に調整することができる。

第１ＳＣＣ段２０２の場合、入力電圧がＶinであると仮定すると、５：１分圧器として動作する場合、該段はＶin、４／５Ｖin、３／５Ｖin、２／５Ｖin及び１／５Ｖinの電圧を供給することができる。４：１分圧器として動作する場合、可能性のある電圧は、５／４Ｖin、Ｖin、３／４Ｖin、２／４Ｖin及び１／４Ｖinである。各ケースに関し、図８を参照すると、図８ａにおいて“4th”列に示される最終第５ＳＣＣ段２０５前の８つの可能性のある電圧範囲及び図８ｃにおいて“4th”列に示される最終第５ＳＣＣ段２０５前の８つの可能性のある電圧範囲が存在し、従って、合計で１６となる。３／５Ｖin、２／５Ｖinのケースは図８ｂ及び図８ｄにおいてカバーされていることに注意されたい。最終第５ＳＣＣ段２０５の場合、該段は３比構成可能である。このように、第１ＳＣＣ段２０２が５：１分圧器として動作する場合、(８＋８)＊３＝４８の変換比が数えられる。同様に、第１ＳＣＣ段２０２が４：１分圧器として動作する場合、この場合も変換比の数は４８となる。このように、当該スイッチトキャパシタ電力チェーン１０２は９６の切り換え可能な変換比Ｍ_０〜Ｍ_９６を提供する。従って、例えばＭ_Ｎ及びＭ_Ｎ＋１等の隣接する比を切り換えることにより、出力電圧を非常に小さな電圧リップル内で調整することができる。これらの可能性のある変換比の全ては、コントローラ１０４のＦＳＭ１０８から出力されるデジタルコードにより設定される。

上述した実施態様に従い、スイッチトキャパシタコンバータ電力チェーン１０２は良好な電源変動率及び高効率を提供する。該スイッチトキャパシタコンバータ電力チェーン１０２は入力電圧に適合させるために多数の変換比を提供することができる。従って、複数の擬似連続ステップにより、良好な電源変動率及び出力精度が達成される。一方、実際の電圧は理想的電圧に極近いので、調整による効率低下は大幅に低減される。

当該スイッチトキャパシタコンバータ電力チェーン１０２のトポロジは完全に容量性であるので、単一のチップ上に完全に集積されることが十分に可能であり、このことは柔軟性があり、低コストであることを意味する。これらのフィーチャは、当該コンバータを例えばドライバ・オン・ボードＬＥＤドライバ、ＳｏＣ電源、遠隔センサネットワーク、エネルギハーベスト等の多様な用途へ拡大させる。

上記では本開示の実施態様が５つの段を有するスイッチトキャパシタコンバータ電力チェーン１０２に関して説明されたが、これは一例に過ぎず、当該電圧同期技術は第１ＳＣＣ段２０２に続いて１以上の分圧器段を有するスイッチトキャパシタコンバータ電力チェーン１０２に適用することができる。

スイッチトキャパシタコンバータ電力チェーン１０２の各段に使用される全てのスイッチは双方性とすることができ、当該回路のスイッチング周波数と互換性のある適切な技術で実施化することができる。例えば、これらスイッチは、シリコン基板上の金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）又は窒化ガリウム基板上の高電子移動度トランジスタ（ＨＥＭＴ）により形成することができる。

開示された実施態様に対する他の変形例は、当業者によれば、請求項に記載の本発明を実施するに際して図面、本開示及び添付請求項の精査から理解し、実施することができるものである。尚、請求項において“有する”なる文言は他の構成要素又はステップを排除するものではなく、単数形は複数を排除するものではない。また、単一のプロセッサ又は他のユニットは、請求項に記載された幾つかの項目の機能を満たすことができる。また、特定の手段が相互に異なる従属請求項に記載されているという単なる事実は、これら手段の組み合わせを有利に使用することができないということを示すものではない。また、コンピュータプログラムは光記憶媒体又は他のハードウェアと一緒に若しくは該ハードウェアの一部として供給される固体媒体により記憶／分配することができるのみならず、インターネット又は他の有線若しくは無線通信システムを介してのように、他の形態で分配することもできる。また、請求項における如何なる符号も、当該範囲を限定するものと見なしてはならない。

Claims (13)

1. 第２分圧器回路段に結合された第１分圧器回路段を含む複数の分圧器回路段を有するスイッチトキャパシタ回路と、
   前記第１分圧器回路段にクロック信号を供給して、該クロック信号の第１半周期の間に前記第１分圧器回路段の出力ノードで第１電圧を供給する一方、前記クロック信号の第２半周期の間に前記出力ノードで第２電圧を供給するコントローラと、
   を有するシステムであって、
   前記第２分圧器回路段は前記クロック信号の半周期の間に入力電圧まで充電し、前記コントローラは前記第２分圧器回路段の充電を、（ｉ）前記第１電圧が前記入力電圧として供給される前記クロック信号の第１半周期及び（ii）前記第２電圧が前記入力電圧として供給される前記クロック信号の第２半周期のうちの選択された半周期に同期させ、当該システムは前記出力ノードと前記第２分圧器回路段の入力ノードとの間に接続された少なくとも１つの選択スイッチを有し、前記コントローラは前記第１電圧を前記入力ノードに供給するために前記クロック信号の第１半周期の間に前記少なくとも１つの選択スイッチをオンすることにより前記第２分圧器回路段の充電を前記クロック信号の第１半周期に同期させる、
   システム。
2. 前記コントローラは前記第２電圧を前記入力ノードに供給するために前記クロック信号の第２半周期の間に前記少なくとも１つの選択スイッチをオンすることにより前記第２分圧器回路段の充電を前記クロック信号の第２半周期に同期させる、請求項１に記載のシステム。
3. 前記コントローラは、出力パラメータを検出する一方、該検出された出力パラメータ及び目標出力電圧に基づいて前記スイッチトキャパシタ回路の変換比を決定すると共に該決定された変換比を有するように前記スイッチトキャパシタ回路を構成するための選択を行う、請求項１又は請求項２に記載のシステム。
4. 前記出力パラメータが前記スイッチトキャパシタ回路の出力電圧である、請求項３に記載のシステム。
5. 少なくとも１つの光源を更に有し、前記スイッチトキャパシタ回路は該少なくとも１つの光源を駆動する出力電圧を供給し、前記出力パラメータが前記少なくとも１つの光源を介して流れる電流を示す感知抵抗の間の感知電圧である、請求項３に記載のシステム。
6. 前記第１分圧器回路段はディクソンラダートポロジに基づくものであって、５分割分圧器又は４分割分圧器の何れかとして動作する、請求項１ないし５の何れか一項に記載のシステム。
7. 前記第１分圧器回路段は複数のスイッチを有し、前記コントローラは前記クロック信号の第１半周期の間に前記複数のスイッチのうちの第１組をオンすると共に前記クロック信号の第２半周期の間に前記複数のスイッチのうちの第２組をオンするように前記クロック信号を供給することにより前記第１分圧器回路段を５分割分圧器として動作するよう制御する、請求項６に記載のシステム。
8. 前記コントローラは前記クロック信号の第１半周期の間に前記複数のスイッチのうちの第３組をオンすると共に前記クロック信号の第２半周期の間に前記複数のスイッチのうちの第４組をオンするように前記クロック信号を供給することにより前記第１分圧器回路段を４分割分圧器として動作するよう制御する、請求項７に記載のシステム。
9. 前記第１分圧器回路段が２分割分圧器である、請求項１ないし５の何れか一項に記載のシステム。
10. 前記第２分圧器回路段が２分割分圧器である、請求項６ないし９の何れか一項に記載のシステム。
11. 前記第２分圧器回路段が、（ｉ）２分割分圧器、（ii）３分割分圧器又は（iii）１.５分割分圧器の何れかとして動作する、請求項６ないし９の何れか一項に記載のシステム。
12. 前記第２分圧器回路段は複数のスイッチを有し、前記コントローラは、
    前記クロック信号の第１半周期の間に前記複数のスイッチのうちの第１組をオンすると共に前記クロック信号の第２半周期の間に前記複数のスイッチのうちの第２組をオンするように前記クロック信号を供給することにより前記第２分圧器回路段を２分割分圧器として動作するよう制御し、
    前記クロック信号の第１半周期の間に前記複数のスイッチのうちの第３組をオンすると共に前記クロック信号の第２半周期の間に前記複数のスイッチのうちの第４組をオンするように前記クロック信号を供給することにより前記第２分圧器回路段を３分割分圧器として動作するよう制御し、
    前記クロック信号の第１半周期の間に前記複数のスイッチのうちの第５組をオンすると共に前記クロック信号の第２半周期の間に前記複数のスイッチのうちの第６組をオンするように前記クロック信号を供給することにより前記第２分圧器回路段を１.５分割分圧器として動作するよう制御する、
    請求項１１に記載のシステム。
13. 少なくとも１つの光源及び請求項１に記載のシステムを有する照明モジュールであって、前記スイッチトキャパシタ回路が前記少なくとも１つの光源を駆動する出力電圧を供給する、照明モジュール。