JP2017507556A - ３相シグナリングのためのアナログビヘイビアモデリング - Google Patents

３相シグナリングのためのアナログビヘイビアモデリング Download PDF

Info

Publication number
JP2017507556A
JP2017507556A JP2016546088A JP2016546088A JP2017507556A JP 2017507556 A JP2017507556 A JP 2017507556A JP 2016546088 A JP2016546088 A JP 2016546088A JP 2016546088 A JP2016546088 A JP 2016546088A JP 2017507556 A JP2017507556 A JP 2017507556A
Authority
JP
Japan
Prior art keywords
voltage level
state
voltage
physical connection
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016546088A
Other languages
English (en)
Other versions
JP2017507556A5 (ja
Inventor
シアン・リ
ナクル・ミダ
ヴァルン・ラダクリシュナン
チュルキュ・リー
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2017507556A publication Critical patent/JP2017507556A/ja
Publication of JP2017507556A5 publication Critical patent/JP2017507556A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0266—Details of the structure or mounting of specific components for a display module assembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2846—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
    • G01R31/2848—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms using simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Medical Informatics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

マルチワイヤ、多相通信リンクにおけるアナログビヘイビアをモデル化するシステム、方法および装置を説明する。通信リンクにおける物理接続を表すデジタル信号、および物理接続を介して送信される3相信号を特徴づける仮想信号が生成される。仮想信号は、物理接続の1つまたは複数のアナログ特性をモデル化するように構成され得る。アナログ特性は、3相信号を定義する電圧状態を含み得る。物理接続のアナログ特性は、3相信号のシグナリング状態に対応する少なくとも3つの電圧状態を含む。

Description

関連出願の相互参照
本出願は、内容の全体が参照によって本明細書に組み込まれる、2014年1月15日に米国特許商標庁に出願された、米国非仮特許出願第14/156,329号の優先権および利益を主張する。
本開示は、一般に高速データ通信インターフェースに関し、より詳細には、マルチワイヤ、多相データ通信リンクにおけるシグナリングのモデリングに関する。
セルラー電話など、モバイルデバイスの製造業者は、モバイルデバイスの構成要素を、異なる製造業者を含む様々なソースから取得し得る。たとえば、セルラー電話におけるアプリケーションプロセッサは第1の製造業者から取得されることがあり、セルラー電話のディスプレイは第2の製造業者から取得されることがある。アプリケーションプロセッサおよびディスプレイまたは他のデバイスは、標準ベースのまたはプロプライエタリな物理インターフェースを使用して相互接続され得る。たとえば、ディスプレイは、モバイル業界プロセッサインターフェースアライアンス(MIPI)によって規定されたディスプレイシステムインターフェース(DSI)規格に準拠するインターフェースを提供し得る。
多相におけるシグナリングのシミュレーションは、問題をはらみ得る。特に、多相信号のいくつかのビヘイビアは、ワイヤまたは他のコネクタ上の物理的信号のアナログ特性に関係する。ワイヤのアナログ状態を表すための実数の使用は、電圧状態の実数表現を使用して計算を実行するために、得られた過度の処理オーバーヘッドとともに、ワイヤ上の信号を表すために大量のデータの生成をもたらし得る。
本明細書で開示する実施形態は、マルチワイヤおよび/または多相通信リンクについての改善されたアナログビヘイビアモデリングを可能にするシステム、方法および装置を提供する。本明細書で説明するいくつかの態様は、デジタルシミュレーションおよびアナログシミュレーションにおいて適用でき得る。
本開示の一態様では、デジタルシステムをシミュレーションするための方法は、通信リンクにおける物理接続を表すデジタル信号を生成するステップと、物理接続を介して送信される3相信号を特徴づける仮想信号を生成するステップと、物理接続の1つまたは複数のアナログ特性をモデル化するように仮想信号を構成するステップとを含む。アナログ特性は、3相信号を定義する電圧状態を含み得る。物理接続のアナログ特性は、3相信号のシグナリング状態に対応する少なくとも3つの電圧状態を含み得る。
本開示の一態様では、電圧状態は、少なくとも3つの有効な電圧状態を含み、各電圧状態は、物理接続に関連する電圧レベルに対応する。少なくとも3つの有効な電圧状態のうちの1つは、非駆動状態を含む。通信リンクがアクティブ動作モードであるとき、通信リンクにおける1つの物理接続のみが非駆動状態である。仮想信号は、物理接続の1つまたは複数の動作モードの間で選択することができる。非アクティブ動作モードが選択されるとき、物理接続は、高インピーダンス状態または未定義状態であり得る。1つまたは複数の動作モードは、高速モードおよび低速モードを含む。
本開示の一態様では、デジタル信号は、第1の電圧状態と第2の電圧状態との間で選択する第1のバイナリビットを含む。第2の電圧状態の電圧レベルは、仮想信号によって選択され得る。一例では、通信リンクは、3つの物理接続を含み、アクティブ動作モードが選択されるとき、各物理接続は、3相信号の異なる位相を通信する。3つの物理接続の各々は、非アクティブ動作モードの高インピーダンス状態であり得る。
本開示の一態様では、3相信号は、最大電圧レベルおよび最小電圧レベルで囲まれた電圧範囲内で切り替わる。第1の電圧状態は、最小電圧レベルとして定義され得る。第2の電圧状態の電圧レベルは、最大電圧レベル、または最小電圧レベルよりも大きく最大電圧レベルよりも小さい中間電圧レベルのいずれかとして仮想信号によって選択され得る。
本開示の一態様では、3相信号は、最大電圧レベルおよび最小電圧レベルで囲まれた電圧範囲内で切り替わる。第1の電圧状態は、最大電圧レベルとして定義され得る。第2の電圧状態の電圧レベルは、最小電圧レベル、または最小電圧レベルよりも大きく最大電圧レベルよりも小さい中間電圧レベルのいずれかとして仮想信号によって選択され得る。
本開示の一態様では、仮想信号は、通信リンクが低速動作モードで動作されるときの物理接続の異なるアナログビヘイビアである、通信リンクが高速モードで動作されるときの物理接続のアナログビヘイビアを特徴づける。物理接続のアナログビヘイビアは、立上り時間、または物理接続上の信号状態間の立上り時間のレートを含み得る。
本開示の一態様では、装置は、通信リンクにおける物理接続を表すデジタル信号を生成するための手段と、物理接続を介して送信される3相信号を特徴づける仮想信号を生成するための手段と、物理接続の1つまたは複数のアナログ特性をモデル化するように仮想信号を構成するための手段とを含む。電圧状態を含むアナログ特性は、3相信号を定義し得る。物理接続のアナログ特性は、3相信号のシグナリング状態に対応する少なくとも3つの電圧状態を含み得る。
本開示の一態様では、装置は、通信リンクにおける物理接続を表すデジタル信号、および物理接続を介して送信される3相信号を特徴づける仮想信号を生成するように構成される少なくとも1つの処理回路を含む。仮想信号は、物理接続の1つまたは複数のアナログ特性を表し得る。アナログ特性は、3相信号を定義する電圧状態を含み得る。
本開示の一態様では、デジタルシステムをシミュレーションするための装置は、少なくとも1つの処理回路、およびプロセッサと電子通信しているプロセッサ可読記憶媒体を含む。プロセッサ可読記憶媒体は、1つまたは複数の命令を維持または記憶し得る。処理回路によって実行されたとき、命令は、処理回路に、通信リンクにおける物理接続を表すデジタル信号を生成させ、物理接続を介して送信される3相信号を特徴づける仮想信号を生成させ、物理接続の1つまたは複数のアナログ特性をモデル化するように仮想信号を構成させ得る。アナログ特性は、3相信号を定義する電圧状態を含み得る。物理接続のアナログ特性は、3相信号のシグナリング状態に対応する少なくとも3つの電圧状態を含み得る。
複数の利用可能な規格のうちの1つに従って選択的に動作する、ICデバイス間のデータリンクを採用する装置を示す図である。 複数の利用可能な規格のうちの1つに従って選択的に動作するICデバイス間のデータリンクを使用する装置のシステム構成を示す図である。 N相極性データエンコーダを示す図である。 N相極性符号化インターフェースにおけるシグナリングを示す図である。 MワイヤN相極性デコーダにおける遷移検出を示す図である。 MワイヤN相極性デコーダにおける遷移検出上の信号立上り時間の影響の簡略化された例を示す図である。 MワイヤN相極性デコーダにおける潜在的な状態遷移を示す状態図である。 複数の遷移がシンボル間で発生するときの、N相極性符号化におけるシンボル遷移領域の変動性を示すタイミングチャートである。 通信リンクにおけるコネクタのアナログビヘイビアをモデル化し、シミュレーションするように構成された処理回路を示すブロック図である。 デジタルデバイスをシミュレーションするための方法のフローチャートである。 本明細書で開示するいくつかの態様による、デジタルデバイスをシミュレーションするように構成された装置の一例を示す図である。
図面に関して、ここで様々な態様について記述する。以下の説明では、説明の目的で、1つまたは複数の態様を完全に理解できるように多数の具体的な詳細を記載する。しかし、そのような態様がこれらの具体的な詳細なしに実行され得ることは、明らかであり得る。
本出願で使用されるとき、「構成要素」、「モジュール」、「システム」などの用語は、限定はしないが、ハードウェア、ファームウェア、ハードウェアおよびソフトウェアの組合せ、ソフトウェア、または実行中のソフトウェアのような、コンピュータ関連のエンティティを含むことを意図している。たとえば、構成要素は、限定はされないが、プロセッサ上で実行されているプロセス、プロセッサ、オブジェクト、実行可能ファイル、実行のスレッド、プログラム、および/またはコンピュータであってもよい。例示として、コンピューティングデバイス上で動作するアプリケーションとコンピューティングデバイスの両方が構成要素であってもよい。1つまたは複数の構成要素は、実行のプロセスおよび/またはスレッド内に存在することができ、構成要素は、1つのコンピュータ上に位置し、および/または、2つ以上のコンピュータ間に分散する場合がある。加えて、これらの構成要素は、様々なデータ構造を記憶する様々なコンピュータ可読媒体から実行することができる。構成要素は、ローカルシステム内の、分散システム内の、および/または、インターネットなどのネットワークにわたる別の構成要素と対話する1つの構成要素からのデータなどの、1つまたは複数のデータパケットを有する信号などに従うローカルプロセスおよび/またはリモートプロセスにより、信号を用いて他のシステムと通信する場合がある。
さらに、「または」という用語は、排他的な「または」ではなく、むしろ包括的な「または」を意味することを意図している。すなわち、別段の規定がない限り、または文脈から明白でない限り、「XはAまたはBを採用する」という句は、自然な包括的並べ替えのいずれかを意味するものとする。すなわち、「XはAまたはBを採用する」という句は、以下の場合のいずれかによって満たされる。XはAを採用する。XはBを採用する。またはXはAとBの両方を採用する。加えて、本出願および添付の特許請求の範囲で使用する冠詞「a」および「an」は、別段に規定されていない限り、または単数形を対象とすることが文脈から明らかでない限り、概して「1つまたは複数」を意味するものと解釈すべきである。
本発明のいくつかの態様は、電話、モバイルコンピューティングデバイス、アプライアンス、自動車用電子機器、アビオニクスシステムなどの、装置の下位構成要素を含み得る電子デバイス間に配備される通信リンクに適用可能であり得る。図1は、ICデバイス間の通信リンクを採用し得る装置を示す。一例では、装置100は、無線アクセスネットワーク(RAN)、コアアクセスネットワーク、インターネット、および/または別のネットワークと、RFトランシーバを介して通信するワイヤレス通信デバイスを含み得る。装置100は、処理回路102に動作可能に結合された通信トランシーバ106を含み得る。処理回路102は、特定用途向けIC(ASIC)108など、1つまたは複数のICデバイスを含み得る。ASIC108は、1つまたは複数の処理デバイス、論理回路などを含み得る。処理回路102は、処理回路102によって実行され得る命令およびデータを維持し得るメモリ112などのプロセッサ可読記憶域を含み、かつ/またはそれに結合され得る。処理回路102は、オペレーティングシステムと、ワイヤレスデバイスのメモリデバイス112など、記憶媒体内に常駐するソフトウェアモジュールの実行をサポートし可能にするアプリケーションプログラミングインターフェース(API)110レイヤとのうちの1つまたは複数によって制御され得る。メモリデバイス112は、読取り専用メモリ(ROM)もしくはランダムアクセスメモリ(RAM)、電気消去可能プログラマブルROM(EEPROM)、フラッシュカード、または処理システム内およびコンピューティングプラットフォーム内で使用され得る任意のメモリデバイスを含む場合がある。処理回路102は、装置100を構成し、動作させるために使用される動作パラメータおよび他の情報を維持することができるローカルデータベース114を含むか、またはそれにアクセスし得る。ローカルデータベース114は、データベースモジュール、フラッシュメモリ、磁気媒体、EEPROM、光媒体、テープ、ソフトディスクまたはハードディスクなどのうちの1つまたは複数を使用して実装され得る。処理回路はまた、他の構成要素の中でも、アンテナ122、ディスプレイ124などの外部デバイス、ボタン128、キーパッド126などのオペレータ制御に動作可能に結合され得る。
図2は、ワイヤレスモバイルデバイス、携帯電話、モバイルコンピューティングシステム、ワイヤレス電話、ノートブックコンピュータ、タブレットコンピューティングデバイス、メディアプレーヤ、ゲーミングデバイスなどの装置のいくつかの態様を示すブロック概略図200である。装置200は、通信リンク220を介してデータおよび制御情報を交換する複数のICデバイス202および230を含む場合がある。通信リンク220は、互いに極近傍に配置されるか、または装置200の異なる部分に物理的に配置される1対のICデバイス202および230を接続するために使用され得る。一例では、通信リンク220は、ICデバイス202および230を担持するチップキャリア、基板または回路板上に設けられ得る。別の例では、第1のICデバイス202は、フリップフォンのキーパッドセクション内に配置され得、一方、第2のICデバイス230は、フリップフォンのディスプレイセクション内に配置され得る。別の例では、通信リンク220の一部分は、ケーブル接続または光接続を含み得る。
通信リンク220は、複数のチャネル222、224および226を含み得る。1つまたは複数のチャネル226は双方向であり得るし、半二重モードおよび/または全二重モードで動作することができる。1つまたは複数のチャネル222および224は単方向であり得る。通信リンク220は、非対称であってよく、一方向においてより高い帯域幅を提供する。本明細書で説明する一例では、第1の通信チャネル222は順方向リンク222と呼ばれることがあり、第2の通信リンク224は逆方向リンク224と呼ばれることがある。ICデバイス202および230の両方が通信リンク222上で送信および受信するように構成される場合でも、第1のICデバイス202はホストシステムまたは送信機として指定され得、第2のICデバイス230はクライアントシステムまたはレシーバとして指定され得る。一例では、順方向リンク222は、第1のICデバイス202から第2のICデバイス230へデータを通信するとき、より高いデータレートで動作し得、逆方向リンク224は、第2のICデバイス230から第1のICデバイス202へデータを通信するとき、より低いデータレートで動作し得る。
ICデバイス202および230は、各々、プロセッサ、あるいは他の処理回路もしくは処理デバイスおよび/またはコンピューティング回路もしくはコンピューティングデバイス206、236を含む場合がある。一例では、第1のICデバイス202は、ワイヤレストランシーバ204およびアンテナ214を介するワイヤレス通信を維持することを含む、装置200のコア機能を実行し得、一方、第2のICデバイス230は、ディスプレイコントローラ232を管理するかまたは動作させるユーザインターフェースをサポートし得、カメラコントローラ234を使用してカメラまたはビデオの入力デバイスの動作を制御し得る。ICデバイス202および230のうちの1つまたは複数によってサポートされる他の特徴は、キーボード、音声認識構成要素、および他の入力または出力デバイスを含み得る。ディスプレイコントローラ232は、液晶ディスプレイ(LCD)パネル、タッチスクリーンディスプレイ、インジケータなどのディスプレイをサポートする回路およびソフトウェアドライバを含み得る。記憶媒体208および238は、それぞれのプロセッサ206および236および/またはICデバイス202および230の他の構成要素によって使用される命令およびデータを維持するように適合された、一時的および/または非一時的記憶デバイスを含み得る。各プロセッサ206、236ならびにその対応する記憶媒体208および238、ならびに他のモジュールおよび回路の間の通信は、それぞれ、1つまたは複数のバス212および242によって容易にされる場合がある。
逆方向リンク224は、順方向リンク222と同じ様式で動作され得、順方向リンク222および逆方向リンク224は、同等の速度または異なる速度で送信することが可能であり、ここで速度は、データ転送レートおよび/またはクロックレートとして表され得る。順方向および逆方向のデータレートは、アプリケーションに応じて桁が実質的に同じであるかまたは桁が異なることがある。一部の用途では、単一の双方向リンク226は、第1のICデバイス202と第2のICデバイス230との間の通信をサポートすることができる。順方向リンク222および/または逆方向リンク224は、たとえば、順方向リンク222および逆方向リンク224が同じ物理接続を共有し、半二重様式で動作するとき、双方向モードで動作するように構成可能であり得る。一例では、通信リンク220は、工業規格または他の規格に従って第1のICデバイス202と第2のICデバイス230との間で制御情報、コマンド情報および他の情報を通信するように操作され得る。
業界規格はアプリケーション固有であり得る。一例では、MIPI規格は、アプリケーションプロセッサICデバイス202と、モバイルデバイス内のカメラまたはディスプレイをサポートするICデバイス230との間の同期インターフェース仕様(D-PHY)を含む物理レイヤインターフェースを定義する。D-PHY仕様は、モバイルデバイスに対するMIPI仕様に準拠する製品の動作特性を支配する。D-PHYインターフェースは、モバイルデバイス内で構成要素202と230との間を相互接続する柔軟で、低コストで、高速のシリアルインターフェースを使用してデータ転送をサポートし得る。これらのインターフェースは、電磁干渉(EMI)問題を回避するためにスローエッジを有する比較的低いビットレートをもたらす相補型金属酸化物半導体(CMOS)パラレルバスを含み得る。
図2の通信リンク220は、(M本のワイヤとして示す)複数の信号ワイヤを含むワイヤ接続バスとして実装され得る。M本のワイヤは、N相符号化データを、たとえばモバイルディスプレイデジタルインターフェース(MDDI)など、高速のデジタルインターフェースで搬送するように構成され得る。M本のワイヤは、チャネル222、224および226のうちの1つまたは複数のN相極性符号化を容易にし得る。物理レイヤドライバ210および240は、通信リンク220上で送信できるN相極性符号化データを生成するように構成されるかまたは適合されてもよい。N相極性符号化の使用では、N相極性符号化データリンク220においてより少ないドライバがアクティブになるので、高速データ転送がもたらされ、他のインターフェースの電力の半分以下を消費し得る。
N相極性符号化デバイス210および/または240は、一般に、通信リンク220上の遷移当たり複数ビットを符号化し得る。一例では、3相符号化および極性符号化の組合せは、ディスプレイリフレッシュのために810Mbpsでピクセルデータを配信する、フレームバッファなしで毎秒80フレームのLCDドライバICの、ワイドビデオグラフィックスアレイ(WVGA)をサポートするために使用され得る。
図3は、図2に示す通信リンク220のいくつかの態様を実装するために使用され得る、MワイヤN相極性エンコーダを示す概略図300である。図示の例では、MワイヤN相極性エンコーダ送信機は、M=3ワイヤおよびN=3相シグナリングを使用して情報を送信するように構成される。3ワイヤ3相符号化の例は、単に、本発明のいくつかの態様の説明を簡素化するために選択されているにすぎない。3ワイヤ、3相エンコーダに対して開示される原理および技法は、Mワイヤ、N相極性エンコーダの他の構成に適用され得る。
MワイヤN相極性符号化方式におけるM本のワイヤの各々について定義されるシグナリング状態は、正駆動状態、負駆動状態、および非駆動状態を含み得る。3ワイヤ3相極性符号化方式では、信号ワイヤ310a、310bおよび/もしくは310cのうちの2つの間の電圧差を提供することによって、ならびに/または2つの信号ワイヤ310a、310bおよび/もしくは310cにおいて異なる方向に電流が流れるように、直列に接続された信号ワイヤ310a、310bおよび/もしくは310cのうちの2つを通る電流を駆動することによって、正駆動状態および負駆動状態が得られ得る。一般に、非駆動信号ワイヤ310a、310bまたは310cを有意な電流は流れない。3ワイヤ3相極性符号化方式のために定義されたシグナリング状態は、3つの電圧または電流の状態(+1、-1、および0)を使用して示され得る。
非駆動状態(すなわち、0状態)は、駆動された信号ワイヤ310a、310bおよび/または310cにおいて提供される正の電圧レベルと負の電圧レベルとの間の実質的に中間にある電圧レベルを「非駆動の」信号ワイヤ310a、310bまたは310cが受動的または能動的に帯びるようにすることによって、信号ワイヤ310a、310bまたは310cにおいて得られ得る。一例では、非駆動状態は、信号ワイヤ310a、310bまたは310cのドライバの出力を高インピーダンスモードにすることによって実現され得る。3相0状態、非駆動状態、および高インピーダンス状態は、単一の信号ワイヤ310a、310b、または310cの観点から、3相シグナリング方式では電気的に等価であり得る。しかしながら、信号ワイヤ310a、310b、310cのうちの1つのみは、シンボルにおいて非駆動状態であり得る。したがって、3つの信号ワイヤ310a、310b、310cのうちの2つが高インピーダンス状態である場合、シンボルはエラーシンボルであると考えられ得る。全3つの信号ワイヤ310a、310b、310cが高インピーダンス状態である場合、通信リンク220は、非アクティブと考えられ得る。
3ワイヤ3相極性エンコーダは、コネクタ310a、310bおよび310cのシグナリング状態を制御するために、ドライバ308を使用し得る。ドライバ308は、ユニットレベルの電流モードまたは電圧モードドライバとして実装され得る。一例では、各ドライバ308は、対応するコネクタ310a、310bまたは310cの出力状態を決定する信号316a、316bまたは316cの2つ以上の組を受信することができる。信号316a、316b、および316cの組の各々が1対の信号を含むとき、対応するコネクタ310a、310b、および310cについて、4つの状態が定義され得る。信号316a、316b、および316cの組の各々が3つの信号を含むとき、対応するコネクタ310a、310b、および310cについて、8つの状態が定義され得る。
MワイヤN相極性符号化方式における送信されたシンボル間隔ごとに、少なくとも1つの信号ワイヤ310a、310bまたは310cは非駆動(0)の電圧または電流状態であり、受信機に流れる電流の合計が常にゼロに等しいように、正駆動(+1の電圧または電流状態)の信号ワイヤ310a、310bまたは310cの数は、負駆動(-1の電圧または電流状態)の信号ワイヤ310a、310bまたは310cの数に等しい。各シンボルに対して、少なくとも1つの信号ワイヤ310a、310bまたは310cの状態は、前の送信間隔内で送信されたシンボルから変更される。
動作中、マッパー302は、16ビットデータ310を受信し、7つのシンボル312にマッピングすることができる。3ワイヤの例では、7つのシンボルの各々は、1つのシンボル間隔の信号ワイヤ310a、310bおよび310cの状態を定義する。7つのシンボル312は、ワイヤ310a、310bおよび310cごとの状態314のタイミングシーケンスを提供する並直列変換器304を使用して直列化され得る。状態314のシーケンスは、一般に、送信クロックを使用して時刻が決められる。Mワイヤ相エンコーダ306は、マッパーによって作成された7つのシンボル314のシーケンスを一回に1シンボルとして受信し、各シンボル間隔の間に各信号ワイヤ310a、310bおよび310cの状態を計算する。3ワイヤエンコーダ306は、電流入力シンボル314と信号ワイヤ310a、310bおよび310cの前の状態とに基づいて信号ワイヤ310a、310bおよび310cの状態を選択する。
Mワイヤ、N相符号化の使用により、いくつかのビットが複数のシンボルの中で符号化されることが可能になり、この場合、シンボル当たりのビットは整数でない。3ワイヤ通信リンクの簡単な例では、同時に駆動され得る2ワイヤに3つの利用可能な組合せが存在し、駆動されるワイヤペアに極性の2つの可能な組合せが存在し、6つの可能な状態が得られる。各遷移は現在の状態から発生するので、6つの状態のうちの5つは、遷移ごとに利用可能である。少なくとも1つのワイヤの状態が、各遷移において変化する必要がある。5つの状態に対して、log2(5)≒2.32ビットが、シンボルごとに符号化され得る。したがって、シンボル当たり2.32ビットを搬送する7つのシンボルが16.24ビットを符号化できるので、マッパーは、16ビットワードを受容し得、それを7つのシンボルに変換し得る。言い換えれば、5つの状態を符号化する7つのシンボルの組合せは、57(78,125)の順列を有する。したがって、7つのシンボルは、16ビットの216(65,536)の順列を符号化するために使用され得る。
図4は、回路状態図450に基づく3相変調データ符号化方式を使用して符号化された信号についてのタイミングチャート400の一例を含む。情報は、たとえば、ワイヤまたはコネクタは、状態図450によって定義される3つの位相状態S1、S2およびS3のうちの1つであるシグナリング状態のシーケンスに符号化され得る。各状態は、120度位相偏移によって他の状態から分離され得る。一例では、データは、ワイヤまたはコネクタ上の位相状態の回転の方向に符号化され得る。信号における位相状態は、時計回りの方向452および452'または反時計回りの方向454および454'に回転することができる。たとえば、時計回りの方向452および454'では、位相状態は、S1からS2、S2からS3、およびS3からS1への遷移のうちの1つまたは複数を含むシーケンスで進み得る。反時計回りの方向454および454'では、位相状態は、S1からS3、S3からS2、およびS2からS1への遷移のうちの1つまたは複数を含むシーケンスで進み得る。3つのワイヤ310a、310bおよび310cは、同じ信号の異なるバージョンを搬送し、ここでは、バージョンは、互いに対して120度位相偏移される。各シグナリング状態は、ワイヤもしくはコネクタ上の異なる電圧レベル、および/またはワイヤもしくはコネクタを通る電流の流れの方向として表され得る。3ワイヤシステムにおけるシグナリング状態のシーケンスの各々の間、各ワイヤ310a、310bおよび310cは、他のワイヤとは異なるシグナリング状態にある。3つ以上のワイヤ310a、310bおよび310cが3相符号化システムで使用されるとき、2つ以上のワイヤ310a、310bおよび/または310cは、各シグナリング間隔で同じシグナリング状態にあり得るが、各状態は、シグナリング間隔ごとに少なくとも1つのワイヤ310a、310bおよび/または310cに存在する。
情報は、各位相遷移410での回転の方向に符号化され得、3相信号は、シグナリング状態ごとに方向を変え得る。非駆動ワイヤ310a、310bまたは310cは、回転の方向に関係なく、回転する3相信号におけるすべてのシグナリング状態で変わるので、位相遷移の前後でどのワイヤ310a、310bおよび/または310cが「0」状態であるかを考慮することによって、回転の方向が決定され得る。
符号化方式はまた、アクティブに駆動される導体310a、310bおよび310cのうちの2つの極性408に、情報を符号化し得る。3ワイヤ実装で任意の時に、導体310a、310b、310cのちょうど2つは、反対方向の電流および/または電圧差で駆動される。単純な実装では、データ412は、1ビットが位相遷移410の方向に符号化され、第2のビットが現在の状態408の極性で符号化される、2ビット値412を使用して符号化され得る。
タイミングチャート400は、位相回転方向と極性の両方を使用したデータの符号化を示す。曲線402、404および406は、複数の位相状態について、それぞれ3つのワイヤ310a、310bおよび310c上で搬送される信号に関する。最初に、位相遷移410は時計回りの方向であり、最上位ビットは、バイナリ「1」に設定され、その後、最上位ビットのバイナリ「0」によって表されるように、位相遷移410の回転が時間414に反時計回りの方向に切り替わる。最下位ビットは、各状態の信号の極性408を反映する。
本明細書で開示するいくつかの態様によれば、データの1つのビットが、3ワイヤ3相符号化システムにおける回転または位相変化に符号化され得、追加のビットが、2つの駆動ワイヤの極性に符号化され得る。追加の情報は、現在の状態から可能な状態のうちのいずれかへの遷移を可能にすることによって、3ワイヤ3相符号化システムの各遷移に符号化する。位相ごとに3つの回転位相および2つの極性が与えられると、3ワイヤ3相符号化システムにおいて6つの状態が利用可能である。したがって、任意の現在の状態から5つの状態が利用可能である。したがって、シンボル(遷移)当たり符号化されたlog2(5)≒2.32ビットが存在し得、マッパー302は16ビットワードを受容し、それを7つのシンボルに符号化することができる。
N相データ転送は、バスなどの通信媒体内に設けられる4つ以上のワイヤを使用し得る。同時に駆動され得る追加の信号ワイヤの使用では、状態と極性とのより多くの組合せがもたらされ、状態間の各遷移においてデータのより多くのビットが符号化されることが可能になる。このことは、システムのスループットを著しく改善し、データビットを送信するために複数の差動ペアを使用する手法を上回って電力消費を低減する一方で、増加した帯域幅を提供する。
一例では、エンコーダは、各状態に対して駆動される2つのワイヤペアを有する6つのワイヤを使用してシンボルを送信し得る。6つのワイヤは、A〜Fにラベル付けされ得、それにより、ある状態では、ワイヤAおよびFが正に、ワイヤBおよびEが負に駆動され、CおよびDが駆動されない(または電流を流さない)。6つのワイヤに対して、
Figure 2017507556
 のアクティブに駆動されるワイヤの可能な組合せと、
Figure 2017507556
 の各位相状態に対する極性の異なる組合せとが存在し得る。
アクティブに駆動されるワイヤの15の異なる組合せは、以下を含み得る。
A B C D A B C E A B C F A B D E A B D F
A B E F A C D E A C D F A C E F A D E F
B C D E B C D F B C E F B D E F C D E F
駆動される4ワイヤのうち、2つのワイヤの可能な組合せが正に駆動される(そして他の2つは負でなければならない)。極性の組合せは、以下を含み得る。
+ + - - + - - + + - + - - + - + - + + - - - + +
したがって、異なる状態の総数は、15×6=90として計算され得る。シンボル間の遷移を保証するために、任意の現在の状態から89の状態が利用可能であり、各シンボルに符号化され得るビット数は、シンボル当たりlog2(89)≒6.47ビットとして計算され得る。この例では、5×6.47=32.35ビットであるので、32ビットワードは、マッパーによって5つのシンボルに符号化され得る。
任意のサイズのバスに対して駆動され得るワイヤの組合せの数に対する一般式は、バス内のワイヤの数および同時に駆動されるワイヤの数の関数として:
Figure 2017507556
駆動されるワイヤに対する極性の組合せの数に対する式は:
Figure 2017507556
シンボル当たりのビットの数は:
Figure 2017507556
図5は、3ワイヤ3相デコーダにおける受信機のいくつかの態様を示すブロック概略図500を含む。1組の差動受信機502a、502bおよび502cは、3つのワイヤ510a、510bおよび510cの各々を3つのワイヤ510a、510bおよび510cの別のものと比較するように構成される。図示の例では、差動受信機502aは、ワイヤ510aおよび510bの状態を比較して、A-B差分信号504aを出力し、差動受信機502bは、ワイヤ510bおよび510cの状態を比較して、B-C差分信号504bを出力し、差動受信機502cは、ワイヤ510aおよび510cの状態を比較して、C-A差分信号504cを出力する。したがって、差動受信機502a、502bおよび502cのうちの少なくとも1つの出力504a、504b、および/または504cが各位相間隔の終わりに変化するので、位相変化検出回路506は、位相変化の発生を検出するように構成され得る。
位相遷移の中には、単一の差動受信機502a、502bまたは502cによって検出可能であり得るものもあり、他の位相遷移の中には、差動受信機502a、502bおよび502cのうちの2つ以上によって検出されるものもあり得る。一例では、2つのワイヤの状態または相対的な状態は、遷移の後変化しない可能性があり、対応する差動受信機502a、502bおよび502cの出力も、位相遷移の後変化しない可能性がある。別の例では、1対のワイヤ502a、502bおよび/または502cにおける両方のワイヤは、第1の時間間隔において同じ状態であり得、両方のワイヤは、第2の時間間隔において同じ第2の状態であり得、1対のワイヤを比較する差動受信機502a、502bまたは502cは、位相遷移の後変化しない可能性がある。したがって、クロック発生回路は、受信(Rx)位相遷移が起こったときを決定するために、すべての差動受信機502a、502bおよび502cの出力を監視する位相変化検出回路および論理506を含み得る。クロック発生回路は、それぞれ、信号508a、508bおよび508cとして検出された位相遷移Rx_AB、Rx_BCおよび/またはRx_CA出力に基づいて受信クロック512を生成し得る。
位相状態の変化は、ワイヤ510a、510bおよび/または510cの異なる組合せについて異なるときに検出され得る。位相状態変化の検出のタイミングは、発生した位相状態変化のタイプに従って変わり得る。この変動性の結果は、図5の簡略タイミング図520に図示される。位相変化検出回路506および/または差動受信機502a、502bおよび502cの出力を表すマーカー522、524および526は、説明の明快さのために、異なる高さが割り当てられている。マーカー522、524および526の相対的な高さは、クロック発生もしくはデータ復号のために使用される電圧もしくは電流レベル、極性または重み付け値との特定の関係を有していない。タイミングチャート520は、3つのワイヤ510a、510bおよび510c上で位相および極性で送信されるシンボルに関連した遷移のタイミングの影響を示す。タイミングチャート520において、いくつかのシンボル間の遷移は、シンボルがその間に確実にキャプチャされ得る、可変のキャプチャウィンドウ530a、530b、530c、530d、530e、530fおよび/または530g(まとめて、シンボルキャプチャウィンドウ530)をもたらし得る。検出された状態変化の数、およびそれらの相対的タイミングは、クロック信号512上のジッタをもたらし得る。
3ワイヤ3相通信リンクをシミュレーションするとき、ワイヤのいくつかのアナログ特性は、シンボルウィンドウ530の変動性およびそのような変動性から生じ得るジッタを考慮に入れるためにモデル化され得る。図6に表される単純な例600に示されるように、シンボルウィンドウ530およびジッタのサイズの変動性は、部分的にワイヤ510a、510bおよび510cのアナログ電気的特性によってもたらされ得る。より詳細には、立上り時間および立下り時間に影響を及ぼすワイヤ510a、510bおよび510cのアナログ電気的特性は、抵抗、静電容量、インダクタンス、ラインドライバによって提供される電圧および電流、ライン受信回路におけるしきい値セット、および他の要因を含み得る。シンボルウィンドウ530のサイズの変動性は、信号遷移時間の変動性および/または製造プロセストレランスによってもたらされた検出回路の変動性、電圧および電流源ならびに動作温度の変動および安定性によって影響を受け得る。
信号遷移時間の大きい変動性は、3相シグナリングにおける異なる電圧または電流レベルの存在に起因し得る。簡略化された「電圧レベル」の例は図6に表されており、これは、単一ワイヤ510a、510bまたは510cの遷移時間を示す。第1のシンボルSymn間隔602は、時間622に終わり得、第2のシンボルSymn+1間隔は、時間624に終わり得、第3のシンボルSymn+2間隔606は、時間626に終わり得、そのとき、第4のシンボルSymn+3間隔608が始まる。ワイヤ510a、510bまたは510cの電圧がしきい値電圧618および/または620に達するのにかかる時間に起因する遅延612の後、第1のシンボル602によって決定される状態から第2のシンボル604に対応する状態への遷移が検出され得る。しきい値電圧は、ワイヤ510a、510bまたは510cの状態を決定するために使用され得る。ワイヤ510a、510bまたは510cの電圧がしきい値電圧618および/または620のうちの1つに達するのにかかる時間に起因する遅延614の後、第2のシンボル604によって決定される状態から第3のシンボル606の状態への遷移が検出され得る。ワイヤ510a、510bまたは510cの電圧がしきい値電圧618および/または620に達するのにかかる時間に起因する遅延616の後、第3のシンボル606によって決定される状態から第4のシンボル608の状態への遷移が検出され得る。
可変遅延612、614、616は、状態間の電圧差、および信号が、たとえば、プルアップまたはプルダウン抵抗器によって、状態の方に駆動されるか否か、または状態の方に引っ張られるか否かに起因し得る。
図7は、3ワイヤ3相通信リンクの一例における6つの状態および30の可能な状態遷移を示す状態図700である。状態図700における可能な状態702、704、706、712、714および716は、図4の図450に示される状態を含み、それについてさらに詳しく述べる。例示的な状態要素720に示されるように、状態図700における各状態702、704、706、712、714および716は、(それぞれワイヤ610a、610bおよび610c上で送信される)信号A、BおよびCの電圧状態を示すフィールド722、それぞれ差動受信機502a、502b、502c(図5参照)によるワイヤ電圧の減算の結果を示すフィールド724、ならびに回転の方向を示すフィールド726を含む。たとえば、状態702(+x)では、ワイヤA=+1、ワイヤB=-1、およびワイヤC=0であり、差動受信機502a(A-B)=+2、差動受信機502b(B-C)=-1、および差動受信機502c(C-A)=+1の出力をもたらす。定義された状態{+1、0、-1}は、一例では電圧セット{+V、+V/2、0}によって、別の例では電圧セット{+V、0、-V}によって、または何らかの他の表現によって、510a、510bおよび510cにおいて表され得る。状態図によって図示するように、位相変化検出回路506によって行われる遷移決定は、-2、-1、0、+1および+2電圧状態を含む、差動受信機502a、502b、および502cによる減算によって生成される5つの可能なレベルに基づく。
Table 1(表1)は、3ワイヤ3相符号化方式でのシグナリング状態を示し、ワイヤ(A、B、C)510a、510bおよび510cは、3つの電圧レベル{+V、+V/2、0}を切り替えることができる。差動受信機502a、502b、502cの各々の差動出力504a、504bまたは504cは、1対のワイヤ510a、510bおよび510cの入力電圧の差を表す。
Figure 2017507556
図8は、Table 1(表1)の符号化/復号方式をグラフによって表す。位相変化は、差動出力504a、504bまたは504cが負電圧を有するとき、差動出力504a、504bまたは504cが正の電圧および論理「0」値を有する場合、論理「1」値を有するバイナリ信号を生成するために、差動出力504a、504bおよび504cを処理することができる。
図8は、第1の状態から第2の状態への遷移の簡略化された例を表すタイミングチャート800を提供し、信号ワイヤ504a、504bおよび504cのアナログ特性に起因するタイミング変動性を示す。タイミングチャート800は、複数の受信機出力遷移が、3本組のワイヤの3つの信号間の立上りおよび立下り時間におけるわずかな差によって、ならびに受信された信号ペアの組合せ(たとえば、A-B、B-CおよびC-A)の間の信号伝搬時間におけるわずかな差によって各UI境界において発生し得る、3ワイヤ3位相通信リンクの一例に関連する。これを説明するために、図8に示す信号は、位相ジッタまたはISIを持たないことが仮定されている。ワイヤの初期状態は、駆動状態(0ボルトまたは+Vボルト)とすることができ、ワイヤが浮動する、または+V/2ボルトレベルの方に受動的に引っ張られることを可能にすることによって+V/2ボルトの状態が得られる場合、別の駆動状態、または非駆動状態への遷移が可能である。場合によっては、全3つの状態は、駆動状態であり得る。ワイヤの初期状態は、駆動状態への可能な遷移を含む、非駆動状態とすることができる。
タイミングチャート802、812および822は、1組の信号グラフ850に示す信号遷移の前後に差動受信機502a、502bおよび502cにおいて測定可能な信号線510a、510bおよび510c(それぞれ、信号A、BおよびC)の間の差を示す。図8に示す例では、-1状態が0ボルトの電圧レベルで表され、+1状態が正電圧(+Vボルト)で表され、中間状態が+V/2ボルトで定義される。多くの例では、1組の差動受信機502a、502bおよび502cは、2本の信号ワイヤ510a、510bおよび510cに対する異なる組合せを比較することによって遷移をキャプチャするように構成され得る。一例では、これらの差動受信機502a、502bおよび502cは、それらのそれぞれの入力電圧の差を(たとえば、引き算によって)決定することによって出力を作成するように構成され得る。クロックは、差動受信機502a、502bおよび502cのうちの1つまたは複数の出力のゼロ交差に基づいて生成され得る。ゼロ交差は、信号が、+1状態を表す電圧と-1状態を表す電圧との間の電圧範囲内の中点における電圧によって表される0状態を通って遷移するときに発生し得る。一例では、ゼロ交差は、-1状態が負電圧(-V)で表され、+1状態が正電圧(+V)で表されるときに0ボルトにおいて発生する。
タイミングチャート802および852は、シンボル(+x)702からシンボル(-x)712(図7参照)への遷移に関係し、信号Aは+1状態から-1状態に遷移し、信号Bは-1状態から+1状態に遷移し、信号Cは0状態のままである。したがって、差動受信機502aは、AB遷移806前の+2差、およびAB遷移806後の-2差を測定し得、差動受信機502bおよび502cは、それぞれ、BCおよびCA遷移804前の-1差、およびBCおよびCA遷移804後の+1差を測定し得る。この例では、BCおよびCAの遷移804および806の両方は、ゼロ交差を有する。ゼロ交差は、両遷移が駆動状態に向かうので、時間的な極近傍810において発生し得る。
タイミングチャート812および854は、シンボル(+x)702からシンボル(+y)704への遷移に関係し、信号Aは、+1状態から0状態に遷移し、信号Bは、-1状態から+1状態に遷移し、信号Cは、0状態から-1状態に遷移する。したがって、差動受信機502aは、AB遷移816前の+2差、およびAB遷移816後の-1差を測定し得、差動受信機502bは、BC遷移814前の-1差、およびBC遷移814後の+2差を測定し得、差動受信機502cは、CA「非遷移」818によって-1差のままとすることができる。この例では、BCおよびABの遷移814および816の両方は、ゼロ交差を有する。これらのゼロ交差は、かなりの時間間隔820によって分離され得る。一例では、BC遷移814が最終の駆動状態を有する2つの信号を伴い、AB遷移816が最終の非駆動状態を有する1つの信号に関するので、差が発生し得る。
タイミングチャート822および856は、シンボル(+x)702からシンボル(+z)706への遷移に関係し、信号Aは、+1状態から-1状態に遷移し、信号Bは、-1状態から0状態に遷移し、信号Cは、0状態から+1状態に遷移する。したがって、差動受信機502aは、AB遷移826前の+2差、およびAB遷移826後の-1差を測定し得、差動受信機502bは、BC非遷移828の前後の-1差を測定し得、ならびに差動受信機502cは、CA遷移824前の-1差、およびCA遷移824後の+2差を測定し得る。この例では、CAおよびABの遷移824および826は、ゼロ交差を有する。これらのゼロ交差は、かなりの時間期間830によって分離され得る。一例では、差は、CA遷移824がいずれも最終の駆動状態を有する信号AおよびCを伴い、AB遷移826が最終の非駆動状態を有する1つの信号(B信号)を伴うことに起因する。
ゼロ交差の間の時間間隔810、820および830は、状態の異なる組合せの間の遷移時間における差によって生じる場合がある。たとえば、駆動状態への遷移に対する遷移時間は、非駆動状態への遷移より短い。立上り時間における増加または減少された差を生み出す他の回路実装形態が、使用されてもよい。たとえば、差動受信機502a、502bおよび502cの入力における信号の相対的時間関係は、ゼロ状態が非駆動レベルではなく駆動レベルにあるとき、または非駆動信号ワイヤがプルアップおよび/またはプルダウン抵抗によって終端処理される場合に影響を受ける場合がある。したがって、受信機入力において受信された信号に対して、異なるタイミング関係が予測され得る。
図8に示す例は、3つの状態遷移+xから-x、+xから+yおよび+xから+zに対する遷移のアライメントを説明し、タイミングチャート852、854および856に示すように、ゼロ交差は、信号ワイヤ510a、510bおよび510cのうちの少なくとも2本において発生する。これら3つの状態遷移で起こる状態は、図7に示される30の可能な状態遷移のうちの18に存在し得る。
本明細書で説明するいくつかの態様によれば、シミュレーションのために、信号および通信チャネルにおいて信号を搬送するワイヤの特性がモデル化され得る。本明細書で説明する技法および方法は、3相通信リンクの動作に影響を及ぼし得るワイヤのいくつかのアナログ特性をモデル化するために使用され得る。従来のシミュレータは、特定の信号または信号内容をモデル化することに制限されており、リンクの再構成に適応することができない。たとえば、従来のシステムは、異なる電力バジェットに適応するために3相シグナリングとバイナリシングルエンドまたは差動シグナリングとの間で再構成され得る通信リンクを容易にシミュレーションすることができない。
本明細書で説明するいくつかの態様によれば、通信リンクにおけるコネクタは、アナログ特性の実数モデリングに頼ることなくモデル化され得る。コネクタを介して送信される信号は、コネクタ上で送信される信号の公称の「アクティブ/非アクティブ」状態を示すために第1のバイナリビットを使用して表され得る。したがって、バイナリ信号では、第1のバイナリビットは、論理「1」および論理「0」の状態に直接マッピングされ得る。信号のために2つ以上の状態が定義されているとき、コネクタ上の論理「1」および論理「0」の状態を表す異なる電圧振幅を示す仮想デジタル信号を提供するために、追加のビットが使用され得る。3相信号の例では、たとえばTable 1(表1)において、および図8の信号グラフ850において示される+V/2ボルト状態など、中間状態を示すために、追加の1対のビットが使用され得る。追加の1対のビットの第1のビットは、中間電圧状態が利用可能であることを示し得、第2のビットは、次いで、最大状態(+Vボルト)と+V/2ボルト状態を含み得る中間状態との間で選択し得る。
Figure 2017507556
Table 2(表2)は、本明細書で開示するいつかの態様による多相信号をシミュレーションするために使用され得る符号化方式の一例を示す。符号化方式は、コネクタのアナログビヘイビアならびにコネクタを介して送信される信号のビヘイビアをモデル化するために使用され得る。Table 2(表2)は、多相信号、低電力バイナリ信号、または別のタイプの信号を伝えるために動的に再構成され得る信号ワイヤ510a、510bまたは510cをモデル化するための符号化方式の適用に関する。Table 2(表2)において詳述される例は、3相信号、低電力バイナリデジタル信号を搬送することができる、または高インピーダンスまたは「ドントケア」状態に置かれ得る信号ワイヤ510a、510bまたは510cに関する。
デジタル信号は、アナログワイヤの物理接続を表すためのバイナリプライマリビット(「P」)に符号化され得、仮想信号は、HS_mid_levelおよび高速ビット対応(HS_en)ビットに符号化され得る。たとえば、Pは、シミュレーションされた信号ワイヤ510a、510bまたは510cのためのアクティブまたは非アクティブシグナリング状態を符号化するために使用され得る。非アクティブ状態は、0ボルト状態に対応し得、一方、アクティブ状態は、非ゼロの電圧レベルを有する複数の電圧状態(Vsignal)を含み得る。シミュレーションされた信号ワイヤ510a、510bまたは510cは、異なるシグナリング方式に従って駆動され得、Vsignalの電圧レベルは、中間レベル状態が高速モードで必要とされるか、およびそれぞれ利用可能な中間レベル状態のうちのどれが選択されるかを決定するHS_enおよび1つまたは複数のHS_mid_levelビットを含む他のビットによって決定される、複数の異なるレベルのうちの1つとすることができる。
一例では、リンクが3相リンクとして動作されるとき、仮想信号は、高速多相動作を示すために論理「1」に設定されるHS_enビットを含み、単一のHS_mid_levelは、中間レベルの電圧がいつ選択されるかを示すために使用され得る。Table 1(表1)に示される例では、HS_mid_level=1は、プライマリビットP=1であるとき、Vsignal=+/2を選択し、HS_mid_level=0は、プライマリビットP=1であるとき、Vsignal=+Vを選択する。3相動作モードでは、P=0に設定されるプライマリビットは、Vsignal=0ボルトを選択する。場合によっては、電圧の他の組合せは、1組の電圧{-V、0、+V}を含む3相信号を提供するために使用され得、プライマリビット「P」およびHS_mid_levelビットの異なる組合せによって選択される電圧は、それに応じてシミュレータによって解釈され得る。
別の例では、リンクが低電力モードで動作されるとき、シミュレーションされた信号は、2つのバイナリ状態の間で切り替わり得る。このモードでは、HS_enビットは、低速バイナリ動作およびHS_mid_levelビットが無視され得ることを示すために、論理「0」に設定され得る。したがって、プライマリビットPは、バイナリ論理状態「0」および「1」に対応する2つの電圧状態の間で選択する。
別の例では、リンクが高インピーダンスモードにされ、またはコネクタの状態が監視されない、またはさもなければコネクタに接続されている回路によって使用されないとき、プライマリビットの状態、HS_enおよびHS_mid_levelビットは、無視され得、および/または任意に割り当てられ得る。
本明細書で説明するいくつかの態様によれば、接続リンクにおける各コネクタに関連する仮想信号の組(HS_enおよびHS_mid_level)は、シミュレーションの間にソースからシンクに伝播され得る。3相の用途において、デジタル信号{HS_mid_level, P}は、セットの3つの値{0, +V/2, +V}を符号化するために使用され得るが、仮想信号および電圧レベルの他の置換が使用されてもよい。
場合によっては、仮想信号は、図5に示される受信機回路における信号およびコネクタのビヘイビアをモデル化するために使用され得る。たとえば、差動ライン受信機502a、502bおよび502cの出力504a、504bおよび504cの各々は、図8のグラフ800において表される4つの電圧レベル(-V, -V/2, +V, +V/2)の間で切り替わり得る。
異なる電圧レベルまたは電圧状態を立上り時間または信号状態への、もしくはそれからの立上り時間のレートと関連させることによって、多相信号のいくつかのビヘイビアがモデル化され得る。一例において、および本明細書で説明するように、非駆動電圧状態の方に遷移する信号の電圧レベルは、駆動電圧状態の方に遷移する信号の電圧レベルよりもゆっくり変化し得る。シミュレーションのために、立上り時間は、標準遅延として特徴づけられ得、差は、加算的または乗法的に標準遅延に適用され得るパラメータを使用してモデル化され得る。別の例では、仮想信号は、物理接続の異なる構成のシミュレーションを可能にするために、必要に応じて、通信リンクにおける物理接続のための高インピーダンスおよび/または未定義状態を特徴づけることができる。
図9は、通信リンクにおけるコネクタのアナログビヘイビアをモデル化し、シミュレーションすることができる処理回路またはシステム902を示す一例900を示す簡略ブロック図である。処理回路902は、デジタルシステムまたはデジタル構成要素914のビヘイビアをシミュレーションするソフトウェアを含むシミュレーションツール904を含み得る。シミュレーションツール904は、機能を確認するために製作の前にハードウェアを確認するために使用され得る。本明細書で説明するいくつかの態様によるシミュレーションツール904は、コネクタを介して送信される信号に加えて、コネクタのアナログビヘイビアをモデル化することができる。
処理回路902は、様々なタイプのハードウェアおよびオペレーティングシステムを含み得る。一例では、処理回路902は、たとえばコントローラまたはブレードサーバ、デスクトップコンピュータ、Windowsベースのシステム、UNIX(登録商標)ベースのシステム、Sun Solarisシステム、Linux(登録商標)ベースのシステム、複数のコンピューティングデバイスを有する分散処理システムなど、シングルボードタイプのコンピュータから適応され得る。シミュレーションツール904は、1つまたは複数の処理回路902と協働する、またはそこにおいて実行するハードウェアとソフトウェアの何らかの組合せとして実装され得る。シミュレーションツール904は、1つまたは複数の実行可能プログラム、ライブラリ、および/またはデータの組を含むことができる。
シミュレーションツール904は、通信リンクに加えてデジタルシステムおよび/またはデジタル構成要素をシミュレーションするために使用され得る。たとえば、シミュレーションツール904は、セルラーフォンにおけるデジタル回路をシミュレーションするために使用され得る。シミュレーションツール904は、デジタル構成要素および/またはブロック914をモデル化する、またはさもなければ表すことができる。デジタル構成要素914は、集積回路デバイス、トランジスタ、デジタル論理構築ブロック、たとえば論理ゲートなどを含むことができる。シミュレーションツール904は、デジタル構成要素914のうちのいくつかの間の通信リンクまたは相互接続の1つまたは複数のコネクタ910をモデル化する、またはさもなければ表すことができる。シミュレーションツール904は、デジタル構成要素914のうちのいくつかの間の通信リンクまたは相互接続のコネクタ910を介して送信される信号を含む1つまたは複数の信号912をモデル化する、またはさもなければ表すことができる。シミュレーションツール904は、1つまたは複数のクロック信号またはサイクル、受動アナログ構成要素などを含む他の構成要素をモデル化する、またはさもなければ表すことができる。シミュレーションツール904は、デジタル構成要素914、信号912、および/またはコネクタ910によって使用されるクロック信号またはサイクルをシミュレーションするために使用され得る1つまたは複数のスケジューラ916をモデル化する、またはさもなければ表すことができる。
図10は、本発明のいくつかの態様による符号化方法を示すフローチャートである。この方法は、シミュレーションツールまたはテストデバイスによって実行されてよい。
ステップ1002で、デバイスは、通信リンクにおける物理接続を表すデジタル信号を生成することができる。
ステップ1004で、デバイスは、物理接続を介して送信される3相信号を特徴づける仮想信号を生成することができる。一例では、通信リンクは、3つの物理接続を含み、アクティブ動作モードが選択されるとき、各物理接続は、3相信号の異なる位相を通信する。3つの物理接続の各々は、非アクティブ動作モードの高インピーダンス状態であり得る。
ステップ1006で、デバイスは、物理接続の1つまたは複数のアナログ特性をモデル化するように仮想信号を構成することができる。アナログ特性は、3相信号を定義する電圧状態を含み得る。物理接続のアナログ特性は、3相信号のシグナリング状態に対応する少なくとも3つの電圧状態を含み得る。電圧状態は、少なくとも3つの有効な電圧状態を含むことができる。電圧状態の各々は、物理接続に関連する電圧レベルに対応することができる。
いくつかの態様によれば、少なくとも3つの有効な電圧状態のうちの1つは、非駆動状態を含む。通信リンクがアクティブ動作モードであるとき、通信リンクにおける1つの物理接続のみが有効に非駆動状態であり得る。仮想信号は、物理接続の1つまたは複数の動作モードの間で選択することができる。非アクティブ動作モードが選択されるとき、物理接続は、高インピーダンス状態または未定義状態であり得る。動作モードは、高速モードおよび低速モードを含む。デジタル信号は、第1の電圧状態と第2の電圧状態との間で選択する第1のバイナリビットを含み得る。第2の電圧状態の電圧レベルは、仮想信号によって選択される。
いくつかの態様によれば、3相信号は、最大電圧レベルおよび最小電圧レベルで囲まれた電圧範囲内で切り替わり得る。第1の電圧状態は、最小電圧レベルとして定義され得る。第2の電圧状態の電圧レベルは、最大電圧レベル、または最小電圧レベルよりも大きく最大電圧レベルよりも小さい中間電圧レベルのいずれかとして仮想信号によって選択され得る。
いくつかの態様によれば、3相信号は、最大電圧レベルおよび最小電圧レベルで囲まれた電圧範囲内で切り替わる。第1の電圧状態は、最大電圧レベルとして定義され得る。第2の電圧状態の電圧レベルは、最小電圧レベル、または最小電圧レベルよりも大きく最大電圧レベルよりも小さい中間電圧レベルのいずれかとして仮想信号によって選択され得る。
いくつかの態様によれば、仮想信号は、通信リンクが低速動作モードで動作されるときの物理接続の異なるアナログビヘイビアである、通信リンクが高速モードで動作されるときの物理接続のアナログビヘイビアを特徴づける。物理接続のアナログビヘイビアは、立上り時間、または物理接続上の信号状態間の立上り時間のレートを含み得る。
図11は、処理回路1102を採用する装置のためのハードウェア実装の簡略化された例を示す図1100である。処理回路1102は、バス1120によって全体的に表されるバスアーキテクチャを用いて実現することができる。バス1120は、処理回路1102の特定の適用例および全体的な設計制約に応じて、任意の数の相互接続するバスおよびブリッジを含んでもよい。バス1120は、プロセッサ1116、モジュールまたは回路1104、1106、1108、1112、およびコンピュータ可読記憶媒体1118によって表される、1つまたは複数のプロセッサおよび/またはハードウェアモジュールを含む様々な回路を互いにリンクさせる。バス1120は、タイミングソース、周辺機器、電圧レギュレータ、および電力管理回路などの種々の他の回路をリンクすることもできるが、これらの回路は当技術分野でよく知られており、したがって、これ以上は説明されない。
プロセッサ1116は、マイクロプロセッサ、コントローラ、デジタル信号プロセッサ、シーケンサ、状態機械などを含み得る。プロセッサ1116は、コンピュータ可読記憶媒体1118に記憶されたソフトウェアの実行を含む全体的な処理を担当する。ソフトウェアは、プロセッサ1116によって実行されるとき、処理回路1102に、任意の特定の装置に対して上記で説明した様々な機能を実行させる。コンピュータ可読記憶媒体1118は、ソフトウェアを実行するときにプロセッサ1116によって操作されるデータを記憶するために使用されてもよい。処理回路1102は、モジュール1104、1106、および1108のうちの少なくとも1つをさらに含む。モジュール1104、1106、および/または1108は、コンピュータ可読記憶媒体1118に存在する/記憶される、プロセッサ1116内で動作しているソフトウェアモジュール、プロセッサ1116に結合された1つもしくは複数のハードウェアモジュール、またはそれらの何らかの組合せとすることができる。
一構成では、装置1100は、通信リンクにおける物理接続を表すデジタル信号を生成するためのモジュールまたは回路1104、物理接続を介して送信される3相信号を特徴づける仮想信号を生成するためのモジュールまたは回路1106、物理接続の1つまたは複数のアナログ特性をモデル化するために仮想信号を構成するためのモジュールまたは回路1108を含む。
開示したプロセスにおけるステップの特定の順序または階層は、代表的な方法の実例であることが理解される。設計上の選好に基づいて、プロセスにおけるステップの特定の順序または階層は再構成されてもよいことを理解されたい。添付の方法クレームは、様々なステップの要素を例示的な順序で提示したものであり、提示された特定の順序または階層に限定されることを意味するものではない。
上記の説明は、本明細書において説明される種々の態様を当業者が実施できるようにするために与えられる。これらの態様に対する種々の変更形態は、当業者に容易に明らかになり、本明細書において規定される一般原理は、他の態様に適用することができる。したがって、特許請求の範囲は本明細書に示された態様に限定されるものではなく、文言通りの特許請求の範囲に整合するすべての範囲を与えられるべきであり、単数形の要素への言及は、そのように明記されていない限り、「唯一無二の」を意味することを意図せず、「1つまたは複数の」を意味する。別段に明記されていない限り、「いくつか(some)」という用語は、1つまたは複数を指す。当業者に知られているか、または後で当業者に知られることになる、本開示全体にわたって説明される種々の態様の要素のすべての構造的および機能的均等物は、参照により本明細書に明確に組み込まれ、特許請求の範囲によって包含されることを意図している。さらに、本明細書に開示されるものは、そのような開示が特許請求の範囲において明示的に列挙されているか否かにかかわらず、公共用に提供されることは意図していない。いかなるクレーム要素も、要素が「ための手段」という語句を使用して明確に列挙されていない限り、ミーンズプラスファンクションとして解釈されるべきではない。
100 装置
102 処理回路
106 通信トランシーバ
108 ASIC
110 アプリケーションプログラミングインターフェース(API)
112 メモリ
114 ローカルデータベース
122 アンテナ
124 ディスプレイ
126 キーパッド
128 ボタン
200 装置
202 ICデバイス
204 ワイヤレストランシーバ
206 プロセッサ
208 記憶媒体
210 物理レイヤドライバ
212 バス
220 通信リンク
222 チャネル
224 チャネル
226 チャネル
230 ICデバイス
232 ディスプレイコントローラ
234 カメラコントローラ
236 プロセッサ
238 記憶媒体
240 物理レイヤドライバ
242 バス
302 マッパー
304 並直列変換器
306 Mワイヤ相エンコーダ
308 ドライバ
310 信号ワイヤ
310 ビットデータ
312 シンボル
408 極性
410 位相遷移
412 データ
502 差動受信機
504 差分信号
506 位相変化検出回路
508 信号
510 ワイヤ
512 受信クロック
522 マーカー
524 マーカー
526 マーカー
530 シンボルキャプチャウィンドウ
902 処理回路
904 シミュレーションツール
910 コネクタ
914 デジタル構成要素
916 スケジューラ
1102 処理回路
1104 モジュール
1106 モジュール
1108 モジュール
1112 モジュール
1116 プロセッサ
1118 コンピュータ可読記憶媒体
1120 バス

Claims (48)

  1. 少なくとも1つの処理回路を備え、前記少なくとも1つの処理回路が、
    通信リンクにおける物理接続を表すデジタル信号、および前記物理接続を介して送信される3相信号を特徴づける仮想信号を生成する
    ように構成され、前記仮想信号が、前記物理接続の1つまたは複数のアナログ特性を表し、前記アナログ特性が前記3相信号を定義する電圧状態を含む、
    装置。
  2. 前記電圧状態が、少なくとも3つの有効な電圧状態を含み、各電圧状態が、前記物理接続に関連する電圧レベルに対応する、請求項1に記載の装置。
  3. 前記少なくとも3つの有効な電圧状態のうちの1つが、非駆動状態を含み、前記通信リンクがアクティブ動作モードであるとき、前記通信リンクにおける1つの物理接続のみが前記非駆動状態である、請求項2に記載の装置。
  4. 前記仮想信号が前記物理接続の1つまたは複数の動作モードの間で選択し、非アクティブ動作モードが選択されたとき、前記物理接続が、高インピーダンス状態または未定義状態である、請求項2に記載の装置。
  5. 前記通信リンクが、3つの物理接続を含み、アクティブ動作モードが選択されたとき、各物理接続が、前記3相信号の異なる位相を通信し、前記3つの物理接続の各々が、前記非アクティブ動作モードの前記高インピーダンス状態である、請求項4に記載の装置。
  6. 前記1つまたは複数の動作モードが、高速モードおよび低速モードを含む、請求項4に記載の装置。
  7. 前記デジタル信号が、第1の電圧状態と第2の電圧状態との間で選択する第1のバイナリビットを含む、請求項1に記載の装置。
  8. 前記第2の電圧状態の電圧レベルが前記仮想信号によって選択される、請求項7に記載の装置。
  9. 前記3相信号が、最大電圧レベルおよび最小電圧レベルで囲まれた電圧範囲内で切り替わり、
    前記第1の電圧状態が、前記最小電圧レベルとして定義され、
    前記第2の電圧状態の前記電圧レベルが、前記最大電圧レベル、または前記最小電圧レベルよりも大きく前記最大電圧レベルよりも小さい中間電圧レベルのいずれかとして前記仮想信号によって選択される
    請求項7に記載の装置。
  10. 前記3相信号が、最大電圧レベルおよび最小電圧レベルで囲まれた電圧範囲内で切り替わり、
    前記第1の電圧状態が、前記最大電圧レベルとして定義され、
    前記第2の電圧状態の前記電圧レベルが、前記最小電圧レベル、または前記最小電圧レベルよりも大きく前記最大電圧レベルよりも小さい中間電圧レベルのいずれかとして前記仮想信号によって選択される
    請求項7に記載の装置。
  11. 前記仮想信号が、前記通信リンクが低速動作モードで動作されるときの前記物理接続の異なるアナログビヘイビアである、前記通信リンクが高速モードで動作されるときの前記物理接続のアナログビヘイビアを特徴づける、請求項1に記載の装置。
  12. 前記物理接続の前記アナログビヘイビアが、立上り時間、または前記物理接続上の信号状態間の立上り時間のレートを含む、請求項11に記載の装置。
  13. デジタルシステムをシミュレーションするための方法であって、
    通信リンクにおける物理接続を表すデジタル信号を生成するステップと、
    前記物理接続を介して送信される3相信号を特徴づける仮想信号を生成するステップと、
    前記物理接続の1つまたは複数のアナログ特性をモデル化するように前記仮想信号を構成するステップであり、前記アナログ特性が前記3相信号を定義する電圧状態を含む、ステップと
    を含み、前記物理接続の前記アナログ特性が、前記3相信号のシグナリング状態に対応する少なくとも3つの電圧状態を含む
    方法。
  14. 前記電圧状態が、少なくとも3つの有効な電圧状態を含み、各電圧状態が、前記物理接続に関連する電圧レベルに対応する、請求項13に記載の方法。
  15. 前記少なくとも3つの有効な電圧状態のうちの1つが、非駆動状態を含み、前記通信リンクがアクティブ動作モードであるとき、前記通信リンクにおける1つの物理接続のみが前記非駆動状態である、請求項14に記載の方法。
  16. 前記仮想信号が前記物理接続の1つまたは複数の動作モードの間で選択し、非アクティブ動作モードが選択されたとき、前記物理接続が、高インピーダンス状態または未定義状態である、請求項14に記載の方法。
  17. 前記通信リンクが、3つの物理接続を含み、アクティブ動作モードが選択されたとき、各物理接続が、前記3相信号の異なる位相を通信し、前記3つの物理接続の各々が、前記非アクティブ動作モードの前記高インピーダンス状態である、請求項16に記載の方法。
  18. 前記1つまたは複数の動作モードが、高速モードおよび低速モードを含む、請求項16に記載の方法。
  19. 前記デジタル信号が、第1の電圧状態と第2の電圧状態との間で選択する第1のバイナリビットを含む、請求項13に記載の方法。
  20. 前記第2の電圧状態の電圧レベルが前記仮想信号によって選択される、請求項19に記載の方法。
  21. 前記3相信号が、最大電圧レベルおよび最小電圧レベルで囲まれた電圧範囲内で切り替わり、
    前記第1の電圧状態が、前記最小電圧レベルとして定義され、
    前記第2の電圧状態の前記電圧レベルが、前記最大電圧レベル、または前記最小電圧レベルよりも大きく前記最大電圧レベルよりも小さい中間電圧レベルのいずれかとして前記仮想信号によって選択される
    請求項19に記載の方法。
  22. 前記3相信号が、最大電圧レベルおよび最小電圧レベルで囲まれた電圧範囲内で切り替わり、
    前記第1の電圧状態が、前記最大電圧レベルとして定義され、
    前記第2の電圧状態の前記電圧レベルが、前記最小電圧レベル、または前記最小電圧レベルよりも大きく前記最大電圧レベルよりも小さい中間電圧レベルのいずれかとして前記仮想信号によって選択される
    請求項19に記載の方法。
  23. 前記仮想信号が、前記通信リンクが低速動作モードで動作されるときの前記物理接続の異なるアナログビヘイビアである、前記通信リンクが高速モードで動作されるときの前記物理接続のアナログビヘイビアを特徴づける、請求項13に記載の方法。
  24. 前記物理接続の前記アナログビヘイビアが、立上り時間、または前記物理接続上の信号状態間の立上り時間のレートを含む、請求項23に記載の方法。
  25. 通信リンクにおける物理接続を表すデジタル信号を生成するための手段と、
    前記物理接続を介して送信される3相信号を特徴づける仮想信号を生成するための手段と、
    前記物理接続の1つまたは複数のアナログ特性をモデル化するように前記仮想信号を構成するための手段であり、前記アナログ特性が前記3相信号を定義する電圧状態を含む、手段と
    を含み、前記物理接続の前記アナログ特性が、前記3相信号のシグナリング状態に対応する少なくとも3つの電圧状態を含む
    装置。
  26. 前記電圧状態が、少なくとも3つの有効な電圧状態を含み、各電圧状態が、前記物理接続に関連する電圧レベルに対応する、請求項25に記載の装置。
  27. 前記少なくとも3つの有効な電圧状態のうちの1つが、非駆動状態を含み、前記通信リンクがアクティブ動作モードであるとき、前記通信リンクにおける1つの物理接続のみが前記非駆動状態である、請求項26に記載の装置。
  28. 前記仮想信号が前記物理接続の1つまたは複数の動作モードの間で選択し、非アクティブ動作モードが選択されたとき、前記物理接続が、高インピーダンス状態または未定義状態である、請求項26に記載の装置。
  29. 前記通信リンクが、3つの物理接続を含み、アクティブ動作モードが選択されたとき、各物理接続が、前記3相信号の異なる位相を通信し、前記3つの物理接続の各々が、前記非アクティブ動作モードの前記高インピーダンス状態である、請求項28に記載の装置。
  30. 前記1つまたは複数の動作モードが、高速モードおよび低速モードを含む、請求項28に記載の装置。
  31. 前記デジタル信号が、第1の電圧状態と第2の電圧状態との間で選択する第1のバイナリビットを含む、請求項25に記載の装置。
  32. 前記第2の電圧状態の電圧レベルが前記仮想信号によって選択される、請求項31に記載の装置。
  33. 前記3相信号が、最大電圧レベルおよび最小電圧レベルで囲まれた電圧範囲内で切り替わり、
    前記第1の電圧状態が、前記最小電圧レベルとして定義され、
    前記第2の電圧状態の前記電圧レベルが、前記最大電圧レベル、または前記最小電圧レベルよりも大きく前記最大電圧レベルよりも小さい中間電圧レベルのいずれかとして前記仮想信号によって選択される
    請求項31に記載の装置。
  34. 前記3相信号が、最大電圧レベルおよび最小電圧レベルで囲まれた電圧範囲内で切り替わり、
    前記第1の電圧状態が、前記最大電圧レベルとして定義され、
    前記第2の電圧状態の前記電圧レベルが、前記最小電圧レベル、または前記最小電圧レベルよりも大きく前記最大電圧レベルよりも小さい中間電圧レベルのいずれかとして前記仮想信号によって選択される
    請求項31に記載の装置。
  35. 前記仮想信号が、前記通信リンクが低速動作モードで動作されるときの前記物理接続の異なるアナログビヘイビアである、前記通信リンクが高速モードで動作されるときの前記物理接続のアナログビヘイビアを特徴づける、請求項25に記載の装置。
  36. 前記物理接続の前記アナログビヘイビアが、立上り時間、または前記物理接続上の信号状態間の立上り時間のレートを含む、請求項35に記載の装置。
  37. デジタルシステムをシミュレーションするための装置であって、
    少なくとも1つの処理回路と、
    プロセッサと電子通信しているプロセッサ可読記憶媒体とを備え、前記プロセッサ可読記憶媒体が、1つまたは複数の命令を有し、前記1つまたは複数の命令が、前記少なくとも1つの処理回路によって実行されたときに、前記少なくとも1つの処理回路に、
    通信リンクにおける物理接続を表すデジタル信号を生成させ、
    前記物理接続を介して送信される3相信号を特徴づける仮想信号を生成させ、
    前記物理接続の1つまたは複数のアナログ特性をモデル化するように前記仮想信号を構成させ、前記アナログ特性が前記3相信号を定義する電圧状態を含み、
    前記物理接続の前記アナログ特性が、前記3相信号のシグナリング状態に対応する少なくとも3つの電圧状態を含む
    装置。
  38. 前記電圧状態が、少なくとも3つの有効な電圧状態を含み、各電圧状態が、前記物理接続に関連する電圧レベルに対応する、請求項37に記載の装置。
  39. 前記少なくとも3つの有効な電圧状態のうちの1つが、非駆動状態を含み、前記通信リンクがアクティブ動作モードであるとき、前記通信リンクにおける1つの物理接続のみが前記非駆動状態である、請求項38に記載の装置。
  40. 前記仮想信号が前記物理接続の1つまたは複数の動作モードの間で選択し、非アクティブ動作モードが選択されたとき、前記物理接続が、高インピーダンス状態または未定義状態である、請求項38に記載の装置。
  41. 前記通信リンクが、3つの物理接続を含み、アクティブ動作モードが選択されたとき、各物理接続が、前記3相信号の異なる位相を通信し、前記3つの物理接続の各々が、前記非アクティブ動作モードの前記高インピーダンス状態である、請求項40に記載の装置。
  42. 前記1つまたは複数の動作モードが、高速モードおよび低速モードを含む、請求項40に記載の装置。
  43. 前記デジタル信号が、第1の電圧状態と第2の電圧状態との間で選択する第1のバイナリビットを含む、請求項37に記載の装置。
  44. 前記第2の電圧状態の電圧レベルが前記仮想信号によって選択される、請求項43に記載の装置。
  45. 前記3相信号が、最大電圧レベルおよび最小電圧レベルで囲まれた電圧範囲内で切り替わり、
    前記第1の電圧状態が、前記最小電圧レベルとして定義され、
    前記第2の電圧状態の前記電圧レベルが、前記最大電圧レベル、または前記最小電圧レベルよりも大きく前記最大電圧レベルよりも小さい中間電圧レベルのいずれかとして前記仮想信号によって選択される
    請求項43に記載の装置。
  46. 前記3相信号が、最大電圧レベルおよび最小電圧レベルで囲まれた電圧範囲内で切り替わり、
    前記第1の電圧状態が、前記最大電圧レベルとして定義され、
    前記第2の電圧状態の前記電圧レベルが、前記最小電圧レベル、または前記最小電圧レベルよりも大きく前記最大電圧レベルよりも小さい中間電圧レベルのいずれかとして前記仮想信号によって選択される
    請求項43に記載の装置。
  47. 前記仮想信号が、前記通信リンクが低速動作モードで動作されるときの前記物理接続の異なるアナログビヘイビアである、前記通信リンクが高速モードで動作されるときの前記物理接続のアナログビヘイビアを特徴づける、請求項37に記載の装置。
  48. 前記物理接続の前記アナログビヘイビアが、立上り時間、または前記物理接続上の信号状態間の立上り時間のレートを含む、請求項47に記載の装置。
JP2016546088A 2014-01-15 2015-01-13 ３相シグナリングのためのアナログビヘイビアモデリング Pending JP2017507556A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/156,329 US9961174B2 (en) 2014-01-15 2014-01-15 Analog behavior modeling for 3-phase signaling
US14/156,329 2014-01-15
PCT/US2015/011142 WO2015108847A1 (en) 2014-01-15 2015-01-13 Analog behavior modeling for 3-phase signaling

Publications (2)

Publication Number Publication Date
JP2017507556A true JP2017507556A (ja) 2017-03-16
JP2017507556A5 JP2017507556A5 (ja) 2018-02-08

Family

ID=52450578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016546088A Pending JP2017507556A (ja) 2014-01-15 2015-01-13 ３相シグナリングのためのアナログビヘイビアモデリング

Country Status (6)

Country Link
US (2) US9961174B2 (ja)
EP (1) EP3095218A1 (ja)
JP (1) JP2017507556A (ja)
KR (1) KR20160108423A (ja)
CN (1) CN106416159B (ja)
WO (1) WO2015108847A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9584227B2 (en) 2015-07-17 2017-02-28 Qualcomm Incorporated Low-power mode signal bridge for optical media
WO2017159074A1 (ja) * 2016-03-14 2017-09-21 ソニー株式会社 送信装置、送信方法、および通信システム
US10705894B2 (en) 2016-05-30 2020-07-07 Samsung Electronics Co., Ltd. Electronic device for authenticating application and operating method thereof
US10419246B2 (en) * 2016-08-31 2019-09-17 Qualcomm Incorporated C-PHY training pattern for adaptive equalization, adaptive edge tracking and delay calibration
KR20180061560A (ko) 2016-11-29 2018-06-08 삼성전자주식회사 통신 환경에 의존하여 지연을 조절하는 전자 회로
US11748539B1 (en) * 2017-09-28 2023-09-05 Cadence Design Systems, Inc. Converting analog variable delay in real number modeling code to cycle-driven simulation interface code
US11442098B2 (en) * 2019-06-20 2022-09-13 Teradyne, Inc. Generating a waveform based on digital pulses
US11108604B2 (en) 2019-08-19 2021-08-31 Qualcomm Incorporated Driver architecture for multiphase and amplitude encoding transmitters
KR20210089811A (ko) * 2020-01-08 2021-07-19 삼성전자주식회사 외부 신호에 기초하여, 전력 모드의 변경을 감지하는 전자 장치
US11757611B2 (en) 2021-04-11 2023-09-12 Litrinium, Inc. PAM4 threshold phase engine

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093988A (ja) * 2004-09-22 2006-04-06 Sony Corp エンコーダ装置およびデコーダ装置
JP2010021789A (ja) * 2008-07-10 2010-01-28 Toshiba Corp スキュー故障検出回路およびスキュー故障検出方法
JP2011517159A (ja) * 2008-03-05 2011-05-26 クゥアルコム・インコーポレイテッド 多元送信機システム及び方法
WO2014005117A1 (en) * 2012-06-29 2014-01-03 Qualcomm Incorporated N-phase polarity output pin mode multiplexer

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452231A (en) 1988-10-05 1995-09-19 Quickturn Design Systems, Inc. Hierarchically connected reconfigurable logic assembly
US6675328B1 (en) * 1999-10-08 2004-01-06 Vigilant Networks, Llc System and method to determine data throughput in a communication network
US6980644B1 (en) * 2000-05-12 2005-12-27 National Semiconductor Corporation System and method for adapting an analog echo canceller in a transceiver front end
US6725404B1 (en) * 2000-05-26 2004-04-20 International Business Machines Corporation Evaluation of interconnect reliability using propagation delay through interconnect
US6760882B1 (en) * 2000-09-19 2004-07-06 Intel Corporation Mode selection for data transmission in wireless communication channels based on statistical parameters
US7145411B1 (en) * 2002-03-18 2006-12-05 Applied Micro Circuits Corporation Flexible differential interconnect cable with isolated high frequency electrical transmission line
JP4610380B2 (ja) * 2005-03-16 2011-01-12 三菱電機株式会社 電力変換装置
US20070099586A1 (en) * 2005-11-01 2007-05-03 Silicon Laboratories Inc. System and method for reducing spurious emissions in a wireless communication device including a testing apparatus
US20070129926A1 (en) 2005-12-01 2007-06-07 Verheyen Henry T Hardware acceleration system for simulation of logic and memory
EP1936773A1 (en) * 2006-12-22 2008-06-25 Abb Research Ltd. System and method to detect a forgotten safety ground of an electrical facility
US9711041B2 (en) * 2012-03-16 2017-07-18 Qualcomm Incorporated N-phase polarity data transfer
US7492287B2 (en) * 2007-05-23 2009-02-17 Micron Technology, Inc. Two-bit tri-level forced transition encoding
US8352793B2 (en) * 2008-08-15 2013-01-08 Apple Inc. Device testing method and architecture
EP2344897B1 (en) 2008-11-14 2015-06-17 Teradyne, Inc. Method and apparatus for testing electrical connections on a printed circuit board
US7978110B2 (en) * 2009-05-11 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Digital-to-analog converter
KR20110052205A (ko) * 2009-11-12 2011-05-18 삼성전자주식회사 외부 루프백 테스트 기능을 갖는 전송 전용 집적회로 칩 및 그에 따른 외부 루프백 테스트 방법
WO2012103246A2 (en) 2011-01-25 2012-08-02 Power Analytics Corporation Systems and methods for real-time dc microgrid power analytics for mission-critical power systems
EP2509314B1 (en) * 2011-04-04 2019-12-04 Interlemo Holding S.A. Installation for conveying signals between a video camera equipment and a remote equipment
CN202403774U (zh) 2011-12-29 2012-08-29 兰州海默科技股份有限公司 多相流模拟实验信号发生装置
US9317353B2 (en) * 2013-12-26 2016-04-19 Intel Corporation Method, apparatus and system for performing voltage margining

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093988A (ja) * 2004-09-22 2006-04-06 Sony Corp エンコーダ装置およびデコーダ装置
JP2011517159A (ja) * 2008-03-05 2011-05-26 クゥアルコム・インコーポレイテッド 多元送信機システム及び方法
JP2010021789A (ja) * 2008-07-10 2010-01-28 Toshiba Corp スキュー故障検出回路およびスキュー故障検出方法
WO2014005117A1 (en) * 2012-06-29 2014-01-03 Qualcomm Incorporated N-phase polarity output pin mode multiplexer

Also Published As

Publication number Publication date
CN106416159A (zh) 2017-02-15
EP3095218A1 (en) 2016-11-23
WO2015108847A1 (en) 2015-07-23
US20150201052A1 (en) 2015-07-16
KR20160108423A (ko) 2016-09-19
CN106416159B (zh) 2020-03-03
US20180115637A1 (en) 2018-04-26
US9961174B2 (en) 2018-05-01

Similar Documents

Publication Publication Date Title
CN106416159B (zh) 用于仿真数字系统的装置和方法
JP6568247B2 (ja) Ｎ相信号遷移アライメント
US9148198B1 (en) Programmable pre-emphasis circuit for MIPI C-PHY
JP6420330B2 (ja) ３位相またはｎ位相アイパターンの指定
JP2018525902A (ja) Ｃ−ｐｈｙ３相トランスミッタ用の時間ベース等化
US9172426B2 (en) Voltage mode driver circuit for N-phase systems
JP6000499B2 (ja) ３相クロック復元遅延較正
US9369237B2 (en) Run-length detection and correction
TWI678073B (zh) 用於多線多相介面中的時鐘資料恢復的校準模式和工作循環失真校正
JP2018529284A (ja) 多相クロックデータ復元回路較正
JP2018526912A (ja) ３相インターフェース用の多相クロックデータ復元
JP2018526889A (ja) ２つの集積回路デバイス間での３ワイヤ通信リンクにおける３相信号スワップへの適合のための方法、装置、および記憶媒体
JP2017525239A (ja) ワイヤペア間の整合された伝搬遅延を伴うマルチワイヤシグナリング
JP6219538B2 (ja) 複数のワイヤデータ信号のためのクロック復元回路
WO2015148506A1 (en) Multi-wire electrical parameter measurements via test patterns
JP2017513307A (ja) Ｎ階乗またはｃｃｉ拡張を用いた誤り訂正符号を使用するための方法
TWI822732B (zh) 獨立配對的3相眼圖取樣電路
CN107113259B (zh) 发送装置、发送方法及通信系统
US10157161B2 (en) Conditional embedding of dynamically shielded information on a bus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190603