JP2010021789A - スキュー故障検出回路およびスキュー故障検出方法 - Google Patents

スキュー故障検出回路およびスキュー故障検出方法 Download PDF

Info

Publication number
JP2010021789A
JP2010021789A JP2008180293A JP2008180293A JP2010021789A JP 2010021789 A JP2010021789 A JP 2010021789A JP 2008180293 A JP2008180293 A JP 2008180293A JP 2008180293 A JP2008180293 A JP 2008180293A JP 2010021789 A JP2010021789 A JP 2010021789A
Authority
JP
Japan
Prior art keywords
flip
flops
serializers
skew
failure detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008180293A
Other languages
English (en)
Inventor
Tomoaki Suzuki
智明 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008180293A priority Critical patent/JP2010021789A/ja
Publication of JP2010021789A publication Critical patent/JP2010021789A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】簡単な回路で高速データ送信器のスキュー故障の検出を行うことのできるスキュー故障検出回路およびスキュー故障検出方法を提供する。
【解決手段】入力TIN1と出力TOUT1との間に直列に接続されたフリップフロップ11、12、13のクロックとして、シリアライザ101、102、103の出力S01、S02、S03をそれぞれ入力し、入力TIN2と出力TOUT2との間に直列に接続されたフリップフロップ21、22、23のクロックとして、シリアライザ103、102、101の出力S03、S02、S01をそれぞれ入力する。テストデータ生成部3は、フリップフロップ11〜13およびフリップフロップ21〜23をシフトレジスタとして動作させるためのパラレルデータTP1、TP2、TP3を生成してシリアライザ101、102、103へ出力する。
【選択図】図1

Description

本発明は、スキュー故障検出回路およびスキュー故障検出方法に関し、特に高速データ送信器のスキュー故障検出回路およびスキュー故障検出方法に関する。
近年、コンピュータ機器間で大量のデータを転送する場合、高速のシリアルデータ送信器を複数並べてパラレルにデータ伝送することが行われる。このとき、シリアルデータ送信器相互間に遅延時間の差異があると、同時に送信されるパラレルデータ間にスキューが発生し、誤ったデータが伝送されることになる。
このスキューによるデータ伝送誤りを防止するため、従来、パラレル転送データ間のスキューを検出するパラレルデータスキュー検出回路が提案されている(例えば、特許文献1参照。)。
この提案されたパラレルデータスキュー検出回路では、シリアルデータを出力する各信号線にそれぞれシフトレジスタを設け、各データにスキューがあった場合、一定時間内にデータが到達するシフトレジスタの段数に差が生じることを利用してスキューを検出する。そのため、シフトレジスタの到達段数を検出するための検出信号を出力している。
しかし、この提案の回路では、各信号線に相当段数のシフトレジスタおよび到達段数検出回路を設けなくてはならないため、回路が複雑になるという問題がある。
また、例えばHDMI規格などデータ伝送速度が数ギガビットとなる高速のデータ伝送の場合、上述の検出信号を各シフトレジスタ回路に正確なタイミングで送り込むのが困難となり、スキューの検出を正確に行うことが難しい、という問題があった。
特開平11−74945号公報 (第3−5ページ、図3)
そこで、本発明の目的は、簡単な回路で高速データ送信器のスキュー故障の検出を行うことのできるスキュー故障検出回路およびスキュー故障検出方法を提供することにある。
本発明の一態様によれば、入力されたパラレルデータをシリアルデータに変換して出力するシリアライザをn個備える送信器の前記n個のシリアライザの出力間のスキュー故障を検出するスキュー故障検出回路であって、前記n個のシリアライザのそれぞれの出力がそれぞれのクロックとして入力され、直列に接続された第1のn個のフリップフロップと、前記n個のシリアライザのそれぞれの出力が、前記第1のn個のフリップフロップとは逆の順序でそれぞれのクロックとして入力され、直列に接続された第2のn個のフリップフロップと、第1のn個のフリップフロップおよび前記第2のn個のフリップフロップをシフトレジスタとして動作させるためのパラレルデータを生成して前記n個のシリアライザへ出力するテストデータ生成手段とを備えることを特徴とするスキュー故障検出回路が提供される。
また本発明の別の一態様によれば、入力されたパラレルデータをシリアルデータに変換して出力するシリアライザをn個備える送信器の前記n個のシリアライザの出力間のスキュー故障を検出するスキュー故障検出方法であって、前記n個のシリアライザのそれぞれの出力がそれぞれのクロックとして入力され、直列に接続された第1のn個のフリップフロップ、および前記n個のシリアライザのそれぞれの出力が、前記第1のn個のフリップフロップとは逆の順序でそれぞれのクロックとして入力され、直列に接続された第2のn個のフリップフロップを用意して、前記第1のn個のフリップフロップおよび前記第2のn個のフリップフロップをシフトレジスタとして動作させるためのパラレルデータを前記n個のシリアライザへ供給し、前記第1のn個のフリップフロップおよび前記第2のn個のフリップフロップのシフト動作を観測することを特徴とするスキュー故障検出方法が提供される。
本発明によれば、簡単な回路で高速データ送信器のスキュー故障の検出を行うことができる。
以下、本発明の実施例を図面を参照して説明する。なお、以下の各実施例では、要求されるスキュー検出幅が1ビットである場合を例にとって示す。
本実施例では、入力されたパラレルデータをシリアルデータに変換して出力するシリアライザを3個備える送信器100を例にとり、その3個のシリアライザの出力間のスキュー故障を検出するスキュー故障検出回路の例を示す。
図1は、本発明の実施例1に係るスキュー故障検出回路の構成の例を示すブロック図である。
ここで、送信器100は、シリアライザ101、102、103を備え、その出力S01、S02、S03を、出力バッファ111、112、113を介してパラレルに出力する。
本実施例のスキュー故障検出回路は、入力TIN1と出力TOUT1との間に直列に接続され、シリアライザ101、102、103の出力S01、S02、S03をそれぞれのクロックとするフリップフロップ11、12、13と、入力TIN2と出力TOUT2との間に直列に接続され、シリアライザ103、102、101の出力S03、S02、S01をそれぞれのクロックとするフリップフロップ21、22、23と、フリップフロップ11〜13およびフリップフロップ21〜23をシフトレジスタとして動作させるためのパラレルデータTP1、TP2、TP3を生成してシリアライザ101、102、103へ出力するテストデータ生成部3と、を備える。
ここで、フリップフロップ11の出力をF11、フリップフロップ12の出力をF12、フリップフロップ21の出力をF21、フリップフロップ22の出力をF22とする。
また、シリアライザ101、102、103は、4ビットのパラレルデータを4ビットのシリアルデータに変換するものとする。
図2に、テストデータ生成部3で生成されるパラレルデータTP1、TP2、TP3の例を示す。
図2(a)は、フリップフロップ11、12、13をシフトレジスタとして動作させるためのパラレルデータTP1、TP2、TP3の例である。
この場合、テストデータ生成部3により、TP1=‘1000’、TP2=‘0100’、TP3=‘0010’が生成され、シリアライザ101、102、103へ入力される。
この入力を受けて、シリアライザ101、102、103からは、出力S01=1,0,0,0、出力S02=0,1,0,0、出力S03=0,0,1,0が出力される。
すなわち、出力S01、S02、S03では、‘1’の発生位置が1ビットずつ後へずれる。そのため、この出力S01、S02、S03の相互間に1ビット幅以上のスキューがなければ、フリップフロップ11、12、13はシフトレジスタとして動作する。
したがって、例えば、図2(a)に示すような0から1へ立ち上がる信号を入力TIN1へ入力すると、これがフリップフロップ11、12、13で順次伝達され、出力TOUT1へ出力される。
図2(b)は、フリップフロップ21、22、23をシフトレジスタとして動作させるためのパラレルデータTP1、TP2、TP3の例である。
この場合、テストデータ生成部3により、TP1=‘0010’、TP2=‘0100’、TP3=‘0100’が生成され、シリアライザ101、102、103へ入力される。
この入力を受けて、シリアライザ103、102、101からは、出力S03=1,0,0,0、出力S02=0,1,0,0、出力S01=0,0,1,0が出力される。
すなわち、出力S03、S02、S01では、‘1’の発生位置が1ビットずつ後へずれる。そのため、この出力S03、S02、S01の相互間に1ビット幅以上のスキューがなければ、フリップフロップ21、22、23はシフトレジスタとして動作する。
このように、テストデータ生成部3で生成されるパラレルデータTP1、TP2、TP3を入力したときに、シリアライザ101、102、103の出力S01、S02、S03相互間に1ビット幅以上のスキューがなければ、フリップフロップ11、12、13およびフリップフロップ21、22、23はシフトレジスタとして動作する。
ところが、シリアライザ101、102、103の出力S01、S02、S03相互間に1ビット幅以上のスキューがある場合、フリップフロップ11、12、13あるいはフリップフロップ21、22、23が正常なシフト動作を行わなくなる。
そこで、本実施例では、フリップフロップ13の出力TOUT1およびフリップフロップ23の出力TOUT2を観測することにより、シリアライザ101、102、103の出力S01、S02、S03相互間のスキュー故障の検出を行う。
図3および図4に、スキュー故障検出の例を示す。
図3(a)は、シリアライザ102の出力S02に、通常よりも1ビット以上遅く出力されるようなスキューが発生した例を示す。
この場合、シリアライザ103の出力S03の‘1’が、シリアライザ102の出力S02の‘1’よりも早く出力されるため、フリップフロップ13は、フリップフロップ12の出力F12が‘1’に立ち上がる前のデータ‘0’を読み込み、出力TOUT1に‘0’を出力する。すなわち、出力TOUT1が‘1’に立ち上がらない。
したがって、この場合、出力TOUT1の観測により、シリアライザ101、102、103の出力S01、S02、S03の相互間にスキュー故障が発生していることが検出される。
ところが、図3(b)に示すような、シリアライザ101の出力S01に、通常よりも1ビット以上早く出力されるようなスキューが発生した場合、出力TOUT1が、スキューがない場合と同じように立ち上がり、出力TOUT1ではこのスキュー故障が検出されない。
しかし、このような場合には、フリップフロップ23の出力TOUT2の観測により、上述のシリアライザ101の出力S01に起因するスキュー故障を検出することができる。
図4に、その様子を示す。
シリアライザ101の出力S01に、通常よりも1ビット以上早く出力されるようなスキューが発生した場合、シリアライザ101の出力S01の‘1’が、シリアライザ102の出力S02の‘1’よりも早く出力されるため、フリップフロップ23は、フリップフロップ22の出力F22が‘1’に立ち上がる前のデータ‘0’を読み込み、出力TOUT2に‘0’を出力する。すなわち、出力TOUT2が‘1’に立ち上がらない。
したがって、この場合、出力TOUT2の観測により、上述のシリアライザ101の出力S01に起因するスキュー故障が検出される。
このような本実施例によれば、シリアライザ101〜103の出力S01〜S03をクロック入力としてシフトレジスタ動作する2組のフリップフロップ群(フリップフロップ11〜13、フリップフロップ21〜23)を備えるだけの簡単な構成の回路で、シリアライザ101〜103の出力S01〜S03の相互間のスキュー故障を容易に検出することができる。
また、スキュー故障検出動作が、フリップフロップ間を信号伝達させるだけの単純な動作であるため、高速動作のシリアライザであっても、その相互間のスキュー故障を検出することができる。
実施例1では、フリップフロップ11〜13およびフリップフロップ21〜23が、それぞれシフトレジスタとして動作する例を示したが、本実施例では、フリップフロップ13の出力をフリップフロップ21へ入力し、フリップフロップ11〜23が1つのシフトレジスタとして動作するようにした例を示す。
図5は、本発明の実施例2に係るスキュー故障検出回路の構成の例を示すブロック図である。なお、図5において、実施例1と同一の機能を有するブロックには、図1と同一の符号を付し、ここでは、その詳細な説明を省略する。
本実施例では、入力TINと出力TOUTとの間に、フリップフロップ11、12、13と、フリップフロップ21、22、23と、が直列に接続される。すなわち、実施例1と異なり、フリップフロップ13の出力F13が、フリップフロップ21へ入力される。
フリップフロップ11、12、13のクロック入力は、実施例1と同様、シリアライザ101、102、103の出力S01、S02、S03である。また、フリップフロップ11、12、13のクロック入力も、実施例1と同様、シリアライザ103、102、101の出力S03、S02、S01である。
図6に、本実施例においてテストデータ生成部3で生成されるパラレルデータTP1、TP2、TP3の例を示す。
テストデータ生成部3では、まず、TP1=‘1000’、TP2=‘0100’、TP3=‘0010’が生成される。これにより、シリアライザ101、102、103の出力S01、S02、S03が、順次‘1’となり、フリップフロップ11、12、13が、シフトレジスタとして動作する。
続いて、テストデータ生成部3で、TP1=‘0010’、TP2=‘0100’、TP3=‘1000’が生成される。これにより、シリアライザ103、102、101の出力S03、S02、S01が、順次‘1’となり、フリップフロップ13に引き続いて、フリップフロップ21、22、23が、シフトレジスタとして動作する。
図7および図8に、本実施例におけるスキュー故障検出の例を示す。
図7は、図3(a)と同じく、シリアライザ102の出力S02が通常よりも1ビット以上遅く出力されるようなスキューが発生したときの例であり、図8は、図4と同じく、シリアライザ101の出力S01が通常よりも1ビット以上早く出力されるようなスキューが発生したときの例である。
いずれの場合も、入力TINに与えた信号の立ち上りが、出力TOUTへ伝達されず、シリアライザ101、102、103の出力S01、S02、S03相互間にスキュー故障が発生していることがわかる。
このような本実施例によれば、シリアライザ101〜103の出力S01〜S03をクロック入力として動作するシフトレジスタを1組とすることができ、スキュー故障検出用の入出力端子をTINとTOUTの1組にすることができる。これにより、スキュー故障検出回路の構成をより簡単化できる。
なお、上述の各実施例では、シリアライザの個数が3個の場合を例にとって示したが、シリアライザの個数は3個に限られるものではなく、任意の個数のシリアライザに対して、各実施例と同様のスキュー故障検出回路を構成することができる。また、各シリアライザのデータビット数も4ビットに限られるものではなく、任意のデータビット数のシリアライザに対して、各実施例と同様のスキュー故障検出回路を構成することができる。
また、上述の各実施例では、要求されるスキュー検出幅が1ビットである場合を例にとって示したが、テストデータ生成部3で生成されるパラレルデータを変化させることにより、スキュー検出幅は任意に設定することができる。例えば、各シリアライザのデータビット数が6ビットで、要求されるスキュー検出幅が2ビットである場合は、テストデータ生成部3で、TP1=‘100000’、TP2=‘001000’、TP3=‘0000100’を生成することにより、スキュー幅が2ビット以上あるときをスキュー故障として検出することができる。
本発明の実施例1に係るスキュー故障検出回路の構成の例を示すブロック図。 実施例1のスキュー故障検出回路におけるスキュー故障検出用テストデータの例を示す図。 実施例1のスキュー故障検出回路におけるスキュー故障検出動作の例を示す波形図。 実施例1のスキュー故障検出回路におけるスキュー故障検出動作の例を示す波形図。 本発明の実施例2に係るスキュー故障検出回路の構成の例を示すブロック図。 実施例2のスキュー故障検出回路におけるスキュー故障検出用テストデータの例を示す図。 実施例2のスキュー故障検出回路におけるスキュー故障検出動作の例を示す波形図。 実施例2のスキュー故障検出回路におけるスキュー故障検出動作の例を示す波形図。
符号の説明
11〜13、21〜23 フリップフロップ
3 テストデータ生成部
100 送信器
101〜103 シリアライザ

Claims (5)

  1. 入力されたパラレルデータをシリアルデータに変換して出力するシリアライザをn個備える送信器の前記n個のシリアライザの出力間のスキュー故障を検出するスキュー故障検出回路であって、
    前記n個のシリアライザのそれぞれの出力がそれぞれのクロックとして入力され、直列に接続された第1のn個のフリップフロップと、
    前記n個のシリアライザのそれぞれの出力が、前記第1のn個のフリップフロップとは逆の順序でそれぞれのクロックとして入力され、直列に接続された第2のn個のフリップフロップと、
    前記第1のn個のフリップフロップおよび前記第2のn個のフリップフロップをシフトレジスタとして動作させるためのパラレルデータを生成して前記n個のシリアライザへ出力するテストデータ生成手段と
    を備えることを特徴とするスキュー故障検出回路。
  2. 前記第1のn個のフリップフロップと前記第2のn個のフリップフロップが直列に接続されている
    ことを特徴とする請求項1に記載のスキュー故障検出回路。
  3. 前記テストデータ生成手段は、
    故障検出を要求されるスキューの幅に応じて、前記第1のn個のフリップフロップおよび前記第2のn個のフリップフロップに与えるクロックの間隔を変化させる、n個のパラレルデータを生成し、前記n個のシリアライザへ1個ずつ同時に入力する
    ことを特徴とする請求項1または2に記載のスキュー故障検出回路。
  4. 入力されたパラレルデータをシリアルデータに変換して出力するシリアライザをn個備える送信器の前記n個のシリアライザの出力間のスキュー故障を検出するスキュー故障検出方法であって、
    前記n個のシリアライザのそれぞれの出力がそれぞれのクロックとして入力され、直列に接続された第1のn個のフリップフロップ、および前記n個のシリアライザのそれぞれの出力が、前記第1のn個のフリップフロップとは逆の順序でそれぞれのクロックとして入力され、直列に接続された第2のn個のフリップフロップを用意して、
    前記第1のn個のフリップフロップおよび前記第2のn個のフリップフロップをシフトレジスタとして動作させるためのパラレルデータを前記n個のシリアライザへ供給し、
    前記第1のn個のフリップフロップおよび前記第2のn個のフリップフロップのシフト動作を観測する
    ことを特徴とするスキュー故障検出方法。
  5. 前記第1のn個のフリップフロップおよび前記第2のn個のフリップフロップのいずれかでシフト動作不良が発生したときに、前記スキュー故障を検出したと判定する
    ことを特徴とする請求項4に記載のスキュー故障検出方法。
JP2008180293A 2008-07-10 2008-07-10 スキュー故障検出回路およびスキュー故障検出方法 Pending JP2010021789A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008180293A JP2010021789A (ja) 2008-07-10 2008-07-10 スキュー故障検出回路およびスキュー故障検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008180293A JP2010021789A (ja) 2008-07-10 2008-07-10 スキュー故障検出回路およびスキュー故障検出方法

Publications (1)

Publication Number Publication Date
JP2010021789A true JP2010021789A (ja) 2010-01-28

Family

ID=41706255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008180293A Pending JP2010021789A (ja) 2008-07-10 2008-07-10 スキュー故障検出回路およびスキュー故障検出方法

Country Status (1)

Country Link
JP (1) JP2010021789A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017507556A (ja) * 2014-01-15 2017-03-16 クアルコム,インコーポレイテッド 3相シグナリングのためのアナログビヘイビアモデリング

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017507556A (ja) * 2014-01-15 2017-03-16 クアルコム,インコーポレイテッド 3相シグナリングのためのアナログビヘイビアモデリング

Similar Documents

Publication Publication Date Title
KR20080024413A (ko) 데이터 입출력 오류 검출 기능을 갖는 반도체 메모리 장치
KR20080028788A (ko) 위상 시프트 조절 방법 및 마이크로전자 디바이스
US20230195663A1 (en) Integrated circuit having lanes interchangeable between clock and data lanes in clock forward interface receiver
CN107533533B (zh) 集成电路之间的通信
JP2005017207A (ja) トランスペアレントラッチ回路
US10423565B2 (en) Data transmission systems having a plurality of transmission lanes and methods of testing transmission data in the data transmission systems
US20180267095A1 (en) Failure detection circuit, failure detection system and failure detection method
US20070064846A1 (en) Interface apparatus and method for synchronization of data
JP2010021789A (ja) スキュー故障検出回路およびスキュー故障検出方法
US7213090B2 (en) Data transfer apparatus for serial data transfer in system LSI
JP4061294B2 (ja) 自己同期型擬似ランダム・ビット・シーケンス・チェッカ
US9063915B2 (en) Multiprocessor with a plurality of debug modules and debug ring units connected to generate a ring
JP5103363B2 (ja) 回路検査装置
KR100833604B1 (ko) 패리티 에러 검출 회로
JP2009169981A (ja) 半導体装置およびクロック伝送方法
US20200285266A1 (en) Integrated circuit device
CN112953513A (zh) 反相信号生成电路
JP2016042218A (ja) エラー検出装置及びエラー検出方法
JP5736674B2 (ja) 半導体集積回路
TWI779578B (zh) 數據邊界偵測電路及利用其之控制晶片和電子裝置
JP2010045499A (ja) フリップフロップ回路
JP2007300362A (ja) 並直列変換回路
US20200081063A1 (en) Test circuit and test method
Howard et al. Investigation and comparison of bus alternatives for asynchronous circuits
JP5727906B2 (ja) リセット信号生成回路及びそれを備えた半導体集積回路