CN113204504B - 串行数据处理装置与数据偏移修正方法 - Google Patents

串行数据处理装置与数据偏移修正方法 Download PDF

Info

Publication number
CN113204504B
CN113204504B CN202010085453.4A CN202010085453A CN113204504B CN 113204504 B CN113204504 B CN 113204504B CN 202010085453 A CN202010085453 A CN 202010085453A CN 113204504 B CN113204504 B CN 113204504B
Authority
CN
China
Prior art keywords
offset
signal
data signal
data
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010085453.4A
Other languages
English (en)
Other versions
CN113204504A (zh
Inventor
林国肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN202010085453.4A priority Critical patent/CN113204504B/zh
Publication of CN113204504A publication Critical patent/CN113204504A/zh
Application granted granted Critical
Publication of CN113204504B publication Critical patent/CN113204504B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C

Abstract

本申请涉及串行数据处理装置与数据偏移修正方法。串行数据处理装置包含偏移侦测电路以及偏移校正电路。偏移侦测电路用以储存多个符记，并从主机装置接收第一数据信号，并根据这些符记侦测接收到的该第一数据信号的偏移以产生修正信号，其中这些符记中每一者都包含至少一默认逻辑值，且这些符记每一者的该至少一默认逻辑值的个数彼此不同。偏移校正电路用以根据该修正信号修正接收到的该第一数据信号，以产生第二数据信号。

Description

串行数据处理装置与数据偏移修正方法
技术领域
本案是关于串行数据处理装置，更明确地说，是关于可修正数据偏移的串行数据处理装置与其修正方法。
背景技术
串行通讯接口常见于计算机总线或是集成电路与集成电路之间的数据信道。在实际应用(尤其是同步传输应用)中，经由串行通讯接口传输的数据可能会受到传递延迟、信号反射、输入输出电路的驱动能力等等因素的影响，造成接收端装置收到的数据产生偏移。如此，将导致接收端装置接收到错误的数据。
发明内容
在一些实施例中，串行数据处理装置包含偏移侦测电路以及偏移校正电路。偏移侦测电路用以储存多个符记，并从主机装置接收第一数据信号，并根据这些符记侦测接收到的该第一数据信号的偏移以产生修正信号，其中这些符记中每一者都包含至少一默认逻辑值，且这些符记每一者的该至少一默认逻辑值的个数彼此不同。偏移校正电路用以根据该修正信号修正接收到的该第一数据信号，以产生第二数据信号。
在一些实施例中，数据偏移修正方法包含下列操作：从主机装置接收第一数据信号；根据多个符记侦测接收到的该第一数据信号的偏移以产生修正信号，其中这些符记中每一者都包含至少一默认逻辑值，且这些符记中每一者的该至少一默认逻辑值的个数彼此不同；以及根据该修正信号修正该第一数据信号，以产生第二数据信号。
有关本案的特征、实施与效果，将结合附图作详细说明如下。
附图说明
图1为根据本案一些实施例示出一种串行数据处理装置的示意图；
图2A为根据本案一些实施例示出图1的数据信号出现右偏移的波形示意图；
图2B为根据本案一些实施例示出图1的数据信号出现左偏移的波形示意图；
图3为根据本案一些实施例示出图1的数据信号的波形图；
图4为根据本案一些实施例示出一种串行数据处理装置的示意图；
图5A为根据本案一些实施例示出一种串行数据处理装置的示意图；
图5B为根据本案一些实施例示出一种串行数据处理装置的示意图；以及
图6为根据本案一些实施例示出一种数据偏移修正方法的流程图。
具体实施方式
本文所使用的所有词汇具有其通常的含义。上述的词汇在普遍常用字典中的定义，在本案的内容中包含任一于此讨论的词汇的使用例子仅为示例，不应限制到本案的范围与含义。同样地，本案也不仅以在此说明书所示出的各种实施例为限。
关于本文中所使用的“耦接”或“连接”，均可指两个或更多个组件相互直接作实体或电性接触，或是相互间接作实体或电性接触，也可指两个或更多个组件相互操作或动作。如本文所用，用语“电路”可为由至少一个晶体管与/或至少一个主被动组件按一定方式连接以处理信号的装置。
如本文所用，用语“与/或”包含了列出的关联项目中的一个或多个的任何组合。在本文中，使用第一、第二与第三等等之词汇，是用于描述并辨别各个组件。因此，在本文中的第一组件也可被称为第二组件，而不脱离本案的本意。为易于理解，在各附图中的类似组件将被指定为相同标号。
图1为根据本案一些实施例示出一种串行数据处理装置100的示意图。在一些实施例中，串行数据处理装置100从主机(host)装置10接收数据信号SD1与频率信号CK1。在一些实施例中，主机装置10与串行数据处理装置100之间可透过串行传输接口交换频率信号CK1、数据信号SD1与数据信号SDO。串行传输接口可为(但不限于)串行外围接口(serialperipheral interface)。
主机装置10包含发射器电路12与接收器电路14。串行数据处理装置100包含接收器电路102、发射器电路104、偏移侦测电路110、偏移校正电路120以及处理电路130。发射器电路12传输频率信号CK1至接收器电路102，并根据频率信号CK1传输数据信号SD1至接收器电路102。接收器电路102根据接收到的频率信号CK1(后称为频率信号CK1')取样接收到的数据信号SD1(后称为数据信号SD1')，以输出数据信号SD2。换言之，串行数据处理装置100与主机装置10操作于同步串行传输模式。
在一些实施例中，发射器电路104可根据频率信号CK1'传输数据信号SDO至接收器电路14。偏移侦测电路110根据多个符记(token)TO1～TOn分析数据信号SD2以判断数据信号SD1'是否出现偏移，并据以输出修正信号SA与数据信号SD2。n可为大于或等于1的正整数。偏移校正电路120还根据修正信号SA修正数据信号SD2，以修正数据信号SD1'的偏移并据以产生数据信号SD3。
处理电路130可从偏移校正电路120接收数据信号SD3，以进行后续数据处理。处理电路130也可经由发射器电路104输出数据信号SDO至主机装置10。在一些实施例中，处理电路130可为(但不限于)中央处理单元、微控制器单元等电路。
图2A为根据本案一些实施例示出图1的数据信号SD1'出现右偏移的波形示意图。接收器电路102从发射器电路12接收频率信号CK1以作为频率信号CK1'，且发射器电路12响应于频率信号CK1的下降沿传输数据信号SD1至接收器电路102。接收器电路102根据频率信号CK1'的上升沿对数据信号SD1'取样以产生数据信号SD2(未绘示)。若线路延迟(例如为电路板引入的延迟)的影响不大(即第一情形)，频率信号CK1'的上升沿可对齐到数据信号SD1'的有效区间(例如为眼图中心)。于此条件下，接收器电路102可产生出正确的数据信号SD2。
或者，若频率信号CK1过快(即第二情形)，频率信号CK1'的上升沿早于数据信号SD1'的有效区间。于此条件下，接收器电路102会产生错误的数据信号SD2，且偏移侦测电路110判断数据信号SD1'具有右偏移。举例来说，若数据信号SD1为00100，数据信号SD2亦应为00100。在第二情形的例子中，由于接收器电路102过早对数据信号SD1'取样，数据信号SD2会误变为00010。相较于数据信号SD1，数据信号SD1'(或数据信号SD2)出现右偏移。
图2B为根据本案一些实施例示出图1的数据信号SD1'出现左偏移的波形示意图。于此例中，发射器电路12响应于频率信号CK1的上升沿传输数据信号SD1至接收器电路102。接收器电路102根据频率信号CK1'的上升沿对数据信号SD1'取样以产生数据信号SD2(未绘示)。若线路延迟的影响不大(即第一情形)，频率信号CK1'的上升沿可对齐到数据信号SD1'的有效区间。在此条件下，接收器电路102可产生出正确的数据信号SD2。
或者，若线路延迟的影响过大(即第二情形)，频率信号CK1'的上升沿晚于数据信号SD1'的有效区间。在此条件下，接收器电路102会产生错误的数据信号SD2，且偏移侦测电路110判断数据信号SD1'具有左偏移。举例来说，由于接收器电路102过晚对数据信号SD1'取样，数据信号SD2会误变为01000。相较于数据信号SD1，数据信号SD1'(或数据信号SD2)出现左偏移。
继续参照图1。在一些实施例中，偏移侦测电路110可包含缓存器(未绘示)，其用以储存这些符记TO1～TOn。举例来说，多个符记TO1～TOn可由下表之形式储存于此缓存器：
TO1 00010000
TO2 00011000
TO3 00111000
TO4 00111100
TO5 01111100
TO6 01111110
在此例中，n设置为6，且每一个TO1～TOn设定为具有8个位，其中最右位为第0个位，且最左位为第7个位。在一些实施例中，每一个符记TO1～TO6包含至少一默认逻辑值(例如可为逻辑值1)，且每一个符记TO1～TO6的至少一默认逻辑值的个数彼此不同。在此例中，多个符记TO1～TO6的逻辑值1的个数依序递增。详细而言，符记TO1的第5个位为逻辑值1(即逻辑值1的个数为1)，符记TO2的第4～5个位为逻辑值1(即逻辑值1的个数为2)，且符记TO3的第4～6个位为逻辑值1(即逻辑值1的个数为3)。依此类推，可推得符记TO6的位设定方式。
如图1所示，数据信号SD1可包含符记、有效数据(payload)以及伪(dummy)符记。符记为主机装置10与串行数据处理装置100预先决定好的特定编码，并为数据信号SD1的前置数据。有效数据为主机装置10欲传输的真实数据。伪符记为发生右偏移时的缓冲符记数据。
在联机初始阶段，主机装置10与串行数据处理装置100可事先约定使用多个符记TO1～TO6中之一者来进行联机，以侦测后续的传输过程中是否会出现偏移。在数据信号SD1的符记中，至少一预定逻辑值的个数为第一个数。在多个符记TO1～TO6之对应者中，至少一预定逻辑值的个数为第二个数，且第一个数与第二个数相同。
举例来说，主机装置10使用包含符记TO1的数据信号SD1来与串行数据处理装置100进行联机。偏移侦测电路110可根据数据信号SD2的前8位数据与多个符记TO1～TOn中之对应者进行比较，以侦测偏移为左偏移或右偏移。若不存在偏移，数据信号SD2的前8位数据与数据信号SD1的符记TO1相同。偏移侦测电路110可根据至少一默认逻辑值(例如为逻辑值1)在多个符记TO1～TOn之对应者中的位位置以及至少一默认逻辑值在数据信号SD2的前8位数据中的位位置确认偏移为左偏移或右偏移。
例如，若数据信号SD2(即取样到的数据信号SD1')的前8位数据为00001000(即第一个数为1)，偏移侦测电路110可从多个符记TO1～TOn中选出仅包含1个逻辑值1(即第二个数为1)的符记TO1，并将此8位数据00001000与符记TO1进行比较。在符记TO1中，第5个位为逻辑值1。在8位数据00001000中，第4个位为逻辑值1。在此情形下，偏移侦测电路110可判断数据信号SD1'出现右偏移，且偏移量为1个位。偏移侦测电路110可据此输出具有第一数值的修正信号SA至偏移校正电路120。
或者，若数据信号SD2的前8位数据为00100000，偏移侦测电路110可自多个符记TO1～TOn中选出仅包含1个逻辑值1的符记TO1，并将此8个位数据00100000与符记TO1进行比较。在符记TO1中，第5个位为逻辑值1。在8位数据00100000中，第6个位为逻辑值1。在此情形下，偏移侦测电路110可判断数据信号SD1'出现左偏移，且偏移量为1个位。偏移侦测电路110可据此输出具有第二数值的修正信号SA至偏移校正电路120。
响应于修正信号SA，偏移校正电路120可修正数据信号SD2的偏移以产生数据信号SD3。举例而言，若侦测到偏移为右偏移且偏移量为1位，偏移校正电路120可将所收到的数据信号SD2的位向左位移1位，并输出为数据信号SD3。如此一来，处理电路130可接收到正确的有效数据。
在一些实施例中，偏移侦测电路110可包含缓存器电路、比较器电路(例如可为异或门电路)、计数器电路与/或其他数字逻辑电路，以实施储存多个符记TO1～TOn与侦测数据偏移的操作。在一些实施例中，偏移校正电路120可包含移位寄存器电路与/或一或多个数字逻辑电路，以实施校正偏移的操作。在一些实施例中，偏移校正电路120中的数字逻辑电路可设定为(但不限于)执行位(bitwise)运算，以实施位移位的操作。上述关于偏移侦测电路110与偏移校正电路120的实施方式用于示例，且本案并不以此为限。
图3为根据本案一些实施例示出图1的数据信号SDO的波形图。如前所述，若侦测到右偏移，代表频率信号CK1可能过快。如先前图1所示，接收器电路14根据频率信号CK1取样接收到的数据信号SDO(后称数据信号SDO')。如图3所示，若频率信号CK1的频率过高且接收器电路14根据频率信号CK1的上升沿取样数据信号SDO'时(即第一情形)，频率信号CK1的上升沿早于数据信号SDO'的有效区间而取样到错误的数据。
在本案一些实施例中，当偏移侦测电路110侦测到数据信号SD1'出现右偏移时，偏移侦测电路110还用以输出控制信号SC至发射器电路104，以提高发射器电路104的驱动能力(即图3的第二情形)。例如，发射器电路104可根据控制信号SC提升数据信号SDO的电流。如此，频率信号CK1的上升沿可对齐数据信号SDO'的有效区间而取样到正确的数据。在一些实施例中，发射器电路104的偏压设定与/或负载设定可响应于控制信号SC调整，以实施上述调整驱动能力的操作。
图4为根据本案一些实施例示出一种串行数据处理装置100的示意图。相较于图1，如下表所示，多个符记TO1～TOn每一者对应于一默认指令。换言之，多个符记TO1～TOn每一者内嵌一组对应于默认指令的运算程序代码(operation code)。通过上述设置方式，在传送用于侦测偏移的符记时，主机装置10可提供欲由串行数据处理装置100执行的指令。
默认指令
TO1 00010000内存读取
TO2 00011000输入输出读取
TO3 00111000缓存器读取
TO4 00111100内存写入
TO5 01111100输入输出写入
TO6 01111110缓存器写入
在此例中，偏移侦测电路110还根据数据信号SD1的符记所对应的默认指令产生指令信号SI1。例如，偏移侦测电路110根据数据信号SD1'的前8个位数据解出前述的运算程序代码为指令信号SI1。偏移校正电路120还根据修正信号SA修正指令信号SI1以产生指令信号SI2。指令信号SI2用于通知处理电路130执行默认指令所对应的操作。偏移侦测电路110可根据数据信号SD1'的前8个位数据中至少一默认值的数量而从上表中选出一符记，并根据该符记对应的默认指令产生指令信号SI1。举例来说，若数据信号SD1'的前8个位数据包含1个逻辑值1，偏移侦测电路110可选出符记TO1，并输出符记TO1对应的内存读取指令为指令信号SI1。偏移校正电路120可根据修正信号SA来修正指令信号SI1，以产生正确的指令信号SI2。如此，处理电路130可根据指令信号SI2执行内存读取的操作。
在一些应用中，处理电路130的操作为平行运算。在这些应用中，串行数据处理装置100可设定为输出并列数据。图5A为根据本案一些实施例示出串行数据处理装置100的示意图。在此例中，串行数据处理装置100还包含串行转并列(serial-to-parallel)电路510。串行转并列电路510耦接于偏移侦测电路110与偏移校正电路120之间，并用以根据数据信号SD1'产生多个数据信号SD4，并根据指令信号SI1产生多个指令信号SI3。偏移校正电路120根据修正信号SA修正多个数据信号SD4以产生数据信号SD3，并修正多个指令信号SI3以产生指令信号SI2。
图5B为根据本案一些实施例示出串行数据处理装置100的示意图。相较于图5A，串行转并列电路510耦接于偏移校正电路120与处理电路130之间。串行转并列电路510根据数据信号SD3产生多个数据信号SD5，并根据指令信号SI2产生多个指令信号SI4。
图6为根据本案一些实施例示出一种数据偏移修正方法600的流程图。在一些实施例中，数据偏移修正方法600可由(但不限于)串行数据处理装置100执行。
在操作S610，从主机装置接收第一数据信号。
在操作S620，根据多个符记侦测接收到的第一数据信号的偏移以产生修正信号，其中这些符记中每一者都包含至少一默认逻辑值，且这些符记中每一者的该至少一默认逻辑值的个数彼此不同。
在操作S630，根据修正信号修正接收到的第一数据信号，以产生第二数据信号。
上述操作S610、S620以及S630的说明可参照前述各个实施例，故不重复赘述。上述数据偏移修正方法600的多个操作仅为示例，并非限定需依照此示例中的顺序执行。在不违背本案的各实施例的操作方式与范围下，在数据偏移修正方法600下的各种操作当可适当地增加、替换、省略或以不同顺序执行。
上述关于符记的设置方式以及位数量用于示例，且本案各实施例并不以上述例子为限。
综上所述，本案一些实施例所提供的串行数据处理装置与数据偏移修正方法可利用预先设定好的多种符记修正数据偏移。在进一步的实施例中，这些符记还可用于传输默认指令。
虽然本案的实施例如上所述，然而这些实施例并非用来限定本案，本技术领域具有通常知识者可依据本案的明示或隐含的内容对本案的技术特征施以变化，凡此种变化均可能属于本案所寻求的专利保护范畴，换言之，本案的专利保护范围须视本说明书的申请专利范围所界定者为准。
【符号说明】
10:主机装置
12:发射器电路
14:接收器电路
100:串行数据处理装置
102:接收器电路
104:发射器电路
110:偏移侦测电路
120:偏移校正电路
130:处理电路
CK1,CK1':频率信号
SA:修正信号
SC:控制信号
SD1,SD1',SD2,SD3,SD4,SD5,SDO,SDO':数据信号
TO1～TOn:符记
SI1,SI2,SI3,SI4:指令信号
510:串行转并列电路
600:数据偏移修正方法
S610,S620,S630:操作

Claims (9)

1.一种串行数据处理装置，包括：
一偏移侦测电路，用以储存多个符记，并自一主机装置接收一第一数据信号，并根据这些符记侦测接收到的所述第一数据信号的一偏移以产生一修正信号，其中这些符记中每一者都包含至少一默认逻辑值，且这些符记中每一者的所述至少一默认逻辑值的个数彼此不同；
一偏移校正电路，用以根据所述修正信号修正接收到的所述第一数据信号，以产生一第二数据信号；以及
一发射器电路，用以传输一第三数据信号至所述主机装置，
其中所述偏移侦测电路还用以在判断所述偏移为一右偏移时输出一控制信号至所述发射器电路，以提升所述发射器电路的驱动能力。
2.根据权利要求1所述的串行数据处理装置，其中所述偏移侦测电路用以比较所述第一数据信号与这些符记中的一第一符记，以侦测接收到的所述第一数据信号的所述偏移。
3.根据权利要求2所述的串行数据处理装置，其中所述第一数据信号包含一前置数据，所述偏移侦测电路用以根据所述前置数据的所述至少一默认逻辑值的个数来从这些符记中选出所述第一符记，且所述第一符记的所述至少一默认逻辑值的个数与所述前置数据的所述至少一默认逻辑值的个数相同。
4.根据权利要求2所述的串行数据处理装置，其中所述偏移侦测电路用以根据所述至少一默认逻辑值在所述第一符记中的一位位置与所述至少一默认逻辑值在接收到的所述第一数据信号中的一位位置判断所述偏移为一左偏移或所述右偏移，以产生所述修正信号。
5.根据权利要求2所述的串行数据处理装置，其中这些符记每一者对应至一默认指令，所述偏移侦测电路用以根据所述第一符记对应的所述默认指令输出一第一指令信号，且所述偏移校正电路还用以根据所述修正信号修正所述第一指令信号以产生一第二指令信号，其中所述第二指令信号用于通知一处理电路执行所述默认指令所对应的至少一操作。
6.根据权利要求1所述的串行数据处理装置，还包括：
一串行转并列电路，用以根据接收到的所述第一数据信号产生多个第四数据信号，其中所述偏移校正电路用以根据所述修正信号修正这些第四数据信号以产生所述第二数据信号。
7.一种数据偏移修正方法，包括：
从一主机装置接收一第一数据信号；
根据多个符记侦测接收到的所述第一数据信号的一偏移以产生一修正信号，其中这些符记中每一者都包含至少一默认逻辑值，且这些符记中每一者的所述至少一默认逻辑值的个数彼此不同；
根据所述修正信号修正接收到的所述第一数据信号，以产生一第二数据信号；以及
在判断所述偏移为一右偏移时提升发射器电路的驱动能力，其中所述发射器电路被配置用于传输一第三数据信号至所述主机装置。
8.根据权利要求7所述的数据偏移修正方法，其中根据这些符记侦测接收到的所述第一数据信号的所述偏移以产生所述修正信号包括：
根据接收到的所述第一数据信号，从这些符记挑选出一第一符记；以及
根据所述至少一默认逻辑值在所述第一符记中的一位位置与所述至少一默认逻辑值在接收到的所述第一数据信号的一位位置判断所述偏移为一左偏移或所述右偏移，以产生所述修正信号。
9.根据权利要求8所述的数据偏移修正方法，其中这些符记每一者都对应至一默认指令，且该数据偏移修正方法还包括：
根据所述第一符记对应的所述默认指令输出一第一指令信号；以及
根据所述修正信号修正所述第一指令信号以产生一第二指令信号，其中所述第二指令信号用于通知一处理电路执行所述默认指令所对应的至少一操作。
CN202010085453.4A 2020-01-31 2020-01-31 串行数据处理装置与数据偏移修正方法 Active CN113204504B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010085453.4A CN113204504B (zh) 2020-01-31 2020-01-31 串行数据处理装置与数据偏移修正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010085453.4A CN113204504B (zh) 2020-01-31 2020-01-31 串行数据处理装置与数据偏移修正方法

Publications (2)

Publication Number Publication Date
CN113204504A CN113204504A (zh) 2021-08-03
CN113204504B true CN113204504B (zh) 2024-03-12

Family

ID=77024900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010085453.4A Active CN113204504B (zh) 2020-01-31 2020-01-31 串行数据处理装置与数据偏移修正方法

Country Status (1)

Country Link
CN (1) CN113204504B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1489846A (zh) * 2001-02-14 2004-04-14 哉英电子股份有限公司 半导体集成电路
TW201230311A (en) * 2010-06-30 2012-07-16 Life Technologies Corp Array column integrator
CN103595670A (zh) * 2013-11-08 2014-02-19 北京航天测控技术有限公司 一种信号偏移校准方法和装置
CN110034768A (zh) * 2017-12-19 2019-07-19 意法半导体国际有限公司 具有适应性时移的延时缓冲电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012235328A (ja) * 2011-05-02 2012-11-29 Renesas Electronics Corp 周波数補正回路、無線受信装置、及び周波数補正方法
US9100094B2 (en) * 2013-04-25 2015-08-04 Nvidia Corporation System and method for tuning a serial link

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1489846A (zh) * 2001-02-14 2004-04-14 哉英电子股份有限公司 半导体集成电路
TW201230311A (en) * 2010-06-30 2012-07-16 Life Technologies Corp Array column integrator
CN103595670A (zh) * 2013-11-08 2014-02-19 北京航天测控技术有限公司 一种信号偏移校准方法和装置
CN110034768A (zh) * 2017-12-19 2019-07-19 意法半导体国际有限公司 具有适应性时移的延时缓冲电路

Also Published As

Publication number Publication date
CN113204504A (zh) 2021-08-03

Similar Documents

Publication Publication Date Title
US7127003B2 (en) Method and apparatus for communicating information using different signaling types
US8352793B2 (en) Device testing method and architecture
WO2008130878A2 (en) Techniques for improved timing control of memory devices
US20020118037A1 (en) Impedance updating apparatus of termination circuit and impedance updating method thereof
US8045667B2 (en) Deserializer and data recovery method
JP4344361B2 (ja) 高速シリアル受信器の試験用自動アイダイアグラム分解のための技術
TWI768284B (zh) 串列資料處理裝置與資料偏移修正方法
CN112817518A (zh) 存储器系统及其操作方法
KR20220107956A (ko) 직렬 인터페이스에 대한 신호 보정
KR100391150B1 (ko) 다단의 상위 코드 선택기를 갖는 반도체 장치의 임피던스콘트롤 출력회로 및 그의 동작방법
CN110246468B (zh) 一种摆幅调整驱动装置
CN113204504B (zh) 串行数据处理装置与数据偏移修正方法
US8687681B2 (en) Receiver and signal testing method thereof
US10884969B2 (en) Elastic eye widening circuit
KR100513275B1 (ko) 데이터의 위치 정보 탐색을 통한 데이터 복원 방법 및상기 알고리즘을 적용한 직렬 데이터 수신기
US6859068B1 (en) Self-correcting I/O interface driver scheme for memory interface
US20080301339A1 (en) Control device for a usb interface and control method thereof
KR20110077541A (ko) 인터페이스 장치 및 방법
US20190273638A1 (en) Device and method for data reception
EP3996095B1 (en) Equalization circuit
CN115657567B (zh) 一种单引脚传输控制信号的方法及控制系统
US9479148B2 (en) Serial data signal edge detection
US11005599B2 (en) Data transmission systems and data transmission methods of suppressing data error occurrences due to crosstalk
US11934282B2 (en) Error detection device and error detection method
US9806923B2 (en) RXLOS deglitch apparatus and method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant