JP2017505540A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2017505540A5 JP2017505540A5 JP2016546790A JP2016546790A JP2017505540A5 JP 2017505540 A5 JP2017505540 A5 JP 2017505540A5 JP 2016546790 A JP2016546790 A JP 2016546790A JP 2016546790 A JP2016546790 A JP 2016546790A JP 2017505540 A5 JP2017505540 A5 JP 2017505540A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- cavity
- plated portion
- glass structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims 9
- 239000002131 composite material Substances 0.000 claims 7
- 239000011521 glass Substances 0.000 claims 7
- 239000011347 resin Substances 0.000 claims 4
- 229920005989 resin Polymers 0.000 claims 4
- 239000000969 carrier Substances 0.000 claims 3
- 238000005530 etching Methods 0.000 claims 2
- 241001123946 Gaga Species 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 1
- 229910052802 copper Inorganic materials 0.000 claims 1
- 239000010949 copper Substances 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 230000000873 masking Effects 0.000 claims 1
- 238000007747 plating Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
Claims (11)
- 半導体基板内に空洞を生成するための方法であって、
担体の空洞位置上にめっき部分を形成するステップと、
ガラス構造部を含む複合層を用いて前記担体をラミネートするステップであって、前記めっき部分が部分的に前記複合層内にラミネートされる、ステップと、
前記担体を前記複合層に残留する前記めっき部分を有する前記複合層から分離するステップであって、前記ガラス構造部が前記基板の中心からオフセットされるように前記分離された複合層および前記めっき部分を含む基板を提供する、ステップと、その後の、
露出されためっき部分をエッチングすることによって前記基板内に空洞を形成するステップであって、前記空洞が前記基板を通して部分的に延び、前記ガラス構造部までは延びない、ステップと
を含む、方法。 - 前記担体上にシード層を形成するステップをさらに含む、請求項1に記載の方法。
- 前記めっき部分を露出させながら、前記基板をマスキングするステップをさらに含む、請求項1に記載の方法。
- マスキングされていない部分を除去するために前記基板をエッチングするステップをさらに含む、請求項3に記載の方法。
- 前記めっき部分が銅である、請求項1に記載の方法。
- 前記複合層が事前に充填された樹脂層およびシード層である、請求項1に記載の方法。
- 前記事前に充填された樹脂層がガラス構造部を含む、請求項6に記載の方法。
- 前記ガラス構造部は、事前に充填された樹脂層にわたって連続し、前記事前に充填された樹脂層の中心からオフセットされる、請求項7に記載の方法。
- 構造部であって、
その第1の側に空洞を画定する基板と、
前記基板上にラミネートされた誘電体層と、
前記誘電体層内に埋め込まれたガラス構造部であって、前記誘電体層の中心からオフセットされており、第1の側から第2の側まで水平に複合層にわたって連続し、前記空洞によって切断されていない、ガラス構造部と
を含む、構造部。 - 前記誘電体層が事前に充填された層である、請求項9に記載の構造部。
- 前記空洞が、前記ガラス構造部の開始に近い点まで前記誘電体層を通して部分的に延びる、請求項9に記載の構造部。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201461930745P | 2014-01-23 | 2014-01-23 | |
US61/930,745 | 2014-01-23 | ||
US14/263,823 | 2014-04-28 | ||
US14/263,823 US20150206812A1 (en) | 2014-01-23 | 2014-04-28 | Substrate and method of forming the same |
PCT/US2015/012430 WO2015112695A1 (en) | 2014-01-23 | 2015-01-22 | Substrate and method of forming the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017505540A JP2017505540A (ja) | 2017-02-16 |
JP2017505540A5 true JP2017505540A5 (ja) | 2018-02-22 |
Family
ID=53545458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016546790A Pending JP2017505540A (ja) | 2014-01-23 | 2015-01-22 | 基板および基板を形成する方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20150206812A1 (ja) |
EP (1) | EP3097586A1 (ja) |
JP (1) | JP2017505540A (ja) |
CN (1) | CN105934822A (ja) |
WO (1) | WO2015112695A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9788416B2 (en) * | 2014-12-22 | 2017-10-10 | Intel Corporation | Multilayer substrate for semiconductor packaging |
US11355427B2 (en) * | 2016-07-01 | 2022-06-07 | Intel Corporation | Device, method and system for providing recessed interconnect structures of a substrate |
KR102255758B1 (ko) * | 2017-04-26 | 2021-05-26 | 삼성전자주식회사 | 반도체 패키지 및 이의 제조 방법 |
US11164754B2 (en) * | 2018-09-28 | 2021-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out packages and methods of forming the same |
DE102019117199A1 (de) * | 2018-09-28 | 2020-04-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out-packages und verfahren zu deren herstellung |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001135752A (ja) * | 1997-04-30 | 2001-05-18 | Hitachi Chem Co Ltd | 半導体装置用基板およびその製造方法並びに半導体装置 |
JP2007081423A (ja) * | 2001-10-26 | 2007-03-29 | Matsushita Electric Works Ltd | 配線板用シート材及びその製造方法、並びに多層板及びその製造方法 |
JP4392157B2 (ja) * | 2001-10-26 | 2009-12-24 | パナソニック電工株式会社 | 配線板用シート材及びその製造方法、並びに多層板及びその製造方法 |
US7474538B2 (en) * | 2002-05-27 | 2009-01-06 | Nec Corporation | Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package |
JP3591524B2 (ja) * | 2002-05-27 | 2004-11-24 | 日本電気株式会社 | 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ |
JP2005236194A (ja) * | 2004-02-23 | 2005-09-02 | Cmk Corp | プリント配線板の製造方法 |
IL175011A (en) * | 2006-04-20 | 2011-09-27 | Amitech Ltd | Coreless cavity substrates for chip packaging and their fabrication |
JP5200870B2 (ja) * | 2008-11-12 | 2013-06-05 | 株式会社村田製作所 | 部品内蔵モジュールの製造方法 |
TW201032689A (en) * | 2009-02-20 | 2010-09-01 | Unimicron Technology Corp | Composite circuit substrate structure |
JP5249173B2 (ja) * | 2009-10-30 | 2013-07-31 | 新光電気工業株式会社 | 半導体素子実装配線基板及びその製造方法 |
EP2448378A1 (en) * | 2010-10-26 | 2012-05-02 | ATOTECH Deutschland GmbH | Composite build-up materials for embedding of active components |
-
2014
- 2014-04-28 US US14/263,823 patent/US20150206812A1/en not_active Abandoned
-
2015
- 2015-01-22 WO PCT/US2015/012430 patent/WO2015112695A1/en active Application Filing
- 2015-01-22 EP EP15702358.1A patent/EP3097586A1/en not_active Withdrawn
- 2015-01-22 JP JP2016546790A patent/JP2017505540A/ja active Pending
- 2015-01-22 CN CN201580005538.4A patent/CN105934822A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017505540A5 (ja) | ||
JP2014022465A5 (ja) | ||
MY172449A (en) | Method for producing a substrate coated with a stack including a conductive transparent oxide film | |
JP2016033967A5 (ja) | ||
JP2015070007A5 (ja) | ||
MX337204B (es) | Metodo para manufacturar un sistema calentador de alta definicion. | |
MY163173A (en) | Manufacturing method of multilayer printed wiring board | |
TW201613049A (en) | Semiconductor package and method of manufacture | |
JP2013008880A5 (ja) | ||
JP2016063046A5 (ja) | ||
MY165666A (en) | Lead frame, semiconductor package including the lead frame, and method of manufacturing the lead frame | |
JP2013042180A5 (ja) | ||
EP3163605A3 (en) | Contact via structure and fabricating method thereof | |
PH12014502113A1 (en) | Multi-layer substrate for semiconductor packaging | |
WO2013057949A3 (en) | Manufacturing method for semiconductor package, semiconductor package, and semiconductor device | |
JP2014110390A5 (ja) | ||
EP4279630A3 (en) | Method for making a structured magnetic material with integrated particle insulation | |
TW201614779A (en) | Devices and methods related to metallization of ceramic substrates for shielding applications | |
MY167064A (en) | Multilayer printed wiring board manufacturing method | |
IT1406644B1 (it) | Substrato (fetta) di materiale semiconduttore con sovrastanti strati eteroepitassiali assumenti una struttura sandwich, idoneo per la fabbricazione di componenti elettronici ibridi. | |
WO2014042779A9 (en) | Conformal porous thin layer coating and method of making | |
SG10201401166YA (en) | Integrated circuit packaging system with embedded pad on layered substrate and method of manufacture thereof | |
WO2015004541A3 (en) | Method of forming a laminate structure having a plated through-hole using a removable cover layer | |
JP2016066597A5 (ja) | 表示装置の作製方法 | |
WO2012143460A3 (de) | Verfahren zur herstellung einer solarzelle |