JP2017228654A - 光半導体装置の製造方法及び光半導体装置 - Google Patents

Abstract

【課題】単一波長性の悪化を抑制すること。【解決手段】一方の端面から他方の端面に向かって延在して半導体基板上に設けられた活性層と、活性層に電流を注入する電極パッドと、を含む第１発光素子と、一方の端面から他方の端面に向かって延在して半導体基板上に設けられた活性層と、活性層に電流を注入する電極パッドと、を含む第２発光素子と、が集積された光半導体素子を備える光半導体装置の製造方法において、第１発光素子と第２発光素子をそれぞれ一方の端面で発光させ、第１発光素子と第２発光素子の波長を測定することで、第１発光素子又は第２発光素子のいずれか一方の発光素子を選択する工程と、光半導体素子をパッケージに搭載する工程と、前記一方の発光素子の電極をワイヤ配線によって電源に接続する工程と、を含む、光半導体装置の製造方法。【選択図】図１９

Description

本発明は、光半導体装置の製造方法及び光半導体装置に関する。

基板上に回折格子と活性層とを含むメサを形成し、メサ周辺を埋め込み層で埋め込んだ半導体レーザが知られている（例えば、特許文献１）。

特開平５−２９７０３号公報

回折格子が設けられ且つ一方の端面に高反射膜が、他方の端面に低反射膜が設けられた光半導体素子では、高反射膜側における回折格子の位相のずれにより、単一モード発振が妨げられて、単一波長性が悪化してしまうことがある。

そこで、単一波長性の悪化を抑制することを目的とする。

本願発明は、一方の端面から他方の端面に向かって延在して半導体基板上に設けられた第１活性層と、前記第１活性層に電流を注入する第１電極と、を含む第１発光素子と、前記一方の端面から前記他方の端面に向かって延在して前記半導体基板上に設けられた第２活性層と、前記第２活性層に電流を注入する第２電極と、を含む第２発光素子と、が集積された光半導体素子を備える光半導体装置の製造方法において、前記第１発光素子と前記第２発光素子をそれぞれ前記一方の端面で発光させ、前記第１発光素子と前記第２発光素子のそれぞれの波長を測定することで、前記第１発光素子又は前記第２発光素子のうちのいずれか一方の発光素子を選択する工程と、前記光半導体素子をパッケージに搭載する工程と、前記一方の発光素子の電極をワイヤ配線によって電源に接続する工程と、を含む、光半導体装置の製造方法である。

本願発明は、一方の端面から他方の端面に向かって延在して半導体基板上に設けられた第１活性層と、前記第１活性層に電流を注入する第１電極と、を含む第１発光素子と、前記第１発光素子と集積され、前記一方の端面から前記他方の端面に向かって延在して前記半導体基板上に設けられた第２活性層と、前記第２活性層に電流を注入する第２電極と、を含む第２発光素子と、を有する光半導体素子と、前記光半導体素子が搭載されるパッケージと、前記第１電極と前記第２電極のいずれか一方のみを電源に接続するワイヤ配線と、を備える、光半導体装置である。

本願発明によれば、単一波長性の悪化を抑制することができる。

図１は実施例１に係る光半導体素子の平面図である。 図２Ａは実施例１に係る光半導体素子の一方の端面側の側面図である。 図２Ｂは実施例１に係る光半導体素子の他方の端面側の側面図である。 図３Ａは図１のＡ−Ａ間の断面図である。 図３Ｂは図１のＢ−Ｂ間の断面図である。 図４は図１のＣ−Ｃ間の断面図である。 図５は回折格子層を説明するための平面図である。 図６Ａは実施例１に係る光半導体素子の製造方法を示す平面図（その１）である。 図６Ｂは実施例１に係る光半導体素子の製造方法を示す平面図（その２）である。 図６Ｃは実施例１に係る光半導体素子の製造方法を示す平面図（その３）である。 図７Ａは実施例１に係る光半導体素子の製造方法を示す断面図（その１）である。 図７Ｂは実施例１に係る光半導体素子の製造方法を示す断面図（その２）である。 図７Ｃは実施例１に係る光半導体素子の製造方法を示す断面図（その３）である。 図８Ａは実施例１に係る光半導体素子の製造方法を示す断面図（その４）である。 図８Ｂは実施例１に係る光半導体素子の製造方法を示す断面図（その５）である。 図９は実施例１に係る光半導体素子の製造方法を示す断面図（その６）である。 図１０Ａは比較例１に係る光半導体素子の平面図である。 図１０Ｂは図１０ＡのＡ−Ａ間の断面図である。 図１１は実施例１に係る光半導体素子の検査方法を示すフローチャートである。 図１２Ａは回折格子層の他の例を説明するための平面図（その１）である。 図１２Ｂは回折格子層の他の例を説明するための平面図（その２）である。 図１２Ｃは回折格子層の他の例を説明するための平面図（その３）である。 図１３は３つの発光素子を備える光半導体素子の平面図である。 図１４は実施例２に係る光半導体素子の平面図である。 図１５Ａは図１４のＡ−Ａ間の断面図である。 図１５Ｂは図１４のＢ−Ｂ間の断面図である。 図１６は実施例３に係る光半導体素子の平面図である。 図１７Ａは図１６のＡ−Ａ間の断面図である。 図１７Ｂは図１６のＢ−Ｂ間の断面図である。 図１８は実施例４に係る光半導体装置を示す平面図である。 図１９は実施例４に係る光半導体装置の製造方法を示すフローチャートである。

［本願発明の実施形態の説明］
最初に、本願発明の実施形態の内容を列記して説明する。
本願発明は、一方の端面から他方の端面に向かって延在して半導体基板上に設けられた第１活性層と、前記第１活性層に電流を注入する第１電極と、を含む第１発光素子と、前記一方の端面から前記他方の端面に向かって延在して前記半導体基板上に設けられた第２活性層と、前記第２活性層に電流を注入する第２電極と、を含む第２発光素子と、が集積された光半導体素子を備える光半導体装置の製造方法において、前記第１発光素子と前記第２発光素子をそれぞれ前記一方の端面で発光させ、前記第１発光素子と前記第２発光素子のそれぞれの波長を測定することで、前記第１発光素子又は前記第２発光素子のうちのいずれか一方の発光素子を選択する工程と、前記光半導体素子をパッケージに搭載する工程と、前記一方の発光素子の電極をワイヤ配線によって電源に接続する工程と、を含む、光半導体装置の製造方法である。一方の発光素子の電極を電源に接続することで、第１発光素子及び第２発光素子のうちの単一波長性の良好な方を選択することが可能となり、単一波長性の悪化を抑制することができる。

前記第１発光素子又は前記第２発光素子のうちの他方の発光素子の電極を他のワイヤ配線によってグランドに接続する工程と、をさらに含んでもよい。これにより、レーザ光を出力しない方の発光素子が容量成分になることを抑制することができる。

本願発明は、一方の端面から他方の端面に向かって延在して半導体基板上に設けられた第１活性層と、前記第１活性層に電流を注入する第１電極と、を含む第１発光素子と、前記第１発光素子と集積され、前記一方の端面から前記他方の端面に向かって延在して前記半導体基板上に設けられた第２活性層と、前記第２活性層に電流を注入する第２電極と、を含む第２発光素子と、を有する光半導体素子と、前記光半導体素子が搭載されるパッケージと、前記第１電極と前記第２電極のいずれか一方のみを電源に接続するワイヤ配線と、を備える、光半導体装置である。第１電極と第２電極のいずれか一方のみが電源に接続することで、第１発光素子及び第２発光素子のうちの単一波長性の良好な方を選択することが可能となり、単一波長性の悪化を抑制することができる。

［本願発明の実施形態の詳細］
本願発明の実施形態に係る光半導体装置の製造方法及び光半導体装置の具体例を、以下に図面を参照しつつ説明する。なお、本願発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、本願発明の効果がある限りにおいて他の成分が含まれていてもよい。

図１は、実施例１に係る光半導体素子５００の平面図である。図２Ａは、実施例１に係る光半導体素子５００の端面１１側の側面図、図２Ｂは、端面１２側の側面図である。実施例１に係る光半導体素子５００は、分布帰還型半導体レーザであり、所定波長のレーザ光を出力する。図１から図２Ｂのように、実施例１の光半導体素子５００は、第１発光素子２０、第２発光素子３０、端面１１に設けられた高反射（High Reflection）膜ＨＲ、及び端面１２に設けられた低反射（Anti Reflection）膜ＡＲ、を備える。

図３Ａは、図１のＡ−Ａ間の断面図、図３Ｂは、図１のＢ−Ｂ間の断面図である。図４は、図１のＣ−Ｃ間の断面図である。図３Ａ及び図４のように、第１発光素子２０は、ｎ側電極１３、半導体基板１０、回折格子層２１、ｎ型クラッド層２２、活性層２３、ｐ型クラッド層２４、コンタクト層２５、及びｐ側電極２６を備える。

半導体基板１０は、例えば５．０×１０^１７／ｃｍ^３〜４．０×１０^１９／ｃｍ^３の濃度のｎ型不純物を含むｎ型ＩｎＰからなる。一例として、１．０×１０^１８／ｃｍ^３のＳｎ（錫）がドープされたｎ型ＩｎＰからなる。ｎ側電極１３は、半導体基板１０の下面に設けられている。ｎ側電極１３は、導電性材料からなり、例えばＡｕＧｅ（金ゲルマニウム）とＡｕ（金）の積層体が用いられる。ｎ側電極１３は、半導体基板１０とオーミック接触をなしている。

回折格子層２１は、半導体基板１０上に設けられている。回折格子層２１は、例えばアンドープのＩｎＧａＡｓＰからなる。回折格子層２１は回折格子２１ａを構成する。回折格子２１ａの周期は、光半導体素子５００が出力するレーザ光の波長に応じた周期になっている。

ｎ型クラッド層２２は、回折格子層２１を覆い且つ回折格子層２１の間の隙間に埋め込まれて、半導体基板１０上に設けられている。ｎ型クラッド層２２は、例えば１．０×１０^１８／ｃｍ^３のＳｉ（シリコン）がドープされたｎ型ＩｎＰからなる。

活性層２３は、ｎ型クラッド層２２上に設けられている。活性層２３は、例えばＩｎＧａＡｓＰからなるバリア層とＩｎＧａＡｓＰからなるウェル層とが交互に複数積層された多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造からなる。ｐ側電極２６とｎ側電極１３との間に順方向電流が供給されると、活性層２３では、ｎ型クラッド層２２及びｐ型クラッド層２４から注入されたキャリアが再結合することで光が発生する。

回折格子層２１、ｎ型クラッド層２２、及び活性層２３は、メサストライプ２７の構造をしている。ｐ型クラッド層２４は、メサストライプ２７を覆って設けられている。ｐ型クラッド層２４は、例えば１．０×１０^１８／ｃｍ^３のＺｎ（亜鉛）がドープされたｐ型ＩｎＰからなる。ｎ型クラッド層２２及びｐ型クラッド層２４の屈折率は、活性層２３よりも小さくなっている。これにより、ｎ型クラッド層２２及びｐ型クラッド層２４は、活性層２３で発生した光を閉じ込める機能を有する。

メサストライプ２７の斜め上側であってｐ型クラッド層２４内にｎ型ブロック層２８が設けられている。ｎ型ブロック層２８は、例えば１．０×１０^１９／ｃｍ^３のＳ（硫黄）がドープされたｎ型ＩｎＰからなる。

コンタクト層２５は、ｐ型クラッド層２４上に設けられている。コンタクト層２５は、ｐ型クラッド層２４よりもバンドギャップの小さい材料からなり、例えば１．２×１０^１９／ｃｍ^３のＺｎ（亜鉛）がドープされたｐ型ＩｎＧａＡｓからなる。

メサストライプ２７の上方の領域を除くコンタクト層２５上に保護膜１４が設けられている。保護膜１４は、絶縁膜からなり、例えば酸化シリコン（ＳｉＯ_２）膜からなる。ｐ側電極２６は、コンタクト層２５の露出領域及び保護膜１４を覆って設けられている。ｐ側電極２６は、導電性材料からなり、例えばＴｉ（チタン）とＰｔ（白金）とＡｕ（金）の積層体からなる。ｐ側電極２６はコンタクト層２５とオーミック接触をなしている。図１のように、ｐ側電極２６に電気的に接続された電極パッド２９が設けられている。

図３Ｂ及び図４のように、第２発光素子３０は、ｎ側電極１３、半導体基板１０、回折格子層３１、ｎ型クラッド層３２、活性層３３、ｐ型クラッド層３４、コンタクト層３５、及びｐ側電極３６を備える。半導体基板１０及びｎ側電極１３は、第１発光素子２０と共通である。すなわち、１つの半導体基板１０上に第１発光素子２０と第２発光素子３０とが集積されていて、１つの半導体基板１０の下面に１つのｎ側電極１３が設けられている。

回折格子層３１は、半導体基板１０上に設けられている。回折格子層３１は、例えば第１発光素子２０の回折格子層２１と同じ材料且つ同じ組成からなる。すなわち、回折格子層３１は、例えばアンドープのＩｎＧａＡｓＰからなる。回折格子層３１は回折格子３１ａを構成する。回折格子３１ａの周期は、光半導体素子５００が出力するレーザ光の波長に応じた周期になっている。すなわち、回折格子３１ａの周期は、第１発光素子２０の回折格子２１ａの周期と同じである。言い換えると、回折格子層３１の間隔は、第１発光素子２０の回折格子層２１の間隔と同じである。

ｎ型クラッド層３２は、回折格子層３１を覆い且つ回折格子層３１の間の隙間に埋め込まれて、半導体基板１０上に設けられている。ｎ型クラッド層３２は、例えば第１発光素子２０のｎ型クラッド層２２と同じ材料且つ同じ組成からなる。すなわち、ｎ型クラッド層３２は、例えば１．０×１０^１８／ｃｍ^３のＳｉがドープされたｎ型ＩｎＰからなる。

活性層３３は、ｎ型クラッド層３２上に設けられている。活性層３３は、例えば第１発光素子２０の活性層２３と同じ材料且つ同じ組成からなる。すなわち、活性層３３は、例えばＩｎＧａＡｓＰからなるバリア層とＩｎＧａＡｓＰからなるウェル層とが交互に複数積層された多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造からなる。ｐ側電極３６とｎ側電極１３との間に順方向電流が供給されると、活性層３３では、ｎ型クラッド層３２及びｐ型クラッド層３４から注入されたキャリアが再結合することで光が発生する。

回折格子層３１、ｎ型クラッド層３２、及び活性層３３は、メサストライプ３７の構造をしている。ｐ型クラッド層３４は、メサストライプ３７を覆って設けられている。ｐ型クラッド層３４は、例えば第１発光素子２０のｐ型クラッド層２４と同じ材料且つ同じ組成からなる。すなわち、ｐ型クラッド層３４は、例えば１．０×１０^１８／ｃｍ^３のＺｎがドープされたｐ型ＩｎＰからなる。ｎ型クラッド層３２及びｐ型クラッド層３４の屈折率は、活性層３３よりも小さくなっている。これにより、ｎ型クラッド層３２及びｐ型クラッド層３４は、活性層３３で発生した光を閉じ込める機能を有する。

メサストライプ３７の斜め上側であってｐ型クラッド層３４内にｎ型ブロック層３８が設けられている。ｎ型ブロック層３８は、例えば第１発光素子２０のｎ型ブロック層２８と同じ材料且つ同じ組成からなる。すなわち、ｎ型ブロック層３８は、例えば１．０×１０^１９／ｃｍ^３のＳ（硫黄）がドープされたｎ型ＩｎＰからなる。

コンタクト層３５は、ｐ型クラッド層３４上に設けられている。コンタクト層３５は、ｐ型クラッド層３４よりもバンドギャップの小さい材料からなり、例えば第１発光素子２０のコンタクト層２５と同じ材料且つ同じ組成からなる。すなわち、コンタクト層３５は、例えば１．２×１０^１９／ｃｍ^３のＺｎがドープされたｐ型ＩｎＧａＡｓからなる。

メサストライプ３７の上方の領域を除くコンタクト層３５上に保護膜１４が設けられている。ｐ側電極３６は、コンタクト層３５の露出領域及び保護膜１４を覆って設けられている。ｐ側電極３６は、導電性材料からなり、例えば第１発光素子２０のｐ側電極２６と同じ材料からなる。すなわち、ｐ側電極３６は、例えばＴｉとＰｔとＡｕの積層体からなる。ｐ側電極３６はコンタクト層３５とオーミック接触をなしている。図１のように、ｐ側電極３６に電気的に接続された電極パッド３９が設けられている。

図５は、回折格子層２１、３１を説明するための平面図である。なお、図５では、活性層２３、３３を破線で図示している。図３のように、活性層２３、３３は、端面１１、１２に直交した方向に延在している。回折格子層２１、３１の端面１１側の面は端面１１に平行となり、端面１２側の面は端面１２に平行となっている。回折格子層２１、３１は、活性層２３、３３が延在する方向において、互いにずれて設けられている。このため、端面１１において、回折格子２１ａの端面位相と回折格子３１ａの端面位相とは互いに異なっている。

図１から図２Ｂのように、第１発光素子２０の回折格子層２１、ｎ型クラッド層２２、活性層２３、ｐ型クラッド層２４、及びコンタクト層２５の積層は、その両側に凹部１５が形成されたメサ構造になっている。同様に、第２発光素子３０の回折格子層３１、ｎ型クラッド層３２、活性層３３、ｐ型クラッド層３４、及びコンタクト層３５の積層は、その両側に凹部１５が形成されたメサ構造になっている。

高反射膜ＨＲは、例えばその反射波長帯域において、活性層２３、３３の内部光をおよそ８０％以上反射させる機能を有する。高反射膜ＨＲとして、例えば窒化シリコン膜とアモルファスシリコン膜との多層膜を用いることができる。低反射膜ＡＲは、高反射膜ＨＲよりも反射率が低く、例えば１％以下の反射率とすることができる。低反射膜ＡＲは、光半導体素子５００の出力端面である端面１２において、反射光が光半導体素子５００の内部に戻ることを抑制する機能を有する。低反射膜ＡＲの反射率が低い程、反射光が内部に戻ることを抑制できることから、低反射膜ＡＲが形成された端面１２での端面位相による波長変動の影響を低減することができる。低反射膜ＡＲの反射率は０．１％以下であることが好ましい。低反射膜ＡＲとして、例えば窒化シリコン膜を用いることができる。

次に、実施例１に係る光半導体素子５００の製造方法について説明する。図６Ａから図６Ｃは、実施例１に係る光半導体素子５００の製造方法を示す平面図である。図７Ａから図９は、実施例１に係る光半導体素子５００の製造方法を示す断面図である。図７Ａから図９は、図６ＡのＡ−Ａ間に相当する箇所の断面を示している。

図６Ａ及び図７Ａのように、半導体基板１０の主面上に、例えばアンドープのＩｎＧａＡｓＰからなる回折格子層５０を成長させる。回折格子層５０上にレジストからなるマスク５１を形成する。マスク５１は、第１発光素子２０が形成される領域において、回折格子層２１が形成される領域の間に開口５２を有し、その他の領域を覆う。また、マスク５１は、第２発光素子３０が形成される領域において、回折格子層３１が形成される領域の間に開口５２を有し、その他の領域を覆う。

図６Ｂ及び図７Ｂのように、マスク５１をエッチングマスクとして用いて回折格子層５０に対してドライエッチング処理を施し、回折格子層５０に開口５３を形成する。第１発光素子２０が形成される領域においては、回折格子層２１が形成される領域に回折格子層５０が残存し、その間に開口５３が形成される。第２発光素子３０が形成される領域においては、回折格子層３１が形成される領域に回折格子層５０が残存し、その間に開口５３が形成される。ドライエッチング処理として、例えばＳｉＣｌ_４を用いたＲＩＥ（Reactive Ion Etching）法を用いることができる。その後、マスク５１をＨＦ（フッ酸）などを用いて除去する。

図６Ｃ及び図７Ｃのように、開口５３に埋め込まれるように、回折格子層５０上に、例えばｎ型ＩｎＰからなるｎ型クラッド層５４を成長させる。ｎ型クラッド層５４上に、例えばＩｎＧａＡｓＰからなるバリア層とＩｎＧａＡｓＰからなるウェル層とが交互に複数積層された多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造の活性層５５を成長させる、活性層５５上に、例えばｐ型ＩｎＰからなるｐ型クラッド層５６を成長させる。ｐ型クラッド層５６上であって、第１発光素子２０が形成される領域及び第２発光素子３０が形成される領域にレジストからなるマスク５７を形成する。マスク５７は、開口５３が並んで形成された領域に、開口５３の幅よりも狭い幅のストライプ状に形成される。

図８Ａのように、マスク５７をエッチングマスクとして用いて、ｐ型クラッド層５６、活性層５５、ｎ型クラッド層５４、回折格子層５０、及び半導体基板１０の一部に対してドライエッチング処理を施す。これにより、第１発光素子２０が形成される領域においては、回折格子層２１、ｎ型クラッド層２２、活性層２３、及びｐ型クラッド層５８からなるメサストライプが形成される。第２発光素子３０が形成される領域においては、回折格子層３１、ｎ型クラッド層３２、活性層３３、及びｐ型クラッド層５９からなるメサストライプが形成される。ドライエッチング処理として、例えばＳｉＣｌ_４を用いたＲＩＥ法を用いることができる。

図８Ｂのように、メサストライプの両側を埋め込むように、半導体基板１０上に、例えばｐ型ＩｎＰからなるｐ型ブロック層６０を成長させる。ｐ型ブロック層６０上に、例えばｎ型ＩｎＰからなるｎ型ブロック層６２を成長させる。ｐ型クラッド層５８、５９及びｎ型ブロック層６２の上面が覆われるように、例えばｐ型ＩｎＰからなるｐ型クラッド層６１を成長させる。ｐ型クラッド層５８〜６１及びｐ型ブロック層６０は、例えば同じ材料及び組成からなる。

図９のように、ｐ型クラッド層６１上に、例えばｐ型ＩｎＧａＡｓからなるコンタクト層を成長させた後、コンタクト層から半導体基板１０の一部まで掘り込まれた凹部１５（図２Ａ及び図２Ｂ参照）を形成する。これにより、第１発光素子２０が形成される領域では、回折格子層２１、ｎ型クラッド層２２、及び活性層２３からなるメサストライプ２７を覆うｐ型クラッド層２４が形成され且つｐ型クラッド層２４上にコンタクト層２５が形成される。第２発光素子３０が形成される領域では、回折格子層３１、ｎ型クラッド層３２、及び活性層３３からなるメサストライプ３７を覆うｐ型クラッド層３４が形成され且つｐ型クラッド層３４上にコンタクト層３５が形成される。

第１発光素子２０が形成される領域において、メサストライプ２７の上方の領域を除くコンタクト層２５上に保護膜１４を形成すると共に、コンタクト層２５の露出領域及び保護膜１４を覆うようにｐ側電極２６を形成する。第２発光素子３０が形成される領域において、メサストライプ３７の上方の領域を除くコンタクト層３５上に保護膜１４を形成すると共に、コンタクト層３５の露出領域及び保護膜１４を覆うようにｐ側電極３６を形成する。半導体基板１０の下面にｎ側電極１３を形成する。

その後、半導体基板１０を劈開してチップ化した後に、端面１１に高反射膜ＨＲを形成し、端面１２に低反射膜ＡＲを形成することで、第１発光素子２０と第２発光素子３０を備える光半導体素子５００が形成される。なお、上記の各半導体層の成長の際には、ＭＯＶＰＥ（有機金属気相成長）法を用いることができる。

ここで、実施例１の効果を説明するにあたり、比較例１の光半導体素子について説明する。図１０Ａは、比較例１に係る光半導体素子１０００の平面図、図１０Ｂは、図１０ＡのＡ−Ａ間の断面図である。図１０Ａ及び図１０Ｂのように、比較例１の光半導体素子１０００では、第１発光素子２０のみを備え、第２発光素子３０は備えていない。その他の構成は、実施例１と同じであるため説明を省略する。

高反射膜ＨＲが設けられた端面での回折格子の端面位相によって波長変動が生じる。例えば半導体基板１０を劈開してチップ化する際に劈開面の位置が所望の位置からずれることがある。この場合、比較例１では、第１発光素子２０だけしか備わっていないため、高反射膜ＨＲ側における回折格子２１ａの端面位相が所望の位相からずれて、単一波長性が悪化してしまう。

これに対し、実施例１によれば、高反射膜ＨＲが設けられた端面１１における回折格子２１ａ、３１ａの端面位相が互いに異なる第１発光素子２０と第２発光素子３０を備える。このため、例えばチップ化の際に劈開面の位置が所望の位置からずれた場合でも、第１発光素子２０及び第２発光素子３０のうちの単一波長性の良好な方を選択することが可能となり、単一波長性の悪化を抑制することができる。

また、実施例１によれば、図６Ａ及び図７Ａのように、半導体基板１０上に回折格子層５０を形成する。図６Ｂ及び図７Ｂのように、出力されるレーザ光の波長に応じた周期で設けられ且つ端面１１における端面位相が互いに異なる第１、第２回折格子が形成されるように、回折格子層５０上に形成したマスク５１を用いて回折格子層５０を除去する。図８Ａから図９のように、第１回折格子に沿った活性層２３を形成して第１発光素子２０を形成し、第２回折格子に沿った活性層３３を形成して第２発光素子３０を形成する。このような製造工程によって光半導体素子５００を形成することで、第１発光素子２０及び第２発光素子３０のうちの単一波長性の良好な方を選択することが可能となり、単一波長性の悪化を抑制することができる。

図１１は、実施例１に係る光半導体素子５００の検査方法を示すフローチャートである。図１１のように、第１発光素子２０の電気特性（ＤＣ特性）を測定する（ステップＳ１０）。次いで、第１発光素子２０の光特性（スペクトル特性）を測定する（ステップＳ１２）。次いで、第２発光素子３０の電気特性（ＤＣ特性）を測定する（ステップＳ１４）。次いで、第２発光素子３０の光特性（スペクトル特性）を測定する（ステップＳ１６）。なお、ステップＳ１０からＳ１６の順序は入れ替えてもよい。

このように、第１発光素子２０と第２発光素子３０の波長（スペクトル特性）を測定することで、単一波長性の良好な方を選択することが可能となり、単一波長性の悪化を抑制することができる。

実施例１では、図５のように、活性層２３、３３は端面１１に直交する方向に延在し、回折格子層２１、３１の端面１１側の面は端面１１に平行である場合を例に示した。しかしながら、この場合に限られるわけではなく、図１２Ａから図１２Ｃの場合でもよい。図１２Ａから図１２Ｃは、回折格子層の他の例を説明するための平面図である。

図１２Ａのように、活性層２３、３３は端面１１に直交する方向に延在し、回折格子層２１、３１の端面１１側の面は端面１１に対して傾いていてもよい。この場合でも、端面１１における回折格子２１ａの端面位相と回折格子３１ａの端面位相とを異ならせることができる。

図１２Ｂのように、活性層２３、３３は端面１１に対して傾いた方向に延在していてもよい。そして、回折格子層２１の端面１１側の面は活性層２３と略同じ角度で傾いていて、回折格子層３１の端面１１側の面は活性層３３と略同じ角度で傾いていてもよい。この場合でも、端面１１における回折格子２１ａの端面位相と回折格子３１ａの端面位相とを異ならせることができる。なお、略同じ角度とは、製造誤差を含むものであり、例えば５°以下の誤差や、３°以下の誤差を含むものである。

図１２Ｃのように、端面１１の近傍に、回折格子層２１は設けられ且つ回折格子層３１は設けられていない領域１８があってもよい。この場合でも、等価屈折率に差が生じ、位相回転量に差を持たせることができるため、端面１１において、回折格子２１ａの端面位相と回折格子３１ａの端面位相とを異ならせることができる。

または、干渉露光法を用いて回折格子２１ａ、３１ａの一方に位相シフト領域を設けてもよい。例えば、回折格子層５０上にレジストを塗布し、レジスト側に段差を有するガラスなどの透明マスクをレジスト上に載置して干渉露光する。この場合、段差を境界に透明マスクにおける光路長が異なるようになり、位相シフト領域を設けることができる。

なお、実施例１では、光半導体素子５００は第１発光素子２０と第２発光素子３０の２つの発光素子を備える場合を例に示したが、高反射膜ＨＲ側における回折格子の端面位相が互いに異なる３つ以上の発光素子を備えていてもよい。図１３は、３つの発光素子を備える光半導体素子５１０の平面図である。光半導体素子５１０は、第１発光素子２０と第２発光素子３０に加え第３発光素子４０を備える。第３発光素子４０のｐ側電極４６は、第１発光素子２０のｐ側電極２６と第２発光素子３０のｐ側電極３６との間にある。一方、第３発光素子４０の電極パッド４９は第２発光素子３０のｐ側電極３６よりも外側にある。このため、第３発光素子４０では、ｐ側電極４６と電極パッド４９とが立体配線４７によって接続されている。

図１４は、実施例２に係る光半導体素子６００の平面図である。図１５Ａは、図１４のＡ−Ａ間の断面図、図１５Ｂは、図１４のＢ−Ｂ間の断面図である。なお、図１５Ａ及び図１５Ｂでは、電極などの図示を省略している。実施例２の光半導体素子６００は、分布帰還型半導体レーザと光変調器とが集積された光半導体素子である。

図１４から図１５Ｂのように、実施例２の光半導体素子６００は、第１発光素子２０と端面１２との間に第１光変調器７０を備え、第２発光素子３０と端面１２との間に第２光変調器８０を備える。第１光変調器７０及び第２光変調器８０は、例えば電界吸収型光変調器である。

第１光変調器７０は、第１発光素子２０のｎ型クラッド層２２に接続されたｎ型クラッド層７２、活性層２３に接続された光吸収層７３、及びｐ型クラッド層２４に接続されたｐ型クラッド層７４を含む。ｎ型クラッド層７２は、例えば第１発光素子２０のｎ型クラッド層２２と同じ材料及び同じ組成からなる。すなわち、ｎ型クラッド層７２は、例えば１．０×１０^１８／ｃｍ^３のＳｉがドープされたｎ型ＩｎＰからなる。光吸収層７３は、例えば第１発光素子２０の活性層２３と同じ材料からなる。すなわち、光吸収層７３は、例えばＩｎＧａＡｓＰからなるバリア層とＩｎＧａＡｓＰからなるウェル層とが交互に複数積層された多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造からなる。ｐ型クラッド層７４は、例えば第１発光素子２０のｐ型クラッド層２４と同じ材料からなる。すなわち、ｐ型クラッド層７４は、例えば１．０×１０^１８／ｃｍ^３のＺｎがドープされたｐ型ＩｎＰからなる。なお、第１光変調器７０の光吸収層７３は、第１発光素子２０の活性層２３の組成より、バンドギャップエネルギーが大きい組成からなる。

光吸収層７３は、第１発光素子２０の活性層２３に接続して、活性層２３と端面１２との間を延在していることから、活性層２３で発生した光が伝搬される。このため、第１光変調器７０は、ｐ側電極７６とｎ側電極１３との間に逆バイアス電圧が印加されると、活性層２３で発生し伝搬された光の強度を変調する。

第２光変調器８０は、第２発光素子３０のｎ型クラッド層３２に接続されたｎ型クラッド層８２、活性層３３に接続された光吸収層８３、及びｐ型クラッド層３４に接続されたｐ型クラッド層８４を含む。ｎ型クラッド層８２は、例えば第２発光素子３０のｎ型クラッド層３２と同じ材料及び同じ組成からなる。すなわち、ｎ型クラッド層８２は、例えば１．０×１０^１８／ｃｍ^３のＳｉがドープされたｎ型ＩｎＰからなる。光吸収層８３は、例えば第２発光素子３０の活性層３３と同じ材料からなる。すなわち、光吸収層８３は、例えばＩｎＧａＡｓＰからなるバリア層とＩｎＧａＡｓＰからなるウェル層とが交互に複数積層された多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造からなる。ｐ型クラッド層８４は、例えば第２発光素子３０のｐ型クラッド層３４と同じ材料からなる。すなわち、ｐ型クラッド層８４は、例えば１．０×１０^１８／ｃｍ^３のＺｎがドープされたｐ型ＩｎＰからなる。なお、第２光変調器８０の光吸収層８３は、第２発光素子３０の活性層３３の組成より、バンドギャップエネルギーが大きい組成からなる。

光吸収層８３は、第２発光素子３０の活性層３３に接続して、活性層３３と端面１２との間を延在していることから、活性層３３で発生した光が伝搬される。このため、第２光変調器８０は、ｐ側電極８６とｎ側電極１３との間に逆バイアス電圧が印加されると、活性層３３で発生し伝搬された光の強度を変調する。

実施例２のように、第１発光素子２０からの光が伝搬される光吸収層７３を含む第１光変調器７０と第２発光素子３０からの光が伝搬される光吸収層８３を含む第２光変調器８０とを備えていてもよい。

図１６は、実施例３に係る光半導体素子７００の平面図である。図１７Ａは、図１６のＡ−Ａ間の断面図、図１７Ｂは、図１６のＢ−Ｂ間の断面図である。なお、図１７Ａ及び図１７Ｂでは、電極などの図示を省略している。実施例３の光半導体素子７００は、分布帰還型半導体レーザと半導体光増幅器とが集積された光半導体素子である。

図１６から図１７Ｂのように、実施例３の光半導体素子７００は、第１発光素子２０と端面１２との間に第１半導体光増幅器（ＳＯＡ）９０を備え、第２発光素子３０と端面１２との間に第２半導体光増幅器（ＳＯＡ）１００を備える。

第１半導体光増幅器９０は、第１発光素子２０のｎ型クラッド層２２に接続されたｎ型クラッド層９２、活性層２３に接続された活性層９３、及びｐ型クラッド層２４に接続されたｐ型クラッド層９４を含む。ｎ型クラッド層９２は、例えば第１発光素子２０のｎ型クラッド層２２と同じ材料及び同じ組成からなる。すなわち、ｎ型クラッド層９２は、例えば１．０×１０^１８／ｃｍ^３のＳｉがドープされたｎ型ＩｎＰからなる。活性層９３は、例えば第１発光素子２０の活性層２３と同じ材料且つ同じ組成からなる。すなわち、活性層９３は、例えばＩｎＧａＡｓＰからなるバリア層とＩｎＧａＡｓＰからなるウェル層とが交互に複数積層された多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造からなる。ｐ型クラッド層９４は、例えば第１発光素子２０のｐ型クラッド層２４と同じ材料且つ同じ組成からなる。すなわち、ｐ型クラッド層９４は、例えば１．０×１０^１８／ｃｍ^３のＺｎがドープされたｐ型ＩｎＰからなる。

活性層９３は、第１発光素子２０の活性層２３に接続して、活性層２３と端面１２との間を延在していることから、活性層２３で発生した光が伝搬される。このため、第１半導体光増幅器９０は、活性層２３で発生した光を増幅する。

第２半導体光増幅器１００は、第２発光素子３０のｎ型クラッド層３２に接続されたｎ型クラッド層１０２、活性層３３に接続された活性層１０３、及びｐ型クラッド層３４に接続されたｐ型クラッド層１０４を含む。ｎ型クラッド層１０２は、例えば第２発光素子３０のｎ型クラッド層３２と同じ材料及び同じ組成からなる。すなわち、ｎ型クラッド層１０２は、例えば１．０×１０^１８／ｃｍ^３のＳｉがドープされたｎ型ＩｎＰからなる。活性層１０３は、例えば第２発光素子３０の活性層３３と同じ材料且つ同じ組成からなる。すなわち、活性層１０３は、例えばＩｎＧａＡｓＰからなるバリア層とＩｎＧａＡｓＰからなるウェル層とが交互に複数積層された多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造からなる。ｐ型クラッド層１０４は、例えば第２発光素子３０のｐ型クラッド層３４と同じ材料且つ同じ組成からなる。すなわち、ｐ型クラッド層１０４は、例えば１．０×１０^１８／ｃｍ^３のＺｎがドープされたｐ型ＩｎＰからなる。

活性層１０３は、第２発光素子３０の活性層３３に接続して、活性層３３と端面１２との間を延在していることから、活性層３３で発生した光が伝搬される。このため、第２半導体光増幅器１００は、活性層３３で発生した光を増幅する。

実施例３のように、第１発光素子２０からの光が伝搬される活性層９３を含む第１半導体光増幅器９０と第２発光素子３０からの光が伝搬される活性層１０３を含む第２半導体光増幅器１００とを備えていてもよい。

図１８は、実施例４に係る光半導体装置８００を示す平面図である。図１８のように、実施例４の光半導体装置８００は、パッケージ１１０にレセプタクル１１１が結合されている。パッケージ１１０の内部には、温度制御装置１１２と温度制御装置１１２上のキャリア１１３とが収納されている。レセプタクルは、光ファイバを結合保持するためのものである。なお、図１８では、パッケージ１１０内への部品の実装状態を示すために、上部が開放された状態を図示しているが、実際は上部の開口に蓋が設けられ、パッケージ１１０内部は密閉状態となっている。

キャリア１１３上には、サブキャリア１１４とレンズ１１５が実装されている。サブキャリア１１４の上面にはグランド配線パターン１１６と信号配線パターン１１７とが設けられている。グランド配線パターン１１６上に、実施例１の光半導体素子５００とキャパシタ１１８が実装されている。キャパシタ１１８は、ワイヤ配線１１９を介してＤＣ電源パッド１２０に電気的に接続されると共に、ワイヤ配線１２６を介して光半導体素子５００の第１発光素子２０の電極パッド２９に電気的に接続されている。

パッケージ１１０の外部から内部にかけて配線基板１２１が挿入されている。パッケージ１１０の内部であって、配線基板１２１上にグランド端子１２２と信号端子１２３が設けられている。グランド端子１２２は、ワイヤ配線１２４、グランド配線パターン１１６、及びワイヤ配線１２７を介して光半導体素子５００の第２発光素子３０の電極パッド３９に電気的に接続されている。信号端子１２３は、ワイヤ配線１２５、信号配線パターン１１７、及びワイヤ配線１２７を介して光半導体素子５００の第１発光素子２０の電極パッド２９に電気的に接続されている。

信号端子１２３からの信号に応じて第１発光素子２０はレーザ光を出力し、当該レーザ光は、レンズ１１５で集光されて、レセプタクル１１１に結合保持された光ファイバに入射する。

図１９は、実施例４に係る光半導体装置８００の製造方法を示すフローチャートである。図１９のように、第１発光素子２０と第２発光素子３０とが集積された光半導体素子５００を作製する（ステップＳ２０）。光半導体素子５００は、図６Ａから図９で説明した方法によって作製することができる。

次いで、光半導体素子５００の第１発光素子２０又は第２発光素子３０のうち単一波長性の良好な方の発光素子を選択する（ステップＳ２２）。発光素子の選択は、第１発光素子２０及び第２発光素子３０を低反射膜ＡＲが設けられた端面１２から発光させ、それぞれの波長（スペクトル特性）を測定することで、単一波長性の良好な発光素子を選択する。この発光素子の選択は、図１１で説明した方法によって行うことができる。

次いで、作製した光半導体素子５００をパッケージ１１０に搭載する（ステップＳ２４）。これにより、図１８のように、光半導体素子５００がパッケージ１１０内のサブキャリア１１４上に実装される。

次いで、第１発光素子２０又は第２発光素子３０のうちの単一波長性の良好な方の発光素子（ここでは、第１発光素子２０とする）の電極パッド２９をワイヤ配線１２６、１１９によってＤＣ電源パッド１２０に電気的に接続させる（ステップＳ２６）。

次いで、単一波長性が悪い方の発光素子（ここでは、第２発光素子３０とする）の電極パッド３９をワイヤ配線１２７によってグランド配線パターン１１６に電気的に接続させる（ステップＳ２８）。このような工程を含んで、実施例４の光半導体装置８００を製造することができる。

実施例４の製造方法によれば、第１発光素子２０と第２発光素子３０の波長を測定することで、第１発光素子２０又は第２発光素子３０のうちのいずれか一方の発光素子（例えば、第１発光素子２０）を選択し、第１発光素子２０の電極パッド２９をワイヤ配線１１９、１２６によってＤＣ電源パッド１２０に電気的に接続する。これにより、単一波長性の良好な発光素子を選択することができ、単一波長性の悪化を抑制することができる。

また、実施例４によれば、第１発光素子２０又は第２発光素子３０のうちの他方の発光素子（例えば、第２発光素子３０）の電極パッド３９をワイヤ配線１２７によってグランド配線パターン１１６に電気的に接続する。これにより、グランド配線パターン１１６と第２発光素子３０のｐ側電極３６とが電気的に接続することで、レーザ光を出力しない第２発光素子３０が容量成分になることを抑制することができる。

また、実施例４によれば、第１発光素子２０の電極パッド２９と電源パッド１２０とがワイヤ配線１１９、１２６によって電気的に接続され、第２発光素子３０の電極パッド３９には電源が接続されていない。これにより、単一波長性の良好な発光素子を選択することができ、単一波長性の悪化を抑制できる。

なお、実施例４では、実施例１の光半導体素子５００を備える場合を例に示したが、実施例２の光半導体素子６００又は実施例３の光半導体素子７００を備える場合でもよい。

１０ 半導体基板
１１、１２ 端面
１３ ｎ側電極
１４ 保護膜
１５ 凹部
１８ 領域
２０ 第１発光素子
２１、３１ 回折格子層
２１ａ、３１ａ 回折格子
２２、３２、７２、８２、９２、１０２ ｎ型クラッド層
２３、３３、９３、１０３ 活性層
２４、３４、７４、８４、９４、１０４ ｐ型クラッド層
２５、３５ コンタクト層
２６、３６、４６、７６、８６、９６、１０６ ｐ側電極
２７、３７ メサストライプ
２８、３８ ｎ型ブロック層
２９、３９、４９、７９、８９、９９、１０９ 電極パッド
３０ 第２発光素子
４０ 第３発光素子
４７ 立体配線
５０ 回折格子層
５１、５７ マスク
５２、５３ 開口
５４ ｎ型クラッド層
５５ 活性層
５６、５８、５９、６１ ｐ型クラッド層
６０ ｐ型ブロック層
６２ ｎ型ブロック層
７０ 第１光変調器
８０ 第２光変調器
７３、８３ 光吸収層
９０ 第１半導体光増幅器
１００ 第２半導体光増幅器
１１０ パッケージ
１１１ レセプタクル
１１２ 温度制御装置
１１３ キャリア
１１４ サブキャリア
１１５ レンズ
１１６ グランド配線パターン
１１７ 信号配線パターン
１１８ キャパシタ
１１９、１２４、１２５、１２６、１２７ ワイヤ配線
１２０ ＤＣ電源パッド
１２１ 配線基板
１２２ グランド端子
１２３ 信号端子
ＨＲ 高反射膜
ＡＲ 低反射膜
５００、５１０、６００、７００、１０００ 光半導体素子
８００ 光半導体装置

Claims (3)

1. 一方の端面から他方の端面に向かって延在して半導体基板上に設けられた第１活性層と、前記第１活性層に電流を注入する第１電極と、を含む第１発光素子と、前記一方の端面から前記他方の端面に向かって延在して前記半導体基板上に設けられた第２活性層と、前記第２活性層に電流を注入する第２電極と、を含む第２発光素子と、が集積された光半導体素子を備える光半導体装置の製造方法において、
   前記第１発光素子と前記第２発光素子をそれぞれ前記一方の端面で発光させ、前記第１発光素子と前記第２発光素子のそれぞれの波長を測定することで、前記第１発光素子又は前記第２発光素子のうちのいずれか一方の発光素子を選択する工程と、
   前記光半導体素子をパッケージに搭載する工程と、
   前記一方の発光素子の電極をワイヤ配線によって電源に接続する工程と、を含む、光半導体装置の製造方法。
2. 前記第１発光素子又は前記第２発光素子のうちの他方の発光素子の電極を他のワイヤ配線によってグランドに接続する工程と、をさらに含む、請求項１に記載の光半導体装置の製造方法。
3. 一方の端面から他方の端面に向かって延在して半導体基板上に設けられた第１活性層と、前記第１活性層に電流を注入する第１電極と、を含む第１発光素子と、前記第１発光素子と集積され、前記一方の端面から前記他方の端面に向かって延在して前記半導体基板上に設けられた第２活性層と、前記第２活性層に電流を注入する第２電極と、を含む第２発光素子と、を有する光半導体素子と、
   前記光半導体素子が搭載されるパッケージと、
   前記第１電極と前記第２電極のいずれか一方のみを電源に接続するワイヤ配線と、を備える、光半導体装置。

Images