JP6678994B2 - 光半導体装置の製造方法及び光半導体装置 - Google Patents

Description

本発明は、光半導体装置の製造方法及び光半導体装置に関する。

基板上に回折格子と活性層とを含むメサを形成し、メサ周辺を埋め込み層で埋め込んだ半導体レーザが知られている

特開平５−２９７０３号公報

λ／４位相シフト部を有する回折格子層を備え且つ両端面に低反射膜を備えた光半導体素子の特性評価は、通常、両端面に低反射膜を形成した後に行っている。この場合、両端面に低反射膜を形成する工程は製造工程の終盤であることから、早期の異常検出ができずに無駄な製造工数が生じてしまっている。

そこで、特性異常の光半導体素子を早期に検出し、無駄な製造工数を低減して製造コストの増大を抑制することを目的とする。

本願発明は、第１活性層及び回折格子層を含む第１発光素子と、前記第１活性層と並列に設けられ、第１光吸収層を含む第１受光素子と、を有する複数の第１光半導体素子と、第２活性層及び回折格子層を含む第２発光素子と、前記第２活性層と並列に設けられ、第２光吸収層を含む第２受光素子と、を有し、前記第２受光素子が前記第１発光素子に光結合された複数の第２光半導体素子と、を含む半導体基板を形成する工程と、測定対象の前記第１発光素子に光結合された前記第２受光素子に逆バイアス電圧を印加する工程と、前記測定対象の前記第１発光素子に順方向電流を供給する工程と、前記測定対象の前記第１発光素子に順方向電流が供給された状態で、前記逆バイアス電圧が印加された前記第２受光素子に流れる光電流を測定する工程と、前記測定の結果に基づいて、前記第１発光素子の合否を判定する工程と、前記半導体基板を劈開することで、前記複数の第１光半導体素子及び前記複数の第２光半導体素子を分離する工程と、前記判定の結果に基づいて、前記第１光半導体素子をパッケージに搭載する工程と、前記パッケージに搭載した前記第１光半導体素子の前記第１発光素子の電極をワイヤによって電源に接続する工程と、を含む光半導体装置の製造方法である。

本願発明は、一方の端面から他方の端面に向かって延在して半導体基板上に設けられた活性層と、前記活性層に電流を注入する第１電極と、前記活性層に沿って設けられた回折格子層と、を含む発光素子と、前記一方の端面から前記他方の端面に向かって延在して前記半導体基板上に設けられた光吸収層と、前記光吸収層に逆バイアス電圧を印加する第２電極と、を含み、前記光吸収層に沿って回折格子層が設けられていない受光素子と、を有する光半導体素子と、前記光半導体素子が搭載されたパッケージと、前記第１電極を電源に接続する第１ワイヤ配線と、前記第２電極をグランドに接続する第２ワイヤ配線と、を備える光半導体装置である。

本願発明によれば、特性異常の光半導体素子を早期に検出し、無駄な製造工数を低減して製造コストの増大を抑制すること

図１は実施例１に係る光半導体素子の平面図である。 図２Ａは光半導体素子の一方の端面側の側面図である。 図２Ｂは光半導体素子の他方の端面側の側面図である。 図３Ａは図１のＡ−Ａ間の断面図である。 図３Ｂは図１のＢ−Ｂ間の断面図である。 図４は図１のＣ−Ｃ間の断面図である。 図５Ａは実施例１に係る光半導体素子の製造方法を示す平面図（その１）である。 図５Ｂは実施例１に係る光半導体素子の製造方法を示す平面図（その２）である。 図５Ｃは実施例１に係る光半導体素子の製造方法を示す平面図（その３）である。 図６Ａは実施例１に係る光半導体素子の製造方法を示す断面図（その１）である。 図６Ｂは実施例１に係る光半導体素子の製造方法を示す断面図（その２）である。 図６Ｃは実施例１に係る光半導体素子の製造方法を示す断面図（その３）である。 図７Ａは実施例１に係る光半導体素子の製造方法を示す断面図（その４）である。 図７Ｂは実施例１に係る光半導体素子の製造方法を示す断面図（その５）である。 図７Ｃは実施例１に係る光半導体素子の製造方法を示す断面図（その６）である。 図８は実施例１に係る光半導体素子の検査方法を示すフローチャートの一例である。 図９は図８のフローチャートを説明するための平面図である。 図１０は図９のＡ−Ａ間の断面図である。 図１１は図９のＢ−Ｂ間の断面図である。 図１２はウエハ状の半導体基板に複数の光半導体素子が形成されている状態の上面図である。 図１３は実施例２に係る光半導体素子の平面図である。 図１４Ａは図１３のＡ−Ａ間の断面図である。 図１４Ｂは図１３のＢ−Ｂ間の断面図である。 図１５は、実施例２に係る光半導体素子の検査方法を示すフローチャートの一例である。 図１６は図１５のフローチャートを説明するための平面図である。 図１７は図１６のＡ−Ａ間の断面図である。 図１８は図１６のＢ−Ｂ間の断面図である。 図１９は、実施例３に係る光半導体装置を示す平面図である。 図２０は、実施例３に係る光半導体装置の製造方法を示すフローチャートである。 図２１は、実施例４に係る光半導体装置を示す平面図である。

［本願発明の実施形態の説明］
最初に、本願発明の実施形態の内容を列記して説明する。
本願発明は、第１活性層及び回折格子層を含む第１発光素子と、前記第１活性層と並列に設けられ、第１光吸収層を含む第１受光素子と、を有する複数の第１光半導体素子と、第２活性層及び回折格子層を含む第２発光素子と、前記第２活性層と並列に設けられ、第２光吸収層を含む第２受光素子と、を有し、前記第２受光素子が前記第１発光素子に光結合された複数の第２光半導体素子と、を含む半導体基板を形成する工程と、測定対象の前記第１発光素子に光結合された前記第２受光素子に逆バイアス電圧を印加する工程と、前記測定対象の前記第１発光素子に順方向電流を供給する工程と、前記測定対象の前記第１発光素子に順方向電流が供給された状態で、前記逆バイアス電圧が印加された前記第２受光素子に流れる光電流を測定する工程と、前記測定の結果に基づいて、前記第１発光素子の合否を判定する工程と、前記半導体基板を劈開することで、前記複数の第１光半導体素子及び前記複数の第２光半導体素子を分離する工程と、前記判定の結果に基づいて、前記第１光半導体素子をパッケージに搭載する工程と、前記パッケージに搭載した前記第１光半導体素子の前記第１発光素子の電極をワイヤによって電源に接続する工程と、を含む光半導体装置の製造方法である。光半導体素子の光学特性をウエハ状態で測定することで特性異常の光半導体素子を早期に検出できるため、無駄な製造工数を低減することができ製造コストの増大を抑制することができる。

本願発明は、一方の端面から他方の端面に向かって延在して半導体基板上に設けられた活性層と、前記活性層に電流を注入する第１電極と、前記活性層に沿って設けられた回折格子層と、を含む発光素子と、前記一方の端面から前記他方の端面に向かって延在して前記半導体基板上に設けられた光吸収層と、前記光吸収層に逆バイアス電圧を印加する第２電極と、を含み、前記光吸収層に沿って回折格子層が設けられていない受光素子と、を有する光半導体素子と、前記光半導体素子が搭載されたパッケージと、前記第１電極を電源に接続する第１ワイヤ配線と、前記第２電極をグランドに接続する第２ワイヤ配線と、を備える光半導体装置である。発光素子と受光素子の両方を備えることで、ウエハ状態で光学特性を測定する場合に、半導体ウエハから取得できる光半導体素子のチップ数の低下を抑制することができる。

［本願発明の実施形態の詳細］
本願発明の実施形態に係る光半導体装置の製造方法及び光半導体装置の具体例を、以下に図面を参照しつつ説明する。なお、本願発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、本願発明の効果がある限りにおいて他の成分が含まれていてもよい。

図１は、実施例１に係る光半導体素子１００の平面図である。図２Ａは、光半導体素子１００の端面１１側の側面図、図２Ｂは、光半導体素子１００の端面１２側の側面図である。光半導体素子１００は、分布帰還型半導体レーザであり、所定波長のレーザ光を出力する。図１から図２Ｂのように、光半導体素子１００は、発光素子２０、受光素子３０、及び端面１１、１２に設けられた低反射（Anti Reflection）膜ＡＲ、を備える。

図３Ａは、図１のＡ−Ａ間の断面図、図３Ｂは、図１のＢ−Ｂ間の断面図、図４は、図１のＣ−Ｃ間の断面図である。図３Ａ及び図４のように、発光素子２０は、ｎ側電極１３、半導体基板１０、回折格子層２１、ｎ型クラッド層２２、活性層２３、ｐ型クラッド層２４、コンタクト層２５、及びｐ側電極２６を備える。

半導体基板１０は、例えば５．０×１０^１７／ｃｍ^３〜４．０×１０^１９／ｃｍ^３の濃度のｎ型不純物を含むｎ型ＩｎＰからなる。一例として、１．０×１０^１８／ｃｍ^３のＳｎ（錫）がドープされたｎ型ＩｎＰからなる。ｎ側電極１３は、半導体基板１０の下面に設けられている。ｎ側電極１３は、導電性材料からなり、例えばＡｕＧｅ（金ゲルマニウム）とＡｕ（金）の積層体が用いられる。ｎ側電極１３は、半導体基板１０とオーミック接触をなしている。

回折格子層２１は、半導体基板１０上に設けられている。回折格子層２１には、単一波長性を向上させるために、回折格子の位相をπ／２だけシフトさせたλ／４位相シフト部２１ａが光伝搬方向の中央部に設けられている。回折格子層２１は、例えばアンドープのＩｎＧａＡｓＰからなる。回折格子層２１によって形成される回折格子の周期は、光半導体素子１００が出力するレーザ光の所定波長に応じた周期になっている。

ｎ型クラッド層２２は、回折格子層２１を覆い且つ回折格子層２１の間の隙間に埋め込まれて、半導体基板１０上に設けられている。ｎ型クラッド層２２は、例えば１．０×１０^１８／ｃｍ^３のＳｉ（シリコン）がドープされたｎ型ＩｎＰからなる。

活性層２３は、ｎ型クラッド層２２上に設けられている。活性層２３は、例えばＩｎＧａＡｓＰからなるバリア層とＩｎＧａＡｓＰからなるウェル層とが交互に複数積層された多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造からなる。ｐ側電極２６とｎ側電極１３との間に順方向電流が供給されると、活性層２３では、ｎ型クラッド層２２及びｐ型クラッド層２４から注入されたキャリアが再結合することで光が発生する。

回折格子層２１、ｎ型クラッド層２２、及び活性層２３は、メサストライプ２７の構造をしている。ｐ型クラッド層２４は、メサストライプ２７を覆って設けられている。ｐ型クラッド層２４は、例えば１．０×１０^１８／ｃｍ^３のＺｎ（亜鉛）がドープされたｐ型ＩｎＰからなる。ｎ型クラッド層２２及びｐ型クラッド層２４の屈折率は、活性層２３よりも小さくなっている。これにより、ｎ型クラッド層２２及びｐ型クラッド層２４は、活性層２３で発生した光を閉じ込める機能を有する。

メサストライプ２７の斜め上側であってｐ型クラッド層２４内にｎ型ブロック層２８が設けられている。ｎ型ブロック層２８は、例えば１．０×１０^１９／ｃｍ^３のＳ（硫黄）がドープされたｎ型ＩｎＰからなる。

コンタクト層２５は、ｐ型クラッド層２４上に設けられている。コンタクト層２５は、ｐ型クラッド層２４よりもバンドギャップの小さい材料からなり、例えば１．２×１０^１９／ｃｍ^３のＺｎ（亜鉛）がドープされたｐ型ＩｎＧａＡｓからなる。

メサストライプ２７の上方の領域を除くコンタクト層２５上に保護膜１４が設けられている。保護膜１４は、絶縁膜からなり、例えば酸化シリコン（ＳｉＯ_２）膜からなる。ｐ側電極２６は、コンタクト層２５の露出領域及び保護膜１４を覆って設けられている。ｐ側電極２６は、導電性材料からなり、例えばＴｉ（チタン）とＰｔ（白金）とＡｕ（金）の積層体からなる。ｐ側電極２６はコンタクト層２５とオーミック接触をなしている。図１のように、ｐ側電極２６に電気的に接続された電極パッド２９が設けられている。

図３Ｂ及び図４のように、受光素子３０は、ｎ側電極１３、半導体基板１０、ｎ型クラッド層３２、光吸収層３３、ｐ型クラッド層３４、コンタクト層３５、及びｐ側電極３６を備える。半導体基板１０及びｎ側電極１３は、発光素子２０と共通である。すなわち、１つの半導体基板１０上に発光素子２０と受光素子３０が設けられていて、１つの半導体基板１０の下面に１つのｎ側電極１３が設けられている。

ｎ型クラッド層３２は、半導体基板１０上に設けられている。ｎ型クラッド層３２は、例えば発光素子２０のｎ型クラッド層２２と同じ材料且つ同じ組成からなる。すなわち、ｎ型クラッド層３２は、例えば１．０×１０^１８／ｃｍ^３のＳｉがドープされたｎ型ＩｎＰからなる。

光吸収層３３は、ｎ型クラッド層３２上に設けられている。光吸収層３３は、例えば発光素子２０の活性層２３と同じ材料からなる。すなわち、光吸収層３３は、例えばＩｎＧａＡｓＰからなるバリア層とＩｎＧａＡｓＰからなるウェル層とが交互に複数積層された多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造からなる。ｐ側電極３６とｎ側電極１３との間に逆バイアス電圧が印加されると、光吸収層３３が空乏化され、光吸収層３３で発生したフォトキャリアは光電流として外部に取り出されて電気信号に変換される。なお、受光素子３０の光吸収層３３は、発光素子２０の活性層２３の組成より、バンドギャップエネルギーが大きい組成からなる。

ｎ型クラッド層３２及び光吸収層３３は、メサストライプ３７の構造をしている。ｐ型クラッド層３４は、メサストライプ３７を覆って設けられている。ｐ型クラッド層３４は、例えば発光素子２０のｐ型クラッド層２４と同じ材料且つ同じ組成からなる。すなわち、ｐ型クラッド層３４は、例えば１．０×１０^１８／ｃｍ^３のＺｎがドープされたｐ型ＩｎＰからなる。ｎ型クラッド層３２及びｐ型クラッド層３４の屈折率は、光吸収層３３よりも小さくなっている。これにより、ｎ型クラッド層３２及びｐ型クラッド層３４は、光吸収層３３内を伝搬する光を閉じ込める機能を有する。

メサストライプ３７の斜め上側であってｐ型クラッド層３４内にｎ型ブロック層３８が設けられている。ｎ型ブロック層３８は、例えば発光素子２０のｎ型ブロック層２８と同じ材料且つ同じ組成からなる。すなわち、ｎ型ブロック層３８は、例えば１．０×１０^１９／ｃｍ^３のＳ（硫黄）がドープされたｎ型ＩｎＰからなる。

コンタクト層３５は、ｐ型クラッド層３４上に設けられている。コンタクト層３５は、ｐ型クラッド層３４よりもバンドギャップの小さい材料からなり、例えば発光素子２０のコンタクト層２５と同じ材料且つ同じ組成からなる。すなわち、コンタクト層３５は、例えば１．２×１０^１９／ｃｍ^３のＺｎがドープされたｐ型ＩｎＧａＡｓからなる。

メサストライプ３７の上方の領域を除くコンタクト層３５上に保護膜１４が設けられている。ｐ側電極３６は、コンタクト層３５の露出領域及び保護膜１４を覆って設けられている。ｐ側電極３６は、導電性材料からなり、例えば発光素子２０のｐ側電極２６と同じ材料からなる。すなわち、ｐ側電極３６は、例えばＴｉとＰｔとＡｕの積層体からなる。ｐ側電極３６はコンタクト層３５とオーミック接触をなしている。図１のように、ｐ側電極３６に電気的に接続された電極パッド３９が設けられている。

メサストライプ２７（活性層２３）の幅は、１．２μｍ〜１．８μｍ、メサストライプ３７（光吸収層３３）の幅は、１５μｍ〜２０μｍであり、光半導体素子１００の幅が、２００μｍ〜４００μｍである。このように、従来の光半導体素子（レーザチップ）にメサストライプ３７（光吸収層３３）を付加しても光半導体素子の面積増加への影響は少ない。また、共振器長が短い短共振器のレーザが開発された場合でも、実装時の光半導体素子のハンドリングを考慮すると光半導体素子の幅の下限値は１００μｍ程度であることから、メサストライプ３７（光吸収層３３）の幅は光半導体素子の幅の５分の１程度と小さく、光半導体素子の面積増加への影響は少ないため、チップの収率への影響も少ない。

図１から図２Ｂのように、発光素子２０の回折格子層２１、ｎ型クラッド層２２、活性層２３、ｐ型クラッド層２４、及びコンタクト層２５の積層は、その両側に凹部１５が形成されたメサ構造になっている。同様に、受光素子３０のｎ型クラッド層３２、光吸収層３３、ｐ型クラッド層３４、及びコンタクト層３５の積層は、その両側に凹部１５が形成されたメサ構造になっている。

低反射膜ＡＲは、発光素子２０の活性層２３で発生した光を、例えば１％以下の反射率で反射させる。低反射膜ＡＲは、光半導体素子１００の端面１１、１２において、反射光が光半導体素子１００の内部に戻ることを抑制する機能を有する。低反射膜ＡＲの反射率が低い程、反射光が内部に戻ることを抑制できることから、低反射膜ＡＲの反射率は０．１％以下であることが好ましい。低反射膜ＡＲとして、例えば窒化シリコン膜を用いることができる。

次に、実施例１に係る光半導体素子１００の製造方法について説明する。図５Ａから図５Ｃは、実施例１に係る光半導体素子１００の製造方法を示す平面図である。図６Ａから図７Ｃは、実施例１に係る光半導体素子１００の製造方法を示す断面図である。図６Ａから図７Ｃは、図５ＡのＡ−Ａ間に相当する箇所の断面を示している。なお、実施例１の光半導体素子１００は、ウエハ状の半導体基板に複数の光半導体素子が形成される多面取りプロセスによって形成されるが、図５Ａから図７Ｃでは、１つの光半導体素子１００について図示している。

図５Ａ及び図６Ａのように、半導体基板１０の主面上に、例えばアンドープのＩｎＧａＡｓＰからなる回折格子層４０を成長させる。回折格子層４０上にレジストからなるマスク４１を形成する。マスク４１は、発光素子２０が形成される領域において、λ／４位相シフト部２１ａを有する回折格子層２１が形成される領域の間に開口４２を有し、その他の領域を覆う。また、マスク４１は、受光素子３０が形成される領域において全体に開口４２を有する。

図５Ｂ及び図６Ｂのように、マスク４１をエッチングマスクとして用いて回折格子層４０に対してドライエッチングを施し、回折格子層４０に開口４３を形成する。発光素子２０が形成される領域においては、λ／４位相シフト部２１ａを有する回折格子層２１が形成される領域に回折格子層４０が残存し、その間に開口４３が形成される。受光素子３０が形成される領域においては、全体に開口４３が形成される。ドライエッチング処理として、例えばＳｉＣｌ_４を用いたＲＩＥ（Reactive Ion Etching）法を用いることができる。その後、マスク４１をＨＦ（フッ酸）などを用いて除去する。

図５Ｃ及び図６Ｃのように、開口４３が埋め込まれるように、回折格子層４０上に、例えばｎ型ＩｎＰからなるｎ型クラッド層４４を成長させる。ｎ型クラッド層４４上に、例えばＩｎＧａＡｓＰからなるバリア層とＩｎＧａＡｓＰからなるウェル層とが交互に複数積層された多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造のコア層４５を成長させる。コア層４５上に、例えばｐ型ＩｎＰからなるｐ型クラッド層４６を成長させる。ｐ型クラッド層４６上であって、発光素子２０が形成される領域にレジストからなるマスク４７ａを形成し、受光素子３０が形成される領域にレジストからなるマスク４７ｂを形成する。マスク４７ａは、ｎ型クラッド層４４ａが並んで形成されていた領域に、ｎ型クラッド層４４ａの幅よりも狭い幅のストライプ状に形成される。マスク４７ｂは、マスク４７ａと同じ方向に延在するストライプ状に形成される。マスク４７ａとマスク４７ｂの幅は例えば同じ大きさである。

図７Ａのように、マスク４７ａ、４７ｂをエッチングマスクとして用いて、ｐ型クラッド層４６、コア層４５、ｎ型クラッド層４４、回折格子層４０、及び半導体基板１０の一部に対してドライエッチング処理を施す。これにより、発光素子２０が形成される領域においては、λ／４位相シフト部２１ａを有する回折格子層２１、ｎ型クラッド層２２、活性層２３、及びｐ型クラッド層４８からなるメサストライプが形成される。受光素子３０が形成される領域においては、ｎ型クラッド層３２、光吸収層３３、及びｐ型クラッド層４９からなるメサストライプが形成される。ドライエッチング処理として、例えばＳｉＣｌ_４を用いたＲＩＥ法を用いることができる。

図７Ｂのように、メサストライプの両側を埋め込むように、半導体基板１０上に、例えばｐ型ＩｎＰからなるｐ型ブロック層５０を成長させる。ｐ型ブロック層５０上に、例えばｎ型ＩｎＰからなるｎ型ブロック層５２を成長させる。ｐ型クラッド層４８、４９及びｎ型ブロック層５２の上面が覆われるように、例えばｐ型ＩｎＰからなるｐ型クラッド層５１を成長させる。ｐ型クラッド層４８、４９、５１は、例えば同じ材料及び組成からなる。

図７Ｃのように、ｐ型クラッド層５１上に、例えばｐ型ＩｎＧａＡｓからなるコンタクト層を成長させた後、コンタクト層から半導体基板１０の一部まで掘り込まれた凹部１５（図２Ａ及び図２Ｂ参照）を形成する。これにより、発光素子２０が形成される領域では、回折格子層２１、ｎ型クラッド層２２、及び活性層２３からなるメサストライプ２７を覆うｐ型クラッド層２４が形成され且つｐ型クラッド層２４上にコンタクト層２５が形成される。受光素子３０が形成される領域では、ｎ型クラッド層３２及び光吸収層３３からなるメサストライプ３７を覆うｐ型クラッド層３４が形成され且つｐ型クラッド層３４上にコンタクト層３５が形成される。

発光素子２０が形成される領域において、メサストライプ２７の上方の領域を除くコンタクト層２５上に保護膜１４を形成すると共に、コンタクト層２５の露出領域及び保護膜１４を覆うようにｐ側電極２６を形成する。受光素子３０が形成される領域において、メサストライプ３７の上方の領域を除くコンタクト層３５上に保護膜１４を形成すると共に、コンタクト層３５の露出領域及び保護膜１４を覆うようにｐ側電極３６を形成する。半導体基板１０の下面にｎ側電極１３を形成する。

その後、半導体基板１０を劈開してチップ化した後に、端面１１、１２に低反射膜ＡＲを形成することで、発光素子２０と受光素子３０とを備える光半導体素子１００が形成される。なお、上記の各半導体層の成長の際には、ＭＯＶＰＥ（有機金属気相成長）法を用いることができる。

図８は、実施例１に係る光半導体素子１００の検査方法を示すフローチャートの一例である。図９は、図８のフローチャートを説明するための平面図である。図１０は、図９のＡ−Ａ間の断面図、図１１は、図９のＢ−Ｂ間の断面図である。なお、図８から図１１に示す検査方法は、ウエハ状の半導体基板１０に複数の光半導体素子１００が形成された状態で行われるものである。また、図１０及び図１１では、電極などの一部の構成の図示を省略している。

図９から図１１のように、ウエハ状の半導体基板１０には、発光素子２０と受光素子３０とを有する複数の光半導体素子１００ａ〜１００ｄが形成されている。複数の光半導体素子１００ａ〜１００ｄのうちの隣接する光半導体素子の互いの発光素子２０の活性層２３と受光素子３０の光吸収層３３とが光学的に接続（光結合）されている。

図１２は、ウエハ状の半導体基板１０に複数の光半導体素子１００が形成されている状態の上面図である。図１２のように、隣接する光半導体素子１００の間では、発光素子２０のｐ側電極２６と受光素子３０のｐ側電極３６とが短絡しないように互いに離れている。

図８から図１１のように、ウエハ状の半導体基板１０に形成された複数の光半導体素子１００ａ〜１００ｄのうちの測定対象の光半導体素子１００ｃを特定する（ステップＳ１０）。次いで、光半導体素子１００ｃに隣接し且つ光半導体素子１００ｃの活性層２３に光学的に接続された光吸収層３３を備える光半導体素子１００ｂ、１００ｄの受光素子３０に逆バイアス電圧を印加する（ステップＳ１２）。光半導体素子１００ｂ、１００ｄの受光素子３０への逆バイアス電圧の印加は、電極パッド３９を用いて行う。受光素子３０に逆バイアスを印加することで、光吸収層３３は活性層２３から伝搬される光を吸収するようになる。

次いで、測定対象である光半導体素子１００ｃの発光素子２０に順方向電流を供給してスイープする（ステップＳ１４）。光半導体素子１００ｃの発光素子２０への順方向電流の供給は、電極パッド２９を用いて行う。次いで、光半導体素子１００ｃの発光素子２０に順方向電流が供給された状態で、光半導体素子１００ｂ、１００ｄの受光素子３０に流れる光電流を測定する（ステップＳ１６）。

ステップＳ１６で光電流を測定することで、光半導体素子１００ｃの発光素子２０の電流−光出力特性を測定することができる。これにより、発振閾値電流、スロープ効率、直列抵抗値、キンクの有無などの基本的な特性を評価することができる。

実施例１によれば、図９から図１１のように、複数の光半導体素子１００ａ〜１００ｄが形成され且つ隣接する光半導体素子の互いの発光素子２０と受光素子３０とが光学的に接続された半導体ウエハを準備する。図８のステップＳ１２のように、測定対象の光半導体素子１００ｃに隣接し且つ光半導体素子１００ｃの発光素子２０に光学的に接続された受光素子３０を備える光半導体素子１００ｂ、１００ｄの受光素子３０に逆バイアス電圧を印加する。図８のステップＳ１４のように、光半導体素子１００ｃの発光素子２０に順方向電流を供給する。その後、図８のステップＳ１６のように、光半導体素子１００ｃに順方向電流が供給された状態で、光半導体素子１００ｂ、１００ｃの受光素子３０に流れる光電流を測定する。これにより、光半導体素子の光学特性をウエハ状態で測定することができ、特性異常の光半導体素子を早期に検出することができる。その結果、特性異常の光半導体素子をその後の製造工程から省くことができるようになり、例えばその後の製造工程であるキャリアへの実装作業が無駄になるような製造コストの増大を抑制することができる。また、光半導体素子１００の光学特性のウエハ面内分布を容易に得ることができる。また、ウエハ状の半導体基板１０に形成された複数の光半導体素子は相対的な位置関係が決まっていることから、ウエハ内の複数の光半導体素子１００に対して自動で連続測定を行うことが可能となる。また、本測定において、特性異常と判定された光半導体素子については、ウエハ状態でインクマーキングがされる（良品にマーキングしても構わない）。このことにより、チップ状態にした後に良・不要の確認ができる。

実施例１の光半導体素子１００は、図３Ａから図４のように、発光素子２０と受光素子３０とを備える。発光素子２０は、端面１１から端面１２に向かって延在して半導体基板１０上に設けられた活性層２３と、活性層２３に沿って設けられ、λ／４位相シフト部２１ａを有する回折格子層２１と、を含む。受光素子３０は、端面１１から端面１２に向かって延在して半導体基板１０上に設けられた光吸収層３３を含み、光吸収層３３に沿って回折格子層は設けられていない。このように、光半導体素子１００が発光素子２０と受光素子３０の両方を備えることで、ウエハ状態で光半導体素子の光学特性を測定する場合に受光素子を別の光半導体素子として設けることなく、光半導体素子１００の一部として設けることで、半導体ウエハから取得できる光半導体素子１００のチップ数の低下を抑制することができる。

なお、実施例１では、測定対象の光半導体素子１００ｃに隣接する光半導体素子１００ｂ、１００ｄの両方の受光素子３０に逆バイアス電圧を印加して光電流を測定する場合を例に示したがこれに限られない。光半導体素子１００ｂ、１００ｄの少なくとも一方の受光素子３０に逆バイアス電圧を印加して光電流を測定する場合であってもよい。

以上のことから、チップ化後のキャリアへの実装工程において、本発明を用いることで、良品と判定された光半導体素子のみ実装するので、特性異常の不良品については、ここで廃棄される。よって、キャリアへの実装後の光半導体素子の不良は抑制される。なお、図９では、光半導体素子１００ａの発光素子２０は、光半導体素子１００ｂ側に出射端が形成される。光半導体素子１００ｂの発光素子２０は、光半導体素子１００ａ側に出射端が形成される。これにより、光半導体素子１００ａ〜光半導体素子１００ｂの発光素子２０と受光素子３０は、同じ一端で出射端と入射端が形成される。

図１３は、実施例２に係る光半導体素子２００の平面図である。図１４Ａは、図１３のＡ−Ａ間の断面図、図１４Ｂは、図１３のＢ−Ｂ間の断面図である。なお、図１４Ａ及び図１４Ｂでは、電極などの一部の構成の図示を省略している。実施例２の光半導体素子２００は、１つの半導体基板１０上に分布帰還型半導体レーザと光変調器とが集積された光半導体素子である。

図１４から図１５Ｂのように、実施例２に光半導体素子２００は、発光素子２０と端面１２との間に光変調器６０を備える。光変調器６０は、例えば電界吸収型光変調器である。光変調器６０は、発光素子２０のｎ型クラッド層２２に接続されたｎ型クラッド層６２、活性層２３に接続された光吸収層６３、及びｐ型クラッド層２４に接続されたｐ型クラッド層６４を含む。ｎ型クラッド層６２は、例えば発光素子２０のｎ型クラッド層２２と同じ材料及び同じ組成からなる。すなわち、ｎ型クラッド層６２は、例えば１．０×１０^１８／ｃｍ^３のＳｉがドープされたｎ型ＩｎＰからなる。光吸収層６３は、例えば発光素子２０の活性層２３と同じ材料からなる。すなわち、光吸収層６３は、例えばＩｎＧａＡｓＰからなるバリア層とＩｎＧａＡｓＰからなるウェル層とが交互に複数積層された多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造からなる。ｐ型クラッド層６４は、例えば発光素子２０のｐ型クラッド層２４と同じ材料及び同じ組成からなる。すなわち、ｐ型クラッド層６４は、例えば１．０×１０^１８／ｃｍ^３のＺｎがドープされたｐ型ＩｎＰからなる。なお、光変調器６０の光吸収層６３は、発光素子２０の活性層２３の組成より、バンドギャップエネルギーが大きい組成からなる。

光吸収層６３は、発光素子２０の活性層２３に接続して、活性層２３と端面１２との間を延在していることから、活性層２３で発生した光が伝搬される。このため、光変調器６０は、ｐ側電極６６とｎ側電極１３との間に逆バイアス電圧が印加されると、活性層２３で発生し伝搬された光の強度を変調する。

実施例２の光半導体素子２００は、受光素子３０を備える。受光素子３０は、ｎ側電極１３、半導体基板１０、ｎ型クラッド層３２、光吸収層３３、ｐ型クラッド層３４を備える。ｎ型クラッド層３２は、半導体基板１０上に設けられている。ｎ型クラッド層３２は、例えば発光素子２０のｎ型クラッド層２２と同じ材料からなる。すなわち、ｎ型クラッド層３２は、例えば１．０×１０^１８／ｃｍ^３のＳｉがドープされたｎ型ＩｎＰからなる。光吸収層３３は、ｎ型クラッド層３２上に設けられている。光吸収層３３は、例えば発光素子２０の活性層２３と同じ材料からなる。すなわち、光吸収層３３は、例えばＩｎＧａＡｓＰからなるバリア層とＩｎＧａＡｓＰからなるウェル層とが交互に複数積層された多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造からなる。ｐ型クラッド層３４は、例えば発光素子２０のｐ型クラッド層２４と同じ材料からなる。すなわち、ｐ型クラッド層３４は、例えば１．０×１０^１８／ｃｍ^３のＺｎがドープされたｐ型ＩｎＰからなる。光が光吸収層３３に入射され、光吸収層３３で発生したフォトキャリアは光電流として外部に取り出されて電気信号に変換される。なお、受光素子３０の光吸収層３３は、発光素子２０の活性層２３の組成より、バンドギャップエネルギーが大きい組成からなる。

図１５は、実施例２に係る光半導体素子２００の検査方法を示すフローチャートの一例である。図１６は、図１５のフローチャートを説明するための平面図である。図１７は、図１６のＡ−Ａ間の断面図、図１８は、図１６のＢ−Ｂ間の断面図である。なお、図１５から図１８に示す検査方法は、実施例１と同様、ウエハ状の半導体基板１０に複数の光半導体素子２００が形成された状態で行われるものである。また、図１７及び図１８では、電極などの一部の構成の図示を省略している。

図１６から図１８のように、ウエハ状の半導体基板１０には、発光素子２０、受光素子３０、及び光変調器６０を有する複数の光半導体素子２００ａ〜２００ｄが形成されている。複数の光半導体素子それぞれの発光素子２０の活性層２３は、隣接する光半導体素子の一方の受光素子３０の光吸収層３３に直接接続され、他方の受光素子３０の光吸収層３３に光変調器６０の光吸収層６３を介して接続されている。また、１つの光半導体素子内において、発光素子２０のｐ側電極２６と光変調器６０のｐ側電極６６とは短絡しないように互いに離れている。隣接する光半導体素子の間では、発光素子２０のｐ側電極２６と受光素子３０のｐ側電極３６、及び、光変調器６０のｐ側電極６６と受光素子３０のｐ側電極３６が、それぞれ短絡しないように互いに離れている。

図１５から図１８のように、ウエハ状の半導体基板１０に形成された複数の光半導体素子２００ａ〜２００ｄのうちの測定対象の光半導体素子２００ｃを特定する（ステップＳ２０）。次いで、光半導体素子２００ｃに隣接し且つ光半導体素子２００ｃの活性層２３に光学的に接続された光吸収層３３を備える光半導体素子２００ｂ、２００ｄの受光素子３０に逆バイアス電圧を印加する（ステップＳ２２）。光半導体素子２００ｂ、２００ｄの受光素子３０への逆バイアス電圧の印加は、電極パッド３９を用いて行う。

次いで、光半導体素子２００ｃの発光素子２０に順方向電流を供給してスイープする（ステップＳ２４）。光半導体素子２００ｃの発光素子２０への順方向電流の供給は、電極パッド２９を用いて行う。次いで、光半導体素子２００ｃの発光素子２０に順方向電流が供給された状態で、光半導体素子２００ｂ、２００ｄの受光素子３０に流れる光電流を測定する（ステップＳ２６）。これにより、光半導体素子２００ｃの発光素子２０の電流−光出力特性を測定することができる。

次いで、光半導体素子２００ｃの光変調器６０に逆バイアス電圧を印加してスイープする（ステップＳ２８）。光半導体素子２００ｃの光変調器６０への逆バイアス電圧の印加は、電極パッド６９を用いて行う。光変調器６０に逆バイアスを印加することで、光吸収層６３は活性層２３から伝搬される光を吸収するようになる。次いで、光半導体素子２００ｃの受光素子３０に順方向電流が供給され且つ光変調器６０に逆バイアス電圧が印加された状態で、光半導体素子２００ｄの受光素子３０に流れる光電流を測定する（ステップＳ３０）。これにより、光変調器６０の消光特性を得ることができ、消光比を求めることができる。

実施例２によれば、図１６から図１８のように、発光素子２０及び受光素子３０に加えて光変調器６０を備える複数の光半導体素子２００ａ〜２００ｄが形成された半導体ウエハを準備する。光変調器６０の光吸収層６３は、発光素子２０の活性層２３に接続され、活性層２３で発生した光が伝搬される。また、複数の光半導体素子２００ａ〜２００ｄそれぞれの発光素子２０は隣接する光半導体素子の一方の受光素子３０に光学的に直接接続され、他方の受光素子３０に光変調器６０を介して光学的に接続されている。図１５のステップＳ２２のように、測定対象の光半導体素子２００ｃに隣接し且つ光半導体素子２００ｃの発光素子２０に光変調器６０を介して光学的に接続された受光素子３０を備える光半導体素子２００ｄの受光素子３０に少なくとも逆バイアス電圧を印加する。図１５のステップＳ２４のように、光半導体素子２００ｃの発光素子２０に順方向電流を供給する。図１５のステップＳ２８のように、光半導体素子２００ｃの光変調器６０の逆バイアス電圧を印加する。その後、図１５のステップＳ３０のように、光半導体素子２００ｃの発光素子２０に順方向電流が供給され且つ光変調器６０に逆バイアス電圧が印加された状態で、光半導体素子２００ｄに流れる光電流を測定する。これにより、発光素子２０と光変調器６０とが集積された光半導体素子２００の場合では、光変調器６０の消光特性の異常について検出することができる。

また、実施例２の光半導体素子２００は、図１３から図１４Ｂのように、発光素子２０及び受光素子３０に加えて光変調器６０を備えている。光変調器６０は、発光素子２０の活性層２３と端面１２との間を延在して半導体基板１０上に設けられ、活性層２３で発生した光が伝搬される光吸収層６３を含み、光吸収層６３に沿って回折格子層は設けられていない。これにより、実施例１と同様、発光素子２０と光変調器６０が集積化された光半導体素子２００の場合においても、ウエハ状態で光学特性を測定する場合に、半導体ウエハから取得できる光半導体素子２００のチップ数の低下を抑制することができる。

また、実施例２によれば、光半導体素子２００に備わる発光素子２０の活性層２３と受光素子３０の光吸収層３３と光変調器６０の光吸収層６３とは同じ材料からなる。なお、受光素子３０の光吸収層３３と光変調器６０の光吸収層６３は、発光素子２０の活性層２３の組成より、バンドギャップエネルギーが大きい組成からなる。

なお、実施例２では、光半導体素子２００は、発光素子２０と受光素子３０に加えて光変調器６０を備える場合を例に示したが、光変調器６０の変わりに半導体光増幅器を備える場合でもよい。

なお、図１６では、光半導体素子２００ａの光変調器６０は、光半導体素子２００ｂ側に形成される。光半導体素子２００ｂの光変調器６０は、光半導体素子２００ａ側に形成される。これにより、光半導体素子２００ａと光半導体素子２００ｂとで受光素子３０と光変調器６０とは、同じ一端で出射端と入射端が形成される。

なお、実施例１及び実施例２において、下部クラッド層がｎ型半導体で上部クラッド層がｐ型半導体の場合を例に示したが、下部クラッド層がｐ型半導体で上部クラッド層がｎ型半導体の場合でもよい。

図１９は、実施例３に係る光半導体装置３００を示す平面図である。図１９のように、実施例３の光半導体装置３００は、パッケージ７０にレセプタクル７１が結合されている。パッケージ７０の内部には、温度制御装置７２と温度制御装置７２上のキャリア７３とが収納されている。レセプタクル７１は、光ファイバを結合保持するためのものである。なお、図１９では、パッケージ７０内への部品の実装状態を示すために、上部が開放された状態を図示しているが、実際は上部の開口に蓋が設けられ、パッケージ７０内部は密閉状態となっている。

キャリア７３上には、サブキャリア７４とレンズ７５が実装されている。サブキャリア７４の上面にはグランド配線パターン７６と信号配線パターン７７とが設けられている。グランド配線パターン７６上に、実施例１の光半導体素子１００とキャパシタ７８が実装されている。キャパシタ７８は、ワイヤ配線８０を介してＤＣ電源パッド８１に電気的に接続されると共に、ワイヤ配線８２を介して光半導体素子１００の発光素子２０の電極パッド２９に電気的に接続されている。また、光半導体素子１００の受光素子３０の電極パッド３９には、ワイヤ配線８３を介してＤＣ電源パッド８１に電気的に接続されている。

パッケージ７０の外部から内部にかけて配線基板８４が挿入されている。パッケージ７０の内部であって、配線基板８４上にグランド端子８５と信号端子８６が設けられている。グランド端子８５は、ワイヤ配線８７を介して、グランド配線パターン７６に電気的に接続されている。信号端子８６は、ワイヤ配線８８、信号配線パターン７７、及びワイヤ配線８９を介して光半導体素子１００の発光素子２０の電極パッド２９に電気的に接続されている。

信号端子８６からの信号に応じて発光素子２０はレーザ光を出力し、光半導体素子１００の端面１２から出力されたレーザ光はレンズ７５で集光されてレセプタクル７１に結合保持された光ファイバに入射する。光半導体素子１００の端面１１から出力されたレーザ光はサブキャリア７４上に実装されたミラー９０で反射されて受光素子３０に入射する。

図２０は、実施例３に係る光半導体装置３００の製造方法を示すフローチャートである。図２０のように、複数の光半導体素子１００が集積されたウエハ状の半導体基板１０を形成する（ステップＳ４０）。半導体基板１０は、図５Ａから図７Ｃで説明した方法によって、図９から図１２で説明したような半導体基板を作製することができる。

次いで、測定対象の光半導体素子１００の発光素子２０に光結合された受光素子３０に逆バイアス電圧を印加する（ステップＳ４２）。次いで、測定対象の光半導体素子１００の発光素子２０に順方向電流を供給する（ステップＳ４４）。次いで、測定対象の発光素子２０に順方向電流が供給された状態で、逆バイアス電圧を印加した受光素子３０に流れる光電流を測定する（ステップＳ４６）。これらは、図８で説明した方法によって行うことができる。

次いで、ステップＳ４６で測定した光電流の測定結果に基づいて、発光素子２０の合否を判定する（ステップＳ４８）。すなわち、所望の特性を満たしていれば合格であると判定し、満たしていなければ不合格であると判定する。

次いで、半導体基板１０を劈開して、複数の光半導体素子１００を分離させる（ステップＳ５０）。次いで、ステップＳ４８での判定結果に基づき、合格と判定した光半導体素子１００をパッケージ７０に搭載する（ステップＳ５２）。これにより、図１９のように、光半導体素子１００がパッケージ７０内のサブキャリア７４上に実装される。

次いで、パッケージ７０に搭載した光半導体素子１００の発光素子２０の電極パッド２９をワイヤ配線８０、８２によってＤＣ電源パッド８１に電気的に接続させる（ステップＳ５４）。次いで、光半導体素子１００の受光素子３０の電極パッド３９をワイヤ配線８３によってＤＣ電源パッド８１に電気的に接続させる（ステップＳ５６）。このような工程を含んで、実施例３の光半導体装置３００を製造することができる。

実施例３の製造方法によれば、測定対象の光半導体素子１００の発光素子２０の特性を、隣接する光半導体素子１００の受光素子３０で測定し、その測定結果に基づいて、測定対象の光半導体素子１００の合否を判定する。そして、合否の判定結果に基づいて、光半導体素子１００をパッケージ７０に搭載する。パッケージ７０に搭載した光半導体素子１００の発光素子２０の電極をワイヤ配線によって電源に接続する。これにより、良品の光半導体素子１００のみをパッケージ７０に搭載することができるため、無駄な製造工程を低減することができ、製造コストの増大を抑制することができる。

なお、実施例３では、実施例１の光半導体素子１００を備える場合を例に示したが、実施例２の光半導体素子２００を備える場合でもよい。

図２１は、実施例４に係る光半導体装置４００を示す平面図である。図２１のように、実施例４の光半導体装置４００は、光半導体素子１００の受光素子３０の電極パッド３９がＤＣ電源パッド８１に電気的に接続されない点、サブキャリア７４上に実装された受光素子９１が存在する点で実施例３の光半導体素子３００と異なる。受光素子９１は、ワイヤ配線９５によってＤＣ電源パッド８１に電気的に接続し、発光素子２０のモニタＰＤとして用いられる。なお、受光素子３０は、ワイヤ配線９３でグランド配線パターン７６と電気的に接続されている。

実施例４の光半導体装置４００の製造方法は、ワイヤ配線の接続関係が異なる点以外は、図２０で説明した製造方法と同様の方法によって製造することができる。

なお、実施例４では、実施例１の光半導体素子１００を備える場合を例に示したが、実施例２の光半導体素子２００を備える場合でもよい。

１０ 半導体基板
１１、１２ 端面
１３ ｎ側電極
１４ 保護膜
１５ 凹部
２０ 発光素子
２１ 回折格子層
２１ａ λ／４位相シフト部
２２ ｎ型クラッド層
２３ 活性層
２４ ｐ型クラッド層
２５ コンタクト層
２６ ｐ側電極
２７ メサストライプ
２８ ｎ型ブロック層
２９ 電極パッド
３０ 受光素子
３２ ｎ型クラッド層
３３ 光吸収層
３４ ｐ型クラッド層
３５ コンタクト層
３６ ｐ側電極
３７ メサストライプ
３８ ｎ型ブロック層
３９ 電極パッド
４０ 回折格子層
４１、４７ａ、４７ｂ マスク
４２、４３ 開口
４４、４４ａ ｎ型クラッド層
４５ コア層
４６ ｐ型クラッド層
４８、４９、５１ ｐ型クラッド層
５０ ｐ型ブロック層
５２ ｎ型ブロック層
６０ 光変調器
６２ ｎ型クラッド層
６３ 光吸収層
６４ ｐ型クラッド層
６６ ｐ側電極
６９ 電極パッド
７０ パッケージ
７１ レセプタクル
７２ 温度制御装置
７３ キャリア
７４ サブキャリア
７５ レンズ
７６ グランド配線パターン
７７ 信号配線パターン
７８ キャパシタ
８０、８２、８３、８７、８８、８９、９３、９５ ワイヤ配線
８１ ＤＣ電源パッド
８４ 配線基板
８５ グランド端子
８６ 信号端子
９０ ミラー
９１ 受光素子
ＡＲ 低反射膜
１００、１００ａ〜１００ｄ、２００、２００ａ〜２００ｄ 光半導体素子
３００、４００ 光半導体装置

Claims (2)

1. 第１活性層及び回折格子層を含む第１発光素子と、前記第１活性層と並列に設けられ、第１光吸収層を含む第１受光素子と、を有する複数の第１光半導体素子と、第２活性層及び回折格子層を含む第２発光素子と、前記第２活性層と並列に設けられ、第２光吸収層を含む第２受光素子と、を有し、前記第２受光素子が前記第１発光素子に光結合された複数の第２光半導体素子と、を含む半導体基板を形成する工程と、
   測定対象の前記第１発光素子に光結合された前記第２受光素子に逆バイアス電圧を印加する工程と、
   前記測定対象の前記第１発光素子に順方向電流を供給する工程と、
   前記測定対象の前記第１発光素子に順方向電流が供給された状態で、前記逆バイアス電圧が印加された前記第２受光素子に流れる光電流を測定する工程と、
   前記測定の結果に基づいて、前記第１発光素子の合否を判定する工程と、
   前記半導体基板を劈開することで、前記複数の第１光半導体素子及び前記複数の第２光半導体素子を分離する工程と、
   前記判定の結果に基づいて、前記第１光半導体素子をパッケージに搭載する工程と、
   前記パッケージに搭載した前記第１光半導体素子の前記第１発光素子の電極をワイヤによって電源に接続する工程と、を含む光半導体装置の製造方法。
2. 一方の端面から他方の端面に向かって延在して半導体基板上に設けられた活性層と、前記活性層に電流を注入する第１電極と、前記活性層に沿って設けられた回折格子層と、を含む発光素子と、前記一方の端面から前記他方の端面に向かって延在して前記半導体基板上に設けられた光吸収層と、前記光吸収層に逆バイアス電圧を印加する第２電極と、を含み、前記光吸収層に沿って回折格子層が設けられていない受光素子と、を有する光半導体素子と、
   前記光半導体素子が搭載されたパッケージと、
   前記第１電極を電源に接続する第１ワイヤ配線と、
   前記第２電極をグランドに接続する第２ワイヤ配線と、を備える光半導体装置。
   
   

Images