JP2017215257A - 非接触型基板検査装置及びその検査方法 - Google Patents

非接触型基板検査装置及びその検査方法 Download PDF

Info

Publication number
JP2017215257A
JP2017215257A JP2016110394A JP2016110394A JP2017215257A JP 2017215257 A JP2017215257 A JP 2017215257A JP 2016110394 A JP2016110394 A JP 2016110394A JP 2016110394 A JP2016110394 A JP 2016110394A JP 2017215257 A JP2017215257 A JP 2017215257A
Authority
JP
Japan
Prior art keywords
signal
detection signal
wiring pattern
sensor
determination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016110394A
Other languages
English (en)
Other versions
JP6202452B1 (ja
Inventor
村上 真一
Shinichi Murakami
真一 村上
やよい 横道
Yayoi Yokomichi
やよい 横道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OHT Inc
Original Assignee
OHT Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by OHT Inc filed Critical OHT Inc
Priority to JP2016110394A priority Critical patent/JP6202452B1/ja
Priority to KR1020170067727A priority patent/KR101926978B1/ko
Priority to TW106118090A priority patent/TWI636264B/zh
Priority to CN201710403144.5A priority patent/CN107449990A/zh
Application granted granted Critical
Publication of JP6202452B1 publication Critical patent/JP6202452B1/ja
Publication of JP2017215257A publication Critical patent/JP2017215257A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/304Contactless testing of printed or hybrid circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

【課題】複数に枝分かれする分岐箇所を持つ配線パターンに対する検査は、分岐後の複数のうちの1本の配線パターンに断線不良等であっても、分岐後の他の配線パターンが検査信号を伝達してしまうため、正確な不良判定ができない。【解決手段】非接触型基板検査装置及びその検査方法は、分岐箇所を有する配線パターンに非接触で共に配置される基準センサ及び信号センサの検出信号を増幅するゲイン調整部を備え、ゲインが調整されたそれぞれの検出信号の差を差動アンプにより増幅した判定用信号を生成し、判定用信号を予め定めた基準値で除して変化率を求め、前記変化率が予め設定された閾値と比較して不良判定を行う。【選択図】図1

Description

本発明は、分岐箇所を有する配線パターンに対して非接触で不良検査を行う非接触型基板検査装置に関する。
従来、基板上に形成された複数の配線パターンに対して、非接触即ち、配線パターンに近接して容量結合し、交流の検査信号を印加及び検出して、その配線パターンの断線や絶縁不良を検査する検査装置が知られている。例えば、特許文献1には、被検査基板に設けられた複数の配線の一端にプローブを接触させ、検査対象となる配線パターンを選択的に切り替えながら、正弦波またはパルス状の波形を有する検査信号を印加し、他端の上方に配置されて容量結合するセンサで、伝達された検査信号を検出信号として検出して、その検出信号の大きさに基づいて、断線検査と絶縁検査を行う検査装置が開示されている。
特開2000−019213号公報
前述した特許文献1に開示される検査装置は、基板上の複数の配線パターンを横断する方向で近接するように、バー形状のセンサ電極が設けられている。プローブにより印加されて、検査対象の配線パターンを伝達された検査信号を容量結合により検出信号として検出している。検査対象となる配線パターンが分岐箇所がない単独配線(単独ネット)であった場合には、検査対象となる配線の両端に、給電電極となるプローブと、受電電極となるセンサ電極をそれぞれ配置し、検査信号が伝達されるか否かで不良を判定することができる。
これに対し、複数に枝分かれする分岐箇所を持つ配線パターン(分岐ネット)においては、分岐後の複数のうちの1本の配線パターンに断線不良等による検査信号の不伝達の状態であったとしても、分岐後の他の配線パターンが検査信号を伝達してしまうため、検出された検査信号が良品との信号レベルが差が少なく、適正な不良判定ができない。
そこで本発明は、検査対象となる分岐箇所を有する配線パターンに対して、容量結合により検出信号を検出する信号センサの他に、分岐後の位置に容量結合する少なくとも1つの基準センサを配置し、それぞれの検出信号を比較し不良判定を行う非接触型基板検査装置及びその検査方法を提供することを目的とする。
本発明に従う実施形態の非接触型基板検査装置は、基板上に形成された、途中に少なくとも1つの分岐箇所を有する配線パターンに、交流又はパルス波の検査信号を供給する電源供給部と、前記配線パターンの前記分岐後の近傍の上方に近接し、非接触で容量結合する基準センサと、前記配線パターンの前記分岐後で、該配線パターンの端部近傍の上方に近接し、非接触で容量結合する信号センサと、前記検査信号が供給される前記配線パターンから前記基準センサが検出した第1の検出信号と、前記配線パターンから前記信号センサが検出した第2の検出信号とのそれぞれのピーク値を保持し、同一タイミングに揃えて、前記第1の検出信号と前記第2の検出信号との差を取り、該差を増幅し、判定用信号として出力する検出信号処理部と、前記判定用信号を予め定めた基準値で除して変化率を求め、前記変化率が予め設定された閾値と比較して不良判定を行う欠陥判定部と、を備える。
また、本発明に従う実施形態の基板検査方法は、基板上に形成された、途中に少なくとも1つの分岐箇所を有する配線パターンに非接触で共に配置される基準センサと信号センサを用いて容量結合により断線不良検査を行う基板検査方法であって、正常な配線パターンに対して前記基準センサと前記信号センサの出力が同一のピーク値の検出信号を出力するようにゲインが調整され、前記分岐箇所の分岐後の近傍の配線パターン上方に非接触で配置される基準センサから第1の検出信号を検出し、前記分岐後の配線パターンの端部近傍の上方に非接触で配置される信号センサから第2の検出信号を検出し、前記第1の検出信号及び前記第2の検出信号のそれぞれのピーク値を保持し、前記ピーク値を同一タイミングで出力させて、それぞれの前記ピーク値に対して差演算を行い、算出された電圧差を増幅して判定用信号を生成し、前記判定用信号を予め定めた基準値で除して変化率を求め、前記変化率が予め設定された閾値と比較して不良判定を行う。
本発明によれば、検査対象となる分岐箇所を有する配線パターンに対して、容量結合により検出信号を検出する信号センサの他に、分岐後の位置に容量結合する少なくとも1つの基準センサを配置し、それぞれの検出信号を比較し不良判定を行う非接触型基板検査装置及びその検査方法を提供することができる。
図1は、本発明の非接触型基板検査装置の概念的な構成を示す図である。 図2は、第1の実施形態に係る検出信号処理部の構成例を示す図である。 図3は、正常な配線パターンからセンサにより検出される出力電圧と配線パターンとの関係を示す図である。 図4は、断線不良がある配線パターンからセンサにより検出される出力電圧と配線パターンとの関係を示す図である。 図5は、不良判定の工程を概念的に示すフローチャートである。 図6は、第2の実施形態に係る非接触型基板検査装置の検出信号処理部の構成例を示す図である。 図7は、図6に示すゲイン調整部の具体的な構成例を示す図である。 図8は、ゲイン調整部によりゲインが調整されたセンサから出力された信号レベルを示す図である。 図9は、ピークホールド回路の有無における時間成分の除去について説明するための図である。 図10は、非接触検査を実施するための調整について説明するためのフローチャートである。 図11は、非接触検査の手順について説明するためのフローチャートである。
以下、図面を参照して本発明の実施形態について詳細に説明する。
図1は、本発明に係る非接触型基板検査装置の概念的な構成を示す図である。この非接触型基板検査装置1(以下、検査装置と称する)が検査対象とする基板(被検査ワーク)は、プリント配線基板に限らず、例えばフレキシブル基板、多層配線基板、液晶パッケージ基板等の種々の電気的配線の検査に適用することができる。以下の説明においては、これらを総称して「基板」と称している。また、これらの基板100上に形成される配線パターンは、図1に示すように、途中に分岐箇所を有し、1つの配線から複数の配線に分岐する配線パターン(分岐ネットとする)102、103と、分岐箇所が無い配線パターン(単独ネットとする)101、104が混在して形成される配線パターン105である。図1では、配線パターンとして、4分岐の分岐ネット102及び、2分岐の分岐ネット103を例として示しているが、分岐数は限定されるものではない。
検査装置1は、基準センサ2及び信号センサ3とからなるセンサ部と、基準センサ2及び信号センサ3が検出した検出信号11,12から判定用信号26(27)を生成する検出信号処理部4と、良・不良判定を行う欠陥判定部5及び装置全体を制御する制御部6を備える演算処理部(CPU)7と、検査に関する操作情報や判定結果を表示する表示部13と、検査信号を生成する電源部8と、選択的に検査対象の配線パターンに検査信号を印加する検査信号供給部9と、を備える。尚、演算処理部7は、図示していないが判定を行うためのプログラムや基準値及び設定値(ゲイン等)等を記憶するメモリを搭載しているものとする。他にも、種々の情報を入力及び設定するためキーボードやタッチパネル等の入力デバイスを備えているものとする。
基準センサ2と信号センサ3は、同一仕様、即ち、同じ金属材料を用いて、同一の電極面積で同一バー形状に形成され、同じ特性を有している。従って、基準センサ2と信号センサ3は、対向電極となる配線パターンに同じ間隔(電極間距離))で対向すれば、同じピーク値の検出信号を取得できる。図1に示すように、基準センサ2は、基板100上の分岐ネット102,103の一端側で分岐箇所102a,103aから分岐後の配線パターン上方に近接して容量結合するように配置される。また、信号センサ3は、分岐ネット102,103の他端側の配線パターン上方で近接して容量結合するように配置される。
電源部8は、例えば、20KHz〜1MHz程度の周波数域にある交流波又は、パルス波の検査信号を生成する。本発明では、容量結合により信号の検出を行うため、直流の検査信号は用いていない。検査信号供給部9は、多数のプローブ14を有しており、全て又は検査可能な範囲で、それぞれのプローブ14の先端を各配線パターンに接触させて、電気的に接続されている。制御部6の指示に従う検査信号供給部9内に設けられたスイッチング機構により、選択的に検査対象に検査信号が印加される。
次に、第1の実施形態について説明する。
図2には、第1の実施形態における検出信号処理部4の詳細な構成例を示している。この検出信号処理部4は、ピークホールド回路21と、差動アンプ22と、A/D変換部23とで構成される。
ピークホールド回路21は、公知な回路構成であり、基準センサ2から出力された交流波形の検出信号11及び信号センサ3から出力された交流波形の検出信号12の所定期間内におけるピーク値をホールドする。差動アンプ22は、基準センサ2及び信号センサ3がそれぞれ出力した検出信号の差(電圧差)を求める差演算を行い、算出された差を増幅し、検出信号24として出力する。これは、同一の検出信号であれば、差が無いため、差動アンプは、検出信号は、0(V)を出力する。A/D変換部23は、差動アンプ22が出力したアナログ波形の検出信号24をデジタル信号に変換する公知な回路である。
図9(a)には、検出信号処理部4を搭載した場合の差動アンプ22の出力と、図9(b)搭載しなかった場合の差動アンプ22の出力の特性を示している。差動アンプの出力値(1)は、設定されるゲインにより決まる。
差動アンプの出力値={(基準センサの検出値)−(信号センサの検出値)}×差動アンプのゲイン … (1)
基準センサ2及び信号センサ3がそれぞれ出力する検出信号11、12を、差動アンプ22に直接入力すると、常時、信号の時間(位相)成分の差を増幅して検出信号として出力される。このため、本来一致するピーク値のタイミングにずれが生じると、その差分を増幅してしまうため、要望する結果とは異なる検出信号24が出力されてしまう。そこで、例えば、ピークホールド回路を設けて、時間成分を除去した検出信号を生成することが求められる。
具体的には、図9(a)に示すように、パルス波の検査信号が配線パターンに印加された場合、ターンオンやターンオフ等の作用により、基準センサ2の検出信号11に正負のピーク値P11と、信号センサ3の検出信号に正負のピーク値P12が生じる。
正常な配線パターンの場合、ピーク値P11とピーク値P12は、ほぼ同じ値になるが、検出するタイミングに僅かな時間差が生じる場合がある。差動アンプ22は、この時間差により生じる信号差を増幅することとなるため、出力波形は、正負のピーク値を有する安定しない波形となっている。
これに対して、図9(b)に示すように、ピークホールド回路21を搭載した場合には、基準センサ2及び信号センサ3からそれぞれ出力された検出信号の正のピーク値P11,P12とのみがホールドされる。このため、入力信号の立ち上がり時に、時間差の分だけ差動アンプ22の出力が発生するが、以降は同じピーク値となるため、差動アンプ22の出力は0(V)となり、時間成分が除去される。この0(V)に安定している期間をデータ取得期間Tとして検出結果を取得すれば、正確な判定に結びつくこととなる。
判定を行う欠陥判定部5は、変化率と予め設定した閾値とを比較し、配線パターンの良・不良を判定する。具体的には、先に、調整用配線パターン又は、良品の配線パターンを用いて検出された検出値を、基準値として設定する。検出信号処理部4から出力された判定用信号26を前述した基準値で除して、変化率[変化率=測定値/基準値]を求める。この変化率を予め設定した閾値と比較して、判定基準(変化率>閾値)に基づき、配線パターンの良・不良を判定する。
また閾値は、設定された基準値に基づき、基準値を中心として、上限レベルと下限レベルの幅を持つ判定幅が設定される。取得される検出信号が微小な信号であるため、外部からのノイズが重畳したり、基準センサ2及び信号センサ3に対する配線パターンとの距離に違いがあったりする場合には、バラツキが生じている。閾値は、この上下限は、バラツキを考慮した値に設定されている。
図5に示すフローチャートを参照して、本実施形態における配線パターンの良・不良判定について説明する。
まず、検査対象となる回路パターン105と容量結合した基準センサ2及び信号センサ3は、配線パターン105に流れる交流又はパルス波の検査信号から検出信号を検出する。これらの検出信号は、検出信号処理部4に送出される。検出信号処理部4から出力された判定用信号26(測定値)を前述した基準値で除して変化率を求める(ステップS1)。
検査対象となった配線パターンに対して、この変化率と閾値とを比較(変化率>閾値)して(ステップS2)、変化率が閾値より同等以下であれば(No)、その配線パターンは、良品と判定される(ステップS3)。
演算処理部7内の欠陥判定部5は、図1に示す配線パターン105が正常な場合には、図3に示すように、基準センサ2及び信号センサ3が、同じピーク値で時間的に一致する検出信号11,12を出力する。差動アンプ22は、これらの検出信号11,12には電圧差が無いため、0V(検出信号24)を出力する。このため、前述した変化率は、0であり、予め定めた閾値以下となり、良品として判定される。
一方、検出信号24が0Vではなく、変化率が閾値より大きければ(Yes)、断線等を含む不良品と判定される(ステップS4)。例えば、配線パターン105で分岐ネット102のうちの1つの配線パターンに断線箇所15があった場合には、図4に示すように、基準センサ2の検出信号が減少して、差電圧が生じる。差動アンプ22は、この電圧差を増幅して出力するため、単独ネット101、104及び他の分岐ネット103から検出された検出信号の値が0Vであるのに対して、分岐ネット102から取得された検出信号は、ある電圧値を持っている。このため、この検出信号を基準値で除した変化率は、0にはならない。この変化率が閾値を超えていれば、不良と判定される。これらの判定結果は、表示部13に表示される(ステップS5)。
尚、基準センサ2及び信号センサ3から検出信号を取得する際に、検査対象以外の単独ネット又は分岐ネットは、配線間の浮遊容量による検査信号の回り込みを防ぐために、接地電位に接続した方が好ましい。
本実施形態は、検査対象の配線パターンが正常であれば、基準センサ2及び信号センサ3間の出力差がないため、差動アンプ22から0の検出信号24が出力され、求められた変化率も0であるため、正常であると判定できる。一方、検査対象の配線パターンに断線箇所があれば、基準センサ2及び信号センサ3間の出力差が大きくなり、その差分を差動アンプ22が増幅して検出信号として出力し、0ではない変化率が求められ、この変化率が予め設定されている閾値を超えていたならば、不良と判定できる。
本実施形態によれば、差動アンプ22は、検出された2つの検出信号の電圧差のみを増幅するため、ゲインを大きく設定しても出力は飽和せず、非接触センサにより出力された検出信号の差が小さくとも不良検出することができる。
また、差動アンプ22を使用しているため、差演算による同相除去機能により基準センサ2及び信号センサ3に、共に重畳する外来ノイズをキャンセルすることができる。また、ピークホールド回路を備えているため、基準センサ2及び信号センサ3の出力を同期して取得することができ、ノイズ耐量があり、外来するノイズによる検出ばらつきが軽減され、取得される検出信号の精度が向上する。
次に、図1及び図6を参照して、第2の実施形態について説明する。
本実施形態は、検査装置1の検出信号処理部に、差動アンプのゲインを調整するゲイン調整部及び差動アンプゲイン設定部を備える構成である。本実施形態は、検出信号処理部以外の構成は、前述した第1の実施形態の構成と同等であり、同じ参照符号を付して、その詳細な説明は省略する。
図6に示す検出信号処理部20は、ゲイン調整部25と、ピークホールド回路21と、差動アンプ22と、差動アンプゲイン設定部30と、A/D変換部23と、で構成される。
ゲイン調整部25は、センサ毎に設けられたゲイン調整用アンプで構成される。本実施形態のゲイン調整用アンプは、例えば、2つのゲイン可変アンプ(VGA)31,32を用いて、基準センサ2及び信号センサ3の出力調整を行う。これらのゲイン可変アンプ31,32は、オペアンプの出力端側に設けられた可変抵抗(デジタルポテンショ)VR1,VR2の値に比例するゲインを得ることができる。ゲイン可変アンプ31,32は、基準センサ2及び信号センサ3が検出した検出信号11,12をそれぞれ同じ出力となるように調整し、差動アンプ22の出力が最小になるようにする。
これらのゲイン可変アンプ31,32により基準センサ2及び信号センサ3が出力した検出信号を増幅することは、見かけ上、基準センサ2及び信号センサ3の感度が上がることとなり、差動アンプ22のゲインを更に上げることができるため、結果的に検出感度があがること同等である。この時、制御部6により、差動アンプゲイン設定部30は、差動アンプ22のゲインをゲイン可変アンプ31,32からの出力値に合うように、切り換え設定される。
ピークホールド回路21は、ゲイン調整部25から出力された検出信号11,12をピーク値を保持し、演算処理部(制御部)7の制御により同じタイミングで差動アンプ22に出力される。
図8に示すように、断線等の欠陥が無い配線パターンの場合には、本来、各センサから出力された検出信号11,12は、略同じピーク値を有しているが、ノイズやセンサと配線パターンの距離等の原因で異なるピーク値の検出信号11,12となる場合がある。例えば、検出信号12が低く出力され、検出信号11との間で電圧差が生じていた場合には、差動アンプ22から出力されるゲイン調整前の出力は、検出信号24aのようにある電圧値を有している。しかし前述したゲイン調整を行うことにより、検出信号12が増幅されて、検出信号11と同等なピーク値まで増幅される。この調整後の検出信号11,12を差動アンプ22に入力すると、略0(V)の検出信号24が出力される。
次に、図1、図8、及び図9に示すフローチャートを参照して、検査前に行う、ゲイン調整について説明する。
まず、プローブ14から設定のための調整用配線パターン又は正常な配線パターン105へ交流信号又はパルス波からなる検査信号を印加する(ステップS11)。
次に、ネット101から信号センサ3により検出された検出信号Vsigをゲイン可変アンプ32に入力する。ゲイン可変アンプ32は、ゲインを可変抵抗VR2で調整し(ステップS12)、増幅された検出信号Vsigが予め定めた基準値の範囲内になったか否かを判定する(ステップS13)。尚、基準値の範囲とは、基準値±基準値範囲<閾値を意味し、基準値の外側に閾値がある。この判定で、基準電圧の範囲内であれば(Yes)、調整したネット101に関連づけて、設定されたゲインと出力電圧を演算処理部7内に設けられたメモリに記憶する(ステップS14)。
次に、プローブ14から設定のための調整用配線パターン又は正常な配線パターン105へ交流信号又はパルス波からなる検査信号を印加する(ステップS15)。ネット101から基準センサ2により検出された検出信号をゲイン可変アンプ31に入力する。ゲイン可変アンプ31は、差動アンプ22の出力信号(Vdiff)の値が最少になるように可変抵抗VR1を調整し、ゲインを可変する(ステップS16)。この調整で差動アンプ22の出力信号(Vdiff)の値が最少になったか否かを判定する(ステップS17)。この調整で、出力電圧(Vdiff)が最少値であれば(Yes)、調整したネット101に関連づけて、設定されたゲインと出力電圧(Vdiff)の最少値を演算処理部7内に設けられたメモリに記憶する(ステップS18)。
この一連のゲイン調整の動作を全てのネット101〜104に対して行い、全てのネットが終了したならば(ステップS19)、調整操作を終了する。
次に図11に示すフローチャートを参照して、ゲイン調整された検査装置1による基板検査について説明する。
検査装置1に検査対象となる基板100を装着し、前述したように、プローブ14、基準センサ2及び信号センサ3を配置する。次に、調整時に設定したゲインをメモリから読み出して、ゲイン可変アンプ32のゲインを設定し(ステップS21)、ゲイン可変アンプ31のゲインを設定する(ステップS22)。
これらの設定の後、プローブ14から検査対象となる配線パターン105へ、交流又はパルス波の検査信号を印加する(ステップS23)。以降は、前述した図5に示した手順と同様に、回路パターンと容量結合した基準センサ2及び信号センサ3が配線パターンから検出信号11,12を検出する。これらの検出信号11,12は、検出信号処理部20に送出される。
検出信号処理部20では、前述したゲイン調整されたゲイン可変アンプ31,32により増幅された後、ピークホールド回路21を通じて、タイミングが揃えられた、それぞれの検出信号11、12のピーク値が差動アンプ22に入力される。差動アンプ22は、検出信号11と検出信号12の差を増幅して、検出信号24を出力する。アナログ信号の検出信号(Vdiff)24は、A/D変換部23によりデジタル化処理され、判定用信号26として演算処理部7に出力される。また、ピークホールド回路21から出力された検出信号Vsigは、差動アンプ22に入力する信号と分岐して、そのままA/D変換部23によりデジタル化処理され、判定用信号27として演算処理部7に出力される。この判定用信号27は、分岐されていない単独ネットが形成された基板検査においては、基準センサ2を用いなくとも、信号センサ3のみを用いて検査を行うことができるため、並設して設けられている。実際の製品検査では、検査する配線パターンに合わせて、これらの判定用信号26と判定用信号27を切り替えて使用する。
次に、演算処理部7においては、検出信号処理部20から出力された判定用信号26を前述した基準値で除して変化率を求める(ステップS24)。検査対象となった配線パターンに対して、この変化率と閾値とを比較(変化率>閾値)する(ステップS25)。この判定で、変化率が閾値より同等以下であれば(No)、その配線パターンは、良品と判定される(ステップS26)。一方、検出信号24が0Vではなく、変化率が閾値より大きければ(Yes)、断線等を含む不良品と判定される(ステップS27)。
この検出及び判定をネット毎に順次、行い、全てのネットの検査が終了するまで繰り返し行われ(ステップS28)、全てのネットに対する判定が終了した後、検査が終了となる。
本実施形態によれば、差動アンプ22にゲイン設定を設けて感度を調整できるようにすることができる。ピークホールド回路による検波回路を設けて、信号の時間(位相)成分を除去することができる。差動アンプ22の入力側に設けたゲイン調整部は、従来の検出信号と同様なため、従来方法で断線・短絡の判定に使用することができる。
さらに、本実施形態によれば、途中で配線パターンを複数に分岐する分岐箇所を有する、分岐ネットに対しても、分岐したそれぞれの配線パターンに対して、断線検査を行うことができる。
さらに、第1,第2の実施形態は、以下の作用効果を有している。
基準センサと信号センサの2つのセンサを被検査対象の分岐後の配線パターンの上方に配置して、それらのセンサ出力の差を差動アンプで検出する。被検査対象の配線が正常であればセンサ間の出力差がないため差動アンプから出力されず、被検査対象の配線に断線があればセンサ間の出力差が大きくなるため差動アンプから出力される。
センサ出力の増幅と調整をするためにセンサ後段にアンプを設置することで、差動アンプのゲインを大きくとれるため、センサ間の出力差が小さくても不良検出することができる。また、差動アンプを使用するので、その同相除去機能でセンサの検出信号に重畳される外来ノイズをキャンセルすることができ、2つのセンサの出力を同期して取得することができるのでノイズ耐量があがりノイズによる測定ばらつきが軽減されるので測定精度が向上する。
尚、前述した第1,第2の実施形態においては、図1に示す1つの分岐箇所が近接して配置される配線パターンに対して、1つの基準センサを用いた例について説明したが、複数の基準センサを備えることにより、1本の配線パターンに2つ以上の分岐箇所が存在する場合でも対応することが可能である。また、基準センサを分岐後の配線パターン上方に配置した例であるが、配線パターンにおいて、プローブ14が接した位置から分岐箇所102a,103a前までの配線パターンの不良は、基準センサ2の検出信号が0(V)の出力となるため、不良検出を行うことができる。
1…非接触型基板検査装置、2…基準センサ、3…信号センサ、4…検出信号処理部、5…欠陥判定部、6…制御部、7…演算処理部、8…電源部、9…検査信号供給部、11、12、24,24a…検出信号、13…表示部、14…プローブ、15…断線箇所、20…検出信号処理部、21…ピークホールド回路、22…差動アンプ、23…A/D変換部、25…ゲイン調整部、26,27…判定用信号、30…差動アンプゲイン設定部、31,32…ゲイン可変アンプ、100…基板、101,104…単独ネット(配線パターン)、102,103…分岐ネット(配線パターン)、102a,103a…分岐箇所。
本発明に従う実施形態の非接触型基板検査装置は、基板上に形成された、途中に少なくとも1つ以上の分岐箇所を有する複数の配線パターンに、交流又はパルス波の検査信号を選択的に供給する電源供給部と、1つ及び2つ以上の複数の前記配線パターンに掛かり、分岐後の近傍の上方近接して横断する方向に固定され、非接触で容量結合する、バー形状を成す少なくとも1つの基準センサと、1つ及び2つ以上の複数の前記配線パターンに掛かり、前記分岐後で、該配線パターンの端部近傍の上方に近接して横断する方向に固定され、非接触で容量結合する信号センサと、前記検査信号が供給される前記配線パターンから前記基準センサが検出した第1の検出信号と、前記配線パターンから前記信号センサが検出した第2の検出信号とのそれぞれのピーク値を保持し、同一タイミングに揃えて、前記第1の検出信号と前記第2の検出信号との差を取り、該差を増幅し、判定用信号として出力する検出信号処理部と、前記判定用信号を予め定めた基準値で除して変化率を求め、前記変化率予め設定された閾値と比較して不良判定を行う欠陥判定部と、
を備える。
また、本発明に従う実施形態の検査方法は、基板上に形成された、途中に少なくとも1つ以上の分岐箇所を有する配線パターンに対し、分岐後に互いに離間して複数の配線パターンを横断する方向に固定され、非接触で共に配置されるバー形状を成す基準センサと信号センサを用いて容量結合により断線不良検査を行う基板検査方法であって、正常な配線パターンに対して前記基準センサと前記信号センサの出力が同一のピーク値の検出信号を出力するようにゲインが調整され、前記分岐箇所の分岐後の近傍の配線パターン上方に非接触で配置される前記基準センサから第1の検出信号を検出し、前記分岐後の配線パターンの端部近傍の上方に非接触で配置される前記信号センサから第2の検出信号を検出し、前記第1の検出信号及び前記第2の検出信号に対し、前記ゲインで調整した後のそれぞれのピーク値を保持し、前記ピーク値を同一タイミングで出力させて、それぞれの前記ピーク値に対して差演算を行い、算出された電圧差を増幅して判定用信号を生成し、前記判定用信号を予め定めた基準値で除して変化率を求め、前記変化率予め設定された前記基準値を中心として上限レベルと下限レベルの判定幅を有する閾値と比較して不良判定を行う。
本発明に従う実施形態の非接触型基板検査装置は、基板上に形成された、途中に少なくとも1つ以上の分岐箇所を有する複数の配線パターンに、交流又はパルス波の検査信号を選択的に供給する電源供給部と、複数の前記配線パターンに掛かり、分岐後の近傍の上方に近接して横断する方向に固定され、非接触で容量結合する、バー形状を成す少なくとも1つの基準センサと、複数の前記配線パターンに掛かり、前記分岐後で、該配線パターンの端部近傍の上方に近接して横断する方向に固定され、非接触で容量結合する信号センサと、前記検査信号が供給される前記配線パターンから前記基準センサが検出した第1の検出信号と、前記配線パターンから前記信号センサが検出した第2の検出信号とのそれぞれのピーク値を保持し、同一タイミングに揃えて、前記第1の検出信号と前記第2の検出信号との差を取り、該差を増幅し、判定用信号として出力する検出信号処理部と、前記判定用信号を予め定めた基準値で除して変化率を求め、前記変化率を予め設定された閾値と比較して不良判定を行う欠陥判定部と、を備える。

Claims (3)

  1. 基板上に形成された、途中に少なくとも1つの分岐箇所を有する配線パターンに、交流又はパルス波の検査信号を供給する電源供給部と、
    前記配線パターンの分岐後の近傍の上方に近接し、非接触で容量結合する基準センサと、
    前記配線パターンの前記分岐後で、該配線パターンの端部近傍の上方に近接し、非接触で容量結合する信号センサと、
    前記検査信号が供給される前記配線パターンから前記基準センサが検出した第1の検出信号と、前記配線パターンから前記信号センサが検出した第2の検出信号とのそれぞれのピーク値を保持し、同一タイミングに揃えて、前記第1の検出信号と前記第2の検出信号との差を取り、該差を増幅し、判定用信号として出力する検出信号処理部と、
    前記判定用信号を予め定めた基準値で除して変化率を求め、前記変化率が予め設定された閾値と比較して不良判定を行う欠陥判定部と、
    を備える非接触型基板検査装置。
  2. 前記検出信号処理部は、
    2つのゲイン可変アンプを備え、欠陥判定の前に、正常な配線パターンを用いて、前記第1の検出信号及び前記第2の検出信号のそれぞれを増幅して、同じピーク値となるように調整するゲイン調整部と、
    調整された前記第1の検出信号及び前記第2の検出信号のそれぞれのピーク値を保持するピークホールド回路と、
    前記ピークホールド回路から同一タイミングで出力された、それぞれの前記ピーク値に対して差演算を行い、算出された電圧差を増幅する差動アンプと、
    前記差動アンプの出力をデジタル信号に変換して出力するA/D変換部と、
    を備え、
    前記基準センサと前記信号センサの出力値を調整する請求項1に記載の非接触型基板検査装置。
  3. 基板上に形成された、途中に少なくとも1つの分岐箇所を有する配線パターンに非接触で共に配置される基準センサと信号センサを用いて容量結合により断線不良検査を行う基板検査方法であって、
    正常な配線パターンに対して前記基準センサと前記信号センサの出力が同一のピーク値の検出信号を出力するようにゲインが調整され、
    前記分岐箇所の分岐後の近傍の配線パターン上方に非接触で配置される基準センサ
    から第1の検出信号を検出し、
    前記分岐後の配線パターンの端部近傍の上方に非接触で配置される信号センサから第2の検出信号を検出し、
    前記第1の検出信号及び前記第2の検出信号のそれぞれのピーク値を保持し、
    前記ピーク値を同一タイミングで出力させて、それぞれの前記ピーク値に対して差演算を行い、算出された電圧差を増幅して判定用信号を生成し、
    前記判定用信号を予め定めた基準値で除して変化率を求め、前記変化率が予め設定された閾値と比較して不良判定を行う検査方法。
JP2016110394A 2016-06-01 2016-06-01 非接触型基板検査装置及びその検査方法 Expired - Fee Related JP6202452B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016110394A JP6202452B1 (ja) 2016-06-01 2016-06-01 非接触型基板検査装置及びその検査方法
KR1020170067727A KR101926978B1 (ko) 2016-06-01 2017-05-31 비접촉형 기판 검사 장치 및 그 검사 방법
TW106118090A TWI636264B (zh) 2016-06-01 2017-06-01 非接觸型基板檢查裝置及其檢查方法
CN201710403144.5A CN107449990A (zh) 2016-06-01 2017-06-01 非接触型基板检查装置及其检查方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016110394A JP6202452B1 (ja) 2016-06-01 2016-06-01 非接触型基板検査装置及びその検査方法

Publications (2)

Publication Number Publication Date
JP6202452B1 JP6202452B1 (ja) 2017-09-27
JP2017215257A true JP2017215257A (ja) 2017-12-07

Family

ID=59969344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016110394A Expired - Fee Related JP6202452B1 (ja) 2016-06-01 2016-06-01 非接触型基板検査装置及びその検査方法

Country Status (4)

Country Link
JP (1) JP6202452B1 (ja)
KR (1) KR101926978B1 (ja)
CN (1) CN107449990A (ja)
TW (1) TWI636264B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111542218A (zh) * 2020-04-23 2020-08-14 国网浙江省电力有限公司电力科学研究院 一种电能表可信生产贴片环节采集验证方法及系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110095704B (zh) * 2019-04-17 2022-02-22 深圳市华星光电半导体显示技术有限公司 检测阵列基板中电路缺陷的装置及方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593271A (ja) * 1982-06-29 1984-01-09 Mitsubishi Electric Corp 水冷ケ−ブルの断線予報装置
JP2000206168A (ja) * 1999-01-19 2000-07-28 Nippon Densan Riido Kk 基板の導通検査装置及びその導通検査方法
JP2000346894A (ja) * 1999-03-26 2000-12-15 Fujitsu Ltd 配線板の検査装置および検査方法
JP2002090407A (ja) * 2000-09-11 2002-03-27 Oht Inc 検査装置及び検査方法
JP2003075494A (ja) * 2002-04-17 2003-03-12 Oht Inc 検査装置及び検査方法
JP2005331516A (ja) * 2004-05-18 2005-12-02 Lg Electronics Inc 配線の破壊検査装置及び破壊検査方法
US20070090856A1 (en) * 2005-10-26 2007-04-26 Quanta Display Inc. Non-contact detecting device for a panel

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316949B1 (en) * 1999-01-19 2001-11-13 Nidec-Read Corporation Apparatus and method for testing electric conductivity of circuit path ways on circuit board
JP2001235501A (ja) * 2000-02-22 2001-08-31 Oht Inc 検査装置及びセンサ
JP2002365325A (ja) * 2001-06-11 2002-12-18 Oht Inc 回路パターン検査装置並びに回路パターン検査方法及び記録媒体
JP3760908B2 (ja) * 2002-10-30 2006-03-29 株式会社日立製作所 狭指向性電磁界アンテナプローブおよびこれを用いた電磁界測定装置、電流分布探査装置または電気的配線診断装置
AU2003302525A1 (en) * 2002-11-30 2004-06-23 Oht Inc. Circuit pattern inspection device and circuit pattern inspection method
JP2005208058A (ja) * 2003-12-26 2005-08-04 Oht Inc 回路パターン検査装置及び回路パターン検査方法
JP2006064551A (ja) * 2004-08-27 2006-03-09 Oht Inc 検査装置及び検査方法並びに検査装置用センサ
JP3989488B2 (ja) * 2005-01-19 2007-10-10 オー・エイチ・ティー株式会社 検査装置及び検査方法並びに検査装置用センサ
JP5417651B1 (ja) * 2013-01-08 2014-02-19 オー・エイチ・ティー株式会社 回路パターン検査装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593271A (ja) * 1982-06-29 1984-01-09 Mitsubishi Electric Corp 水冷ケ−ブルの断線予報装置
JP2000206168A (ja) * 1999-01-19 2000-07-28 Nippon Densan Riido Kk 基板の導通検査装置及びその導通検査方法
JP2000346894A (ja) * 1999-03-26 2000-12-15 Fujitsu Ltd 配線板の検査装置および検査方法
JP2002090407A (ja) * 2000-09-11 2002-03-27 Oht Inc 検査装置及び検査方法
JP2003075494A (ja) * 2002-04-17 2003-03-12 Oht Inc 検査装置及び検査方法
JP2005331516A (ja) * 2004-05-18 2005-12-02 Lg Electronics Inc 配線の破壊検査装置及び破壊検査方法
US20070090856A1 (en) * 2005-10-26 2007-04-26 Quanta Display Inc. Non-contact detecting device for a panel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111542218A (zh) * 2020-04-23 2020-08-14 国网浙江省电力有限公司电力科学研究院 一种电能表可信生产贴片环节采集验证方法及系统

Also Published As

Publication number Publication date
CN107449990A (zh) 2017-12-08
JP6202452B1 (ja) 2017-09-27
KR101926978B1 (ko) 2018-12-07
TWI636264B (zh) 2018-09-21
KR20170136450A (ko) 2017-12-11
TW201805641A (zh) 2018-02-16

Similar Documents

Publication Publication Date Title
KR100423677B1 (ko) 생체의 생체전기 임피던스를 측정하는 장치
CN104238849B (zh) 检查装置、检查装置的校正方法及检查方法
JP2006200993A (ja) 回路パターン検査装置およびその方法
JP6202452B1 (ja) 非接触型基板検査装置及びその検査方法
JP5496620B2 (ja) 絶縁検査装置および絶縁検査方法
WO2002101398A1 (fr) Appareil d'inspection de schema de circuit, procede d'inspection de schema de circuit et support d'enregistrement
KR101175384B1 (ko) 회로 패턴 검사 장치, 그 방법 및 컴퓨터 프로그램을 기억하는 컴퓨터 판독 가능 기록 매체
KR101300962B1 (ko) 회로 패턴 검사 장치
JP2014044102A (ja) 四端子抵抗測定装置、検査装置、四端子抵抗測定方法および検査方法
US7088107B2 (en) Circuit pattern inspection instrument and pattern inspection method
KR101929323B1 (ko) 정전용량방식의 터치스크린패널 검사장치
JP2007132897A (ja) 測定装置
JP2011185625A (ja) 検査装置
JP5122512B2 (ja) 回路パターン検査装置
US9007053B2 (en) Circuitry for and a method of compensating drift in resistance in eddy current probes
JP4208560B2 (ja) インピーダンス測定装置
JP2005195509A (ja) 搬送波型ひずみ測定方法
JP2007267126A (ja) デジタル出力装置
JPWO2017145295A1 (ja) 測定装置および材料試験機
JP2007121125A (ja) 電流検出装置および静電容量測定装置
JP2007240286A (ja) 計測方法および計測装置
JP2005337979A (ja) 静電容量測定方法、回路基板検査方法、静電容量測定装置および回路基板検査装置
JP4472858B2 (ja) 接地抵抗測定装置
JP4915776B2 (ja) 基板検査装置及び基板検査方法
JP2003215182A (ja) 容量測定装置および容量測定方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170818

R150 Certificate of patent or registration of utility model

Ref document number: 6202452

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees