JP2017183481A - 実装装置および実装方法 - Google Patents

実装装置および実装方法 Download PDF

Info

Publication number
JP2017183481A
JP2017183481A JP2016067990A JP2016067990A JP2017183481A JP 2017183481 A JP2017183481 A JP 2017183481A JP 2016067990 A JP2016067990 A JP 2016067990A JP 2016067990 A JP2016067990 A JP 2016067990A JP 2017183481 A JP2017183481 A JP 2017183481A
Authority
JP
Japan
Prior art keywords
substrate
bonding
mounting apparatus
region
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016067990A
Other languages
English (en)
Other versions
JP6679378B2 (ja
Inventor
義人 水谷
Yoshito Mizutani
義人 水谷
将次 仁村
Shoji Nimura
将次 仁村
昇 朝日
Noboru Asahi
昇 朝日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2016067990A priority Critical patent/JP6679378B2/ja
Priority to KR1020187027593A priority patent/KR102257782B1/ko
Priority to PCT/JP2017/011081 priority patent/WO2017169942A1/ja
Priority to CN201780032721.2A priority patent/CN109155262A/zh
Priority to TW106110712A priority patent/TWI728086B/zh
Publication of JP2017183481A publication Critical patent/JP2017183481A/ja
Application granted granted Critical
Publication of JP6679378B2 publication Critical patent/JP6679378B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67121Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】 シリコンウェハ等の熱伝導率の高い基板に、熱硬化性樹脂で仮固定された半導体チップを熱圧着するのに際して、熱圧着対象以外の半導体チップに悪影響を及ぼすことのない実装装置および実装方法を提供すること。【解決手段】 基板上に熱硬化性接着剤を介して仮固定された複数の半導体チップを熱圧着する実装装置であって、1個以上の半導体チップを含む領域を加圧領域として押圧する押圧面とするボンディングヘッドと、前記加圧領域を、前記基板の裏面から支持するボンディングステージと、前記加圧領域の周囲に隣接する半導体チップを冷却する冷却手段とを備えた実装装置および実装方法を提供する。【選択図】 図1

Description

本発明は、実装装置および実装方法に関する。詳しくは、基板上に熱硬化性樹脂を介して仮固定された複数の半導体チップを熱圧着して実装する実装装置および実装方法に関する。
半導体実装分野において、高密度化への要望から、三次元実装であるチップオンウェハ工法(以下「COW工法」と記す)への注目が集まっている。COW工法は、分割して半導体チップになる回路部品が作り込まれたウェハ上に、半導体チップを接合して実装する工法であり、図14のように(ウェハ上面が図14(a)、このA−A断面図が図14(b))、一枚のウェハを基板3として多数の半導体チップ2を実装するものである。
このように、多数の半導体チップ2を基板3上に実装するのに際して、図15(a)のように未硬化の熱硬化性接着剤4を介して半導体チップ2を基板3上に仮固定してから加熱圧着を行い、半導体チップ2のバンプ21を溶融して基板3の電極31に接合するとともに、熱硬化性樹脂4を硬化(図15(b))するプロセス(以下「仮本分割プロセス」と記す)が用いられる。この仮本分割プロセスでは、複数の半導体チップを同時に熱圧着することができる。そのため、半導体チップ1つずつを所定箇所に配置して熱圧着する場合に比べて、全体としてのタクトタイムが短縮できる。
この仮本分割プロセスは、基板上に実装すべき半導体チップの全てを熱硬化性樹脂で仮固定してから熱圧着を行う。具体的には、熱圧着においては図16、図17(a)のように、複数の半導体チップを同時に押圧する押圧面を有するボンディングツール5で熱圧着する。図17(a)は、一度に4個の半導体チップ2熱圧着する場合を示しており、熱圧着に際してはボンディングヘッド5を用いて半導体チップ2を加熱しながら基板3側に加圧する。
特開平11−274227号公報
前述のとおり、仮本分割プロセスにおいては、基板3上に実装すべき半導体チップ2全てを仮固定してからボンディングヘッド5で加熱圧着する。このため、通常は、熱圧着対象の半導体チップ2の周囲には、仮固定状態の半導体チップ2が隣接している。ところで、これら仮固定状態の半導体チップ2の熱圧着は未実施であるため、熱硬化性樹脂4の硬化が開始することは好ましくない。すなわち、熱圧着を行う前に熱硬化性樹脂4が硬化すしてしまうと、加圧しても、図15(a)における半導体チップ2のバンプ21と基板3の電極3の距離が縮まらずに接合不良となることがある。
このため、ボンディングヘッド5が熱圧着する半導体チップ2に隣接する半導体チップ2を仮固定している熱硬化性樹脂4の硬化開始を防ぐ必要がある。
そこで、従来は基板3の全面を支持するボンディングステージ70(図18(a))が用いられていたが、特許文献1に記載されているような、ボンディングヘッド5が熱圧着する領域のみを支持するボンディングステージ7を用いる構成(図18(b))や、熱圧着する領域の周囲については冷却ブロック72で基板3を冷却する構成(図18(c))も提案されている。
ところが、特許文献1に記されている構成は、基板3として熱伝導率が0.3W/(m・K)程度のガラスエポキシ等を対象にしているのに対して、COWに用いるようなシリコンは熱伝導率が120W/(m・K)程度と極めて大きい。このため、図18(b)の構成においても、熱圧着対象領域の熱は基板3を経由して周辺の半導体チップ2を仮固定している熱硬化性樹脂4まで加熱してしまう。また、図18(c)の構成にした場合、基板3経由で冷却ブロック72に熱が逃げるため、熱圧着対象領域を所定温度に加熱できず接合不良の原因となり好ましくない。
本願発明は上記問題に鑑みてなされたものであり、シリコンウェハ等の熱伝導率の高い基板に、熱硬化性樹脂で仮固定された半導体チップを熱圧着するのに際して、熱圧着対象以外の半導体チップに悪影響を及ぼすことのない実装装置および実装方法を提供するものである。
上記の課題を解決するために、請求項1に記載の発明は、
基板上に熱硬化性接着剤を介して仮固定された複数の半導体チップを熱圧着する実装装置であって、
1個以上の半導体チップを含む領域を加圧領域として押圧する押圧面とするボンディングヘッドと、前記加圧領域を、前記基板の裏面から支持するボンディングステージと、
前記加圧領域の周囲に隣接する半導体チップを冷却する冷却手段とを備えた実装装置である。
請求項2に記載の発明は、請求項1に記載の実装装置であって、
前記冷却手段は、前記加圧領域の直ぐ外側であって、前記加圧領域に隣接するチップを超えない領域を冷却する実装装置である。
請求項3に記載の発明は、請求項1または請求項2に記載の実装装置であって、
前記ボンディングヘッドと前記冷却手段の間に遮熱板を設けた実装装置である。
請求項4に記載の発明は、請求項1から請求項3のいずれかに記載の実装装置であって、
前記冷却手段が空冷ノズルである実装装置である。
請求項5に記載の発明は、請求項1から請求項4のいずれかに記載の実装装置であって、
前記加圧領域の周囲に隣接する半導体チップのうち、熱圧着が未実施の半導体チップのみを冷却する実装装置である。
請求項6に記載の発明は、請求項5に記載の実装装置であって、
前記加圧領域の3辺外側に冷却手段を設けた実装装置である。
請求項7に記載の発明は、請求項6に記載の実装装置であって、
同時に稼動する冷却手段は、3辺外側に設けたものの内、直交する2辺外側のみである実装装置である。
請求項8に記載の発明は、請求項1から請求項7のいずれかに記載の実装装置であって、
前記冷却手段が、前記基板に対し、前記チップが仮固定されている側に設けられている実装装置である。
請求項9に記載の発明は、請求項1から請求項8のいずれかに記載の実装装置であって、
前記冷却手段が、前記基板に対し、前記チップが仮固定されている裏面側に設けられている実装装置である。
請求項10に記載の発明は、
基板上に熱硬化性接着剤を介して仮固定された複数の半導体チップを、1個以上ずつ、順次熱圧着する実装方法であって、
半導体チップを熱圧着するのに際して、前記熱圧着する領域のみ基板を平面上に支持し、
前記熱圧着する領域の半導体チップのみを加圧して加熱する一方で、前記加熱と同時に、前記熱圧着する領域の周囲に隣接する半導体チップを冷却する、実装方法である。
請求項11に記載の発明は、請求項10に記載の実装方法であって、
前記基板の材質として熱伝導率が50W/mk以上のものが用いられている実装方法である。
シリコンウェハ等の熱伝導率の高い基板に、熱硬化性樹脂で仮固定された半導体チップを熱圧着するのに際して、熱圧着対象以外の半導体チップに悪影響を及ぼすことのない実装装置および実装方法が提供される。
本発明の実施形態に係る実装装置の構成を示す図である。 本発明の実施形態に係る実装装置の熱圧着部を示す図である。 本発明の実施形態に係る実装装置に用いられる基板と基板把持手段を、(a)上から見た図と、(b)横から見た図である。 本発明の実施形態に係る実装装置において、(a)一度に熱圧着する領域を示す図と、(b)熱圧着を行うボンディングヘッドと冷却手段を説明する図である。 本発明の実施形態に係る実装装置の動作例を説明する図であり、(a)加熱圧着前のボンディングヘッドが下降している状態、(b)加熱圧着を行っている状態、(c)加熱圧着後にボンディングヘッドが上昇しボンディングステージが下降した状態、(d)基板が移動する状態を説明する図である。 本発明の実施形態に係る実装装置の別の動作例を説明する図であり、(a)加熱圧着前のボンディングヘッドが下降している状態、(b)加熱圧着を行っている状態、(c)加熱圧着後にボンディングヘッドが上昇しボンディングステージが下降した状態、(d)基板が移動する状態を説明する図である。 本発明の実施形態の変形例であって、(a)半導体チップ仮固定面と反対側のみに冷却手段を設けた例、(b)半導体チップ仮固定面側と反対側の両方に冷却手段を設けた例である。 本発明の実施形態の変形例を用いて、半導体チップを多段同時実装している状態を示す図である。 本発明の実施形態の実装装置により、実装を行う位置的な順序を示す例であって、(a)最初に実装を行う箇所、(b)順次実装を行う方向を示す図である。 本発明の実施形態の実装装置により、(a)実装順序によって冷却手段が省ける例を示す図であり、(b)遮熱板も省いた例を示す図である。 本発明の実施形態に係る実装装置により実装を行う位置的な順序が決まっている場合の、(a)熱圧着領域を示す図であり、(b)ボンディングヘッド周囲の冷却手段を辺単位で制御している状態を示す図である。 本発明の実施形態に係る実装装置により実装を行う位置的な順序が決まっている場合の、(a)熱圧着領域を示す図であり、(b)ボンディングヘッド周囲の冷却手段を辺単位で制御している状態を示す図である。 本発明の実施形態に係る実装装置により実装を行う順序が、(a)一方向に限定されている例と、(b)実装を行う順序が一方向の場合に冷却手段を省ける例を示す図である。 (a)シリコンウェハ基板上に多数の半導体チップが仮固定されている状態の上面図と、(b)断面図を示す図である。 (a)基板上に熱硬化性接着剤で半導体チップを仮固定した状態の断面図であり、(b)同状態から半導体チップを熱圧着した後の状態を示す図である。 シリコンウェハ基板上に仮固定された半導体チップを複数個単位で熱圧着する例を示す図である。 基板上に仮固定された半導体チップを複数単位で熱圧着する、(a)ボンディングヘッドの押圧面と、(b)同断面図を示す図である。 基板上に仮固定された半導体チップを熱圧着する際の、(a)一般的なボンディングステージ、(b)加熱圧着領域のみ支持するボンディングステージ、(c)加熱圧着領域のみ支持するボンディングステージと周辺チップを冷却するブロックを示す図である。
本発明の実施形態の一例について、図面を用いて説明する。
図1は本発明に係る実装装置1を示す図である。実装装置1は、基板3上に仮固定された半導体チップ2を熱圧着するものである。半導体チップ2は、図15(a)に示したように、接着剤4を介して基板3に仮固定されている。
図1において、左右方向をX軸方向、奥行き方向をY軸方向、上下方向をZ軸方向として説明する。図1の実装装置1は、ボンディングヘッド5、基板把持手段6、ボンディングステージ7、およびボンディングヘッド5の周囲に冷却手段51を備え、各部は制御部8によって制御される。また、図2に示すようにボンディングヘッド5と冷却手段51の間に遮熱板52を設けてもよい。
半導体チップ2は、図15(a)に示しているようにバンプを有しているがバンプ材料としては一般的にハンダが用いられてる。また、基板3としては図3(a)に上面から見た図を示すようなシリコンウェハを想定しているが、これに限定されるものではなく他の材質からなる基板にも適用できるが、熱伝導率が50W/(m・K)以上の材料を基板として用いることが本発明の特徴を活かすためには望ましい。
半導体チップ2を基板3に固定する熱硬化性接着剤4としては、非導電性フィルム(以下「NCF」と記す)が望ましいが、これに限定されるものではなく非導電性ペースト(以下「NCP」と記す)であっても良い。
ボンディングヘッド5は、上下方向(Z軸方向)に移動し、基板3上に仮固定された半導体チップ2を加圧するとともに、内臓ヒータにより半導体チップ2を加熱する機能を有している。実装装置1においては、図4(a)に示すように4個の半導体チップ2を一括で加圧する押圧面を有しているが、これに限定されるものではなく押圧面の面積がこれより小さくても大きくても良い。ただし、押圧面は、押圧対象の半導体チップ2以外の半導体チップ2には接触しない形状を有している必要がある。すなわち、図4(a)におけるボンディングヘッド5の押圧面によって押圧される加圧領域では、一括で半導体チップ4個分が押圧される一方において、加圧領域に隣接する半導体チップ2押圧されることがない。
また、一般的に半導体チップ2の形状が長方形であることから、実装装置1におけるボンディングヘッド5の押圧面の形状も長方形にすることが望ましく、冷却手段51は図4(b)のように長方形の各辺に設けられる。冷却手段51は加圧領域の周囲を冷却するものであり、本実施形態では加圧領域の直ぐ外側であって加圧領域に隣接するチップを超えない領域を冷却する。具体的な領域冷却手段51としては、空冷ノズルが好適であり、冷却空気を加圧領域に隣接する半導体チップ2の上面(基板3と面してない側)に吹き付けて、加圧領域に隣接する半導体チップ2を仮固定している接着剤4の温度上昇を防ぐ機能を有している。なお、図4(b)において、冷却手段51が設けられた辺の向きにより、図の上側を冷却手段51C、下側を冷却手段51U、左側を冷却手段51L、右側を冷却手段51Rとしている。
ボンディングヘッド5と冷却手段51の間には遮熱板52を設けてもよく、遮熱板52により、ボンディングヘッド5と冷却手段51の間での伝熱を防ぐことができる。ボンディングヘッド5の押圧面の形状が長方形の場合には、冷却手段51と同様に遮熱板52も長方形の各片に設けることになる。すなわち、図4(b)において、遮熱板52が設けられた辺の向きにより、図の上側を遮熱板52C、下側を遮熱板52U、左側を遮熱板52L、右側を遮熱板52Rとしている。
基板把持手段6は図3に示すように、基板3の周囲を把持するものであるが、図3(a)のように全周を把持せずに、周囲の数箇所を把持するものであっても良い。基板把持手段は図示しない駆動手段により、基板3をX軸方向、Y軸方向およびZ軸方向を回転軸とするθ方向に移動する機能を有しており、更にZ軸方向に移動に移動する機能を有していてもよい。
ボンディングステージ7は、ボンディングヘッド5が加熱圧着する加圧領域を基板3の下面から支持するものであり、基板を吸着保持する機能を有していてもよい。ボンディングステージ7は必要に応じて、ヒーターを内蔵し、加圧領域において、基板3側から加熱を行ってもよい。なお、ボンディングステージ7もボンディングヘッド5と同様に押圧対象の半導体チップ2が仮固定されている領域のみを支持している。
制御部8は、具体的には、CPU、ROM、RAM、HDD等がデータバスで接続される構成であってもよく、あるいはワンチップLSI等からなる構成であってもよい。制御部8には、制御部8に接続した各種構成要素を制御するための種々のプログラムやデータが格納されている。
制御部8は、ボンディングヘッド5に接続され、ボンディングヘッド5の上下方向(Z軸方向)の移動および、加圧力を制御するとともに加熱温度を制御することができる。
制御部8は、冷却手段51に接続され、冷却機能を制御することができる。ここで、冷却手段51が、図4(b)のように、複数辺に設けられている場合においては、辺単位で冷却機能を制御できる構成であっても良い。
制御部8は、基板把持手段6に接続され、基板把持手段6のXY方向およびθ方向の移動を制御し、必要に応じ上下方向(Z軸方向)の移動も制御することができる。
制御部8はボンディングステージ7に接続され、ボンディングステージ7の上下方向(Z軸方向)の移動を制御することができる。さらに、ボンディングステージ7の加熱温度を制御する機能を有していてもよいし、基板3の吸着保持機能をオンオフする機能を有していてもよい。
以下では、実装装置1を用いて、基板3上に仮固定された半導体チップ2を熱圧着する動作について説明する。
まず、図5(a)は、ボンディングステージ7が基板3の加圧領域を保持した状態から、ボンディングヘッドが下降している状態であり、図5(b)はボンディングヘッド5が加圧領域の半導体チップ5を加熱圧着している状態であり、加熱圧着が終了後は図5(c)のようにボンディングヘッド5が上昇するとともに、ボンディングステージ7が下降し、その後、次に加熱圧着を行う半導体チップ2がボンディングヘッド5とボンディングステージの間に入るよう、(基板把持手段6により)基板3が水平移動され(図5(d))、その後にボンディングステージ7が上昇して図5(a)と同等な状態になる。なお、図5(c)、図5(d)においてボンディングステージ7が下降しているが、基板把持手段6が基板3の位置を上げる構成としてもよい。
以上の過程において、少なくとも図5(b)の段階においては、冷却手段51は稼動して加熱圧着を行う半導体チップ2の周辺に隣接する半導体チップ2を冷却する。冷却手段51が空冷ノズルの場合においては、半導体チップ2の上面(基板と面している側と半対面)が冷却空気により冷やされる。これにより、冷やされた半導体チップ2を仮固定するための熱硬化性接着剤4は、基板3側から伝わる熱があったとしても温度上昇が抑制され硬化開始を防ぐことができる。ここで、冷却手段51は、冷却対象の半導体チップ2を仮固定している熱硬化性接着剤4の硬化開始を妨げる必要がある一方において、ボンディングヘッド5の押圧面内の加圧領域まで冷やすとバンプのハンダ溶融や熱硬化性樹脂4の硬化が不完全になり実装品質に悪影響を及ぼすので冷却能力過多は好ましくない。そこで、冷却能力は実装条件(半導体チップ2、基板3、熱硬化性接着剤4の物性、形状および熱圧着プロセス等)に応じて適切な条件を設定する必要がある。例えば、冷却手段51として空冷ノズルを用いる場合には、冷却空気の温度、流量、流出方向等を適正化しておくのが良い。
また、冷却手段51は、図5(b)に示す熱圧着状態の時のみ機能させるだけではなく、図5(a)のボンディングヘッド5の下降段階や図5(c)のボンディングヘッド上昇段階でも機能させてもよく、ボンディングヘッド5の押圧面と(加圧対象の)半導体チップ2の距離が所定の範囲内にある時に機能させるようにしてもよい。
なお、図5(a)から図5(d)において、冷却手段51はボンディングヘッド5と同期して動作する例を示しているが、図6(a)から図6(d)に示すように、冷却手段51は上下方向に移動させず、ボンディングヘッド5を上下させる構成としてもよい。
ここまでの説明において冷却手段としては、ボンディングヘッド5の周囲に設けた例、すなわち半導体チップ2が仮固定された側から冷却する冷却手段51を前提としているが、半導体チップ2が仮固定されていない側の面から基板を冷却する冷却手段71を設ける構成(図7(a)、図7(b))としてもよい。半導体チップ2が仮固定されていない側の面から基板を冷却することにより、例えば図8に示すような多段に仮固定積層された半導体チップ2を一括で熱圧着する際の、隣接半導体チップ2の冷却には有効である。
ところで、図4(b)では、長方形のボンディングヘッド5の押圧面の4辺全ての向きに冷却手段51を設けているが、全ての向きの冷却手段を同時に稼動させる必要がないことが多い。例えば、図4(a)でボンディングヘッド5の全方向に隣接する半導体チップ2が未硬化の熱硬化性接着剤4で仮固定された状態であるならば4辺全ての向きの冷却手段51を稼動させる必要があるが、このような状況は現実的には極めてまれである。
すなわち、長方形のボンディングヘッド5の4辺の何れかの方向には、未硬化の熱硬化性接着剤4で仮固定された(仮固定状態の)半導体チップ2が存在しないことがある。ここで、仮固定状態の半導体チップ2がないとは、半導体チップ2が存在しないか、半導体チップ2が既に加熱圧着実施後の状態である。このように、ボンディングヘッド5の特定の辺の向きに仮固定状態の半導体チップ2が存在しない場合、その辺の向きを冷却する必要がない。そのため、仮固定状態の半導体チップ2が存在しない向きの辺にある冷却手段51は稼動しなくても良い。
具体的な例で示すと、ボンディングヘッド5を図9(a)の位置から、図9(b)の矢印の順番で加熱圧着を実施する場合において、図の上方向には、半導体チップ2が存在しないか、過熱圧着実施後の半導体チップ2が存在するかの何れかであり、仮固定状態の半導体チップ2が存在することはない。このため、図4(b)に示す冷却手段51において、冷却手段51Cを稼動させる必要がない。そこで、図10(a)に示すように、図4(b)における冷却手段51Cを省く構成とすることも可能であり、図4(b)における遮熱板52Cを省いてもよい。すなわちボンディングヘッド5の押圧面が形成する長方形の4辺の内3辺のみに冷却手段を51を設けるだけでもよい。このような構成にすることにより、装置コストを削減することが出来る。
更に、図9(b)の矢印の順番で加熱圧着を行う場合では、右から左に向いて加熱圧着箇所を移動して行く際には(例えば図11(a))、ボンディングヘッド5の右側に存在する半導体チップ2も加熱圧着実施後のものであり、図11(b)に示す冷却手段51において冷却手段51Rは稼動させなくてもよい。逆に、左から右に向いて加熱圧着箇所を移動して行く際には(例えば図12(a))、ボンディングヘッド5の左側に存在する半導体チップ2も加熱圧着実施後のものであり、図12(b)に示す冷却手段51において冷却手段51Lは稼動させなくてもよい。すなわち、図9(b)の矢印の順番で加熱圧着を行う場合には、ボンディングヘッド5の押圧面が形成する長方形の4辺の内3辺のみに冷却手段を設けたうえに、同時に稼動する冷却手段は3辺のなかの直交する2辺のみでよくなる。このような機能により、装置のランニングコストを削減することが出来る。
更に特殊な例として、図13(a)のように、加熱圧着箇所の移動が1方向のみの場合においては、図の上方向と、移動方向と反対側に向いた辺には冷却手段51を設けなくてもよくなる。その例を図13(b)に示す。
以上のように、本発明により、シリコンウェハ等の熱伝導率の高い基板に、熱硬化性樹脂で仮固定された半導体チップを熱圧着するのに際して、熱圧着対象以外の半導体チップに悪影響を及ぼさずに行える。しかも、悪影響が及びうる範囲を最小限に限定する装置構成と機能を盛り込むことにより、装置コスト、ランニングコストを抑えて実現している。
1 実装装置
2 半導体チップ
3 基板
4 熱硬化性接着剤
5 ボンディングヘッド
6 基板把持手段
7 ボンディングステージ
8 制御部
51 冷却手段
52 遮熱板
71 冷却手段

Claims (11)

  1. 基板上に熱硬化性接着剤を介して仮固定された複数の半導体チップを熱圧着する実装装置であって、
    1個以上の半導体チップを含む領域を加圧領域として押圧する押圧面とするボンディングヘッドと、
    前記加圧領域を、前記基板の裏面から支持するボンディングステージと、
    前記加圧領域の周囲に隣接する半導体チップを冷却する冷却手段とを備えた実装装置。
  2. 請求項1に記載の実装装置であって、
    前記冷却手段は、前記加圧領域の直ぐ外側であって、前記加圧領域に隣接するチップを超えない領域を冷却する実装装置。
  3. 請求項1または請求項2に記載の実装装置であって、
    前記ボンディングヘッドと前記冷却手段の間に遮熱板を設けた実装装置。
  4. 請求項1から請求項3のいずれかに記載の実装装置であって、
    前記冷却手段が空冷ノズルである実装装置。
  5. 請求項1から請求項4のいずれかに記載の実装装置であって、
    前記加圧領域の周囲に隣接する半導体チップのうち、
    熱圧着が未実施の半導体チップのみを冷却する実装装置。
  6. 請求項5に記載の実装装置であって、
    前記加圧領域の3辺外側に冷却手段を設けた実装装置。
  7. 請求項6に記載の実装装置であって、
    同時に稼動する冷却手段は、3辺外側に設けたものの内、直交する2辺外側のみである実装装置。
  8. 請求項1から請求項7のいずれかに記載の実装装置であって、
    前記冷却手段が、前記基板に対し、前記チップが仮固定されている側に設けられている実装装置。
  9. 請求項1から請求項8のいずれかに記載の実装装置であって、
    前記冷却手段が、前記基板に対し、前記チップが仮固定されている裏面側に設けられている実装装置。
  10. 基板上に熱硬化性接着剤を介して仮固定された複数の半導体チップを、1個以上ずつ、順次熱圧着する実装方法であって、
    半導体チップを熱圧着するのに際して、
    前記熱圧着する領域のみ基板を平面上に支持し、
    前記熱圧着する領域の半導体チップのみを加圧して加熱する一方で、
    前記加熱と同時に、前記熱圧着する領域の周囲に隣接する半導体チップを冷却する、
    実装方法。
  11. 請求項10に記載の実装方法であって、
    前記基板の材質として熱伝導率が50W/mk以上のものが用いられている実装方法。
JP2016067990A 2016-03-30 2016-03-30 実装装置および実装方法 Active JP6679378B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016067990A JP6679378B2 (ja) 2016-03-30 2016-03-30 実装装置および実装方法
KR1020187027593A KR102257782B1 (ko) 2016-03-30 2017-03-21 실장 장치 및 실장 방법
PCT/JP2017/011081 WO2017169942A1 (ja) 2016-03-30 2017-03-21 実装装置および実装方法
CN201780032721.2A CN109155262A (zh) 2016-03-30 2017-03-21 安装装置和安装方法
TW106110712A TWI728086B (zh) 2016-03-30 2017-03-30 安裝裝置及安裝方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016067990A JP6679378B2 (ja) 2016-03-30 2016-03-30 実装装置および実装方法

Publications (2)

Publication Number Publication Date
JP2017183481A true JP2017183481A (ja) 2017-10-05
JP6679378B2 JP6679378B2 (ja) 2020-04-15

Family

ID=59965217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016067990A Active JP6679378B2 (ja) 2016-03-30 2016-03-30 実装装置および実装方法

Country Status (5)

Country Link
JP (1) JP6679378B2 (ja)
KR (1) KR102257782B1 (ja)
CN (1) CN109155262A (ja)
TW (1) TWI728086B (ja)
WO (1) WO2017169942A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6484370B1 (ja) * 2018-05-31 2019-03-13 アサヒ・エンジニアリング株式会社 電子部品実装装置
US11189675B2 (en) 2018-11-12 2021-11-30 Samsung Electronics Co., Ltd. Display module, display apparatus including the same and method of manufacturing display module

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7368962B2 (ja) * 2019-07-09 2023-10-25 芝浦メカトロニクス株式会社 実装装置
KR102252734B1 (ko) * 2019-07-18 2021-05-17 세메스 주식회사 다이 본딩 장치
CN111696871B (zh) * 2020-02-28 2022-11-08 浙江铖昌科技股份有限公司 一种芯片贴装方法
KR102196378B1 (ko) * 2020-04-13 2020-12-30 제엠제코(주) 반도체 부품 부착 장비

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274227A (ja) * 1998-03-20 1999-10-08 Hitachi Ltd 半導体チップの実装方法および装置
JP4479209B2 (ja) * 2003-10-10 2010-06-09 パナソニック株式会社 電子回路装置およびその製造方法並びに電子回路装置の製造装置
JP5093241B2 (ja) * 2007-09-03 2012-12-12 富士通株式会社 ソルダリング装置
JP5039918B2 (ja) * 2007-09-19 2012-10-03 芝浦メカトロニクス株式会社 電子部品の実装装置及び実装方法
TWI381783B (zh) * 2008-07-01 2013-01-01 Au Optronics Corp 熱壓機構
KR101458710B1 (ko) * 2013-06-19 2014-11-06 하이디스 테크놀로지 주식회사 Ic 칩 접착 장치 및 접착 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6484370B1 (ja) * 2018-05-31 2019-03-13 アサヒ・エンジニアリング株式会社 電子部品実装装置
WO2019230032A1 (ja) * 2018-05-31 2019-12-05 アサヒ・エンジニアリング株式会社 電子部品実装装置
US11189675B2 (en) 2018-11-12 2021-11-30 Samsung Electronics Co., Ltd. Display module, display apparatus including the same and method of manufacturing display module

Also Published As

Publication number Publication date
KR102257782B1 (ko) 2021-05-27
WO2017169942A1 (ja) 2017-10-05
JP6679378B2 (ja) 2020-04-15
TWI728086B (zh) 2021-05-21
TW201802975A (zh) 2018-01-16
CN109155262A (zh) 2019-01-04
KR20180129787A (ko) 2018-12-05

Similar Documents

Publication Publication Date Title
WO2017169942A1 (ja) 実装装置および実装方法
US8067835B2 (en) Method and apparatus for manufacturing semiconductor module
TW201513245A (zh) 用於熱壓接合機之接合頭、熱壓接合機以及其操作方法
KR20190052802A (ko) 척 플레이트, 상기 척 플레이트를 갖는 척 구조물 및 척 구조물을 갖는 본딩 장치
KR102439617B1 (ko) 본딩 헤드 및 이를 갖는 본딩 장치
KR20130132316A (ko) 다이 접합 중에 기판을 가열하기 위한 장치
KR102439615B1 (ko) 본딩 헤드 및 이를 갖는 본딩 장치
KR102347123B1 (ko) 본딩 헤드 및 이를 갖는 본딩 장치
JP2007329306A (ja) 熱圧着装置
KR102372519B1 (ko) 실장 장치
JP2010245195A (ja) 半導体装置の製造装置及び半導体装置の製造方法
JP2018026375A (ja) 実装装置
JP6863767B2 (ja) 実装装置および実装方法
KR102217826B1 (ko) 실장 장치 및 실장 방법
KR100936781B1 (ko) 플립칩 본딩장치 및 이를 이용한 플립칩 본딩방법
JP6789791B2 (ja) 半導体装置の製造装置および製造方法
JP2003297878A (ja) 部品の基板への部品押圧接合装置及び接合方法
KR20170011427A (ko) 반도체 패키지의 범프 본딩 방법 및 이를 수행하기 위한 장치
JP2009004462A (ja) 半導体装置の実装方法
JP6902291B2 (ja) ボンディング装置及びボンディング方法
JP5892686B2 (ja) 圧着装置および温度制御方法
JP2012019096A (ja) 半導体チップの接合方法及び半導体チップの接合装置
WO2022038700A1 (ja) 基板保持具、並びに、ボンディングシステム及びボンディング方法
JP7202115B2 (ja) 実装装置および実装方法
JP2010093013A (ja) ボンディング装置及びボンディング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200318

R150 Certificate of patent or registration of utility model

Ref document number: 6679378

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250