JP2017183373A - Ｍｉｍ容量素子 - Google Patents

Abstract

【課題】周波数の高い領域で使用することができ、高容量かつ容量値が正確なＭＩＭ容量素子を簡便な構造で実現する。
【解決手段】ＭＩＭ容量素子は、上部電極２０７ａと下部電極２０８ａ間に誘電体膜２０９ａを配置したＭＩＭ構造と、上部電極２０７ｂと下部電極２０８ｂ間に誘電体膜２０９ｂを配置したＭＩＭ構造とを備え、２つのＭＩＭ構造を、基板２１０の法線を含み信号の流れ方向と非平行な対称面２０３に対して面対称に配置する。
【選択図】 図１

Description

本発明は、高周波電気信号を扱う回路技術に係り、特に高周波回路に使用されるＭＩＭ容量素子に関するものである。

集積化された高周波増幅回路において容量を形成するために金属−絶縁体−金属（Metal Insulator Metal：ＭＩＭ）構造を有するＭＩＭ容量素子が用いられてきた。ＭＩＭ容量素子は、２枚の薄い金属膜を電極として、電極間に高誘電率を有する誘電体膜を配置することで、電極間に静電容量を形成したものである。ＭＩＭ容量素子は、いわゆる並行平板型容量の基本的な構成であり、容易に小容量を形成することが可能である。ＭＩＭ容量素子の値Ｃは、次式により近似される。
Ｃ＝εＳ／ｄ ・・・（１）

εは誘電体膜の誘電率、Ｓは電極面積、ｄは電極間距離である。ここで、ＭＩＭ容量素子をより高周波で高精度に設計する手法について考える。ＭＩＭ容量素子を高周波で使用できるようにすることは、ＭＩＭ容量素子の自己共振周波数をより高くすることと言える。なぜなら、自己共振周波数以上の周波数において、もはやＭＩＭ容量素子は式（１）に示される容量性を示さず、その特性は不定となるからである。

自己共振周波数を高くする一般的な方法としては、ＭＩＭ容量素子の構造の持つ寄生インダクタンスや寄生容量の影響を低減させるために、ＭＩＭ容量素子を構成する電極形状全体を、周波数に反比例して微細化する方法がある。しかし、ＭＩＭ容量素子の電極を微細化すると、ＭＩＭ容量素子の容量値Ｃも小さくなる。

一方、ＭＩＭ容量素子の容量値Ｃを増加させる方法として、誘電体膜を薄膜化したり、誘電体膜を高誘電率化したりする方法がある。しかし、ＭＩＭ容量素子に用いられる誘電体膜の厚さは、耐電圧値の要求からあまり薄くすることができない。また、誘電体膜の材質には、既にＳｉＯ₂，ＳｉＯＮ，ＳｉＮ等の高誘電率の誘電体が用いられており、さらにＴａＯ，ＺｒＯ₂などの金属酸化膜を用いて高誘電率化するには成膜技術上の困難性が高まる（例えば、非特許文献１参照）。

以上の事実は、現状では高周波回路になるほど、形成可能なＭＩＭ容量素子の容量値の上限が低下することを意味しており、様々な周波数の信号が混在する集積回路におけるＭＩＭ容量素子の形成において、しばしば問題となってきた。別の方法として単位面積あたりの容量値を増やすために、ＭＩＭ容量素子の電極を３層以上に多層化する方法（非特許文献２参照）や、電極形状を凹凸化する方法などが考えられる。これらはＭＩＭ容量素子の形状を３次元的に拡張することで、ＭＩＭ容量素子の構造を小型化する方法である。しかし、これらの方法にも加工プロセスの複雑化や加工ステップ数の増加につながるという問題があった。

図７（Ａ）は従来のＭＩＭ容量素子の平面図、図７（Ｂ）は図７（Ａ）のＭＩＭ容量素子の断面図である。この例では、上部電極１０７と下部電極１０８と誘電体膜１０９とからなるＭＩＭ容量素子１１５が形成されている。基板１１０上に形成された線路１０１と上部電極１０７は、接続装置１０６（金属線）により結ばれている。下部電極１０８は線路１０２と直接繋がるように基板１１０上に形成されている。下部電極１０８には基板１１０による寄生容量１１４が発生する。また、上部電極１０７には寄生インダクタンス１１２が発生する。

これら寄生容量１１４と寄生インダクタンス１１２の作用を集中定数とみなすと、図７（Ａ）、図７（Ｂ）に示した構造の等価回路は図８に示すようになる。図８におけるＣＭはＭＩＭ容量素子の容量値である。この等価回路から、寄生インダクタンス１１２はポート１０４側に集まり、寄生容量１１４はポート１０５側に集まることが分かる。よって、寄生インダクタンス１１２や寄生容量１１４が大きな作用を示す高周波では、ポート１０４，１０５が、非対称かつ異なる値のＳパラメータ周波数依存性を持つようになる。

図９はポート１０４，１０５から見たＳパラメータをプロットしたスミスチャートである。１１３は理想系のＳパラメータを示し、１０４ｓはポート１０４から見たＳパラメータを示し、１０５ｓはポート１０５から見たＳパラメータを示している。図９によれば、ポート１０４，１０５で異なるＳパラメータを示し、高周波になるほど理想系からの乖離幅が大きくなることが分かる。このように従来のＭＩＭ容量素子１１５の構造では、寄生成分が片側へ集まるため、より大きな寄生効果が現れ、Ｓパラメータの非対称性も顕著である。また、ＭＩＭ容量素子１１５の大きさに比例して寄生インダクタンス１１２や寄生容量１１４が増加するため、高容量かつ容量値が正確なＭＩＭ容量素子１１５の形成は困難であった。

Hyuk-Min Kwon，Sung-Kyu Kwon，Kwang-Seok Jeong，Sung-Kwen Oh，Sun-Ho Oh，Woon-Il Choi，Tae-Woo Kim，Dae-Hyun Kim，Chang-Yong Kang，Byoung Hun Lee，Paul Kirsch，and Hi-Deok Lee，"A Correlation Between Oxygen Vacancies and Reliability Characteristics in a Single Zirconium Oxide Metal-Insulator-Metal Capacitor"，IEEE TRANSACTIONS ON ELECTRON DEVICES，VOL.61，NO.8，p.2619-2627，2014 K.Fischer，et al.，"Low-k Interconnect Stack with multi-layer Air Gap and Tri-Metal-Insulator-Metal Capacitors for 14 nm High Volume Manufacturing"，Interconnect Technology Conference and 2015 IEEE Materials for Advanced Metallization Conference (IITC/MAM)，p.5-8，2015

従来、高周波集積回路におけるＭＩＭ容量素子の容量値の上限は、ＭＩＭ容量素子の構造の持つ寄生インダクタンスや寄生容量の影響を一定以下に低減するために、周波数に反比例して減少する傾向にあった。この問題を改善する様々な方法、すなわち、誘電体膜の高誘電率化、誘電体膜の薄層化、３層以上の電極構造、電極面の凹凸化による容量増加などの方法にも限界があった。

また、従来のＭＩＭ容量素子の構造においては、電極を形成する上下金属層の対称性が崩れており、等価回路における非対称な要素の影響が大きくなり、また片側の入力ポートから評価したインピーダンスと反対側のポートから評価したインピーダンスに大きな違いがみられるという問題があった。その結果、ＭＩＭ容量素子の容量値の誤差が大きくなり、使用することのできる上限周波数が低くなり、回路設計上の障壁となっていた。

本発明は、上記課題を解決するためになされたもので、周波数の高い領域で使用することができ、高容量かつ容量値が正確なＭＩＭ容量素子を簡便な構造で実現することを目的とする。

本発明のＭＩＭ容量素子は、基板上に形成され、信号の入力側に配置される第１の信号線路と接続される第１のＭＩＭ構造と、前記基板上に形成され、前記信号の出力側に配置される第２の信号線路と接続される第２のＭＩＭ構造とを備え、前記第１、第２のＭＩＭ構造を、前記基板の法線を含み前記信号の流れ方向と非平行な面に対して面対称に配置するか、あるいは前記基板の法線に対して回転対称に配置することを特徴とするものである。
また、本発明のＭＩＭ容量素子の１構成例において、前記第１のＭＩＭ構造は、前記基板上に形成され、前記第１の信号線路と接続される第１の下部電極と、この第１の下部電極上に形成される第１の誘電体膜と、この第１の誘電体膜上に形成される第１の上部電極とから構成され、前記第２のＭＩＭ構造は、前記基板上に形成され、前記第２の信号線路と接続される第２の下部電極と、この第２の下部電極上に形成される第２の誘電体膜と、この第２の誘電体膜上に形成される第２の上部電極とから構成され、さらに、前記第１の下部電極と前記第２の上部電極とを接続する第１の金属線と、前記第２の下部電極と前記第１の上部電極とを接続する第２の金属線とを備えることを特徴とするものである。
また、本発明のＭＩＭ容量素子の１構成例は、前記第１、第２の金属線をそれぞれ複数設けることを特徴とするものである。
また、本発明のＭＩＭ容量素子の１構成例は、前記第１、第２のＭＩＭ構造の信号の流れ方向と垂直な方向の幅を、前記第１、第２の信号線路の幅よりも広くすることを特徴とするものである。

本発明によれば、第１、第２のＭＩＭ構造を、基板の法線を含み信号の流れ方向と非平行な面に対して面対称に配置するか、あるいは基板の法線に対して回転対称に配置することにより、電極形成による寄生容量と寄生インダクタンスの影響を入力側と出力側で均等化することができ、入出力から見たインピーダンスおよび等価回路についても対称性を実現することができる。これにより、本発明では、従来のＭＩＭ容量素子と比較して寄生成分の影響を抑制することができ、従来よりも周波数の高い領域で使用することができ、高容量かつ容量値が正確なＭＩＭ容量素子を簡便な構造で実現することができる。

本発明の第１の実施の形態に係るＭＩＭ容量素子の平面図および断面図である。 本発明の第１の実施の形態に係るＭＩＭ容量素子の等価回路図である。 本発明の第１の実施の形態に係るＭＩＭ容量素子のポートから見たＳパラメータをプロットしたスミスチャートである。 本発明の第２の実施の形態に係るＭＩＭ容量素子の平面図である。 本発明の第３の実施の形態に係るＭＩＭ容量素子の平面図である。 本発明の第４の実施の形態に係るＭＩＭ容量素子の平面図である。 従来のＭＩＭ容量素子の平面図および断面図である。 従来のＭＩＭ容量素子の等価回路図である。 従来のＭＩＭ容量素子のポートから見たＳパラメータをプロットしたスミスチャートである。

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１（Ａ）は本発明の第１の実施の形態に係るＭＩＭ容量素子の平面図、図１（Ｂ）は図１（Ａ）のＭＩＭ容量素子の断面図である。本実施の形態のＭＩＭ容量素子２１４は、例えば表面に絶縁膜を形成したシリコンウエハを基板２１０として、この基板２１０に垂直な対称面２０３について完全に面対称な位置に電極配置を行う。そして、対称面２０３を跨ぐようにして接続装置２０６ａ，２０６ｂを形成することで電極間を接続する。

具体的には、ＭＩＭ容量素子２１４は、基板２１０上に形成された金属からなる下部電極２０８ａと、下部電極１０８ａと面対称な、基板２１０上の位置に形成された金属からなる下部電極２０８ｂと、下部電極２０８ａ，２０８ｂ上に形成された誘電体膜２０９ａ，２０９ｂと、誘電体膜２０９ａ，２０９ｂ上に形成された金属からなる上部電極２０７ａ，２０７ｂと、下部電極２０８ａと上部電極２０７ｂとを接続する接続装置２０６ａ（金属線）と、下部電極２０８ｂと上部電極２０７ａとを接続する接続装置２０６ｂ（金属線）とから構成される。

入力ポート２０４側の下部電極２０８ａは、入力側の信号線路２０１と一体で基板２１０上に形成されている。同様に、出力ポート２０５側の下部電極２０８ｂは、出力側の信号線路２０２と一体で基板２１０上に形成されている。なお、信号線路２０１と信号線路２０２とは、互いの中心線が一致するように配置されている。

上記の面対称の説明から明らかなように、下部電極２０８ａの幅（図１（Ａ）上下方向の寸法）は下部電極２０８ｂの幅と同一で、下部電極２０８ａの長さ（図１（Ａ）左右方向の寸法）は下部電極２０８ｂの長さと同一であり、下部電極２０８ａの厚さは下部電極２０８ｂの厚さと同一である。誘電体膜２０９ａの幅は誘電体膜２０９ｂの幅と同一で、誘電体膜２０９ａの長さは誘電体膜２０９ｂの長さと同一であり、誘電体膜２０９ａの厚さは誘電体膜２０９ｂの厚さと同一である。また、上部電極２０７ａの幅は上部電極２０７ｂの幅と同一で、上部電極２０７ａの長さは上部電極２０７ｂの長さと同一であり、上部電極２０７ａの厚さは上部電極２０７ｂの厚さと同一である。つまり、上部電極２０７ａと下部電極２０８ａ間に誘電体膜２０９ａを配置したＭＩＭ構造と、上部電極２０７ｂと下部電極２０８ｂ間に誘電体膜２０９ｂを配置したＭＩＭ構造とは、同一の大きさを有する。

図１（Ａ）、図１（Ｂ）の構造の等価回路を図２に示す。図２におけるＣＭ／２は上部電極２０７ａと下部電極２０８ａ間に誘電体膜２０９ａを配置したＭＩＭ構造と、上部電極２０７ｂと下部電極２０８ｂ間に誘電体膜２０９ｂを配置したＭＩＭ構造のそれぞれの容量値を示している。

図２から明らかなように、本実施の形態では、上部電極２０７ａ，２０７ｂに生じる寄生インダクタンス２１２が、２つのポート２０４，２０５へ均等に分配されており、入力ポート２０４側の寄生インダクタンス２１２の値と出力ポート２０５側の寄生インダクタンス２１２の値は、従来のＭＩＭ容量素子の寄生インダクタンス１１２の値（２Ｌ）の約１／２に減少する。

同様に、本実施の形態では、下部電極２０８ａ，２０８ｂに生じる寄生容量２１１が、２つのポート２０４，２０５へ均等に分配されており、入力ポート２０４側の寄生容量２１１の値と出力ポート２０５側の寄生容量２１１の値は、従来のＭＩＭ容量素子の寄生容量１１４の値（２Ｃ）の約１／２に減少する。また好ましいことに、寄生容量２１１は並列容量として、寄生インダクタンス２１２は直列要素として信号線路２０１，２０２に接続される。つまり、信号線路２０１，２０２の持つ特性インピーダンスへのこれら寄生成分の波及効果が減少する。

図３はポート２０４，２０５から見たＳパラメータの周波数依存性の１例を示すスミスチャートである。２１３は理想系のＳパラメータを示し、２０４ｓは入力ポート２０４から見たＳパラメータを示し、２０５ｓは出力ポート２０５から見たＳパラメータを示している。図３によれば、ポート２０４，２０５とも、理想系２１３からの乖離幅が減少し、より理想的な特性へ漸近していることが分かる。

以上のように、本実施の形態では、回路図上で概念的に表現される容量の特性を実現可能な容量素子をＭＩＭ構造で形成することができる。本実施の形態では、２つのＭＩＭ構造を、基板の法線を含み信号の流れ方向（図１（Ａ）左右方向）と垂直な対称面について面対称に配置することで、電極形成による寄生容量と寄生インダクタンスの影響を入力ポートと出力ポートで均等化することができ、入出力ポートから見たインピーダンスおよび等価回路についても対称性を実現することができる。これにより、本実施の形態では、従来のＭＩＭ容量素子と比較して寄生成分の影響を抑制することができ、従来よりも周波数の高い領域で使用することができ、高容量かつ容量値が正確なＭＩＭ容量素子を簡便な構造で実現することができる。

［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図４は本発明の第２の実施の形態に係るＭＩＭ容量素子の平面図である。本実施の形態のＭＩＭ容量素子２１５は、第１の実施の形態のＭＩＭ容量素子２１４において、下部電極２０８ａと上部電極２０７ｂとを接続する接続装置２０６ａ（金属線）を複数個にし、同様に下部電極２０８ｂと上部電極２０７ａとを接続する接続装置２０６ｂ（金属線）を複数個にしたものである。

第１の実施の形態で説明した２つのＭＩＭ構造の接続に伴う寄生インダクタンスを低減するために、できるだけ多くの点で接続することが好ましい。そこで、本実施の形態では、それぞれ複数個（図４の例では２個）の接続装置２０６ａ，２０６ｂを用いている。他の構成は第１の実施の形態で説明したとおりである。

なお、第１、第２の実施の形態において構造の対称性を保つため、接続装置２０６ａ，２０６ｂの配置に関しても、対称面２０３について面対称に近いことが好ましい。

［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図５は本発明の第３の実施の形態に係るＭＩＭ容量素子の平面図である。第１、第２の実施の形態では、信号線路２０１，２０２の幅（図１（Ａ）、図４上下方向の寸法）と下部電極２０８ａ，２０８ｂの幅とが同一であった。

これに対して、本実施の形態のＭＩＭ容量素子２１６は、下部電極２０８ａ，２０８ｂの幅（図５上下方向の寸法）を信号線路２０１，２０２の幅よりも広くしている。これにより、２つのＭＩＭ構造の幅が信号線路２０１，２０２の幅よりも広くなり、第１、第２の実施の形態と比較してＭＩＭ容量素子の容量値が大きくなる。こうして、本実施の形態では、対称面２０３についてＭＩＭ構造の面対称性を維持しつつ、ＭＩＭ容量素子２１６の容量値を大きくすることができる。他の構成は第１、第２の実施の形態で説明したとおりである。

［第４の実施の形態］
次に、本発明の第４の実施の形態について説明する。図６は本発明の第４の実施の形態に係るＭＩＭ容量素子の平面図である。第１〜第３の実施の形態では、上部電極２０７ａと下部電極２０８ａ間に誘電体膜２０９ａを配置したＭＩＭ構造と、上部電極２０７ｂと下部電極２０８ｂ間に誘電体膜２０９ｂを配置したＭＩＭ構造のそれぞれの平面形状を四角形とし、これら２つのＭＩＭ構造を対称面２０３について面対称に配置した。

これに対して、本実施の形態のＭＩＭ容量素子２１７は、基板に垂直な対称軸２１８（信号線路２０１，２０２の中心を通る基板法線）について２つのＭＩＭ構造を回転対称に配置したものである。他の構成は第１の実施の形態で説明したとおりである。本実施の形態においても、ポート２０４，２０５から見たＳパラメータの対称性は維持されており、従来のＭＩＭ容量素子の構造に比べて寄生効果を抑制することができる。なお、本実施の形態に第２、第３の実施の形態を適用してもよいことは言うまでもない。

第１〜第４の実施の形態では、本発明のＭＩＭ容量素子を直線マイクロストリップ信号線路またはコプレーナ信号線路の途中に直列に挿入することを想定しているので、構造の対称性を維持するため、少なくともＭＩＭ容量素子の近傍については入力側の信号線路２０１と出力側の信号線路２０２が対称面２０３について面対称（第１〜第３の実施の形態）、または対称軸２１８について回転対称（第４の実施の形態）であることが望ましい。

例えば第４の実施の形態の場合、信号線路２０１と信号線路２０２の中心線が一致しなくてもよい（すなわち、対称軸２１８が信号線路２０１，２０２の中心を通らなくてもよい）。ただし、この場合でも、ＭＩＭ容量素子の近傍の信号線路２０１と信号線路２０２が対称軸２１８について回転対称であることが望ましい。

本発明は、高周波回路技術に適用することができる。

２０１，２０２…信号線路、２０３…対称面、２０４，２０５…ポート、２０６ａ，２０６ｂ…接続装置、２０７ａ，２０７ｂ…上部電極、２０８ａ，２０８ｂ…下部電極、２０９ａ，２０９ｂ…誘電体膜、２１０…基板、２１４〜２１７…ＭＩＭ容量素子、２１８…対称軸。

本発明のＭＩＭ容量素子は、基板上に形成され、信号の入力側に配置される第１の信号線路と接続される第１のＭＩＭ構造と、前記基板上に形成され、前記信号の出力側に配置される第２の信号線路と接続される第２のＭＩＭ構造とを備え、前記第１、第２のＭＩＭ構造を、前記基板の法線を含み前記信号の流れ方向と非平行な面に対して面対称に配置するか、あるいは前記基板の法線に対して回転対称に配置し、前記第１、第２のＭＩＭ構造の近傍において前記第１、第２の信号線路は、前記基板の法線を含み前記信号の流れ方向と非平行な面に対して面対称あるいは前記基板の法線に対して回転対称であることを特徴とするものである。
また、本発明のＭＩＭ容量素子の１構成例において、前記第１のＭＩＭ構造は、前記基板上に形成され、前記第１の信号線路と接続される第１の下部電極と、この第１の下部電極上に形成される第１の誘電体膜と、この第１の誘電体膜上に形成される第１の上部電極とから構成され、前記第２のＭＩＭ構造は、前記基板上に形成され、前記第２の信号線路と接続される第２の下部電極と、この第２の下部電極上に形成される第２の誘電体膜と、この第２の誘電体膜上に形成される第２の上部電極とから構成され、さらに、前記第１の下部電極と前記第２の上部電極とを接続する第１の金属線と、前記第２の下部電極と前記第１の上部電極とを接続する第２の金属線とを備えることを特徴とするものである。
また、本発明のＭＩＭ容量素子の１構成例は、前記第１、第２の金属線をそれぞれ複数設けることを特徴とするものである。
また、本発明のＭＩＭ容量素子の１構成例は、前記第１、第２のＭＩＭ構造の信号の流れ方向と垂直な方向の幅を、前記第１、第２の信号線路の幅よりも広くすることを特徴とするものである。

Claims (4)

1. 基板上に形成され、信号の入力側に配置される第１の信号線路と接続される第１のＭＩＭ構造と、
   前記基板上に形成され、前記信号の出力側に配置される第２の信号線路と接続される第２のＭＩＭ構造とを備え、
   前記第１、第２のＭＩＭ構造を、前記基板の法線を含み前記信号の流れ方向と非平行な面に対して面対称に配置するか、あるいは前記基板の法線に対して回転対称に配置することを特徴とするＭＩＭ容量素子。
2. 請求項１記載のＭＩＭ容量素子において、
   前記第１のＭＩＭ構造は、前記基板上に形成され、前記第１の信号線路と接続される第１の下部電極と、この第１の下部電極上に形成される第１の誘電体膜と、この第１の誘電体膜上に形成される第１の上部電極とから構成され、
   前記第２のＭＩＭ構造は、前記基板上に形成され、前記第２の信号線路と接続される第２の下部電極と、この第２の下部電極上に形成される第２の誘電体膜と、この第２の誘電体膜上に形成される第２の上部電極とから構成され、
   さらに、前記第１の下部電極と前記第２の上部電極とを接続する第１の金属線と、
   前記第２の下部電極と前記第１の上部電極とを接続する第２の金属線とを備えることを特徴とするＭＩＭ容量素子。
3. 請求項２記載のＭＩＭ容量素子において、
   前記第１、第２の金属線をそれぞれ複数設けることを特徴とするＭＩＭ容量素子。
4. 請求項１乃至３のいずれか１項に記載のＭＩＭ容量素子において、
   前記第１、第２のＭＩＭ構造の信号の流れ方向と垂直な方向の幅を、前記第１、第２の信号線路の幅よりも広くすることを特徴とするＭＩＭ容量素子。

Images