JP2017174895A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2017174895A JP2017174895A JP2016057113A JP2016057113A JP2017174895A JP 2017174895 A JP2017174895 A JP 2017174895A JP 2016057113 A JP2016057113 A JP 2016057113A JP 2016057113 A JP2016057113 A JP 2016057113A JP 2017174895 A JP2017174895 A JP 2017174895A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor
- conductive
- memory
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】実施形態に係る半導体記憶装置は、半導体基板と、前記半導体基板上において第1方向に交互に複数積層された第1絶縁膜及び第1導電膜と、前記第1方向に延びる第1半導体膜と、前記第1絶縁膜及び前記第1導電膜と前記第1半導体膜との間に配置され電荷蓄積膜を含むメモリ膜とを備え、前記第1絶縁膜と前記第1半導体膜との間において、前記第1半導体膜及び前記メモリ膜間に空隙が設けられ、前記第1導電膜と前記第1半導体膜との間において、前記第1半導体膜と前記メモリ膜が接触することを特徴とする。
【選択図】図4
Description
図1は、実施形態に係る半導体記憶装置の機能ブロックを示す図である。
実施形態に係る半導体記憶装置は、メモリセルアレイ1、ロウデコーダ2、センスアンプ4、カラムデコーダ5、及び、制御信号生成部6を備える。メモリセルアレイ1は、複数のメモリブロックMBを有する。各メモリブロックMBは、三次元的に配列された複数のメモリセル(図1に図示せず)を有する。ロウデコーダ2は、取り込まれたブロックアドレス信号等をデコードし、メモリセルに対するデータの書き込み動作及び読み出し動作を制御する。センスアンプ4は、読み出し動作の際にメモリセルに流れる電気信号を検知し増幅する。カラムデコーダ5は、カラムアドレス信号をデコードし、センスアンプ4を制御する。制御信号生成部6は、基準電圧を昇圧し、書き込み動作や消去動作に用いる高電圧を生成する他、制御信号を生成し、ロウデコーダ2、センスアンプ4、及びカラムデコーダ5を制御する。
図2は、実施形態に係る半導体記憶装置のメモリセルアレイの等価回路図である。
メモリセルアレイ1は、前述の通り、複数のメモリブロックMBを有する。このメモリブロックMBは、消去動作の単位となる。各メモリブロックMBは、ソース線SL、センスアンプ4に電気的に接続された複数のビット線BL、ロウデコーダ2に電気的に接続されたソース側選択ゲート線SGS、複数のワード線WL、及びドレイン側選択ゲート線SGD、並びに、ソース線SLに電気的に接続されたソースコンタクトLIを有する。このうち、ソース線SL及び複数のビット線BLは、複数のメモリブロックMBに共有される。
図3は、実施形態に係る半導体記憶装置のメモリセルアレイの構造を示す斜視図である。また、図4は、実施形態に係る半導体記憶装置のメモリセルアレイのY−Z方向の断面図であり、図5は、図4の一点鎖線で示す範囲の拡大図である。
メモリ柱状体105は、半導体膜125及びメモリ膜126を有する。半導体膜125は、複数の導電膜104及び複数の層間絶縁膜121をZ方向で貫通する柱状体である。半導体膜125は、その底面において金属膜103に接触する。半導体膜125は、後述の通り、VLS法で形成しても良い。この場合、半導体膜125は、例えば、平均粒径がY方向の平均的な厚さよりも大きい結晶を持つポリシリコン(Poly−Si)、或いは、単結晶シリコン(Mono−Si)で形成される。また、VLS法で形成する場合、半導体膜125の上部には、VLS触媒128が残存する。VLS触媒128は、例えばシリコン(Si)が固溶したアルミニウム(Al)で形成される。
図6〜20は、実施形態に係る半導体記憶装置のメモリセルアレイの製造方法を示すY−Z方向の断面図である。
始めに、図示しない半導体基板101上において、導電膜102及び金属膜103をZ方向に積層する。ここで、導電膜102は、例えばタングステン(W)で形成される。金属膜103は、例えば、アルミニウム(Al)、錫(Sn)、或いは金(Au)で形成される。続いて、図6に示すように、金属膜103上に、層間絶縁膜121及び犠牲膜151をZ方向に複数交互に積層する。ここで、層間絶縁膜121は、例えば酸化シリコン(SiO2)で形成される。犠牲膜151は、例えば窒化シリコン(SiN)で形成される。この犠牲膜151は、後工程においてワード線WL等になる導電膜104に置き換えられる。
そして、図15に示すように、VLS法によって、半導体膜125を、その上面が少なくとも最上層の犠牲膜151の上面の位置になるまで成長させる。
以上の工程によって、図4に示すメモリセルアレイ1が形成される。
図21は、比較例に係る半導体記憶装置のメモリセルアレイのY−Z方向の断面図である。図21では、図4のメモリセルアレイ1と対応する構成については同じ符号が付されている。
Claims (10)
- 半導体基板と、
前記半導体基板上において第1方向に交互に複数積層された第1絶縁膜及び第1導電膜と、
前記第1方向に延びる第1半導体膜と、
前記第1絶縁膜及び前記第1導電膜と前記第1半導体膜との間に配置され電荷蓄積膜を含むメモリ膜と
を備え、
前記第1絶縁膜と前記第1半導体膜との間において、前記第1半導体膜及び前記メモリ膜間に空隙が設けられ、
前記第1導電膜と前記第1半導体膜との間において、前記第1半導体膜と前記メモリ膜が接触する
ことを特徴とする半導体記憶装置。 - 前記メモリ膜は、前記第1半導体膜から前記第1導電膜にかけて配置された第2絶縁膜、前記電荷蓄積膜、及び第3絶縁膜を有する
ことを特徴とする請求項1記載の半導体記憶装置。 - 前記第2絶縁膜は、前記第1半導体膜から前記電荷蓄積膜にかけて配置された第1酸化膜、窒化膜、及び第2酸化膜を有する
ことを特徴とする請求項1又は2記載の半導体記憶装置。 - 前記第1絶縁膜の前記第1方向と交差する第2方向の長さは、前記第1導電膜の前記第2方向の長さよりも小さい
ことを特徴とする請求項1〜3のいずれか1項記載の半導体記憶装置。 - 前記第1半導体は、単結晶シリコン、或いは、平均粒径が前記第2方向の平均的な幅よりも大きい結晶を持つポリシリコンを含む
ことを特徴とする請求項1〜4のいずれか1項記載の半導体記憶装置。 - 前記半導体基板及び最下層の前記第1絶縁膜間に配置された第2導電膜を備える
ことを特徴とする請求項1〜5のいずれか1項記載の半導体記憶装置。 - 前記第2導電膜及び最下層の前記第1絶縁膜間に配置された第1金属膜を備える
ことを特徴とする請求項6記載の半導体記憶装置。 - 前記第1金属膜は、アルミニウム(Al)、錫(Sn)、及び金(Au)のいずれか1つを含む
ことを特徴とする請求項7記載の半導体記憶装置。 - 前記メモリ膜は、所定の前記第1導電膜の側面及び上面、前記所定の第1導電膜上に配置された所定の前記第1絶縁膜の側面、及び、前記所定の第1絶縁膜上に配置された他の所定の前記第1導電膜の底面及び上面に沿って連続的に形成されている
ことを特徴とする請求項1〜8のいずれか1項記載の半導体記憶装置。 - 前記第1半導体膜の底面は、前記第1金属膜の上面と接触する
ことを特徴とする請求項7又は8記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016057113A JP6509768B2 (ja) | 2016-03-22 | 2016-03-22 | 半導体記憶装置 |
US15/271,379 US9853040B2 (en) | 2016-03-22 | 2016-09-21 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016057113A JP6509768B2 (ja) | 2016-03-22 | 2016-03-22 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017174895A true JP2017174895A (ja) | 2017-09-28 |
JP6509768B2 JP6509768B2 (ja) | 2019-05-08 |
Family
ID=59898669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016057113A Active JP6509768B2 (ja) | 2016-03-22 | 2016-03-22 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9853040B2 (ja) |
JP (1) | JP6509768B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112447747A (zh) * | 2019-08-29 | 2021-03-05 | 铠侠股份有限公司 | 半导体存储装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10784198B2 (en) * | 2017-03-20 | 2020-09-22 | Samsung Electronics Co., Ltd. | Power rail for standard cell block |
JP2019054220A (ja) | 2017-09-19 | 2019-04-04 | 東芝メモリ株式会社 | 半導体記憶装置 |
JP2020047324A (ja) | 2018-09-14 | 2020-03-26 | キオクシア株式会社 | 半導体記憶装置及び半導体記憶装置の制御方法 |
JP2020047754A (ja) * | 2018-09-19 | 2020-03-26 | 東芝メモリ株式会社 | 半導体記憶装置 |
CN111048516B (zh) * | 2020-01-02 | 2022-04-29 | 长江存储科技有限责任公司 | 3d nand存储器件及其制造方法 |
JP2022049543A (ja) | 2020-09-16 | 2022-03-29 | キオクシア株式会社 | 半導体記憶装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008160121A (ja) * | 2006-12-20 | 2008-07-10 | Commiss Energ Atom | マルチレベル構造を有する記憶装置 |
JP2010524238A (ja) * | 2007-04-05 | 2010-07-15 | マイクロン テクノロジー, インク. | ナノワイヤを含む電極を有するメモリデバイス、該メモリデバイスを含むシステムおよび該メモリデバイスの形成方法 |
JP2011249803A (ja) * | 2010-05-24 | 2011-12-08 | Samsung Electronics Co Ltd | 不揮発性メモリ素子及びその製造方法、並びにそれを含むメモリ・モジュール及びシステム |
US8952443B2 (en) * | 2010-09-01 | 2015-02-10 | Samsung Electronics Co., Ltd. | Three dimensional semiconductor memory devices and methods of fabricating the same |
JP2016009738A (ja) * | 2014-06-24 | 2016-01-18 | 株式会社東芝 | 半導体記憶装置の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011187901A (ja) | 2010-03-11 | 2011-09-22 | Canon Inc | 半導体デバイスの製造方法 |
JP5514004B2 (ja) | 2010-06-15 | 2014-06-04 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
US8349681B2 (en) * | 2010-06-30 | 2013-01-08 | Sandisk Technologies Inc. | Ultrahigh density monolithic, three dimensional vertical NAND memory device |
US20130341701A1 (en) | 2010-10-18 | 2013-12-26 | Imec | Vertical Semiconductor Memory Device and Manufacturing Method Thereof |
KR101800438B1 (ko) * | 2010-11-05 | 2017-11-23 | 삼성전자주식회사 | 3차원 반도체 장치 및 그 제조 방법 |
KR20130057670A (ko) * | 2011-11-24 | 2013-06-03 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
KR20130071690A (ko) | 2011-12-21 | 2013-07-01 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 제조 방법 |
US9455261B1 (en) * | 2015-07-10 | 2016-09-27 | Micron Technology, Inc. | Integrated structures |
-
2016
- 2016-03-22 JP JP2016057113A patent/JP6509768B2/ja active Active
- 2016-09-21 US US15/271,379 patent/US9853040B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008160121A (ja) * | 2006-12-20 | 2008-07-10 | Commiss Energ Atom | マルチレベル構造を有する記憶装置 |
JP2010524238A (ja) * | 2007-04-05 | 2010-07-15 | マイクロン テクノロジー, インク. | ナノワイヤを含む電極を有するメモリデバイス、該メモリデバイスを含むシステムおよび該メモリデバイスの形成方法 |
JP2011249803A (ja) * | 2010-05-24 | 2011-12-08 | Samsung Electronics Co Ltd | 不揮発性メモリ素子及びその製造方法、並びにそれを含むメモリ・モジュール及びシステム |
US8952443B2 (en) * | 2010-09-01 | 2015-02-10 | Samsung Electronics Co., Ltd. | Three dimensional semiconductor memory devices and methods of fabricating the same |
JP2016009738A (ja) * | 2014-06-24 | 2016-01-18 | 株式会社東芝 | 半導体記憶装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112447747A (zh) * | 2019-08-29 | 2021-03-05 | 铠侠股份有限公司 | 半导体存储装置 |
CN112447747B (zh) * | 2019-08-29 | 2024-02-20 | 铠侠股份有限公司 | 半导体存储装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6509768B2 (ja) | 2019-05-08 |
US9853040B2 (en) | 2017-12-26 |
US20170278852A1 (en) | 2017-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017174895A (ja) | 半導体記憶装置 | |
US10192883B2 (en) | Vertical memory device | |
KR102240024B1 (ko) | 반도체 장치, 반도체 장치의 제조방법 및 에피택시얼층의 형성방법 | |
US10109644B2 (en) | Memory device | |
KR102637644B1 (ko) | 메모리 장치 | |
US11302708B2 (en) | Memory arrays, and methods of forming memory arrays | |
US10026746B2 (en) | Memory devices using etching stop layers | |
US9853049B2 (en) | Memory devices having common source lines including layers of different materials | |
KR102378820B1 (ko) | 메모리 장치 | |
US8395941B2 (en) | Multi-semiconductor material vertical memory strings, strings of memory cells having individually biasable channel regions, memory arrays incorporating such strings, and methods of accessing and forming the same | |
TWI670833B (zh) | 半導體裝置 | |
KR102282139B1 (ko) | 반도체 장치 | |
Prince | Vertical 3D memory technologies | |
US11282853B2 (en) | Semiconductor memory device | |
US20210296340A1 (en) | Semiconductor memory device including an asymmetrical memory core region | |
US20140063935A1 (en) | Semiconductor memory device having vertical channels, memory system having the same, and method of fabricating the same | |
JP2011146631A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US8860031B2 (en) | Non-volatile semiconductor memory device and method of manufacturing the same | |
CN112530967B (zh) | 存储器器件 | |
US11594545B2 (en) | Semiconductor memory device and method of manufacturing semiconductor memory device | |
KR102609517B1 (ko) | 메모리 장치 | |
US20220068964A1 (en) | Semiconductor storage device and method of manufacturing semiconductor storage device | |
TW202139436A (zh) | 立體記憶體裝置及其製造方法 | |
JP2021190566A (ja) | 半導体記憶装置 | |
JP2006186048A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180130 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190403 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6509768 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |