JP2017162528A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2017162528A JP2017162528A JP2016044845A JP2016044845A JP2017162528A JP 2017162528 A JP2017162528 A JP 2017162528A JP 2016044845 A JP2016044845 A JP 2016044845A JP 2016044845 A JP2016044845 A JP 2016044845A JP 2017162528 A JP2017162528 A JP 2017162528A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- word line
- preprogram
- memory
- memory cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
半導体記憶装置を提供する。
【解決手段】実施形態の不揮発性半導体記憶装置は、複数のメモリセルがそれぞれ直列に
接続された複数のメモリストリングと、前記複数のメモリセルにそれぞれ接続され、前記
複数のメモリストリングに共通接続された複数のワード線と、を含むメモリセルブロック
と、前記メモリセルブロックに含まれる前記複数のメモリセルのデータの消去を行う制御
回路であって、ベリファイ動作によって前記複数のワード線のうち特定のワード線に接続
されたメモリセルの閾値電圧の判定を行い、前記判定の結果に基づき前記メモリセルブロ
ックに対し行われる消去シークエンスを制御する制御回路と、を備える。
【選択図】図3
Description
特に、NANDセル型EEPROMは他メモリと比較して高集積化ができるものとして注
目されている。
を改善することのできる不揮発性半導体記憶装置を提供する。
複数のメモリストリングと、前記複数のメモリセルにそれぞれ接続され、前記複数のメモ
リストリングに共通接続された複数のワード線と、を含むメモリセルブロックと、前記メ
モリセルブロックに含まれる前記複数のメモリセルのデータの消去を行う制御回路であっ
て、ベリファイ動作によって前記複数のワード線のうち特定のワード線に接続されたメモ
リセルの閾値電圧の判定を行い、前記判定の結果に基づき前記メモリセルブロックに対し
行われる消去シークエンスを制御する制御回路と、を備える。
以下、第一の実施形態にかかるNAND型フラッシュメモリについて図1〜図6を参照
して説明する。尚、以下の図面の記載において、同一または類似の部分には同一または類
似の符号で表している。但し、図面は厚さと平面寸法との関係、比率等は現実のものとは
異なり、模式的または概念的なものである。
。NAND型フラッシュメモリ10は、電気的に書き替え可能なEEPROMセルから構
成されたメモリセルが、マトリクス状に配置されたメモリセルアレイ11を備える。メモ
リセルアレイ11には、メモリセルに印加される電圧を制御するために、複数のビット線
BL、複数のワード線WL、及びソース線SLが配設される。
御回路13が接続される。カラムデコーダ14はアドレスデコーダ15の出力信号に応じ
てビット線を選択するためのカラム選択信号を生成し、このカラム選択信号をビット線制
御回路13に送る。
ータDTの送受信を行う。入出力制御回路16からデータ入出力バッファ17に送られた
アドレス信号はアドレスデコーダ15でデコードされ、ロウアドレスをワード線制御回路
12に送り、カラムアドレスをカラムデコーダ14に送る。入出力制御回路16からデー
タ入出力バッファ17に送られたコマンドは、制御回路18に送られる。制御回路18に
は外部からチップイネーブル信号/CE、書き込みイネーブル信号/WE、読み出しイネ
ーブル信号/RE、アドレスラッチイネーブル信号ALE及びコマンドラッチイネーブル
信号CLE等を含む外部制御信号が入力される。制御回路18は、制御信号を発生し、ワ
ード線制御回路12、ビット線制御回路13及び制御電圧発生回路19等に送られる。制
御回路18はこの制御信号を用いて、NAND型フラッシュメモリ10の各種動作を統括
的に制御する。パラメータ記憶部20は入出力制御回路16及び制御回路18に接続され
る。
アレイ11の回路図である。本実施形態においてメモリセルアレイ11は複数のブロック
BLK0〜j−1(j個)に分割されている。ここでは、「ブロック」とはデータ消去の
最小単位である。各ブロックは、X方向に沿って順に配列された複数(m個)のNAND
ストリングNSを備える。各NANDストリングにおいて、複数(n個)のメモリセルは
、選択トランジスタST1のソースと選択トランジスタST2のドレインとの間に、それ
ぞれの電流経路が直列に接続して構成される。NANDストリングに含まれる選択トラン
ジスタST1は、ドレインがビット線に接続され、ゲートが選択ゲート線SGDに共通接
続される。NANDストリングに含まれる選択トランジスタST2は、ソースがソース線
に共通接続され、ゲートが選択ゲート線SGSに共通接続される。
層ゲートを備えたMOSFETから構成される。メモリセルの積層ゲートはp型ウェル上
にゲート絶縁膜を介して形成された電荷蓄積層及び電荷蓄積層上に絶縁膜を介して形成さ
れた制御ゲート電極を含む。メモリセルは、電荷蓄積層に蓄えられる電子の数に応じて閾
値電圧が変化し、この閾値電圧の違いに応じてデータを記憶する。メモリセルは2値を記
憶するようにしても良いし、多値を記憶するように構成しても良い。
るメモリセルから順に、制御ゲート電極がワード線WL0〜WLn−1にそれぞれ接続さ
れる。したがって、ワード線WLn−1に接続されるメモリセルのドレインは選択トラン
ジスタST1のソースに接続され、ワード線WL0に接続されるメモリセルのソースは選
択トランジスタST2のドレインに接続される。ワード線WL0〜WLn−1はX方向(
ロウ方向)に延在する。
メモリセルの制御ゲート電極を共通接続する。つまり、ブロック内において同一行にある
メモリセルの制御ゲート電極は、同一のワード線に接続される。同一のワード線に接続さ
れるm個のメモリセルはページとして取り扱われ、このページごとにデータの書き込み及
び読み出しが行われる。
ST1のドレインを共通接続する。つまり、ブロックBLK0〜j−1内において同一列
にあるNANDストリングは、同一のビット線に接続される。ビット線BL0〜m−1は
、X方向と交差するY方向(カラム方向)に延在する。
びデータラッチは、ビット線制御回路13に含まれる。センスアンプは、データの読み出
し時、ビット線の電位変動を検知及び増幅し、メモリセルが記憶するデータを判別する。
また、センスアンプは、データの書き込み時、ビット線を充電又は放電させる。データラ
ッチは、メモリセルから読み出されたデータ及びメモリセルに書き込むデータを、一時的
に記憶する。
する。
ャートを示す。この図3に示す一連の流れをデータ消去シークエンスとする。
e Program Verify)S30を行う。プリ−プリプログラムベリファイS
30では任意のブロックに対して、プリプログラム(Pre Program)S31を
実行するか否かを判定する。
ワード線(特定WL)に任意のプリ−プリプログラムベリファイ判定閾値電圧V1(たと
えば0.5V)を印加する。プリ−プリプログラムベリファイ判定閾値電圧V1は特定ワ
ード線に接続されたメモリセルの閾値を読み出す時の電圧のため、特定のワード線以外に
接続されたメモリセルをそれらの閾値によらず導通させるため、特定ワード線以外のワー
ド線に印加される読み出し電圧を超えないように設定する。
定閾値電圧V1よりも小さな閾値電圧を有する場合には、プリプログラムS31が必要(
Yes)と判定されプリプログラムS31を実行する。特定WLにV1以上の閾値電圧を
有するメモリセルが少なくとも1つ存在する場合は、プリプログラムS31が不要(No
)と判定され、プリプログラムS31を行わずにデータ消去動作S33が行われる。すな
わち、V1以上の閾値電圧を有するメモリセルの数が1未満(つまり0)である場合に書
き込み動作を行い、V1以上の閾値電圧を有するメモリセルの数が1以上の場合は書き込
み動作を行わない。そのため、本実施形態では、プリプログラムS31の発生頻度が小さ
くなる。
圧を有するメモリセルの数は1に限定されず、あらかじめ決められた任意の数としてもよ
い。例えば、任意の数が5の場合、V1以上の閾値電圧を有するメモリセルの数が1〜4
である場合に書き込み動作を行い、V1以上の閾値電圧を有するメモリセルの数が5以上
の場合は書き込み動作を行わない。
に位置する全てのメモリセルの閾値電圧がV1未満であった場合に、プリプログラムS3
1が実行される。ただし特定のワード線は、ワード線WL0に限定されない。
ミーワード線を含まない。また、以下に記載のワード線においても全て同様に扱うことと
する。
で全てのワード線に“0”データの書き込み動作をし、選択したブロック内のメモリセル
の閾値電圧は正に動く。プリプログラムS31を実行する際のプリプログラム電圧Vp1
はたとえば13Vである。
Verify)S32を行なう。プリプログラムベリファイS32では、プリプログラム
S31の書き込みによる閾値の上昇が十分であるかどうかを確認する。この時全てのワー
ド線にプリプログラムベリファイ判定閾値電圧Vpp1を印加し、任意のメモリストリン
グの少なくとも1つのメモリセルの閾値電圧がVpp1より大きい場合に書き込みが十分
と判定される。全てのメモリセルの閾値電圧がVpp1以下である場合に、書き込みが不
十分であると判定され、再びプリプログラムS31へと戻り、プリプログラムベリファイ
S32がパスになるまで実行される。プリプログラムベリファイS32をパスすると、デ
ータ消去動作S33(Erase)が行なわれる。
ト線、ソース線、p型ウェル(もしくはp型基板)、非選択ブロック中の制御ゲート及び全て
の選択ゲートに高電圧を印加する。これにより、選択ブロック中の全てのメモリセルにお
いて浮遊ゲートの電子がp型ウェル(もしくはp型基板)に放出され、閾値電圧は負方向にシ
フトする。
消去状態にあるかどうかの確認動作を行う。この確認動作を「イレーズベリファイ(Er
ase Verify)S34」とする。消去状態とは、閾値電圧が負に維持された状態
(“1”データを記憶した状態)である。イレーズベリファイによって全てのメモリセル
が消去状態にある場合には、データ消去シークエンスが終了する。一方、選択したブロッ
ク中に消去が不十分なメモリセルが存在する場合、再度データ消去動作S33を行う。す
べてのメモリセルが消去状態となるまでこのステップを繰り返す。
されたメモリセルを有するブロックにおいても同様にイレーズS33及びイレーズベリフ
ァイS34が実行される。
リセルの閾値分布幅の広がりが改善する。しかし、全てのブロックでプリプログラムS3
1を行うと、書き込みの必要が無いメモリセルに対しても余分なストレスが加わることと
なる。そのため、本実施形態にかかるNAND型フラッシュメモリ10は、プリプログラ
ムS31前にプリ−プリプログラムベリファイS30を行い、ブロック単位でプリプログ
ラムS31を行うか否かを判定し、その結果に基づき、プリプログラムS31を行うべき
ブロックだけプリプログラムS31の対象とする。その結果書き込みストレスが低減し、
不良ビットを低減することができる。
ずに消去動作S33に進むことも可能である。その場合、プリプログラムS31を複数回
行うことがないので、書き込みストレスが低減し、データ消去シークエンスに要する時間
が短くなる。
)には、イレーズのみを行う場合(X)、イレーズ前に必ずプリプログラムを行う場合(
Z)及びプリ−プリプログラムベリファイを導入し、イレーズ前にプリプログラムを行う
か否かを判定する場合(本実施形態:Y)の3パターンのメモリセルのイレーズ後に再び
プログラムを行った際の閾値分布幅を示す。
プログラム及びイレーズ回数(WE cycle)に対する不良ビット数(Fail B
it Count:FBC)を示す。図5(a)、(b)に示すように、プリプログラム
S31を行うことによってメモリセルの閾値分布幅が狭く改善されているが、プログラム
及びイレーズ回数が多くなるにつれて、FBCが上昇する(Z)。一方でプリ−プリプロ
グラムベリファイをプリプログラム前に行うことで、プリプログラムを行わない場合と同
程度にまでFBCが減少する(Y)。
て説明する。閾値分布はプリプログラム後にイレーズをすると、プリプログラムによって
過消去が抑えられるためイレーズ後の閾値分布幅が狭くなる。その後プログラムを行うと
、イレーズ状態からプログラム状態へのスイング量が小さくなり、隣接セル間の干渉が小
さくなることで、結果的に分布が狭く見える。
する。図6は本実施形態にかかるNAND型フラッシュメモリのメモリセルアレイ11中
の図2に示したY方向の1NANDストリングNSを示す模式図である。本実施形態にか
かるメモリセルアレイ11では選択ゲート線SGS及びSGDの間に128本のワード線
(WL0〜127)が並ぶ。
ングの状態を示す。特定WLであるWL0にプリ−プリプログラムベリファイ判定閾値電
圧V1を印加する。WL0以外のワード線(WL1〜127)には読み出し電圧Vrea
d1が印加される。読み出し電圧Vread1はV1よりも高い電圧、たとえば5Vを用
いる。
れた場合、図6(b)に示すように、全てのワード線にプリプログラム電圧Vp1を印加
する。プリプログラムS31後、図6(c)に示すように、全てのワード線にプリプログ
ラムベリファイ判定閾値電圧Vpp1を印加する(プリプログラムベリファイS32)。
なお、上述したように、図6(c)の動作は省略することもできる。
p型基板)に消去電圧Veraが印加され、データ消去動作S33が終了する。図6(a
)においてプリプログラムS31が必要ないと判定された場合は、図6(b)、(c)の
過程を飛ばして図6(d)が実行される。
定ワード線とすることも可能である。たとえば、NANDストリングの中央やSGD側に
位置するワード線である。
位置を選択する理由は、プリ−プリプログラムベリファイS30前の書き込みにおいて、
SGS側または中央のワード線までしか書き込まれていない場合を考慮するものである。
ド線までしか書き込まれていない場合に、SGD側のメモリセルを選択すると、実際には
閾値電圧V1よりも閾値電圧が高いメモリセルが他のワード線に存在するにもかかわらず
、全てのメモリセルが閾値電圧V1未満と判定される。その後プリプログラムを行うこと
になり、余分な書き込みストレスが加わる。その結果不良ビットが多発する可能性がある
。SGS側のワード線(たとえばWL0)を選択すれば、SGS側または中央のワード線
までしか書き込まれていない場合も確実に書き込みがあると判定されるためプリプログラ
ムを行う必要がなく、不良ビットの発生を避けることができる。
のワード線までしか書き込まれていない場合、SGD側のワード線のメモリセルは消去状
態にある。SGS側を選択した場合に、書き込みがあると判定され、プリプログラムを行
わずに消去動作を行う。SGD側の消去状態のメモリセルは、さらに消去動作を行うため
過消去状態となる。SGD側のワード線(たとえばWL127)を選択すれば、全てのメ
モリセルが閾値電圧V1未満のためプリプログラムS31によって書き込みを行った後に
消去動作を行うことが可能となる。よって過消去状態を避けることができる。
定ワード線としても良い。その場合、特定ワード線は複数となる。もちろん、SGS側、
中央及びSGD側のいずれか一つの領域からワード線を複数本選択し特定ワード線として
も良い。
ド線の本数はこれに限定されない。
行うか否かを全てのワード線によって判定するのではなく、特定ワード線によって判定す
るため、消去動作に要する時間が短くなる。
次に、第二の実施形態にかかるNAND型フラッシュメモリ10について図7及び図8
を用いて説明する。
ンスを説明するフローチャートである。なお、本実施形態にかるNAND型フラッシュメ
モリ10やメモリセルアレイ11の構成は、第一の実施形態と同様である。
ム電圧を選択するという点で第一の実施形態と異なる。
って実行される。第一のプリ−プリプログラムベリファイ(S40a)では、プリ−プリ
プログラムベリファイ判定閾値電圧V0(たとえば2V)を特定ワード線に印加する。次
に、第二のプリ−プリプログラムベリファイ(S40b)では、V0より大きいプリ−プ
リプログラムベリファイ判定閾値電圧V1(たとえば4V)を特定ワード線に印加する。
第三のプリ−プリプログラムベリファイ(S40c)では、V1より大きいプリ−プリプ
ログラムベリファイ判定閾値電圧V2(たとえば6V)を特定ワード線に印加する。つま
り、V0、V1、V2の順に大きくなっている。最後に、プリ−プログラムジャッジ(P
re−Pre Program Judge)を行なう(S40d)。プリ−プログラム
ジャッジS40dでプリプログラムS41を行うか否か、また、プリプログラムS41を
行う場合の望ましいプリプログラム電圧Vpを判定する。
特定ワード線の全てのメモリセルの閾値電圧がV0よりも低いと判定された場合は、プリ
プログラム電圧Vp2(たとえば14V)が印加される(S41c)。特定ワード線の少
なくとも1つのメモリセルの閾値電圧がV0以上であるが、全てのメモリセルの閾値電圧
がV1よりは低いと判定された場合は、Vp2より小さいプリプログラム電圧Vp1(た
とえば13V)が印加される(S41b)。特定ワード線の少なくとも1つのメモリセル
の閾値電圧がV1以上であるが、全てのメモリセルの閾値電圧がV2よりは低いと判定さ
れた場合は、Vp1より小さいプリプログラム電圧Vp0(たとえば12V)が印加され
る(S41a)。つまり、Vp2、Vp1、Vp0の順に小さくなっている。特定ワード
線の少なくとも1つのメモリセルの閾値電圧がV2以上であると判定された場合は、プリ
プログラムS41は行わない。
よってプリプログラムS41の書き込みによる閾値の上昇が十分であるかどうかを確認す
る。十分ではなく再度プリプログラムS41を行うように判定された場合は、再びプリ−
プリプログラムベリファイS40へと戻り再び三段階の判定閾値電圧を印加し、プリプロ
グラム電圧(Vp0/Vp1/Vp2)を決定し直す。このプリ−プリプログラムベリフ
ァイS40及びプリプログラムS41は、プリプログラムベリファイS42をパスするま
で繰り返される。プリプログラムベリファイS42をパスすると、その後は第一の実施形
態同様にイレーズ(S43)及びイレーズベリファイ(S44)が実行される。
に進むことも可能である。この場合、プリプログラムS41が一度で終わるため、書き込
みストレスが低減し、データ消去シークエンスに要する時間が短くなる。また、本実施形
態における特定ワード線とは、第一の実施形態と同様であるためその説明は省略する。
、プリ−プリプログラムベリファイS40によって望ましいプリプログラム電圧の設定が
可能であるため、不良ビットの発生を抑制することができる。
次に、図9及び図10を用いて第三の実施形態について説明する。第三の実施形態は、
第一及び第二の実施形態の変形例である。
oft Program)動作を加えたものである。ソフトプログラム動作は、データ消
去後の過消去状態を避けるために、データ消去後のメモリセルに低い書き込み電圧を印加
する動作である。
なう。ソフトプログラムS35では通常の書き込み時にかかるプログラム電圧Vpよりも
低い書き込み電圧Vspを全てのワード線に印加する。ソフトプログラムS35実行後は
、インテリジェントソフトプログラムベリファイ(ITSP Verify)を行う(S
36)。ここでは図9(b)の閾値分布に示すように、消去状態のメモリセルのうち、所
定個数がITSPベリファイ閾値電圧SPV0(たとえば−0.85V)を超えたことを
確認する動作として行われる。所定個数がSPV0を超えると、ITSPベリファイS3
6がパスとなる。パスしない場合は再びソフトプログラムS35に戻り、ソフトプログラ
ム電圧Vsp値を大きくし、パスになるまで繰り返す。ITSPベリファイS36をパス
すると、ソフトプログラムベリファイ(Soft Program Verify)を行
う(S37)。
グラムベリファイ判定閾値SPV1(たとえば−0.65V)を設定し、全メモリセルが
SPV1以下に分布していることを確認する。全メモリセルがSPV1以下のときソフト
プログラムベリファイS37がパスとなるが、メモリセルの閾値の上限値がSPV1を超
えてしまった場合は、フェイル(失敗)となる。その場合データ消去シークエンスの始め
からやり直し、ソフトプログラムベリファイS37がパスするまで繰り返される(図示し
ていない)。以上でソフトプログラム動作を追加したデータ消去シークエンスが完了する
。
去シークエンスに追加することも可能である。
ムベリファイ動作(S32、S42)を行わずに消去動作(S33、S43)に進むこと
も可能である。
ム動作を追加することにより、メモリセルの過消去状態を解消できる。そのため、消去動
作時に過消去状態となった際、次に書き込みをするときに不良ビットが増加するという問
題を解決することができる。
を例として説明したが、全ての実施形態は三次元のメモリセルにも適用できる。
のであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その
他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の
省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や
要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる
。
、13 ビット線制御回路、14 カラムデコーダ、15 アドレスデコーダ、16 入
出力制御回路、17 データ入出力バッファ、18 制御回路、19 制御電圧発生回路
、20 パラメータ記憶部
Claims (6)
- 複数のメモリセルがそれぞれ直列に接続された複数のメモリストリングと、前記複数の
メモリセルにそれぞれ接続され、前記複数のメモリストリングに共通接続された複数のワ
ード線と、を含むメモリセルブロックと、
前記メモリセルブロックに含まれる前記複数のメモリセルのデータの消去を行う制御回路
であって、
ベリファイ動作によって前記複数のワード線のうち特定のワード線に接続されたメモリ
セルの閾値電圧の判定を行い、前記判定の結果に基づき前記メモリセルブロックに対し行
われる消去シークエンスを制御する制御回路と、
を備えた不揮発性半導体記憶装置。 - 前記制御回路は、前記ベリファイ動作によって前記特定のワード線に接続されたメモリ
セルのうち、特定の閾値電圧以上の閾値電圧を有するメモリセルの数があらかじめ決めら
れた数未満であると判定された場合に書き込み動作を行い、前記特定の閾値電圧以上の閾
値電圧を有するメモリセルの数が前記あらかじめ決められた数以上であると判定された場
合は書き込み動作を行わないことを特徴とする請求項1に記載の不揮発性半導体記憶装置
。 - 前記複数のワード線は2本の選択ゲート線で挟まれ、
前記特定のワード線は選択ゲート線と隣接しているワード線、または、中央に位置する
ワード線を含み、
前記特定のワード線に接続されたメモリセルは実効的なデータを保持することを特徴と
する請求項1または2に記載の不揮発性半導体記憶装置。 - 前記特定のワード線は、1本であることを特徴とする請求項1乃至3のいずれか1項に
記載の不揮発性半導体記憶装置。 - 前記書き込み動作は複数回行うことを特徴とする請求項2に記載の不揮発性半導体記憶
装置。 - 前記ベリファイ動作は、複数値の閾値電圧によって複数回行なうことを特徴とする請求
項1乃至5のいずれか1項に記載の不揮発性半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016044845A JP2017162528A (ja) | 2016-03-08 | 2016-03-08 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016044845A JP2017162528A (ja) | 2016-03-08 | 2016-03-08 | 不揮発性半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017162528A true JP2017162528A (ja) | 2017-09-14 |
Family
ID=59857130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016044845A Pending JP2017162528A (ja) | 2016-03-08 | 2016-03-08 | 不揮発性半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017162528A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090154252A1 (en) * | 2007-12-13 | 2009-06-18 | Noboru Shibata | Semiconductor memory device capable of shortening erase time |
JP2009163782A (ja) * | 2007-12-13 | 2009-07-23 | Toshiba Corp | 半導体記憶装置 |
US20110063917A1 (en) * | 2009-09-16 | 2011-03-17 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
JP2011165278A (ja) * | 2010-02-10 | 2011-08-25 | Toshiba Corp | 半導体装置及びその制御方法 |
US20150194220A1 (en) * | 2014-01-08 | 2015-07-09 | SK Hynix Inc. | Semiconductor device and memory system including the same |
-
2016
- 2016-03-08 JP JP2016044845A patent/JP2017162528A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090154252A1 (en) * | 2007-12-13 | 2009-06-18 | Noboru Shibata | Semiconductor memory device capable of shortening erase time |
JP2009163782A (ja) * | 2007-12-13 | 2009-07-23 | Toshiba Corp | 半導体記憶装置 |
US20110063917A1 (en) * | 2009-09-16 | 2011-03-17 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
JP2011165278A (ja) * | 2010-02-10 | 2011-08-25 | Toshiba Corp | 半導体装置及びその制御方法 |
US20150194220A1 (en) * | 2014-01-08 | 2015-07-09 | SK Hynix Inc. | Semiconductor device and memory system including the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108573728B (zh) | 半导体存储装置及存储器系统 | |
JP4901348B2 (ja) | 半導体記憶装置およびその制御方法 | |
JP4902002B1 (ja) | 不揮発性半導体記憶装置 | |
JP5565948B2 (ja) | 半導体メモリ | |
JP5514135B2 (ja) | 不揮発性半導体記憶装置 | |
KR101264019B1 (ko) | 반도체 장치의 동작 방법 | |
KR101150645B1 (ko) | 비휘발성 반도체 메모리 장치 | |
JP5931822B2 (ja) | 不揮発性半導体記憶装置 | |
JP2014225310A (ja) | 不揮発性半導体記憶装置 | |
JP2008084471A (ja) | 半導体記憶装置 | |
JP2008146771A (ja) | 半導体記憶装置 | |
JP2008135100A (ja) | 半導体記憶装置及びそのデータ消去方法 | |
JP2011018397A (ja) | Nand型フラッシュメモリ | |
JP2013143155A (ja) | 不揮発性半導体記憶装置とその書き込み方法 | |
JP2013122799A (ja) | 不揮発性半導体記憶装置 | |
TWI603333B (zh) | 反及型快閃記憶體及其編程方法 | |
US9779830B2 (en) | Non-volatile semiconductor memory device and erase method thereof | |
CN111724852A (zh) | 非易失性存储器件及其擦除方法 | |
JP2012123856A (ja) | 不揮発性半導体記憶装置 | |
JP2014132512A (ja) | 不揮発性半導体記憶装置とその書き込み方法 | |
JP6042363B2 (ja) | 不揮発性半導体記憶装置 | |
JP2013161512A (ja) | 不揮発性半導体記憶装置 | |
JP2012064290A (ja) | 不揮発性半導体メモリ | |
JP2015176612A (ja) | 不揮発性半導体記憶装置 | |
JP5787921B2 (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20170821 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180306 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180907 |
|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20180907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181005 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190405 |