JP2017138760A - ボルツマンマシン、ボルツマンマシンの制御方法及びボルツマンマシンを有する情報処理装置 - Google Patents
ボルツマンマシン、ボルツマンマシンの制御方法及びボルツマンマシンを有する情報処理装置 Download PDFInfo
- Publication number
- JP2017138760A JP2017138760A JP2016018668A JP2016018668A JP2017138760A JP 2017138760 A JP2017138760 A JP 2017138760A JP 2016018668 A JP2016018668 A JP 2016018668A JP 2016018668 A JP2016018668 A JP 2016018668A JP 2017138760 A JP2017138760 A JP 2017138760A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- comparator
- output
- digital
- random signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/044—Recurrent networks, e.g. Hopfield networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/047—Probabilistic or stochastic networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N7/00—Computing arrangements based on specific mathematical models
- G06N7/01—Probabilistic graphical models, e.g. probabilistic networks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Biomedical Technology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Health & Medical Sciences (AREA)
- Biophysics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Evolutionary Computation (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Artificial Intelligence (AREA)
- Computational Linguistics (AREA)
- Molecular Biology (AREA)
- General Health & Medical Sciences (AREA)
- Probability & Statistics with Applications (AREA)
- Neurology (AREA)
- Algebra (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】複数の重み付け入力信号を加算する加算器と、加算器の出力信号と閾値信号とを比較して2値の出力信号を出力する比較ユニットとをそれぞれ有し、2値の出力信号をそれぞれ出力する複数の回路ユニットと、一対の前記回路ユニットのうち第1の回路ユニットの出力信号を重みに基づいて重み付けをして重み付け入力信号を生成し、一対の回路ユニットのうち第2の回路ユニットに入力する複数のデジタル演算器とを有し、比較ユニットは、熱雑音と基準電圧とを比較して2値のデジタルランダム信号を出力する第1比較器と、デジタルランダム信号をアナログランダム信号に変換するとともに、アナログランダム信号の大きさを可変させる第1のDA変換器と、アナログランダム信号を閾値信号として入力し、閾値信号と加算器の出力信号とを比較し所定の確率関数で2値の出力信号を生成する第2比較器とを有するボルツマンマシン。
【選択図】図5
Description
一対の前記回路ユニットのうち第1の回路ユニットの出力信号を重みに基づいて重み付けをして前記重み付け入力信号を生成し、前記一対の回路ユニットのうち第2の回路ユニットに入力する複数のデジタル演算器とを有し、
前記比較ユニットは、
熱雑音と基準電圧とを比較して2値のデジタルランダム信号を出力する第1比較器と、
前記デジタルランダム信号をアナログランダム信号に変換するとともに、前記アナログランダム信号の大きさを可変させる第1のDA変換器と、
前記アナログランダム信号を前記閾値信号として入力し、前記閾値信号と前記加算器の出力信号とを比較し所定の確率関数で前記2値の出力信号を生成する第2比較器とを有する、ボルツマンマシンである。
zi > -bi ならばq’i=+1を出力し
zi < -bi ならばq’i=-1を出力する。
zi+bi > 0ならばq’i=+1を出力し
zi+bi < 0ならばq’i=-1を出力する。
zi+bi =Σjwijqj+bi
よって、結局、演算回路の比較器diは、次の比較演算を行うことになる。
Σjwijqj+bi> 0ならばq’i=+1を出力し
Σjwijqj+bi< 0ならばq’i=-1を出力する。
比較器diは、
Σjwijqj+bi> 0ならばq’i=+1を出力するので、両符号は正で一致し、エネルギーは減少し
Σjwijqj+b’i < 0ならばq’i=-1を出力するので、両符号は負で一致し、エネルギーは減少し、
ΔE = Σjwijqj+b’i = 0になるまで演算を繰り返すとエネルギーEは最小値に達する。または、演算を繰り返すことでΔEは0に近づきエネルギーEは最小値に近い値に達する。
Σjwijqj+bi> 0だがq’i=-1を出力し、
Σjwijqj+bi< 0だがq’i=+1を出力する
動作をさせることで、エネルギーEを増加させる。
以下、本実施の形態のイジングモデルの演算回路について説明する。図5は、本実施の形態におけるイジングモデルの演算回路を示す図である。図5の演算回路は、図2に示した3つのノードのモデルに対する演算回路を一般化した構成を有する。つまり、図1のようなノード1からノードnまでのイジングモデルに対応する演算回路である。ただし、図5にはノード1とnが示され、残りのノードの構成は省略されている。
Vo = bn±Ve
Ve = {kC/(mC+Cc)}Vref
ここで、kはNvarの1の数、mは容量1Cの数である。
Vo = bn±(k/m)*Vref
Ve = (k/m)*Vref
つまり、出力Voは、閾値bnにランダムデジタル信号Vdranの符号を有する変動値±Veを加算した電圧であり、その変動幅(振幅)は、基準電圧Vrefを振幅制御信号Nvarの1の数(k個)で乗算した(k倍)電圧幅になる。したがって、第1のDA変換器dndacは、熱ノイズに基づいて生成されたランダムデジタル信号Vdranをアナログランダム信号Veに変換する。そして、そのアナログランダム信号Veの振幅は、振幅制御信号Vvarにより可変させることができる。
図14は、第2の実施の形態における比較回路(比較ユニット)の構成を示す図である。また、図15は、第2の実施の形態における比較回路(比較ユニット)の信号波形を示す図である。第2の実施の形態における比較回路(比較ユニット)dnは、熱ノイズ生成回路(Rnoi, Cnoi)と第1比較回路dn1を有するデジタルランダム信号生成器DRANと、デジタルランダム信号Vdranをアナログランダム信号Veに変換しその振幅を可変させる第1DA変換器dadacとを複数組(n組)有する。第1DA変換器dadac_1〜dadac_nには共通の振幅制御信号Nvarが入力される。そして、n組の第1DA変換器dadac_1〜dadac_nの出力であるn個のアナログランダム信号(電圧)Veは、閾値信号bnに加算される。
(-1,-1,-1,-1,-1,-1,-1)=-Ve_4
(+1,-1,-1,-1,-1,-1,-1)=-Ve_3
(+1,+1,-1,-1,-1,-1,-1)=-Ve_2
(+1,+1,+1,-1,-1,-1,-1)=-Ve_1
(+1,+1,+1,+1,-1,-1,-1)=+Ve_1
(+1,+1,+1,+1,+1,-1,-1)=+Ve_2
(+1,+1,+1,+1,+1,+1,-1)=+Ve_3
(+1,+1,+1,+1,+1,+1,+1)=+Ve_4
上記のボルツマンマシンは、熱ノイズに基づいてノイズの符号をランダムに変更するデジタルランダム信号Vdranを生成し、第1のDA変換器dndacがデジタルランダム信号をアナログランダム信号+Ve又は-Veに変換し且つその振幅を振幅制御信号Nvarにより可変させ、第2比較器dn2が入力znを基準の閾値信号bnにアナログランダム信号±Veを加算した閾値Vo=bn±Veと比較して出力qn(+1 or -1)を生成する。また、第2の実施の形態のようにデジタルランダム信号生成器と第1DA変換器の組数を複数にする場合は、アナログランダム信号の種類を増やして、第2比較器dn2の出力関数の波形をより自然なシグモイド関数に近づける。
Σjwijqj-(bi±Ve) > 0ならばq’i=+1を出力し
Σjwijqj-(bi±Ve) < 0ならばq’i=-1を出力する。
そして、第2比較器の動作は、出力qiの符号が反転する場合と、反転しない場合があり、反転する場合はネットワークのエネルギー値Eが減少する。さらに、閾値にノイズが加えられることで、本来なら出力qiの符号が反転する動作でも、符号が反転しないことがあり、その場合はネットワークのエネルギー値Eが増加する。この第2比較器のノイズに起因する誤った動作により、局所解の極小値から抜け出せるエネルギー値の出力qiの組み合わせに遷移することができる。なお、上記のボルツマンマシンの実行中において、ネットワークのエネルギー値の計算は通常行わない。
図20は、ボルツマンマシンを有する情報処理装置を示す図である。情報処理装置はコンピュータであり、プロセッサCPUと、メモリRAMと、ボルツマンマシンである演算回路部20と、インターフェースIFと、ハードディスク等の補助記憶装置21と、ディスプレイやキーボードなどの入出力装置22と、ネットワークインターフェース23と、それらを接続するバス24を有する。
複数の重み付け入力信号を加算する加算器と、前記加算器の出力信号と閾値信号とを比較して2値の出力信号を出力する比較ユニットとをそれぞれ有し、前記2値の出力信号をそれぞれ出力する複数の回路ユニットと、
一対の前記回路ユニットのうち第1の回路ユニットの出力信号を重みに基づいて重み付けをして前記重み付け入力信号を生成し、前記一対の回路ユニットのうち第2の回路ユニットに入力する複数のデジタル演算器とを有し、
前記比較ユニットは、
熱雑音と基準電圧とを比較して2値のデジタルランダム信号を出力する第1比較器と、
前記デジタルランダム信号をアナログランダム信号に変換するとともに、前記アナログランダム信号の大きさを可変させる第1のDA変換器と、
前記アナログランダム信号を前記閾値信号として入力し、前記閾値信号と前記加算器の出力信号とを比較し所定の確率関数で前記2値の出力信号を生成する第2比較器とを有する、ボルツマンマシン。
前記アナログランダム信号の振幅を順次小さくしながら、前記複数の回路ユニットを所定回数ランダムに動作させる、付記1に記載のボルツマンマシン。
前記第1比較器は、第1クロックに同期して比較動作を行い前記2値のデジタルランダム信号を出力する、付記1に記載のボルツマンマシン。
前記第1のDA変換器は、前記デジタルランダム信号に基づいて前記アナログランダム信号の符号を制御し、大きさ制御信号に基づいて前記アナログランダム信号の振幅を可変させる、付記1に記載のボルツマンマシン。
前記第1のDA変換器は、前記大きさ制御信号に対応する個数の容量素子の第1端子に、前記デジタルランダム信号に基づく正の基準電圧または負の基準電圧のいずれかを印加するスイッチを有し、前記容量素子の共通に接続された第2端子に前記アナログランダム信号を生成する、付記4に記載のボルツマンマシン。
前記第2比較器は、第2クロックに同期して比較動作を行い前記2値の出力信号を出力する、付記1に記載のボルツマンマシン。
前記複数の比較ユニットのそれぞれは、前記第1比較器と、前記第1比較器の前記2値のデジタルランダム信号を入力する前記第1のDA変換器とを複数組有し、前記複数の第1のDA変換器には共通の前記大きさ制御信号が入力され、前記複数の第1のDA変換器のアナログランダム信号が加算されて前記第2比較器に入力される、付記4に記載のボルツマンマシン。
前記加算器の出力信号はデジタル出力信号であり、
前記複数の回路ユニットはそれぞれ、前記加算器のデジタル出力信号をアナログ出力信号に変換する第2のDA変換器を有し、
前記比較ユニットは、前記アナログ出力信号と前記閾値信号とを比較する、付記1に記載のボルツマンマシン。
複数の重み付け入力信号を加算する加算器と、前記加算器の出力信号と閾値信号とを比較して2値の出力信号を出力する比較ユニットとをそれぞれ有し、前記2値の出力信号をそれぞれ出力する複数の回路ユニットと、一対の前記回路ユニットのうち第1の回路ユニットの出力信号を重みに基づいて重み付けをして前記重み付け入力信号を生成し、前記一対の回路ユニットのうち第2の回路ユニットに入力する複数のデジタル演算器とを有するボルツマンマシンの制御方法において、
前記比較ユニットが有する第1比較器が、熱雑音と基準電圧とを比較して2値のデジタルランダム信号を出力し、
前記比較ユニットが有する第1のDA変換器が、前記デジタルランダム信号をアナログランダム信号に変換するとともに、前記アナログランダム信号の大きさを可変させ、
前記比較ユニットが有する第2比較器が、前記アナログランダム信号を前記閾値信号として入力し、前記閾値信号と前記加算器の出力信号とを比較し所定の確率関数で前記2値の出力信号を生成する、ボルツマンマシンの制御方法。
プログラムの命令を実行する演算処理装置と、
前記演算処理装置からの実行依頼に応じて動作する演算回路部とを有し、
前記演算回路部は、
複数の重み付け入力信号を加算する加算器と、前記加算器の出力信号と閾値信号とを比較して2値の出力信号を出力する比較ユニットとをそれぞれ有し、前記2値の出力信号をそれぞれ出力する複数の回路ユニットと、
一対の前記回路ユニットのうち第1の回路ユニットの出力信号を重みに基づいて重み付けをして前記重み付け入力信号を生成し、前記一対の回路ユニットのうち第2の回路ユニットに入力する複数のデジタル演算器とを有し、
前記比較ユニットは、
熱雑音と基準電圧とを比較して2値のデジタルランダム信号を出力する第1比較器と、
前記デジタルランダム信号をアナログランダム信号に変換するとともに、前記アナログランダム信号の大きさを可変させる第1のDA変換器と、
前記アナログランダム信号を前記閾値信号として入力し、前記閾値信号と前記加算器の出力信号とを比較し所定の確率関数で前記2値の出力信号を生成する第2比較器とを有する、情報処理装置。
前記演算回路部は、前記アナログランダム信号の振幅を順次小さくしながら、前記複数の回路ユニットを所定回数ランダムに動作させる、付記10に記載の情報処理装置。
e1n, en1:デジタル演算器
an:デジタル加算器
cn:第2のDAC
dn:比較ユニット
dn1:第1比較器
dndac:第1のDAC
dn2:第2比較器
Vdran:ランダムデジタル信号
zn:加算値
qn:2値の出力信号
Claims (9)
- 複数の重み付け入力信号を加算する加算器と、前記加算器の出力信号と閾値信号とを比較して2値の出力信号を出力する比較ユニットとをそれぞれ有し、前記2値の出力信号をそれぞれ出力する複数の回路ユニットと、
一対の前記回路ユニットのうち第1の回路ユニットの出力信号を重みに基づいて重み付けをして前記重み付け入力信号を生成し、前記一対の回路ユニットのうち第2の回路ユニットに入力する複数のデジタル演算器とを有し、
前記比較ユニットは、
熱雑音と基準電圧とを比較して2値のデジタルランダム信号を出力する第1比較器と、
前記デジタルランダム信号をアナログランダム信号に変換するとともに、前記アナログランダム信号の大きさを可変させる第1のDA変換器と、
前記アナログランダム信号を前記閾値信号として入力し、前記閾値信号と前記加算器の出力信号とを比較し所定の確率関数で前記2値の出力信号を生成する第2比較器とを有する、ボルツマンマシン。 - 前記アナログランダム信号の振幅を順次小さくしながら、前記複数の回路ユニットを所定回数ランダムに動作させる、請求項1に記載のボルツマンマシン。
- 前記第1比較器は、第1クロックに同期して比較動作を行い前記2値のデジタルランダム信号を出力する、請求項1に記載のボルツマンマシン。
- 前記第1のDA変換器は、前記デジタルランダム信号に基づいて前記アナログランダム信号の符号を制御し、大きさ制御信号に基づいて前記アナログランダム信号の振幅を可変させる、請求項1に記載のボルツマンマシン。
- 前記第1のDA変換器は、前記大きさ制御信号に対応する個数の容量素子の第1端子に、前記デジタルランダム信号に基づく正の基準電圧または負の基準電圧のいずれかを印加するスイッチを有し、前記容量素子の共通に接続された第2端子に前記アナログランダム信号を生成する、請求項4に記載のボルツマンマシン。
- 前記第2比較器は、第2クロックに同期して比較動作を行い前記2値の出力信号を出力する、請求項1に記載のボルツマンマシン。
- 前記複数の比較ユニットのそれぞれは、前記第1比較器と、前記第1比較器の前記2値のデジタルランダム信号を入力する前記第1のDA変換器とを複数組有し、前記複数の第1のDA変換器には共通の前記大きさ制御信号が入力され、前記複数の第1のDA変換器のアナログランダム信号が加算されて前記第2比較器に入力される、請求項4に記載のボルツマンマシン。
- 複数の重み付け入力信号を加算する加算器と、前記加算器の出力信号と閾値信号とを比較して2値の出力信号を出力する比較ユニットとをそれぞれ有し、前記2値の出力信号をそれぞれ出力する複数の回路ユニットと、一対の前記回路ユニットのうち第1の回路ユニットの出力信号を重みに基づいて重み付けをして前記重み付け入力信号を生成し、前記一対の回路ユニットのうち第2の回路ユニットに入力する複数のデジタル演算器とを有するボルツマンマシンの制御方法において、
前記比較ユニットが有する第1比較器が、熱雑音と基準電圧とを比較して2値のデジタルランダム信号を出力し、
前記比較ユニットが有する第1のDA変換器が、前記デジタルランダム信号をアナログランダム信号に変換するとともに、前記アナログランダム信号の大きさを可変させ、
前記比較ユニットが有する第2比較器が、前記アナログランダム信号を前記閾値信号として入力し、前記閾値信号と前記加算器の出力信号とを比較し所定の確率関数で前記2値の出力信号を生成する、ボルツマンマシンの制御方法。 - プログラムの命令を実行する演算処理装置と、
前記演算処理装置からの実行依頼に応じて動作する演算回路部とを有し、
前記演算回路部は、
複数の重み付け入力信号を加算する加算器と、前記加算器の出力信号と閾値信号とを比較して2値の出力信号を出力する比較ユニットとをそれぞれ有し、前記2値の出力信号をそれぞれ出力する複数の回路ユニットと、
一対の前記回路ユニットのうち第1の回路ユニットの出力信号を重みに基づいて重み付けをして前記重み付け入力信号を生成し、前記一対の回路ユニットのうち第2の回路ユニットに入力する複数のデジタル演算器とを有し、
前記比較ユニットは、
熱雑音と基準電圧とを比較して2値のデジタルランダム信号を出力する第1比較器と、
前記デジタルランダム信号をアナログランダム信号に変換するとともに、前記アナログランダム信号の大きさを可変させる第1のDA変換器と、
前記アナログランダム信号を前記閾値信号として入力し、前記閾値信号と前記加算器の出力信号とを比較し所定の確率関数で前記2値の出力信号を生成する第2比較器とを有する、情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016018668A JP6524933B2 (ja) | 2016-02-03 | 2016-02-03 | ボルツマンマシン、ボルツマンマシンの制御方法及びボルツマンマシンを有する情報処理装置 |
US15/419,238 US11074493B2 (en) | 2016-02-03 | 2017-01-30 | Boltzmann machine, method for controlling boltzmann machine, and information processing device having boltzmann machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016018668A JP6524933B2 (ja) | 2016-02-03 | 2016-02-03 | ボルツマンマシン、ボルツマンマシンの制御方法及びボルツマンマシンを有する情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017138760A true JP2017138760A (ja) | 2017-08-10 |
JP6524933B2 JP6524933B2 (ja) | 2019-06-05 |
Family
ID=59386845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016018668A Active JP6524933B2 (ja) | 2016-02-03 | 2016-02-03 | ボルツマンマシン、ボルツマンマシンの制御方法及びボルツマンマシンを有する情報処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11074493B2 (ja) |
JP (1) | JP6524933B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019176647A1 (ja) * | 2018-03-13 | 2019-09-19 | 株式会社デンソー | 連続最適化問題の大域的探索装置及びプログラム |
KR20190118766A (ko) * | 2018-04-11 | 2019-10-21 | 포항공과대학교 산학협력단 | 추론을 위한 제한된 볼츠만 머신 구축 방법 및 추론을 위한 제한된 볼츠만 머신을 탑재한 컴퓨터 장치 |
US10534576B2 (en) | 2018-02-01 | 2020-01-14 | Fujitsu Limited | Optimization apparatus and control method thereof |
JP2020013350A (ja) * | 2018-07-18 | 2020-01-23 | 国立研究開発法人産業技術総合研究所 | ボルツマンマシン |
US11551062B2 (en) | 2018-01-17 | 2023-01-10 | Fujitsu Limited | Optimization apparatus and control method thereof |
US11748645B2 (en) | 2018-04-16 | 2023-09-05 | Fujitsu Limited | Optimization apparatus and control method thereof |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7339539B2 (ja) * | 2020-01-15 | 2023-09-06 | 富士通株式会社 | 最適化装置、最適化装置の温度設定方法及び最適化装置の温度設定プログラム |
JP2021144622A (ja) * | 2020-03-13 | 2021-09-24 | 富士通株式会社 | 最適化装置、最適化プログラム、および最適化方法 |
JP7410395B2 (ja) * | 2020-03-26 | 2024-01-10 | 富士通株式会社 | 最適化装置及び最適化方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0227493A (ja) * | 1988-07-15 | 1990-01-30 | Fujitsu Ltd | ボルツマンマシン型ニューロコンピュータシステム |
JPH07141313A (ja) * | 1993-11-18 | 1995-06-02 | Fujitsu Ltd | 神経回路素子 |
JPH07248841A (ja) * | 1994-03-09 | 1995-09-26 | Mitsubishi Electric Corp | 非線形関数発生装置およびフォーマット変換装置 |
US5542054A (en) * | 1993-12-22 | 1996-07-30 | Batten, Jr.; George W. | Artificial neurons using delta-sigma modulation |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0634248B2 (ja) * | 1989-12-16 | 1994-05-02 | 三菱電機株式会社 | 半導体神経回路網 |
US5167006A (en) | 1989-12-29 | 1992-11-24 | Ricoh Company, Ltd. | Neuron unit, neural network and signal processing method |
JP3253613B2 (ja) | 1990-03-16 | 2002-02-04 | 株式会社リコー | 信号処理装置 |
US5517596A (en) * | 1991-05-17 | 1996-05-14 | International Business Machines Corporation | Learning machine synapse processor system apparatus |
JP3178884B2 (ja) * | 1992-03-30 | 2001-06-25 | 株式会社東芝 | ニューラルネットワーク装置 |
JP5807549B2 (ja) * | 2012-01-10 | 2015-11-10 | 富士通株式会社 | 比較回路およびa/d変換回路 |
JP5942798B2 (ja) * | 2012-11-12 | 2016-06-29 | 富士通株式会社 | 比較回路およびa/d変換回路 |
JP6471629B2 (ja) * | 2015-06-30 | 2019-02-20 | 富士通株式会社 | ボルツマンマシン回路 |
-
2016
- 2016-02-03 JP JP2016018668A patent/JP6524933B2/ja active Active
-
2017
- 2017-01-30 US US15/419,238 patent/US11074493B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0227493A (ja) * | 1988-07-15 | 1990-01-30 | Fujitsu Ltd | ボルツマンマシン型ニューロコンピュータシステム |
JPH07141313A (ja) * | 1993-11-18 | 1995-06-02 | Fujitsu Ltd | 神経回路素子 |
US5542054A (en) * | 1993-12-22 | 1996-07-30 | Batten, Jr.; George W. | Artificial neurons using delta-sigma modulation |
JPH07248841A (ja) * | 1994-03-09 | 1995-09-26 | Mitsubishi Electric Corp | 非線形関数発生装置およびフォーマット変換装置 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11551062B2 (en) | 2018-01-17 | 2023-01-10 | Fujitsu Limited | Optimization apparatus and control method thereof |
US10534576B2 (en) | 2018-02-01 | 2020-01-14 | Fujitsu Limited | Optimization apparatus and control method thereof |
WO2019176647A1 (ja) * | 2018-03-13 | 2019-09-19 | 株式会社デンソー | 連続最適化問題の大域的探索装置及びプログラム |
JP2019159782A (ja) * | 2018-03-13 | 2019-09-19 | 株式会社デンソー | 連続最適化問題の大域的探索装置及びプログラム |
JP6993909B2 (ja) | 2018-03-13 | 2022-01-14 | 株式会社デンソー | 連続最適化問題の大域的探索装置及びプログラム |
KR20190118766A (ko) * | 2018-04-11 | 2019-10-21 | 포항공과대학교 산학협력단 | 추론을 위한 제한된 볼츠만 머신 구축 방법 및 추론을 위한 제한된 볼츠만 머신을 탑재한 컴퓨터 장치 |
KR102105951B1 (ko) | 2018-04-11 | 2020-04-29 | 포항공과대학교 산학협력단 | 추론을 위한 제한된 볼츠만 머신 구축 방법 및 추론을 위한 제한된 볼츠만 머신을 탑재한 컴퓨터 장치 |
US11748645B2 (en) | 2018-04-16 | 2023-09-05 | Fujitsu Limited | Optimization apparatus and control method thereof |
JP2020013350A (ja) * | 2018-07-18 | 2020-01-23 | 国立研究開発法人産業技術総合研究所 | ボルツマンマシン |
JP7089750B2 (ja) | 2018-07-18 | 2022-06-23 | 国立研究開発法人産業技術総合研究所 | ボルツマンマシン |
Also Published As
Publication number | Publication date |
---|---|
JP6524933B2 (ja) | 2019-06-05 |
US11074493B2 (en) | 2021-07-27 |
US20170220924A1 (en) | 2017-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6524933B2 (ja) | ボルツマンマシン、ボルツマンマシンの制御方法及びボルツマンマシンを有する情報処理装置 | |
US10929750B2 (en) | Information processing apparatus, Ising device, and method for controlling information processing apparatus | |
WO2014192153A1 (ja) | 半導体装置 | |
JP5885719B2 (ja) | 識別装置および演算装置 | |
TW201933155A (zh) | 對劣化電路的輸出進行模擬的電路模擬器、方法和系統 | |
US10896242B2 (en) | Resistive memory device for matrix-vector multiplications | |
US10891542B2 (en) | Ising device and control method thereof | |
TWI762719B (zh) | 用於混和訊號運算的系統及方法 | |
JP2017228295A (ja) | 演算装置 | |
JP2017224227A (ja) | 情報処理装置、イジング装置及び情報処理装置の制御方法 | |
TWI358901B (en) | Circuit and method for determining optimal power a | |
EP3852027B1 (en) | Optimization device, control method of optimization device, and control program of optimization device | |
Brito et al. | Quaternary logic lookup table in standard CMOS | |
Charoosaei et al. | High-order deep recurrent neural network with hybrid layers for modeling dynamic behavior of nonlinear high-frequency circuits | |
JP2019168851A (ja) | 演算装置及び演算方法 | |
Salvi et al. | Long short-term model for Brent oil price forecasting | |
CN116842882A (zh) | 基于深度学习的时变负载下标准单元老化时序预测方法 | |
US20210173978A1 (en) | Optimization device, optimization device control method, and computer-readable recording medium recording optimization device control program | |
Rehan | An ANN majority logic gate (MLG) using single electron nano-devices | |
JP7502709B2 (ja) | 多値乱数生成装置、確率的コンピュータおよびその演算方法 | |
JP7089750B2 (ja) | ボルツマンマシン | |
Esshaghi et al. | A Machine Learning-based Model for predicting Stochastic BTI Effects | |
Chen et al. | Hardware-in-the-Loop Real-Time Transient Emulation of Large-Scale Renewable Energy Installations Based on Hybrid Machine Learning Modeling | |
Smunyahirun et al. | Most energy-efficient input voltage function for RC delay line | |
JP6731596B2 (ja) | 信号変換装置及び信号変換システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181011 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190422 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6524933 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |