JPH07141313A

JPH07141313A - 神経回路素子

Info

Publication number: JPH07141313A
Application number: JP5289130A
Authority: JP
Inventors: Kotaro Oka; 浩太郎岡; Hiroto Ogawa; 宏人小川
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-11-18
Filing date: 1993-11-18
Publication date: 1995-06-02

Abstract

(57)【要約】【目的】神経回路素子の改善に関し、入力信号の受信
頻度や受信強度に応じて重みや閾値を変化させ、シナプ
ス部の興奮性及び抑制性をより生体系に近づけることに
より、その学習に対応させる時系列変化を導入する。た
学習を行う。【構成】入力信号Ｘｉ，〔ｉ＝１〜ｎ〕に重み付けす
るシナプス結合を模擬した重み付け回路１１を有する神
経回路素子において、重み付け回路１１は、入力信号Ｘ
ｉの受信頻度が大きくなる場合には重みを増加し、入力
信号Ｘｉの受信頻度が小さくなる場合には重みを減少す
る。また、被比較信号Ｙと閾値信号Ｙthとを比較する神
経細胞を模擬した閾値処理回路１２を有する神経回路素
子において、閾値処理回路１２は、被比較信号Ｙの受信
強度が大きくなる場合には、閾値θを増加し、被比較信
号Ｙの受信強度が小さくなる場合には、閾値θを減少す
る。

Description

【発明の詳細な説明】

【０００１】〔目次〕産業上の利用分野従来の技術（図６）発明が解決しようとする課題課題を解決するための手段（図１）作用実施例（１）第１の実施例の説明（図２〜４）（２）第２の実施例の説明（図５）発明の効果

【０００２】

【産業上の利用分野】本発明は、神経回路素子に関する
ものであり、更に詳しく言えば、生体系の学習に時系列
変化を導入したニューロンモデルに関するものである。
近年，生体系神経科学の分野では、神経細胞での信号伝
達が単に電気信号によるものだけでなく、シナプス部の
分子状ガス（ＮＯ，ＣＯ）の生成や細胞内カルシウムの
動態が信号伝達を寄与していることが解明されてきてい
る。

【０００３】また、従来型の人工ニューラルネットによ
れば、神経回路素子が多入力多出力型の非線型しきい素
子により構成され、入力信号の重みが閾値処理回路の出
力信号と教師信号との誤差に応じて修正される。しか
し、学習結果が局所的な近似解に収束したり、また、シ
ナプス結合の重み又はシナプス後細胞の閾値に対して時
系列を考慮した信号処理を行うことができず、学習の収
束は遅い。

【０００４】そこで、時系列変化を導入することによ
り、シナプス部の興奮性及び抑制性をより生体系に近づ
け、生体の学習に対応させることができるニューロンモ
デルが望まれている。

【０００５】

【従来の技術】図６は、従来例に係る神経回路素子の説
明図である。図６（Ａ）は、その構成図であり、図６
（Ｂ）は、その問題点を説明する誤差対ニューロン結合
度の関係特性図をそれぞれ示している。例えば、生体系
の脳細胞を模擬した学習を実行する神経回路素子は、図
６（Ａ）において、シナプス結合を模擬した重み付け回
路１及びシナプス後細胞を模擬した閾値処理回路２から
成る。重み付け回路１はｎ個の乗算器から成り、閾値処
理回路２は総和演算回路２Ａ，コンパレータ２Ｂ，閾値
設定回路２Ｃ及び出力抵抗Ｒから成る。

【０００６】当該回路素子の機能は、各入力信号Ｘｉに
対して重み付け回路１の乗算器により重みＷｉがそれぞ
れ乗算されると、その総和ΣＷｉＸｉが閾値処理回路２
の総和演算回路２Ａにより演算される。この演算結果信
号Ｙは被比較信号としてコンパレータ２Ｂに出力され
る。一方、閾値設定回路２Ｃからコンパレータ２Ｂに閾
値信号Ｙthが出力される。これにより、コンパレータ２
Ｂから出力信号Ｚ０＝１／〔１＋ｅ^-Y+Yth〕が出力され
る。ニューロンモデルでは、抵抗Ｒの両端に出力電圧が
現れる。

【０００７】また、従来例の生体系の脳細胞を模擬した
学習，例えば、誤差逆伝搬学習では、出力信号Ｚ０と教
師信号との誤差を重み付け回路１の乗算器にフィードバ
ックし、入力信号Ｘｉの重みＷｉを修正する方式により
実行している。このような学習方式はロボット学習，株
価の予測等に利用されている。

【０００８】

【発明が解決しようとする課題】ところで、従来例によ
れば、神経回路素子が多入力多出力型の非線型しきい素
子により構成され、重み付け回路１の重みＷｉが出力信
号Ｚ０と教師信号との誤差に応じて修正される。このた
め、図６（Ｂ）に示すように、当該神経回路素子の学習
の結果が局所的な近似解に収束する可能性がある。な
お、図６（Ｂ）において、縦軸が誤差εであり、横軸が
ニューロン結合度ｗｋである。このような現象は、入力
信号Ｘｉの受信頻度や受信強度に無関係に出力信号Ｚ０
と教師信号との誤差に応じて一律に重みＷｉや閾値θを
修正する場合に多く見られる。

【０００９】これにより、従来例の神経回路素子では、
シナプス結合の重み又はシナプス後細胞の閾値に対して
時系列を考慮した信号処理を元来行うことができず、学
習の収束が遅くなるという問題がある。なお、生体系神
経科学の分野では、神経細胞での信号伝達が単に電気信
号によるものだけでなく、シナプス部の分子状ガス（Ｎ
Ｏ，ＣＯ）の生成や細胞内カルシウムの動態が信号伝達
を寄与していることが解明されている。

【００１０】本発明は、かかる従来例の問題点に鑑み創
作されたものであり、入力信号の受信頻度や受信強度に
応じて重みや閾値を変化させ、シナプス部の興奮性及び
抑制性をより生体系に近づけることにより、その学習に
時系列変化を導入することが可能となる神経回路素子の
提供を目的とする。

【００１１】

【課題を解決するための手段】図１は、本発明に係る神
経回路素子の原理図を示している。本発明に係る第１の
神経回路素子は、入力信号Ｘｉ，〔ｉ＝１〜ｎ〕に重み
付けするシナプス結合を模擬した重み付け回路１１を有
する神経回路素子において、前記重み付け回路１１が入
力信号Ｘｉの受信頻度に応じて重みＷｉを変更すること
を特徴とする。

【００１２】なお、本発明の第１の神経回路素子におい
て、前記重み付け回路１１は、入力信号Ｘｉの受信頻度
が大きくなる場合には重みＷｉを増加し、前記入力信号
Ｘｉの受信頻度が小さくなる場合には重みＷｉを減少す
ることを特徴とする。本発明の第２の神経回路素子は、
被比較信号Ｙと閾値信号Ｙthとを比較する神経細胞を模
擬した閾値処理回路１２を有する神経回路素子におい
て、前記閾値処理回路１２が被比較信号Ｙの受信強度に
応じて閾値θを変更することを特徴とする。

【００１３】また、本発明の第２の神経回路素子におい
て、前記閾値処理回路１２は、被比較信号Ｙの受信強度
が大きくなる場合には、閾値θを増加し、前記被比較信
号Ｙの受信強度が小さくなる場合には、閾値θを減少す
ることを特徴とし、上記目的を達成する。

【００１４】

【作用】本発明に係る第１の神経回路素子の動作を説
明する。例えば、離散時間系の形式ニューロンモデルに
おいて、入力信号Ｘｉの受信頻度が大きくなる場合には
重み付け回路１１により重みＷｉが増加され、反対に入
力信号Ｘｉの受信頻度が小さくなる場合には重み付け回
路１１により重みＷｉが減少される。

【００１５】このため、重み付け回路１１により、入力
信号Ｘｉの受信頻度に応じて重みＷｉを自動変更するこ
とができ、従来例の神経回路素子に比べて細胞内カルシ
ウムの動態を模擬した非線形しきい値処理を行うことが
可能となる。これにより、シナプス結合の重みＷｉに対
して時系列を考慮した信号処理を行うことが可能とな
る。このような学習方法はパターン認識，自己組織化を
行うような神経回路を利用して、学習の収束を早めるこ
とが可能となる。

【００１６】次に、本発明に係る第２の神経回路素子の
動作を説明する。例えば、同様なモデルにおいて、被比
較信号Ｙの受信強度が大きくなる場合には、閾値処理回
路１２により閾値θが増加され、被比較信号Ｙの受信強
度が小さくなる場合には、閾値処理回路１２により閾値
θが減少される。このため、閾値処理回路１２により、
被比較信号Ｙの受信強度に応じて閾値θを自動変更する
ことができ、従来例の神経回路素子に比べてシナプス部
の興奮性及び抑制性をより生体系に近づけることが可能
となる。

【００１７】これにより、シナプス後細胞の閾値に対し
て時系列を考慮した信号処理を行うことが可能となる。
また、第１の神経回路素子と同様に学習の収束を早める
ことが可能となる。

【００１８】

【実施例】次に、図を参照しながら本発明の実施例につ
いて説明をする。図２〜５は、本発明の各実施例に係る
神経回路素子の説明図である。（１）第１の実施例の説明図２は、本発明の第１の実施例に係る神経回路素子の構
成図であり、図３（Ａ），（Ｂ）は、その遅延回路の構
成図であり、図３（Ｃ）は、そのコンパレータＣの出力
特性図である。また、図４（Ａ）は、加算器の出力波形
図であり、図４（Ｂ）はδ関数による重み切り出しの説
明図をそれぞれ示している。

【００１９】例えば、信号到着時間の履歴に応じてシナ
プス結合重みを変化させる離散時間系の形式ニューロン
モデルは、図２に示すように、ｎ個の遅延回路Ｄ１〜Ｄ
ｎと、ｎ個の加算器Ａ１〜Ａｎと、重み付け回路１１
と、閾値処理回路１２から成る。すなわち、遅延回路Ｄ
１はｍ個のディレイ素子ｄ１〜ｄｍから成り、各ディレ
イ素子ｄ１〜ｄｍが入力信号Ｓ１をΔｔづづ遅延させ、
その遅延出力信号を加算器Ａ１に出力する。ここで、Δ
ｔは離散時間系の刻み幅である。同様に、遅延回路Ｄ２
〜Ｄｎはｍ個のディレイ素子ｄ１〜ｄｍから成り、各デ
ィレイ素子ｄ１〜ｄｍが入力信号Ｓ２〜ＳｎをΔｔづづ
遅延させ、その遅延出力信号を加算器Ａ２〜Ａｎにそれ
ぞれ出力する。

【００２０】なお、各ディレイ素子ｄ１〜ｄｍは、例え
ば、図３（Ａ）に示すような抵抗Ｒ11とキャパシタＣ11
から構成する。この素子ｄ１〜ｄｍを図３（Ｂ）に示す
ようなオペアンプＯＰとキャパシタＣ12により構成して
も良い。加算器Ａ１は、遅延回路Ｄ１から出力されたｍ
個の遅延出力信号をそれぞれ加算し、シナプス前の入力
信号Ｘ１として、それを重み付け回路１１の重み可変制
御回路Ｂ１に出力する。これにより、図４（Ａ）に示す
ようなα関数により表現可能な一過性のメモリ効果のあ
る入力電流が得られる。この入力電流は生体系のシナプ
ス前細胞から出力される電気パルスに模擬される。

【００２１】同様に、加算器Ａ２〜Ａｎは、各遅延回路
Ｄ２〜Ｄｍから出力されたｍ個の遅延出力信号をそれぞ
れ加算し、シナプス前の入力信号Ｘ２〜Ｘｉを重み付け
回路１１の各重み可変制御回路Ｂ２〜Ｂｎにそれぞれ出
力する。重み付け回路１１はｎ個の重み可変制御回路Ｂ
１〜Ｂｎから成り、シナプス結合を模擬する回路であ
る。重み可変制御回路Ｂ１は入力信号Ｘ１に重みＷ１を
乗算する従来例の機能に加え、入力信号Ｘ１の受信頻度
に応じて重みＷ１を変更する。

【００２２】例えば、重み可変制御回路Ｂ１は、電圧電
流変換回路11Ａ，アナログ記憶素子11Ｂ，増幅器11Ｃ及
び乗算器11Ｄから成る。電圧電流変換回路11Ａは入力信
号Ｘ１を電圧から電流に変換する。アナログ記憶素子11
Ｂは入力電流を記憶保持する。増幅器11Ｃは保持電流を
増幅する。乗算器11Ｄは増幅電流に応じた重みＷ１を入
力信号Ｘに乗算する。これにより、入力信号Ｘ１の受信
頻度が大きくなる場合には重みＷ１を増加し、当該信号
Ｘ１の受信頻度が小さくなる場合には重みＷ１を減少す
ることができる。

【００２３】同様に、重み可変制御回路Ｂ１〜Ｂ２は入
力信号Ｘ２〜Ｘｉに重みＷ２〜Ｗｎをそれぞれ乗算する
機能に加え、入力信号Ｘ２〜Ｘｉの受信頻度に応じて重
みＷ２〜Ｗｎをそれぞれ変更する。なお、各回路Ｂ２〜
Ｂｎの変更機能は重み可変制御回路Ｂ１と同様である。
このシナプス結合の重みＷｉの変化は時間に対して一過
的な応答をする。

【００２４】閾値処理回路１２は加算器Ａ０，コンパレ
ータＣ１，閾値設定回路ＶＲ及び出力抵抗Ｒ０から成
り、被比較信号Ｙと閾値信号Ｙthとを比較する神経細胞
を模擬した回路である。ここで、加算器Ａ０は重み付け
回路１１から出力された信号Ｘ１Ｗ１，Ｘ２Ｗ２…Ｘｉ
Ｗｎの総和ΣＸｉＷｉを演算し、その結果信号として被
比較信号ＹをコンパレータＣ１に出力する。

【００２５】コンパレータＣ１は閾値設定回路ＶＲから
出力される閾値信号Ｙthと加算器Ａ０から出力される被
比較信号Ｙとを比較する。その非線形しきい処理した出
力電圧Ｖout を次のシナプス部に出力する。ここで、出
力電圧Ｖout は出力抵抗Ｒ０に流れる出力電流Ｉout に
より生ずる電圧降下により得られる。また、図３（Ｃ）
にコンパレータＣ１の出力特性図であり、図３（Ｃ）に
おいて、横軸は入力電圧Ｖ１，Ｖ２の差であり、縦軸は
出力電圧Ｖout 又は出力電流Ｉout をそれぞれ示してい
る。

【００２６】次に、本実施例に係る神経回路素子の動作
を説明する。例えば、生体系のシナプス前細胞からシナ
プス前に刺激が到達する状態として、図４に示すような
離散時間系の形式ニューロンモデルにおいて、入力信号
Ｓ１〜Ｓｎが遅延回路Ｄ１〜Ｄｎに到達すると、それが
遅延回路Ｄ１〜Ｄｎのディレイ素子ｄ１〜ｄｍによりΔ
ｔづづ遅延され、その遅延出力信号が加算器Ａ１〜Ａｎ
にそれぞれ出力される。

【００２７】各遅延回路Ｄ１〜Ｄｎから出力されたｍ個
の遅延出力信号は加算器Ａ１〜Ａｎによりそれぞれ加算
され、この各加算信号はシナプス結合状態として重み付
け回路１１の重み可変制御回路Ｂ１〜Ｂｎにそれぞれ出
力される。生体系では、この部位で学習が成立すると、
信号伝搬効率が上昇又は降下し、学習の素過程となる。

【００２８】すなわち、ｎ個の重み可変制御回路Ｂ１〜
Ｂｎでは、抑制性シナプス又は興奮性シナプスが模擬さ
れる。例えば、加算器Ａ１から出力された遅延出力電圧
が重み可変制御回路Ｂ１の電圧電流変換回路11Ａにより
電流に変換され、それがアナログ記憶素子11Ｂに記憶保
持される。また、その保持電流は増幅器11Ｃにより増幅
され、この増幅電流に応じた重みＷ１が乗算器11Ｄによ
り自動変更される。

【００２９】これにより、入力信号Ｘ１の受信頻度が大
きくなる場合には重みＷ１を増加し、当該信号Ｘ１の受
信頻度が小さくなる場合には重みＷ１を減少することが
できる。他の制御回路Ｂ２〜Ｂｎでも、同様に、抑制性
シナプス又は興奮性シナプスが模擬され、入力信号Ｘｉ
の受信頻度が大きくなる場合には重みＷｉが増加され、
反対に、入力信号Ｘｉの受信頻度が小さくなる場合には
重みＷｉが減少される。

【００３０】この重み付けされた各信号Ｘ１Ｗ１，Ｘ２
Ｗ２…ＸｉＷｎが、加算器Ａ０に出力されると、シナプ
ス後部に刺激が伝搬された状態となる。加算器Ａ０で
は、信号の総和ΣＸｉＷｉが演算され、その結果信号と
して被比較信号ＹがコンパレータＣ１に出力される。コ
ンパレータＣ１では、被比較信号Ｙと閾値信号Ｙthとが
比較され、神経細胞を模擬した非線形しきい処理が行わ
れる。

【００３１】具体的には、閾値設定回路ＶＲから出力さ
れた閾値電圧Ｖと加算器Ａ０から出力された被比較電圧
Ｖ１とが比較され、その非線形しきい処理された出力電
圧Ｖout が次のシナプス部に出力される。このようにし
て、本発明の第１の実施例に係る神経回路素子によれ
ば、図２に示すように、重み付け回路１１に重み可変制
御回路Ｂ１〜Ｂｎが設けられる。

【００３２】このため、重み可変制御回路Ｂ１〜Ｂｎに
より、入力信号Ｘｉの受信頻度に応じて重みＷｉを自動
変更することができ、従来例の神経回路素子に比べて細
胞内カルシウムの動態を模擬した非線形しきい値処理を
行うことが可能となる。これは、シナプス後部で細胞内
のカルシウム濃度が増大し、単位時間内に到着した入力
信号をより良く神経細胞に伝搬する状態を模擬してい
る。

【００３３】これにより、シナプス結合の重みＷｉに対
して時系列を考慮した信号処理を行うことが可能とな
る。より具体的には、（１）式のように表現される。

【００３４】

【数１】

【００３５】但し、Ｗ（ｔ＋１）は時刻ｔ＋１での重み
であり、Ｗ（ｔ）は時刻ｔでの重みであり、Δｔは離散
時間の刻み幅であり、Ｔは観測時間である。（１）式に
おいて、ｔｅｘｐ（−ｔ／Ｔｐ）はアルファ関数とよば
れるものであり、一過的に増大し、０まで減少するよう
な関数であれば、どの様なものも用いることができる。

【００３６】このモデルの中で、Ｔｐはシナプス結合の
重み上昇の時間の長短を決める定数である。通常の生体
の神経系では膜電位の減衰時間２０ｍｓに対して、１．
５ｍｓ程度に取るのが普通である。しかし、当該神経回
路素子を用いる系に応じて、スケーリングする必要があ
る。また、定数Ａは重みＷを決める因子であり、通常１
以下の適当な値を用いる。なお、この定数Ａが正であれ
ば、シナプス増強を示し、それが負であれば、シナプス
抑制を示す。（１）式の中で、Ｂ（ｎΔｔ）はシナプス
部位に刺激が到着したか否かを判定する関数であり、
（ｎΔｔ）時間で入力信号Ｘｉが到着した場合には、１
を与え、入力刺激が到着しない場合には、０となる。δ
（ｔ−ｎΔｔ）はディラックのデルタ関数である。この
関数の機能を図４（Ｂ）に具体的に示している。図４
（Ｂ）において、縦軸は入力信号Ｘｉであり、横軸は時
間ｔである。デルタ関数はｎΔｔ時間での重みＷｉを取
り出す場合に相当し、本発明の実施例では、アナログ記
憶素子11Ｂから増幅器11Ｃに出力された保持電流に基づ
いて重みＷ１を乗算器11Ｄにより制御することで実現し
ている。

【００３７】このような機能をもつ人工神経回路素子を
用いることにより、シナプス部位に到着する信号の到着
時間に応じて神経細胞のシナプス結合の重みＷｉを変化
させることが可能となる。なお、このようなモデルでは
入力信号Ｘｉがなければ、シナプス結合の重みＷｉは徐
々に減衰し、その極限では変化しない状態となる。この
ことで、高頻度で使用するシナプスは増強されるという
ヘビアンルールを回路素子レベルで実現することが可能
となる。また、パターン認識，自己組織化を行うような
神経回路で、学習の収束を早めることが可能となる。

【００３８】（２）第２の実施例の説明図５は、本発明の第２の実施例に係る神経回路素子の構
成図を示している。第２の実施例では第１の実施例と異
なり、コンパレータＣ２に閾値可変設定回路１５が設け
られるものである。すなわち、第２の実施例に係る神経
回路素子は、図５において、ｎ個の遅延回路Ｄ１〜Ｄｎ
と、ｎ個の加算器Ａ１〜Ａｎと、ｎ個の重み可変制御回
路Ｂ１〜Ｂｎと、閾値処理回路２２から成る。

【００３９】閾値処理回路２２は原理図の閾値処理回路
１２の他の一例であり、被比較信号Ｙと閾値信号Ｙthと
を比較する従来例の機能に加え、被比較信号Ｙの受信強
度に応じて閾値θを変更する回路である。例えば、閾値
処理回路２２は、加算器Ａ０，コンパレータＣ２，閾値
可変設定回路１５及び出力抵抗Ｒ０から成る。閾値可変
設定回路１５は、電圧電流変換回路５１，アナログ記憶
素子５２，増幅器５３及び乗算器５４から成る。電圧電
流変換回路５１は被比較信号Ｙを電圧から電流に変換す
る。アナログ記憶素子５２は入力電流を記憶保持する。
増幅器５３は保持電流を増幅する。乗算器５４は増幅電
流に応じた閾値θを閾値信号Ｙthに乗算する。これによ
り、被比較信号Ｙの受信強度が大きくなる場合には、閾
値θを増加し、当該信号Ｙの受信強度が小さくなる場合
には、閾値θを減少することができる。

【００４０】コンパレータＣ２は閾値可変設定回路１５
から出力される閾値信号Ｙthと加算器Ａ０から出力され
る被比較信号Ｙとを比較する。その非線形しきい処理し
た出力電圧Ｖout を後部シナプスに出力する。なお、遅
延回路Ｄ１〜Ｄｎ，加算器Ａ１〜Ａｎ，重み可変制御回
路Ｂ１〜Ｂｎ，加算器Ａ０及び出力抵抗Ｒ０の機能につ
いては、第１の実施例と同様であるため、その説明を省
略する。

【００４１】次に、本実施例に係る神経回路素子の動作
を説明する。例えば、離散時間系のニューロンモデルに
おいて、被比較信号Ｙの受信強度が大きくなる場合に
は、閾値可変設定回路１５により閾値θが増加され、被
比較信号Ｙの受信強度が小さくなる場合には、反対に閾
値θが減少される。すなわち、閾値可変設定回路１５で
は、加算器Ａ０から出力された被比較信号Ｙが電圧電流
変換回路５１により電流に変換され、それがアナログ記
憶素子５２に記憶保持される。また、その保持電流は増
幅器５３により増幅され、この増幅電流に応じた閾値θ
が乗算器５４により自動変更される。この閾値θは一過
的に変化をする。

【００４２】これにより、第１の実施例のようなシナプ
ス結合の重みではなく、神経細胞の学習を大局的に行う
ことが可能となる。このようにして、本発明の第２の実
施例に係る神経回路素子によれば、図５に示すように、
閾値処理回路２２に閾値可変設定回路１５が設けられ
る。このため、閾値可変設定回路１５により、被比較信
号Ｙの受信強度に応じて閾値θを自動変更することがで
き、従来例の神経回路素子に比べてシナプス部の興奮性
及び抑制性をより生体系に近づけることが可能となる。
この設定回路１５は、あたかも、生体系のシナプス部に
おいて、分子状ガス（ＮＯ，ＣＯ）の生成を模擬したよ
うな状態を演ずる。

【００４３】これにより、シナプス後細胞の閾値に対し
て時系列を考慮した信号処理を行うことが可能となる。
つまり、定性的に述べると、シナプス後神経細胞の閾値
θを被比較信号Ｙに応じて減少又は増加させる方法であ
る。より具体的には、（２）式のように表現される。

【００４４】

【数２】

【００４５】但し、θ（ｔ＋１）は時刻ｔ＋１での閾値
であり、θ（ｔ）は時刻ｔでの閾値であり、θｏは閾値
の初期値であり、Δｔは離散時間の刻み幅であり、Ｔは
観測時間である。この（２）式により神経細胞の興奮性
を増大させることが可能となる。この場合の興奮性の増
大は先の第１の実施例とは異なり、単一シナプスでのみ
起こるわけではなく、この神経細胞に結合した全てのシ
ナプス結合の重みＷｉを上昇させることに対応する。こ
れは、あたかも、生体系の樹状突起上において異種情報
の連合学習を実行することに等しい。

【００４６】なお、本発明の第２の実施例では、シナプ
ス結合に情報を埋め込んでいるようなニューロンネット
においても、埋め込んだ情報を損なうことなく、閾値θ
を変化するような学習を実行することが可能となる。

【００４７】

【発明の効果】以上説明したように、本発明の神経回路
素子によれば、入力信号の受信頻度に応じて重みを変更
する重み付け回路が設けられる。このため、入力信号の
受信頻度の大小に応じて重みが増減されることにより、
従来例に比べて細胞内カルシウムの動態を模擬した非線
形しきい値処理を行うことが可能となる。

【００４８】また、本発明の他の神経回路素子によれ
ば、被比較信号の受信強度に応じて閾値を変更する閾値
処理回路が設けられる。このため、被比較信号の受信強
度の大小に応じて閾値が増減されることにより、従来例
に比べてシナプス部の興奮性及び抑制性をより生体系に
近づけることが可能となる。このような入力信号の到着
時間の履歴に応じてシナプス結合の重み又はシナプス後
部細胞の閾値を変化させる時系列変化を導入することに
より、高頻度で使用するシナプスを増強することが可能
となる。

【００４９】これにより、パターン認識，自己組織化を
行うような神経回路に時系列処理機能を付与することが
でき、また、これを用いた学習を早期に収束させるニュ
ーロコンピュータの提供に寄与するところが大きい。

【図面の簡単な説明】

【図１】本発明に係る神経回路素子の原理図である。

【図２】本発明の第１の実施例に係る神経回路素子の構
成図である。

【図３】本発明の各実施例に係る遅延回路の構成図及び
コンパレータの出力特性図である。

【図４】本発明の各実施例に係る加算器の出力波形図及
びδ関数による重み切り出しの説明図である。

【図５】本発明の第２の実施例に係る神経回路素子の構
成図である。

【図６】従来例に係る神経回路素子の説明図である。

【符号の説明】

１１…重み付け回路、１２…閾値処理回路、Ｗｉ…重み、 θ…閾値、Ｘ１〜Ｘｉ…入力信号、Ｙ…被比較信号、Ｙth…閾値信号。

Claims

【特許請求の範囲】

【請求項１】入力信号（Ｘｉ，〔ｉ＝１〜ｎ〕）に重
み付けするシナプス結合を模擬した重み付け回路（１
１）を有する神経回路素子において、前記重み付け回路
（１１）が入力信号（Ｘｉ）の受信頻度に応じて重み
（Ｗｉ）を変更することを特徴とする神経回路素子。
【請求項２】前記重み付け回路（１１）は、入力信号
（Ｘｉ）の受信頻度が大きくなる場合には重み（Ｗｉ）
を増加し、前記入力信号（Ｘｉ）の受信頻度が小さくな
る場合には重み（Ｗｉ）を減少することを特徴とする請
求項１記載の神経回路素子。
【請求項３】被比較信号（Ｙ）と閾値信号（Ｙth）と
を比較する神経細胞を模擬した閾値処理回路（１２）を
有する神経回路素子において、前記閾値処理回路（１
２）が被比較信号（Ｙ）の受信強度に応じて閾値（θ）
を変更することを特徴とする神経回路素子。
【請求項４】前記閾値処理回路（１２）は、被比較信
号（Ｙ）の受信強度が大きくなる場合には、閾値（θ）
を増加し、前記被比較信号（Ｙ）の受信強度が小さくな
る場合には、閾値（θ）を減少することを特徴とする請
求項３記載の神経回路素子。