JP2017134161A - 液晶表示装置 - Google Patents

Abstract

【課題】液晶表示装置の信頼性を向上させる。【解決手段】一実施形態に係る液晶表示装置は、第１基板と、上記第１基板に対向する第２基板と、上記第１基板及び上記第２基板の間に封入された液晶層とを備える。上記第１基板は、表示領域に配列された複数の画素の各々に配置された複数の画素電極と、上記複数の画素電極に対向する共通電極とを備える。上記表示領域は、第１領域と、上記第１領域よりも上記表示領域の縁に近い第２領域とを含む。上記複数の画素電極は、上記第１領域に属する上記画素に配置された第１画素電極と、上記第２領域に属する上記画素に配置された第２画素電極とを含む。上記第１領域において上記第１画素電極と上記共通電極とが対向する第１面積よりも、上記第２領域において上記第２画素電極と上記共通電極とが対向する第２面積の方が大きい。【選択図】 図５

Description

本発明の実施形態は、液晶表示装置に関する。

従来、一対の基板と、これら基板の間に封入された液晶層とを備える液晶表示装置が知られている。液晶表示装置は、画素ごとに設けられた画素電極と、複数の画素に亘る共通電極との間に生じる電界により上記液晶層の液晶分子を駆動することで画像を表示する。

液晶表示装置が有する表示領域の縁部は、信頼性試験などにおいて、水分が浸入しやすいことが判ってきている。水分が浸入すると、イオン性の不純物が液晶層に溶け出し、液晶層の駆動電圧が低下することがある。この電圧低下に起因して、表示領域に画像の輝度ムラが生じ得る。また、液晶層に交流の駆動電圧を印加する制御方式においては、上記イオンの極性に応じて、画像の輝度が周期的に変化するいわゆるフリッカが生じ得る。このフリッカは、消費電力低減などの目的で駆動電圧の周波数を下げた際には、顕著に視認される。

特開２０１３−９２６１２号公報

本開示の一態様における目的は、液晶表示装置の信頼性を向上させることである。

一実施形態に係る液晶表示装置は、第１基板と、上記第１基板に対向する第２基板と、上記第１基板及び上記第２基板の間に封入された液晶層とを備える。上記第１基板は、表示領域に配列された複数の画素の各々に配置された複数の画素電極と、上記複数の画素電極に対向する共通電極とを備える。上記表示領域は、第１領域と、上記第１領域よりも上記表示領域の縁に近い第２領域とを含む。上記複数の画素電極は、上記第１領域に属する上記画素に配置された第１画素電極と、上記第２領域に属する上記画素に配置された第２画素電極とを含む。上記第１領域において上記第１画素電極と上記共通電極とが対向する第１面積よりも、上記第２領域において上記第２画素電極と上記共通電極とが対向する第２面積の方が大きい。

図１は、第１実施形態に係る液晶表示装置の概略的な構成を示す斜視図である。 図２は、液晶表示装置の概略的な等価回路を示す図である。 図３は、液晶表示装置の断面の一例を示す図である。 図４は、副画素の平面構造の一例を示す図である。 図５は、表示領域において画素電極と共通電極との対向面積を増やす範囲を示す平面図である。 図６は、第２画素電極に適用し得る形状の一例を示す図である。 図７は、第３画素電極に適用し得る形状の一例を示す図である。 図８は、第２実施形態に係る第１画素電極の形状の一例を示す図である。 図９は、第２実施形態に係る第２画素電極の形状の一例を示す図である。 図１０は、第３実施形態に係る第２画素電極の形状の一例を示す図である。 図１１は、第４実施形態に係る第１画素電極の形状の一例を示す図である。 図１２は、第４実施形態に係る第２画素電極の形状の一例を示す図である。 図１３は、第５実施形態に係る液晶表示装置の断面の一例を示す図である。 図１４は、第５実施形態に係る第１画素電極及び共通電極の形状の一例を示す図である。 図１５は、第５実施形態に係る第２画素電極及び共通電極の形状の一例を示す図である。

いくつかの実施形態につき、図面を参照しながら説明する。
なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有される。また、図面は、説明をより明確にするため、実際の態様に比べて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一又は類似の要素については符号を省略することがある。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。

各実施形態においては、表示装置の一例として、バックライトを備える透過型の液晶表示装置を開示する。ただし、各実施形態は、他種の表示装置に対する、各実施形態にて開示される個々の技術的思想の適用を妨げるものではない。他種の表示装置としては、例えば、外光を反射してこの反射光を表示に利用する反射型の機能を備えた液晶表示装置などが想定される。

（第１実施形態）
図１は、第１実施形態に係る液晶表示装置１の概略的な構成を示す斜視図である。液晶表示装置１は、例えば、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器、ウェアラブル端末等の種々の装置に用いることができる。

液晶表示装置１は、表示パネル２と、バックライト３と、表示パネル２を駆動する駆動ＩＣチップ４と、表示パネル２及びバックライト３の動作を制御する制御モジュール５と、表示パネル２及びバックライト３へ制御信号を伝達するフレキシブル回路基板ＦＰＣ１，ＦＰＣ２とを備えている。

本実施形態においては、図１に示すように、第１方向Ｘ及び第２方向Ｙを定義する。第１方向Ｘは、例えば表示パネル２の短辺に沿う方向である。第２方向Ｙは、例えば表示パネル２の長辺に沿う方向である。図示した例において、各方向Ｘ，Ｙは互いに垂直に交わるが、各方向，Ｘ，Ｙは他の角度で交わっても良い。

表示パネル２は、第１基板ＳＵＢ１と、第１基板ＳＵＢ１に対向する第２基板ＳＵＢ２と、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の間に配置された液晶層（後述する液晶層ＬＣ）とを備えている。表示パネル２は、画像を表示する表示領域ＤＡ（アクティブエリア）を有している。表示パネル２は、例えば、表示領域ＤＡにおいて、第１方向Ｘ及び第２方向Ｙにマトリクス状に並ぶ複数の画素ＰＸを備えている。

バックライト３は、第１基板ＳＵＢ１と対向している。駆動ＩＣチップ４は、例えば第１基板ＳＵＢ１に実装されている。但し、駆動ＩＣチップ４は、制御モジュール５などに実装されても良い。フレキシブル回路基板ＦＰＣ１は、第１基板ＳＵＢ１と制御モジュール５とを接続している。フレキシブル回路基板ＦＰＣ２は、バックライト３と制御モジュール５とを接続している。

図２は、液晶表示装置１の概略的な等価回路を示す図である。液晶表示装置１は、ゲートドライバＧＤと、ソースドライバＳＤと、走査線Ｇと、信号線Ｓとを備えている。走査線Ｇは、ゲートドライバＧＤに接続されている。信号線Ｓは、ソースドライバＳＤに接続され、各走査線Ｇと交差している。

各走査線Ｇは、表示領域ＤＡにおいて第１方向Ｘに延びるとともに第２方向Ｙに並んでいる。各信号線Ｓは、表示領域ＤＡにおいて第２方向Ｙに延びるとともに第１方向Ｘに並んでいる。各走査線Ｇ及び各信号線Ｓは、第１基板ＳＵＢ１に形成されている。

図２の例においては、各走査線Ｇ及び各信号線Ｓによって区画された領域が１つの副画素ＳＰＸに相当する。例えば、１つの画素ＰＸは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）を表示する副画素ＳＰＸで構成されている。画素ＰＸは、白色を表示する副画素などをさらに含んでも良いし、同一の色に対応する複数の副画素を含んでも良い。なお、本開示においては、副画素ＳＰＸを単に画素と呼ぶこともある。

各副画素ＳＰＸは、スイッチング素子ＳＷと、画素電極ＰＥと、共通電極ＣＥとを備えている。これらスイッチング素子ＳＷ、画素電極ＰＥ及び共通電極ＣＥも、走査線Ｇ及び信号線Ｓと同じく第１基板ＳＵＢ１に形成されている。スイッチング素子ＳＷ及び画素電極ＰＥは、画素ＰＸごとに設けられている。スイッチング素子ＳＷは、例えば薄膜トランジスタであり、走査線Ｇ、信号線Ｓ、及び画素電極ＰＥと電気的に接続されている。共通電極ＣＥは、複数の副画素ＳＰＸに亘って形成され、これら副画素ＳＰＸの画素電極ＰＥと対向している。

ゲートドライバＧＤは、各走査線Ｇに対して走査信号を順次供給する。ソースドライバＳＤは、各信号線Ｓに対して映像信号を選択的に供給する。あるスイッチング素子ＳＷに接続された走査線Ｇに走査信号が供給され、かつこのスイッチング素子ＳＷに接続された信号線Ｓに映像信号が供給されると、この映像信号に応じた電圧が画素電極ＰＥに印加される。このとき画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって、液晶層ＬＣの液晶分子の配向が電圧の印加されていない初期配向状態から変化する。このような動作により、表示領域ＤＡに画像が表示される。

図３は、表示領域ＤＡにおける液晶表示装置１の断面の一例を模式的に示す図である。この図に示す断面は、１つの副画素ＳＰＸに着目したものである。図３の例において、第１基板ＳＵＢ１は、第１絶縁基板１０と、第１絶縁層１１と、第２絶縁層１２と、第３絶縁層１３と、第１配向膜１４と、画素電極ＰＥと、共通電極ＣＥと、信号線Ｓとを備えている。

第１絶縁基板１０は、第２基板ＳＵＢ２と対向する第１面１０Ａと、上述のバックライト３と対向する第２面１０Ｂとを有している。第１絶縁層１１は、第１面１０Ａに形成されている。信号線Ｓは、第１絶縁層１１の上に形成されている。第２絶縁層１２は、第１絶縁層１１及び信号線Ｓを覆っている。共通電極ＣＥは、第２絶縁層１２の上に形成されている。第３絶縁層１３は、共通電極ＣＥを覆っている。画素電極ＰＥは、第３絶縁層１３の上に形成されている。第１配向膜１４は、画素電極ＰＥ及び第３絶縁層１３を覆っている。

画素電極ＰＥは、スリットＳＬを有している。画素電極ＰＥ及び共通電極ＣＥは、例えばインジウム・ティン・オキサイド（ＩＴＯ）などの透明導電材料で形成されている。画素電極ＰＥと共通電極ＣＥの間には、電荷を保持する保持容量が形成される。

第２基板ＳＵＢ２は、第２絶縁基板２０と、遮光層２１と、カラーフィルタ２２と、オーバーコート層２３と、第２配向膜２４とを備えている。第２絶縁基板２０は、第１基板ＳＵＢ１と対向する第１面２０Ａと、第１面２０Ａの反対側の第２面２０Ｂとを有している。遮光層２１は、第１面２０Ａに形成され、副画素ＳＰＸを区画している。カラーフィルタ２２も第２面２０Ａに形成され、副画素ＳＰＸに対応する色に着色されている。オーバーコート層２３は、カラーフィルタ２２を覆っている。第２配向膜２４は、オーバーコート層２３を覆っている。第１配向膜１４と第２配向膜２４との間には、液晶分子を含む液晶層ＬＣが形成されている。

第１絶縁基板１０の第２面１０Ｂには、第１偏光板ＰＬ１を含む第１光学素子ＯＤ１が配置されている。第２絶縁基板２０の第２面２０Ｂには、第２偏光板ＰＬ２を含む第２光学素子ＯＤ２が配置されている。第１偏光板ＰＬ１と第２偏光板ＰＬ２の偏光軸（或いは吸収軸）は互いに直交している。

なお、図３に示した構造は、ＩＰＳ（In-Plane-Switching）モードの一種であるＦＦＳ（Fringe Field Switching）モードに係る液晶表示装置に適用可能な構造である。このモードにおいては、画素電極ＰＥと共通電極ＣＥとの間に生じるいわゆる横電界（基板主面と略平行な電界）を主に利用して液晶層ＬＣが駆動される。

続いて、副画素ＳＰＸの平面構造について説明する。図４は、副画素ＳＰＸの平面構造の一例を概略的に示す図である。ここでは、隣り合う２本の走査線Ｇ、隣り合う２本の信号線Ｓ、遮光層２１、及び画素電極ＰＥを示し、表示パネル２が備える他の要素を省略している。

図４の例において、走査線Ｇは第１方向Ｘに沿って直線状に延び、信号線Ｓは第２方向Ｙに沿って直線状に延びている。但し、走査線Ｇ及び信号線Ｓは、必ずしも直線状に延びる必要はなく、屈曲していても良い。

図中の１点鎖線は、遮光層２１の縁部の位置を示している。遮光層２１は、走査線Ｇ及び信号線Ｓと平面視で重畳している。さらに、遮光層２１は、上述のスイッチング素子ＳＷなどとも重畳する。遮光層２１は、２本の走査線Ｇと２本の信号線Ｓとで囲われた範囲内に、開口領域ＡＰを有している。この開口領域ＡＰを通過する光が副画素ＳＰＸの表示に実質的に寄与する。

画素電極ＰＥは、第２方向Ｙにおける両端部である第１端部Ｅ１及び第２端部Ｅ２を有している。図４の例では、画素電極ＰＥは、第１端部Ｅ１及び第２端部Ｅ２の間で第２方向Ｙに延びる長尺な形状を有している。画素電極ＰＥは、その多くの部分が開口領域ＡＰと重畳するが、第１端部Ｅ１及び第２端部Ｅ２は遮光層２１と重畳している。画素電極ＰＥの第１方向Ｘにおける両端部は概ね開口領域ＡＰに位置している。画素電極ＰＥは、第１端部Ｅ１の近傍において、第３絶縁層１３などを貫通するコンタクトホールを通じて上述のスイッチング素子ＳＷと電気的に接続されている。

図４の例において、画素電極ＰＥは、１本のスリットＳＬと、このスリットＳＬに隣接する第１線部ＬＰ１及び第２線部ＬＰ２とを有している。スリットＳＬは、第１部分Ｐ１と、第２部分Ｐ２と、第３部分Ｐ３とを有している。第１部分Ｐ１は第２部分Ｐ２と第３部分Ｐ３の間に位置している。第２部分Ｐ２は第１端部Ｅ１側に位置し、第３部分Ｐ３は第２端部Ｅ２側に位置している。

第１部分Ｐ１は、第１延出方向Ｄ１に沿って延びている。第２部分Ｐ２及び第３部分Ｐ３は、第１延出方向Ｄ１と交わる第２延出方向Ｄ２に沿って延びている。第１延出方向Ｄ１は、例えば第２方向Ｙと平行である。第２延出方向Ｄ２は、図４の例では第１延出方向Ｄ１に対して鋭角で反時計回りに傾いた方向である。

他の観点からいうと、各線部ＬＰ１，ＬＰ２のスリットＳＬに沿う辺部の傾きが、各部分Ｐ１〜Ｐ３において異なる。すなわち、これらの辺部は、第１部分Ｐ１においては第１延出方向Ｄ１に沿って延び、第２部分Ｐ２及び第３部分Ｐ３においては大部分が第２延出方向Ｄ２に沿って延びている。

上述の第１配向膜１４及び第２配向膜２４は、第１方向Ｘに対して所定の鋭角（例えば５〜１５°）だけ傾いた方向に、ラビング処理や光配向処理などの配向処理が施されている。また、液晶層ＬＣに含まれる液晶分子は、例えば負の誘電率異方性を有している。負の誘電率異方性の液晶の配向方位に関しては、図４において反時計回りを正とした場合、第１方向Ｘに対してマイナス方向（−５〜１５°)が液晶の配向方向となる。このような構成においては、スリットＳＬの第２部分Ｐ２及び第３部分Ｐ３は、画素電極ＰＥへの電圧印加時における液晶分子の配向能を強化する役割を担う。なお、液晶層ＬＣの誘電率異方性は正であっても良い。また、配向処理が施される方向は第１方向Ｘや第２方向Ｙと一致しても良く、この場合においては第１延出方向Ｄ１を第１方向Ｘ或いは第２方向Ｙに対して傾ければ良い。

液晶表示装置１にタッチパネルが設けられる場合などには、例えばユーザの指により表示パネル２が押されると、その押圧により液晶層ＬＣにおいてドメインが成長し、指を離した後にもその影響が残ることがある。これに対し本実施形態においては、押圧力が解放された際に、第２部分Ｐ２及び第３部分Ｐ３付近に生ずる電界の作用によって、液晶分子を所望の配向方向に方向付けることが可能となる。したがって、液晶分子の配向欠陥が生じ難くなる。

一例として、画素電極ＰＥの第２方向Ｙに沿う長さＬ１は５４μｍであり、第１端部Ｅ１から第１部分Ｐ１及び第２部分Ｐ２の境界までの長さＬ２は１０μｍであり、第２端部Ｅ２から第１部分Ｐ１及び第３部分Ｐ３の境界までの長さＬ３は６μｍである。この場合において、第１部分Ｐ１の第２方向Ｙに沿う長さは３８μｍとなる。また、一例として、開口領域ＡＰの第１方向Ｘにおける幅Ｗは１０μｍである。さらにこの場合において、開口領域ＡＰの左側の辺部から第１線部ＬＰ１までの距離、第１線部ＬＰ１の幅、スリットＳＬの幅、第２線部ＬＰ２の幅、及び第２線部ＬＰ２から開口領域ＡＰの右側の辺部までの距離は、例えば２μｍ、１．５μｍ、３μｍ、１．５μｍ、及び２μｍである。

上述の通り、表示パネル２の端部から表示パネル２の内部に水分が浸入すると、液晶層ＬＣの駆動電圧が低下して表示領域ＤＡに画像の輝度ムラが生じたり、フリッカが生じたりし得る。このような水分浸入による影響は、表示領域ＤＡの縁部（外周部）で生じやすい。

本実施形態では、表示領域ＤＡの縁部に所在する画素電極ＰＥと共通電極ＣＥとが対向する面積（平面視で重畳する面積）を増やすことで、水分浸入による影響を低減する。すなわち、この面積を増やせば画素電極ＰＥと共通電極ＣＥとの間に形成される保持容量が増え、結果として液晶層ＬＣへの電荷供給量を安定させることができるので、輝度ムラやフリッカを低減ないしは防止することができる。これにより、液晶表示装置１の信頼性が向上する。

図５は、表示領域ＤＡにおいて、画素電極ＰＥと共通電極ＣＥとの対向面積を増やす範囲を示す平面図である。この図の例において、表示領域ＤＡは、第１領域Ａ１と、第２領域Ａ２と、第３領域Ａ３とを有している。以下、第１領域Ａ１に属する画素ＰＸに配置される画素電極ＰＥを第１画素電極ＰＥ１、第２領域Ａ２に属する画素ＰＸに配置される画素電極ＰＥを第２画素電極ＰＥ２、第３領域Ａ３に属する画素ＰＸに配置される画素電極ＰＥを第３画素電極ＰＥ３と呼ぶ。さらに、第１画素電極ＰＥ１のスリットＳＬを第１スリットＳＬ１、第２画素電極ＰＥ２のスリットＳＬを第２スリットＳＬ２、第３画素電極ＰＥ３のスリットＳＬを第３スリットＳＬ３と呼ぶ。

第１画素電極ＰＥ１と共通電極ＣＥとが対向する面積は、第１面積Ｓ１である。第２画素電極ＰＥ２と共通電極ＣＥとが対向する面積は、第１面積Ｓ１よりも大きい第２面積Ｓ２である（Ｓ１＜Ｓ２）。第３画素電極ＰＥ３と共通電極ＣＥとが対向する面積は、第１面積Ｓ１よりも大きく第２面積Ｓ２よりも小さい第３面積Ｓ３である（Ｓ１＜Ｓ３＜Ｓ２）。この関係から明らかなように、画素電極ＰＥ１〜ＰＥ３と共通電極ＣＥの間の保持容量は、第１画素電極ＰＥ１、第３画素電極ＰＥ３、第２画素電極ＰＥ２の順で大きくなり、水分浸入への耐性も同じ順で大きくなる。

第２領域Ａ２は第１領域Ａ１よりも表示領域ＤＡの縁に近く、第３領域Ａ３は第１領域Ａ１と第２領域Ａ２の間に所在している。具体的には、図５の例においては、第１領域Ａ１は矩形状であり、第３領域Ａ３は第１領域Ａ１を囲う矩形枠状であり、第２領域Ａ２は第３領域Ａ３を囲う矩形枠状である。

なお、第１領域Ａ１は必ずしも矩形状である必要はなく、その外周は曲線状であっても良いし、４角以外の多角形であっても良い。また、第２領域Ａ２及び第３領域Ａ３の内周及び外周に関しても、曲線状であっても良いし、４角形以外の多角形であっても良い。

また、第３領域Ａ３は第１領域Ａ１を完全に囲っている必要はなく、第１領域Ａ１の一部のみに接していても良い。第２領域Ａ２に関しても、第３領域Ａ３を完全に囲っている必要はなく、第３領域Ａ３の一部のみに接していても良い。

また、駆動ＩＣチップ４が実装された非対向領域ＮＡ（第２基板ＳＵＢ２と重畳しない第１基板ＳＵＢ１の一部）の近傍においては、第２基板ＳＵＢ２の端部から表示領域ＤＡまでの距離が他の部分よりも長い。そのため、非対向領域ＮＡの近傍においては水分浸入の影響が生じにくい。そこで、非対向領域ＮＡの近傍の１辺を除く３辺に沿って第２領域Ａ２及び第３領域Ａ３が設けられても良い。さらに、水分は、表示領域ＤＡの４つの角部から浸入しやすい。そこで、少なくともこれら４つの角部、或いはこれら角部から非対向領域ＮＡの近傍の２つの角部を除いた残り２つの角部に第２領域Ａ２及び第３領域Ａ３が設けられても良い。

図５の例において、第２領域Ａ２及び第３領域Ａ３の幅は、全周に亘って一定である。また、第２領域Ａ２の幅は第３領域Ａ３の幅より小さい。一例として、第２領域Ａ２及び第３領域Ａ３を合せた幅ＷＡは１ｍｍ以上であり、好ましくは２ｍｍ以上である。このような幅ＷＡを有していれば、水分浸入による影響を好適に防ぐことができる。なお、第２領域Ａ２及び第３領域Ａ３の幅は、位置によって異なっていても良い。例えば、水分が浸入しやすい４つの角部において第２領域Ａ２或いは第３領域Ａ３の幅を大きくしても良い。

なお、図５に示すように、平面視において表示領域ＤＡはシール材ＳＥで囲われている。このシール材ＳＥは、第１基板ＳＵＢ１と第２基板ＳＵＢ２の間に形成されており、液晶層ＬＣをこれら基板間に封入している。

各画素電極ＰＥ１〜ＰＥ３と共通電極ＣＥとが対向する面積は、例えば画素電極ＰＥの面積を増減させることで調整できる。第１画素電極ＰＥ１は、例えば図４に示した形状を有している。

図６は、第２画素電極ＰＥ２に適用し得る形状の一例を示す図である。この図に示す第２画素電極ＰＥ２は、外形は図４の第１画素電極ＰＥ１と同じである。第２画素電極ＰＥ２が有する第２スリットＳＬ２は、第１部分Ｐ１を含むが、第２部分Ｐ２及び第３部分Ｐ３を含まない。すなわち、第２部分Ｐ２及び第３部分Ｐ３に相当する部分（図６において破線で示す）が第２画素電極ＰＥ２の透明導電材料で覆われている。これにより、第２画素電極ＰＥ２の面積が第１画素電極ＰＥ１の面積よりも大きくなり、結果として第２面積Ｓ２が第１面積Ｓ１よりも大きくなる。

図７は、第３画素電極ＰＥ３に適用し得る形状の一例を示す図である。この図に示す第３画素電極ＰＥ３は、外形は図４の第１画素電極ＰＥ１と同じである。第３画素電極ＰＥ３が有する第３スリットＳＬ３は、第１部分Ｐ１、第２部分Ｐ２及び第３部分Ｐ３を含むが、第２部分Ｐ２及び第３部分Ｐ３の面積が図４の例よりも小さい。具体的には、図７の第２部分Ｐ２及び第３部分Ｐ３は、図４の第２部分Ｐ２及び第３部分Ｐ３（図７において破線で示す）の一部を第３画素電極ＰＥ３の透明導電材料で覆った形状を有している。これにより、第３画素電極ＰＥ３の面積が第１画素電極ＰＥ１の面積よりも大きく、かつ第２画素電極ＰＥ２の面積よりも小さくなっている。結果として、第３面積Ｓ３が第１面積Ｓ１よりも大きく、かつ第２面積Ｓ２よりも小さくなる。

図４においては第１スリットＳＬ１の第２方向Ｙにおける両端部が開口領域ＡＰの外側に延びているが、図６及び図７においては各スリットＳＬ２，ＳＬ３の両端部が開口領域ＡＰの内側に位置している。但し、各スリットＳＬ２，ＳＬ３は、図４の場合と同じく第２方向Ｙにおける両端部が開口領域ＡＰの外側まで延びるか、開口領域ＡＰの端部と一致していても良い。

なお、第２画素電極ＰＥ２は、第１画素電極ＰＥ１及び第３画素電極ＰＥ３よりも面積が小さい第２部分Ｐ２及び第３部分Ｐ３を有していても良い。また、第２画素電極ＰＥ２及び第３画素電極ＰＥ３は、第２部分Ｐ２及び第３部分Ｐ３のいずれか一方のみ、第１画素電極ＰＥ１よりも面積が低減されていても良い。

画素ＰＸ（或いは副画素ＳＰＸ）の大きさを変えずに第２画素電極ＰＥ２及び第３画素電極ＰＥ３の面積を増やすと、画素ＰＸの透過率が低下し、第２領域Ａ２及び第３領域Ａ３に応じた額縁状のムラが生じることが懸念される。しかしながら、第２部分Ｐ２及び第３部分Ｐ３は第１部分Ｐ１に比べて透過率が元々低い。そのため、図４、図６及び図７のように第２部分Ｐ２及び第３部分Ｐ３を埋めることで第２画素電極ＰＥ２及び第３画素電極ＰＥ３の面積を増やした場合には、透過率が殆ど減少しないか、減少してもその程度は小さい。

また、第２部分Ｐ２及び第３部分Ｐ３の面積を減らすか完全に無くした場合には、上述のドメインの影響が懸念される。しかしながら、第２領域Ａ２及び第３領域Ａ３が設けられる表示領域ＤＡの縁部においては、表示パネル２が押された際の荷重が表示領域ＤＡの周囲のシール材ＳＥに分散される。これにより、液晶層ＬＣの変形量が小さくなり、結果としてドメインも生じにくくなる。さらに、ドメインが生じたとしても、表示領域ＤＡの縁部は視認されにくい位置であるため、表示品位はさほど低下しない。

なお、第２領域Ａ２及び第３領域Ａ３における輝度低下が問題となる場合には、開口領域ＡＰの面積（開口率）、第２画素電極ＰＥ２及び第３画素電極ＰＥ３の線幅、或いは液晶層ＬＣのセルギャップなどを適宜に調整して、各領域Ａ１〜Ａ３の輝度を一定に保っても良い。表示領域ＤＡの縁部は、視野角に応じた混色が視認されにくい。そこで、第２画素電極ＰＥ２及び第３画素電極ＰＥ３の線幅を調整する場合には、隣り合う副画素ＳＰＸの間の距離を小さくすることで変調率を上げ、透過率を調整しても良い。

（第２実施形態）
第２実施形態について説明する。本実施形態では、画素電極ＰＥに適用し得る他の形状を開示する。特に言及しない構成は第１実施形態と同様である。

図８は、本実施形態に係る第１画素電極ＰＥ１の平面形状を概略的に示す図である。図４の例と同じく、第１画素電極ＰＥ１は、第１延出方向Ｄ１に延びる第１部分Ｐ１と、第２延出方向Ｄ２に延びる第２部分Ｐ２及び第３部分Ｐ３とを含む第１スリットＳＬ１を有している。

第１線部ＬＰ１及び第２線部ＬＰ２は、第１部分Ｐ１に隣接する部分は第１延出方向Ｄ１に延び、第２部分Ｐ２及び第３部分Ｐ３に隣接する部分は第２延出方向Ｄ２に延びている。また、第１端部Ｅ１の近傍は、他の部分に比べて第１画素電極ＰＥ１の第１方向Ｘにおける幅が増大している。

図８の例においては、第１延出方向Ｄ１が第２方向Ｙに対して時計回りに所定の鋭角で傾いている。第２延出方向Ｄ２は、第２方向Ｙに対して時計回りに第１延出方向Ｄ１よりも大きい鋭角で傾いている。

図９は、第２画素電極ＰＥ２の平面形状の一例を示す図である。この第２画素電極ＰＥ２の第２スリットＳＬ２は、図６の例と同じく第２部分Ｐ２及び第３部分Ｐ３を有していない。すなわち、第２部分Ｐ２及び第３部分Ｐ３に相当する部分（図９において破線で示す）が第２画素電極ＰＥ２の透明導電材料で覆われている。これにより、第２画素電極ＰＥ２の面積が図８の第１画素電極ＰＥ１の面積よりも大きくなり、結果として第２面積Ｓ２が第１面積Ｓ１よりも大きくなる。

例えば、第３画素電極ＰＥ３については、第１実施形態と同じく、第１画素電極ＰＥ１よりも面積が小さい第２部分Ｐ２及び第３部分Ｐ３を含んだ第３スリットＳＬ３を有している。

なお、第２画素電極ＰＥ２は、第１画素電極ＰＥ１及び第３画素電極ＰＥ３よりも面積が小さい第２部分Ｐ２及び第３部分Ｐ３を有していても良い。また、第２画素電極ＰＥ２及び第３画素電極ＰＥ３は、第２部分Ｐ２及び第３部分Ｐ３のいずれか一方のみ、第１画素電極ＰＥ１よりも面積が低減されていても良い。
本実施形態の画素電極ＰＥを用いた場合であっても、第１実施形態と同様の効果を得ることができる。

（第３実施形態）
第３実施形態について説明する。本実施形態では、図９に示した第２画素電極ＰＥ２の変形例を開示する。特に言及しない構成は上述の各実施形態と同様である。

図１０は、本実施形態に係る第２画素電極ＰＥ２の平面形状を概略的に示す図である。図９の例と同じく、この第２画素電極ＰＥ２の第２スリットＳＬ２は、第２部分Ｐ２及び第３部分Ｐ３を有していない。すなわち、第２部分Ｐ２及び第３部分Ｐ３に相当する部分が第２画素電極ＰＥ２の透明導電材料で覆われている。

さらに、本実施形態に係る第２画素電極ＰＥ２は、第２スリットＳＬ２の外部においても透明導電材料が追加されている。すなわち、第２画素電極ＰＥ２は、第１端部Ｅ１の側に拡張部ＥＸ１を有し、第２端部Ｅ２の側に拡張部ＥＸ２を有している。第２画素電極ＰＰＥ２は、第１端部Ｅ１及び第２端部Ｅ２のいずれか一方の側にのみ拡張部を有していても良い。

第３画素電極ＰＥ３についても同様に、拡張部ＥＸ１，ＥＸ２を有していても良い。この場合において、拡張部ＥＸ１，ＥＸ２の面積を第２画素電極ＰＥ２のものより小さくしても良い。

本実施形態のように第２スリットＳＬの外部にも第２画素電極ＰＥ２を拡張することで、第２画素電極ＰＥ２の面積が一層大きくなり、結果として第２面積Ｓ２が一層大きくなる。これにより、第２領域Ａ２の副画素ＳＰＸの保持容量を高めることができる。その他、上述した各実施形態と同様の効果を得ることができる。

（第４実施形態）
第４実施形態について説明する。本実施形態では、画素電極ＰＥに適用し得るさらに他の形状を開示する。特に言及しない構成は上述した各実施形態と同様である。

図１１は、本実施形態に係る第１画素電極ＰＥ１の平面形状を概略的に示す図である。この第１画素電極ＰＥ１の第１スリットＳＬ１は、第１部分Ｐ１と、第２部分Ｐ２と、第３部分Ｐ３と、第４部分Ｐ４と、第５部分Ｐ５と、第６部分Ｐ６とを含む。第３部分Ｐ３及び第４部分Ｐ４は、第１部分Ｐ１と第２部分Ｐ２を繋ぐ連通部分であり、これら各部分Ｐ１，Ｐ２の間の配置されている。第５部分Ｐ５は、第１端部Ｅ１側において第１部分Ｐ１と繋がっている。第６部分Ｐ６は、第２端部Ｅ２側において第２部分Ｐ２と繋がっている。

第１部分Ｐ１は、第１延出方向Ｄ１に延びている。第３部分Ｐ３及び第５部分Ｐ５は、第２延出方向Ｄ２に延びている。例えば、第２部分Ｐ２、第４部分Ｐ４、及び第６部分Ｐ６は、それぞれ第１部分Ｐ１、第３部分Ｐ３、及び第５部分Ｐ５と、第１方向Ｘと平行な軸に関して線対称な形状である。第１線部ＬＰ１及び第２線部ＬＰ２は、第１スリットＳＬ１と同様に屈曲した形状を有している。

このような形状の第１画素電極ＰＥ１は、いわゆるデュアルドメイン方式の画素電極である。すなわち、第１スリットＳＬ１の主部である第１部分Ｐ１と第２部分Ｐ２、さらにはこれらに隣接する各線部ＬＰ１，ＬＰ２が異なる方向に延びているために、画素電極ＰＥへの電圧印加時における液晶分子の配向方向が多様化され、広視野角を実現できる。

図１２は、第２画素電極ＰＥ２の平面形状の一例を示す図である。この第２画素電極ＰＥ２の第２スリットＳＬ２は、第１部分Ｐ１及び第２部分Ｐ２を有しているが、第３乃至第６部分Ｐ３〜Ｐ６を有していない。すなわち、第３乃至第６部分Ｐ３〜Ｐ６に相当する部分（図１２において破線で示す）が第２画素電極ＰＥ２の透明導電材料で覆われている。これにより、第２画素電極ＰＥ２の面積が図１１の第１画素電極ＰＥ１の面積よりも大きくなり、結果として第２面積Ｓ２が第１面積Ｓ１よりも大きくなる。第３実施形態と同様に、第２スリットＳＬ２の外部に拡張部を設けても良い。

例えば、第３画素電極ＰＥ３については、第１画素電極ＰＥ１よりも面積が小さい第３乃至第６部分Ｐ３〜Ｐ６を含んだ第３スリットＳＬ３を有している。或いは、第３画素電極ＰＥ３は、第２画素電極ＰＥ２と同じく第５部分Ｐ５及び第６部分Ｐ６を有していないが、第３部分Ｐ３及び第４部分Ｐ４を有したものであっても良い。

なお、第２画素電極ＰＥ２は、第１画素電極ＰＥ１及び第３画素電極ＰＥ３よりも面積が小さい第３乃至第６部分Ｐ３〜Ｐ６を有していても良い。また、第２画素電極ＰＥ２及び第３画素電極ＰＥ３は、第３乃至第６部分Ｐ３〜Ｐ６のいずれか一部のみ、第１画素電極ＰＥ１よりも面積が低減されていても良い。
本実施形態の画素電極ＰＥを用いた場合であっても、第１実施形態と同様の効果を得ることができる。

（第５実施形態）
第５実施形態について説明する。本実施形態においては、画素電極ＰＥと液晶層ＬＣとの間に共通電極ＣＥを配置した構造の液晶表示装置１と、この液晶表示装置１が備える共通電極ＣＥ及び画素電極ＰＥの形状の一例を開示する。特に言及しない構成は上述した各実施形態と同様である。

図１３は、表示領域ＤＡにおける液晶表示装置１の断面の一例を模式的に示す図である。この図に示す断面は、１つの副画素ＳＰＸに着目したものであって、画素電極ＰＥが第２絶縁層１２の上に形成され、共通電極ＣＥが第３絶縁層１３の上に形成されている点で図３と異なる。

画素電極ＰＥは、副画素ＳＰＸごとに配置されている。画素電極ＰＥは、スリットを有していない。共通電極ＣＥは、複数の副画素ＳＰＸに亘って延びている。共通電極ＣＥは、各画素電極ＰＥと対向する領域に、それぞれ２本のスリットＳＬＣを有している。

本実施形態においては、第１領域Ａ１の画素ＰＸに設けられたスリットＳＬＣを第１スリットＳＬＣ１、第２領域Ａ２の画素ＰＸに設けられたスリットＳＬＣを第２スリットＳＬＣ２、第３領域Ａ３の画素ＰＸに設けられたスリットＳＬＣを第３スリットＳＬＣ３と呼ぶ。

図１４は、第１領域Ａ１に属する画素ＰＸの第１画素電極ＰＥ１及び共通電極ＣＥの形状の一例を示す平面図である。ここでは、１つの画素ＰＸに含まれる３つの副画素ＳＰＸに対応する構成を示している。１点鎖線で示す領域が第１画素電極ＰＥ１の形状である。

第１スリットＳＬＣ１は、図８と同じく、第１部分Ｐ１と、第２部分Ｐ２と、第３部分Ｐ３とを有している。各第１スリットＳＬＣ１は、平面視で各第１画素電極ＰＥ１と重畳している。

図１５は、第２領域Ａ２に属する画素ＰＸの第２画素電極ＰＥ２及び共通電極ＣＥの形状の一例を示す平面図である。この図の例において、第２スリットＳＬＣ２は、図９と同じく第２部分Ｐ２及び第３部分Ｐ３を有していない。すなわち、第２部分Ｐ２及び第３部分Ｐ３に相当する部分（図１５において破線で示す）が共通電極ＣＥの透明導電材料で覆われている。また、第２画素電極ＰＥ２は、第１画素電極ＰＥ１と同じ形状である。これにより、第２画素電極ＰＥ２と共通電極ＣＥとが対向する第２面積Ｓ２が、図１４の第１画素電極ＰＥ１と共通電極ＣＥとが対向する第１面積Ｓ１よりも大きくなっている。

例えば、第３画素電極ＰＥ３と重畳する第３スリットＳＬＣ３については、第１部分Ｐ１に加えて、第１スリットＳＬＣ１よりも面積が小さい第２部分Ｐ２及び第３部分Ｐ３を有している。これにより、第３画素電極ＰＥ３と共通電極ＣＥとが対向する第３面積Ｓ３が第１面積Ｓ１よりも大きく、かつ第２面積Ｓ２よりも小さくなる。

なお、第２スリットＳＬＣ２は、第１スリットＳＬＣ１や第３スリットＳＬＣ３よりも面積が小さい第２部分Ｐ２及び第３部分Ｐ３を有していても良い。また、第２スリットＳＬＣ２及び第３スリットＳＬＣ３は、第２部分Ｐ２及び第３部分Ｐ３のいずれか一方のみ、第１スリットＳＬＣ１よりも面積が低減されていても良い。また、第２部分Ｐ２及び第３部分Ｐ３は同一の面積でなくても良い。
本実施形態の共通電極ＣＥ及び画素電極ＰＥを用いた場合であっても、第１実施形態と同様の効果を得ることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

例えば、各実施形態においては、表示領域ＤＡを第１乃至第３領域Ａ１〜Ａ３の３つに分けて、画素電極ＰＥと共通電極ＣＥが対向する面積を調整する例を示した。しかしながら、表示領域ＤＡをより多数の領域に分けて、表示領域ＤＡの端に向かうに連れて対向面積を増加させても良い。また、表示領域ＤＡを２つの領域にのみ分けても良い。

第１乃至第４実施形態では、画素電極ＰＥが１本のスリットＳＬを有する例を示した。しかしながら、画素電極ＰＥは、複数のスリットＳＬを有しても良い。複数のスリットＳＬを有する場合、画素電極ＰＥと共通電極ＣＥが対向する面積は、各スリットＳＬの全てを利用して調整しても良いし、一部のみ利用して調整しても良い。

また、第５実施形態では、共通電極ＣＥが副画素ＳＰＸにおいて２本のスリットＳＬＣを有する例を示した。しかしながら、共通電極ＣＥは、副画素ＳＰＸにおいて１本のみスリットＳＬＣを有しても良いし、３本以上のスリットＳＬＣを有しても良い。

各実施形態にて開示した技術的思想は、適宜に組み合わせることができる。例えば、第５実施形態の第１スリットＳＬＣ１は、第４実施形態のスリットＳＬのように第１乃至第６部分Ｐ１〜Ｐ６を有しても良い。この場合において、第２スリットＳＬＣ２や第３スリットＳＬＣ３は、第３乃至第６部分Ｐ３〜Ｐ６を有さなくても良いし、第１スリットＳＬＣ１よりも面積の小さい第３乃至第６部分Ｐ３〜Ｐ６を有しても良い。

また、周辺表示領域において少なくとも１色以上のカラーフィルタの膜厚を薄くすることにより透過率を向上させることができる。或いは、周辺表示領域において遮光層の面積を減らすことでも同様の効果を得ることができる。

１…液晶表示装置、２…表示パネル、ＳＵＢ１…第１基板、ＳＵＢ２…第２基板、ＤＡ…表示領域、ＰＸ…画素、ＰＥ…画素電極、ＣＥ…共通電極、ＬＣ…液晶層、ＳＬ…スリット、ＡＰ…開口領域、Ａ１…第１領域、Ａ２…第２領域、Ａ３…第３領域、Ｓ１…第１面積、Ｓ２…第２面積、Ｓ３…第３面積、ＳＥ…シール材。

Claims (8)

1. 表示領域に配列された複数の画素の各々に配置された画素電極と、前記画素電極に対向する共通電極と、を備える第１基板と、
   前記第１基板に対向する第２基板と、
   前記第１基板及び前記第２基板の間に封入された液晶層と、
   を備え、
   前記表示領域は、第１領域と、前記第１領域よりも前記表示領域の縁に近い第２領域とを含み、
   複数の前記画素電極は、前記第１領域に属する前記画素に配置された第１画素電極と、前記第２領域に属する前記画素に配置された第２画素電極とを含み、
   前記第１領域において前記第１画素電極と前記共通電極とが対向する第１面積よりも、前記第２領域において前記第２画素電極と前記共通電極とが対向する第２面積の方が大きい、
   液晶表示装置。
2. 前記画素電極は、前記共通電極及び前記液晶層の間に配置され、
   前記第１画素電極は、第１スリットを有し、
   前記第２画素電極は、第２スリットを有する、
   請求項１に記載の液晶表示装置。
3. 前記共通電極は、前記画素電極及び前記液晶層の間に配置され、
   前記共通電極は、前記第１画素電極と重畳する第１スリットと、前記第２画素電極と重畳する第２スリットと、を有する、
   請求項１に記載の液晶表示装置。
4. 前記第１スリットは、第１延出方向に延びる第１部分と、前記第１延出方向と交わる第２延出方向に延びる第２部分とを含み、
   前記第２スリットは、前記第１部分を含み、かつ前記第２部分を含まない、
   請求項２又は３に記載の液晶表示装置。
5. 前記第１スリットは、第１延出方向に延びる第１部分と、前記第１延出方向と交わる第２延出方向に延びる第２部分とを含み、
   前記第２スリットは、前記第１部分を含み、かつ前記第１スリットの前記第２部分よりも面積の小さい前記第２部分を含む、
   請求項２又は３に記載の液晶表示装置。
6. 前記第１スリットは、第１延出方向に延びる第１部分と、前記第１延出方向と交わる第２延出方向に延びる第２部分と、前記第１部分及び前記第２部分を繋ぐ連通部分と、を有し、
   前記第２スリットは、前記第１部分及び前記第２部分を含み、かつ前記連通部分を含まない、
   請求項２又は３に記載の液晶表示装置。
7. 前記第２領域は、前記１領域を囲っている、
   請求項１乃至６のうちいずれか１項に記載の液晶表示装置。
8. 前記表示領域は、前記第１領域及び前記第２領域の間に介在する第３領域をさらに備え、
   前記複数の画素電極は、前記第３領域に属する前記画素に配置された第３画素電極をさらに含み、
   前記第３領域において前記第３画素電極と前記共通電極とが対向する第３面積は、前記第１面積よりも大きく、かつ前記第２面積よりも小さい、
   請求項１乃至７のうちいずれか１項に記載の液晶表示装置。

Images