JP2017131009A - 信号発生回路及び電圧変換装置 - Google Patents

Abstract

【課題】設定された目標値に基づいて複数の駆動対象にＰＷＭ信号を出力する信号発生回路及び電圧変換装置を、予め定められた設定可能値よりもデューティの最小単位を実質的に小さくすることが可能な構成且つ発熱箇所の集中を抑え得る構成で実現する。【解決手段】信号発生回路１において、決定部は、目標値が所定条件を満たす場合に、複数の駆動対象に出力するＰＷＭ信号のデューティの組み合わせを、目標値に基づいて複数種類の設定可能値の組み合わせで決定する。そして、割当部は、決定部によって組み合わせが決定される毎に、決定された組み合わせの各々の設定可能値を複数の駆動対象にそれぞれ割り当て、割り当ての優先順位を時間経過に応じて変更する。【選択図】図１

Description

本発明は、信号発生回路及び電圧変換装置に関するものである。

従来から、スイッチング素子をＰＷＭ信号で駆動することによって電圧を変換する電圧変換装置が広く利用されている。このＰＷＭ制御方式の電圧変換装置は、例えば電圧の目標値に基づいて電圧指令値を算出し、算出した電圧指令値に応じた値をＰＷＭ信号の発生部に設定することによって、目標値に応じたデューティのＰＷＭ信号を発生させる。

しかし、ＰＷＭ信号の生成部に設定可能な値（設定可能デューティ）の最小単位が比較的大きい場合は、目標値の変化に対してＰＷＭ信号のデューティを滑らかに変化させることができなくなり、出力電圧が階段状に変化することとなる。例えば、ＰＷＭ制御での操作量としてＰＷＭ信号の生成部に設定すべき目標値が算出される構成では、目標値の最小単位よりも設定可能値（設定可能デューティ）の最小単位のほうが大きい場合、目標値の変化及び負荷変動に対してＰＷＭ信号のデューティを滑らかに変化させることができなくなり、出力電圧の誤差が大きくなるという問題がある。

これに対し、特許文献１には、ＰＷＭ信号のオン／オフ時間をＰＷＭ制御の１周期毎に演算する際に、電圧指令値を被除数とする除算の剰余を切り捨てて演算することによってオン／オフ時間を算出し、算出結果に基づいてＰＷＭパルスを出力するＰＷＭインバータが開示されている。上記の演算で生じた剰余は、オン／オフ時間に反映されずに切り捨てられた電圧指令値に相当する。

このＰＷＭインバータでは、切り捨てた剰余を次の周期以降の演算における電圧指令値に順次加算することにより、前回の演算でオン／オフ時間に反映されなかった剰余が次回の演算の際に新たなオン／オフ時間に反映され、その際の剰余が更に次の演算に反映されることが繰り返される。このため、ＰＷＭ信号の発生部に対して設定されるオン／オフ時間の平均値を、本来設定されるべき目標のオン／オフ時間に近づけることができる。

特開平３−９８４７０号公報

しかし、特許文献１に開示された技術は、ＰＷＭ信号の出力経路が複数存在する構成を想定したものではない。特に、特許文献１の技術は、１つの出力経路のみのＰＷＭ信号の補正を行う構成であり、しかも累積加算される切り捨て値を反映する方法で補正を行う構成であるため、補正がなされるまでの期間が増大することが避けられず、短時間に補正を完結させて分解能を高めることは困難である。

一方、ＰＷＭ信号の出力経路が複数存在する多相コンバータでは事情が異なる。図１０には、４つのＰＷＭ信号生成部を備えた多相コンバータが例示されている。この例では、４つのＰＷＭ信号生成部での分解能が０．１（％）であり、設定可能値（設定可能デューティ）の最小単位が０．１となっている。このような多相コンバータでは、各ＰＷＭ信号生成部に与える指示デューティが５０．１６（％）である場合、各ＰＷＭ信号生成部では５０．１６（％）の精度でデューティを設定できないため、全てのＰＷＭ信号生成部を５０．１６（％）に近い５０．１（％）で設定する方法が採用される。しかし、この方法では、５０．１（％）のデューティで出力されるため、指示値である５０．１６％との誤差が大きくなってしまう。

一方、本願の発明者は、このような問題を解消する方法として、図１１のような構成を想定した。図１１の方法では、指示値である５０．１６（％）よりも低い設定可能値（設定可能デューティ）である５０．１（％）を２つのＰＷＭ信号生成部に割り当て、５０．１６（％）よりも高い設定可能値（設定可能デューティ）である５０．２（％）を残りのＰＷＭ信号生成部に割り当てている。この方法によれば、４つのＰＷＭ信号生成部の平均のデューティが５０．１５（％）となり、指示値である５０．１６％により近い値となる。

しかし、このように一部の相のデューティを相対的に低くし、他の相のデューティを相対的に高くする方法でデューティの最小単位を実質的に小さくしようとすると、デューティが高く設定された相において駆動に伴う電流量が大きくなり、発熱箇所が集中してしまうことが懸念される。

本発明は上述した事情に基づいてなされたものであり、設定された目標値に基づいて複数の駆動対象にＰＷＭ信号を出力する信号発生回路及び電圧変換装置を、予め定められた設定可能値よりもデューティの最小単位を実質的に小さくすることが可能な構成且つ発熱箇所の集中を抑え得る構成で実現することを目的とするものである。

第１の発明は、
複数の駆動対象にＰＷＭ信号を出力する構成をなし、設定された目標値に基づき、前記複数の駆動対象の各々に出力するＰＷＭ信号のデューティを、予め定められた複数の設定可能値から選択してそれぞれ設定する信号発生回路であって、
前記目標値が所定条件を満たす場合に、前記複数の駆動対象に出力するＰＷＭ信号のデューティの組み合わせを、前記目標値に基づいて複数種類の前記設定可能値の組み合わせで決定し、前記設定可能値の組み合わせを決定する毎に、決定された組み合わせの各々の前記設定可能値を前記複数の駆動対象にそれぞれ割り当て、前記複数の駆動対象に対して複数種類の前記設定可能値を割り当てるときの高い値を割り当てる優先順位を時間経過に応じて変更する制御部を有する。

第１の発明のように、複数の駆動対象に出力するＰＷＭ信号のデューティの組み合わせを複数種類の設定可能値の組み合わせとすれば、複数の駆動対象に与えるデューティの平均値を設定可能値以外の値にすることができるため、予め定められた設定可能値よりもデューティの最小単位を実質的に小さくすることができる。しかも、制御部は、複数の駆動対象に対して複数種類の設定可能値を割り当てるときの高い値を割り当てる優先順位を時間経過に応じて変更しているため、デューティを相対的に高く設定する駆動対象の偏りを抑制することができ、発熱箇所の集中を効果的に抑えることができる。

第２の発明は、
複数の駆動対象にＰＷＭ信号を出力する構成をなし、設定された目標値に基づき、前記複数の駆動対象の各々に出力するＰＷＭ信号のデューティを、予め定められた複数の設定可能値から選択してそれぞれ設定する信号発生回路であって、
前記複数の駆動対象のそれぞれの温度を検出する温度検出部と、
前記目標値が所定条件を満たす場合に、前記複数の駆動対象に出力するＰＷＭ信号のデューティの組み合わせを、前記目標値に基づいて複数種類の前記設定可能値の組み合わせで決定し、前記設定可能値の組み合わせを決定する毎に、決定された組み合わせの各々の前記設定可能値を前記複数の駆動対象にそれぞれ割り当て、前記複数の駆動対象に対して複数種類の前記設定可能値を割り当てるときの高い値を割り当てる優先順位を、前記温度検出部による検出温度が低い駆動対象を優先する方式で決定する制御部と、
を有する。

第２の発明のように、複数の駆動対象に出力するＰＷＭ信号のデューティの組み合わせを複数種類の設定可能値の組み合わせとすれば、複数の駆動対象に与えるデューティの平均値を設定可能値以外の値にすることができるため、予め定められた設定可能値よりもデューティの最小単位を実質的に小さくすることができる。しかも、制御部は、複数の駆動対象に対して複数種類の設定可能値を割り当てるときの高い値を割り当てる優先順位を、温度検出部による検出温度が低い駆動対象を優先する方式で決定するため、温度がより低い駆動対象を、相対的に駆動電流が大きくなる駆動対象として選定することができる。よって、発熱箇所の集中を効果的に抑えることができる。

実施例１に係る電圧変換装置の構成例を示すブロック図である。 実施例１に係る信号発生回路の一部の構成例を示すブロック図である。 発生部の動作を説明するためのタイミング図である。 ｎ周期分のｍ個の設定値によってＰＷＭ信号の平均的なデューティが定まる 動作を説明するための説明図である。 実施例１に係る信号発生回路で周期割込処理を実行するＣＰＵの処理手順を示すフローチャートである。 設定値決定のサブルーチンに係るＣＰＵの処理手順を示すフローチャートである。 目標の値に応じて決定されたｎ周期分のｍ個の設定値の一覧を示す図表であ る。 時間経過に応じて優先順位を切り替える方法を説明する説明図である。 実施例２に係る信号発生回路に関し、温度に応じて優先順位を定める方法を説明する説明図である。 比較例１の構成を概略的に説明する説明図である。 比較例２の構成を概略的に説明する説明図である。

発明の望ましい形態を以下に例示する。
本発明において、制御部は、目標値が所定範囲である場合に、ｍ個の駆動対象に出力するＰＷＭ信号のデューティの組み合わせを、目標値よりも大きい設定可能値のうちの最小値である第１デューティと、目標値よりも小さい設定可能値のうちの最大値である第２デューティとを組み合わせて決定し、目標値に応じて第１デューティと第２デューティとの組み合わせを決定する毎にｍ個の駆動対象のそれぞれに対して第１デューティ及び第２デューティのいずれかをそれぞれ割り当てる構成であり、且つｍ個の駆動対象における第１デューティの割り当ての優先順位を変更する構成であってもよい。

このように、目標値よりも大きい設定可能値のうちの最小値である第１デューティと、目標値よりも小さい設定可能値のうちの最大値である第２デューティとをｍ個の駆動対象にそれぞれ割り当てれば、その周期においてｍ個の駆動対象に出力するＰＷＭ信号のデューティの平均的な値が設定可能値の最小単位よりもきめ細かく調整され、ｍ個の駆動対象に与えるデューティの平均値を目標値により近づけやすくなる。

上述したいずれかの信号発生回路と、信号発生回路で発生した各々のＰＷＭ信号のデューティに応じたスイッチングによって電圧を変換する複数の電圧変換部と、電圧変換部からの出力を検出する出力検出部と、出力検出部の検出結果に基づいて目標値を設定する設定部と、を備えた電圧変換装置を構成すると良い。

この構成によれば、予め定められた設定可能値よりもデューティの最小単位を実質的に小さくすることができる信号発生回路を電圧変換装置に適用することができ、電圧変換装置において出力電圧の精度を高めることができる。更には、このような電圧変換装置において発熱箇所の集中を抑えることができる。

＜実施例１＞
以下、本発明を具体化した実施例１について説明する。
図１における１００は電圧変換装置であり、電圧変換装置１００は、外部のバッテリ２及び負荷３と接続されている。電圧変換装置１００は、バッテリ２からの直流電圧を降圧して負荷３に供給する。

電圧変換装置１００は、直流電圧を降圧するｍ個（ｍは２以上の自然数）のコンバータ(電圧変換回路に相当）ＣＶ１，ＣＶ２，・・・ＣＶｍと、コンバータＣＶ１，ＣＶ２，・・・ＣＶｍ夫々を駆動する駆動回路ＤＣ１，ＤＣ２，・・・ＤＣｍと、ｍ個のＰＷＭ信号を発生する信号発生回路１と、各コンバータＣＶ１，ＣＶ２，・・・ＣＶｍが降圧した電圧を平滑するコンデンサＣ１と、出力電流を検出するための電流検出回路１７とを備える。各コンバータＣＶ１，ＣＶ２，・・・ＣＶｍからの出力電流が電流検出回路１７を介して負荷３に供給され、負荷３に供給される電圧が信号発生回路１に与えられる。

コンバータＣＶ１，ＣＶ２，・・・ＣＶｍは、夫々が互いに並列に接続された所謂多相コンバータであり、直流電圧を昇圧するものであってもよい。一のコンバータＣＶｋ(ｋはｍ以下の自然数：以下同様）は、バッテリ２から供給された直流電圧がドレインに印加されるＮチャネル型のＭＯＳＦＥＴであるスイッチング素子（以下、単にスイッチという）Ｓｋａと、コンデンサＣ１に一端が接続されており、スイッチＳｋａのソースに他端が接続されたインダクタＬｋと、スイッチＳｋａ及びインダクタＬｋの接続点にドレインが接続されたソース接地のスイッチＳｋｂとを備える。スイッチＳｋａ，Ｓｋｂは、Ｐチャネル型のＭＯＳＦＥＴであってもよいし、バイポーラトランジスタ等の他のスイッチング素子であってもよい。

本構成では、コンバータＣＶ１，ＣＶ２，・・・ＣＶｍのそれぞれに近接する位置に温度センサＴＨ１，ＴＨ２，・・・ＴＨｍが設けられている。温度センサＴＨｋはいずれも、コンバータＣＶ１，ＣＶ２，・・・ＣＶｍの中で対応するコンバータＣＶｋの部品までの距離が最も小さくなっており、具体的には対応するコンバータＣＶｋのスイッチング素子の近傍に設けられている。このような構成は、ｋが１〜ｍの自然数のいずれの場合でも当てはまる。

スイッチＳｋｂは接地電位にアノードが接続されたダイオードで置き換えることが可能であるが、ここではダイオードよりもオン抵抗が低いスイッチＳｋｂが、いわゆる同期整流を行うことにより、コンバータＣＶｋの損失が低減される。同期整流によってコンバータＣＶｋの軽負荷時にインダクタＬｋに流れる電流が逆流する場合は、例えばインダクタＬｋと直列に抵抗器を介装させてインダクタＬｋの電流を検知し、逆流を検知したときに駆動回路ＤＣｋにてスイッチＳｋｂのオン信号を停止すればよい。

一の駆動回路ＤＣｋは、発生部ＳＧｋから与えられたＰＷＭ信号に基づいて、スイッチＳｋａ，Ｓｋｂ夫々を各制御周期で交互にオンするためのオン信号を、スイッチＳｋａ，Ｓｋｂのゲートに印加する。スイッチＳｋｂのゲートには、スイッチＳｋａのゲートに与えられるオン信号に対して位相が略反転しており、且つ所謂デッドタイムが確保された才ン信号が与えられる。

信号発生回路１は、複数の駆動対象にＰＷＭ信号を出力する構成をなし、設定された目標値に基づき、複数の駆動対象の各々に出力するＰＷＭ信号のデューティを、予め定められた複数の設定可能値から選択してそれぞれ設定する回路である。この信号発生回路１は、駆動回路ＤＣ１，ＤＣ２，・・・ＤＣｍ夫々に位相が２π／ｍずつ異なるＰＷＭ信号を与える発生部ＳＧ１，ＳＧ２・・・ＳＧｍと、発生部ＳＧ１，ＳＧ２・・・ＳＧｍ夫々にデータを設定する制御部１０とを備える。発生部ＳＧ１，ＳＧ２・・・ＳＧｍが制御部１０に含まれていてもよい。以下では、発生部ＳＧ１，ＳＧ２・・・ＳＧｍ夫々が発生するＰＷＭ信号の位相を第１相，第２相・・・第ｍ相という。

制御部１０は、ＣＰＵ１１を有するマイクロコンピュータを含んでなる。ＣＰＵ１１は、プログラム等の情報を記憶するＲＯＭ１２、一時的に発生した情報を記憶するＲＡＭ１３、アナログの電圧をデジタル値に変換するＡ／Ｄ変換器１４、及び複数の割込要求を処理する割込コントローラ１５と互いにバス接続されている。ＣＰＵ１１には、更に、発生部ＳＧ１，ＳＧ２・・・ＳＧｍがバス接続されている。Ａ／Ｄ変換器１４には、電流検出回路１７からの検出電圧と、負荷３に供給される出力電圧とが与えられる。本構成では、電流検出回路１７及びＡ／Ｄ変換器１４に電圧を入力する経路１８とが出力検出部１９を構成し、コンバータＣＶ１，ＣＶ２・・・ＣＶｍ（電圧変換部）からの出力電流及び出力電圧を検出するように機能する。なお、図１の例では、経路１８は、出力側の導電路５の電圧をＡ／Ｄ変換器１４に入力する構成であるが、出力側の導電路５の電圧を分圧してＡ／Ｄ変換器１４に入力する構成であってもよい。

図２のようにＲＯＭ１２は、後述する目標値に対応付けて決定された複数の設定値を記憶する設定値記憶テーブル１２１を含んでいてもよい。但し、設定値記憶テーブル１２１を含まない構成であってもよく、本構成では、設定値記憶テーブル１２１を用いない例を代表例として説明する。

ＲＡＭ１３は、複数の設定値の記憶及び読み出しを各別のタイミングで行うために二重化された設定値記憶領域１３１ａ及び１３１ｂを含む。設定値記憶領域１３１ａ(又は１３１ｂ)に記憶された設定値は、割込コントローラ１５が制御する後述の割込処理にて、順次発生部ＳＧ１，ＳＧ２・・・ＳＧｍに設定されるようになっている。

発生部ＳＧ１は、設定値が設定されるレジスタバッファ１６１と、レジスタバッファ１６１の内容が周期的にロードされるデューティレジスタ１６２と、デューティレジスタ１６２の内容に応じたデューティのＰＷＭ信号を生成するＰＷＭ信号生成部１６３とを有する。ＰＷＭ信号生成部１６３は、デューティレジスタ１６２に対してレジスタバッファ１６１の内容をロードするためのロード信号を与える。他の発生部ＳＧ２，ＳＧ３・・・ＳＧｍについても同棣である。

ＰＷＭ信号生成部１６３は、不図示の内部クロックと、デューティレジスタ１６２の内容とに基づいて、内部クロックの周期の整数倍のオン時間を有するＰＷＭ信号を生成する。ＰＷＭ信号生成部１６３が生成したＰＷＭ信号は、駆動回路ＤＣ１に与えられると共に、割込要求の１つとして割込コントローラ１５に与えられる。他の発生部ＳＧ２，ＳＧ３，・・・ＳＧｍ夫々のＰＷＭ信号生成部１６３についても同様である。

図１に戻って、割込コントローラ１５は、上述の何れかの割込要求を受け付けた場合、ＣＰＵ１１に対してインタラプトを要求する信号（所謂ＩＮＴ信号）を与え、ＣＰＵ１１からアクノレッジ信号（所謂ＩＮＴＡ信号）が与えられたときに、各割込要求に対応する割込ベクタをバスに送出する。バスに送出された割込ベクタがＣＰＵ１１に読み込まれた場合、ＣＰＵ１１が各割込要求に対応する割込処理を実行するようになっている。

電流検出回路１７は、抵抗器Ｒ１及び差動増幅器ＤＡ１を有する。出力電流によって抵抗器Ｒ１に生じた電圧降下は、差動増幅器ＤＡ１で増幅されて出力電流に応じた検出電圧となり、Ａ／Ｄ変換器１４でデジタル値に変換される。

上述の構成において、バッテリ２からインダクタＬ１，Ｌ２，・・・Ｌｍ夫々に流れる電流は、駆動回路ＤＣ１，ＤＣ２，・・・ＤＣｍから２π／ｍの位相差でスイッチＳ１ａ，Ｓ２ａ，・・・Ｓｍａに与えられるオン信号でスイッチングされ、スイッチＳ１ａ，Ｓ２ａ，・・・Ｓｍａ夫々のオフ期間にインダクタＬ１，Ｌ２，・・・Ｌｍに流れる電流がスイッチＳ１ｂ，Ｓ２ｂ，・・・Ｓｍｂに還流する。

このようにして、各インダクタＬ１，Ｌ２，・・・Ｌｍの一端から負荷３に対して２π／ｍの位相差で流れる電流が加算されることにより、各コンバータＣＶ１，ＣＶ２，・・・ＣＶｍが出力する電力が加算される。各スイッチＳ１ａ，Ｓ２ａ，・・・Ｓｍａに２π／ｍの位相差で与えられるオン信号と、各インダクタＬ１，Ｌ２，・・・Ｌｍに流れる電流及び加算されてリップルが低減された出力電流との時間関係を示すタイミング図については、特開２０１３−４６５４１号公報に詳しい。

さて、信号発生回路１のＣＰＵ１１は、例えば電圧ループ制御及び電流ループ制御を並列的に実行する電流モード制御方式によって負荷３に供給する電圧を制御する。電圧ループ制御では、ＣＰＵ１１は負荷３に供給される出力電圧をＡ／Ｄ変換したデジタル値を、目標の電圧値から減算した偏差に基づいて、後段の電流ループ制御で目標の電流値となる操作量を演算する。この電圧ループ制御では、各コンバータＣＶ１，ＣＶ２，・・・ＣＶｍが出力する電圧が制御量である。

電流ループ制御では、ＣＰＵ１１は負荷３に供給された出力電流をＡ／Ｄ変換したデジタル値を、前段の電圧ループ制御からの目標の電流値から減算した偏差に基づいて、ｍ個の発生部ＳＧ１，ＳＧ２・・・ＳＧｍのそれぞれに対する目標値を演算する。本構成では制御部１０（具体的にはＣＰＵ１１）が目標値を設定する設定部の一例に相当する。ＣＰＵ１１は更に、演算した目標値に応じて各発生部ＳＧ１，ＳＧ２・・・ＳＧｍに設定可能な設定可能値を決定する。このように本構成では、各発生部ＳＧ１，ＳＧ２・・・ＳＧｍが出力するＰＷＭ信号のデューティを、予め定められた複数の設定可能値から選択してそれぞれ設定する構成となっている。

ここでいう設定可能値とは、各発生部ＳＧ１，ＳＧ２・・・ＳＧｍに設定されたときに出力のＰＷＭ信号の変化に反映される最小単位（最小の増分）の整数倍の値をいう。つまり、各発生部ＳＧ１，ＳＧ２・・・ＳＧｍが出力するＰＷＭ信号のデューティは、上記最小単位の整数倍の値（設定可能値）の中から選択されることになる。以下、簡単のため、各発生部ＳＧ１，ＳＧ２・・・ＳＧｍに設定すべく決定された設定可能値を設定値という。発生部ＳＧ１，ＳＧ２・・・ＳＧｍは、決定された設定値が設定されることにより、設定値に応じたデューティのＰＷＭ信号を発生する。この電流ループ制御では、各コンバータＣＶ１，ＣＶ２，・・・ＣＶｍが出力する電流が制御量である。

ここで、電圧変換装置１００の出力電圧及び出力電流が時間的に比較的穏やかに変動する場合、上記の電圧ループ制御及び電流ループ制御の制御周期をＰＷＭ周期のｎ倍（ｎは１以上の自然数）の周期で行っても十分であると言える。そこで本構成では、ＰＷＭ周期のｎ周期毎にｍ個の発生部ＳＧ１，ＳＧ２・・・ＳＧｍに対するｎ周期分の設定値をまとめて決定して設定値記憶領域１３１ａ又は１３１ｂに記憶しておき、ＰＷＭ周期で発生する割込処理にて１周期毎にｍ個の設定値の夫々を順次発生部ＳＧ１，ＳＧ２・・・ＳＧｍに設定し、これをｎ周期にわたって繰り返す。

以下では、簡単のためにｍ＝ｎ＝３とするが、これに限定されるものではなく、ｍは２又は４以上であってもよい。ｎは、３以外の自然数であってもよく、２以上の数であってもよく、１であってもよい。また、ｍとｎとが異なっていてもよい。また、ｍ個の設定値は必ずしも１周期毎に発生部ＳＧ１，ＳＧ２，・・・ＳＧｍ全てに設定する必要はなく、ある周期と次の周期とで設定値が変わるときに、設定値が変わる発生部に対してのみ設定するようにしてもよい。

次に、ＰＷＭ信号生成部１６３がデューティレジスタ１６２の内容に応じたＰＷＭ信号を生成する仕組みについて、第１相のＰＷＭ信号を発生する発生部ＳＧ１を例にして説明する。図３は、発生部ＳＧ１の動作を説明するためのタイミング図である。図３に示す５つのタイミング図は、何れも同一の時間軸を横軸としてあり、縦軸には、図の上から、第１相のＰＷＭ信号の信号レベル、第１相のＰＷＭ信号に応じて実行される割込処理の実行状態、発生部ＳＧ１のレジスタバッファ１６１の内容、レジスタバッファ１６１の内容をデューティレジスタ１６２にロードするためのロード信号のオン／オフ状態、及び発生部ＳＧ１のデューティレジスタ１６２の内容を示してある。

各相のＰＷＭ信号について、時刻t２１からt２２まで、時刻t２２からt２３まで、及び時刻t２３からt３１までの夫々が、ｎ周期（ｎ＝３)における第１周期、第２周期、及び第３周期であり、時刻t１３からt２１までが、１つ前のｎ周期における第３周期である。第１相のＰＷＭ信号が立ち上がるタイミングは、各周期の開始時点と一致している。第２相，第３相・・・第ｍ相夫々のＰＷＭ信号が立ち上がるタイミング及び関連する処理、信号等に係るタイミングは、図３に示すタイミングに対して２π／ｍ，２π×２／ｍ・・・２π×（ｍ−１）／ｍだけ位相が遅れたものとなる。

ＰＷＭ信号の各周期における信号レベルがＨからＬに変化する時の立ち下がりが、割込コントローラ１５に対する割込要求として受け付けられて割込処理が１回実行される。具体的には、時刻t１３、t２１、t２２及びt２３夫々から、各周期におけるオン時間Ｔ１３、Ｔ２１、Ｔ２２及びＴ２３が経過した時に割込処理が実行される。各割込処理では、次のＰＷＭ周期のための設定値が、ＲＡＭ１３に含まれる設定値記憶領域１３１ａ又は１３１ｂから読み出されてレジスタバッファ１６１に設定される。

設定値記憶領域１３１ａ(又は１３１ｂ)への設定値の記憶は、設定値記憶領域１３１ｂ(又は１３１ａ)からの読み出しが行われているｎ周期の間、且つ設定値記憶領域１３１ａ(又は１３１ｂ)からの読み出しが開始される周期に先行するｎ周期の間に行われる。例えば、時刻t１３から連続する第３周期、第１周期及び第２周期にて設定値記憶領域１３１ａ(又は１３１ｂ)から読み出される設定値は、時刻t１３に先行して連続する第３周期、第１周期及び第２周期の間に算出されて設定値記憶領域１３１ａ(又は１３１ｂ)に記憶される。

設定値記憶領域１３１ａ(又は１３１ｂ)に記憶された第１周期分、第２周期分及び第３周期分夫々のｍ個の設定値は、各設定値が記憶された後に連続する第３周期、第１周期及び第２周期における相別の割込処理により順次読み出されて、対応する発生部のレジスタバッファ１６１に設定される。これにより、第３周期、第１周期及び第２周期夫々における相別の割込処理では、対応する発生部のレジスタバッファ１６１の内容が、第１周期分、第２周期分及び第３周期分の設定値に書き替えられる。

一方、ＰＷＭ信号の信号レベルがＬからＨに変化する時の立ち上がり、即ち時刻t１３、t２１、t２２、t２３、及びt３１では、ＰＷＭ信号生成部１６３からデューティレジスタ１６２に対してレジスタバッファ１６１の内容をロードするためのロード信号が与えられる。これにより、第１周期、第２周期及び第３周期夫々の間、デューティレジスタ１６２の内容は第１周期分、第２周期分及び第３周期分の設定値に保持される。これらの設定値により、第１周期、第２周期及び第３周期夫々におけるＰＷＭ信号のデューティが定まる。

次に、目標値に応じた設定値を発生部ＳＧ１、ＳＧ２及びＳＧ３に設定する具体例について説明する。
図４は、ｎ周期分のｍ個の設定値によってＰＷＭ信号の平均的なデューティが定まる動作を説明するための説明図である。図の横軸は時間を表し、縦軸は第１相、第２相及び第３相夫々のＰＷＭ信号の信号レベルを表す。図４では、２つの連続するｎ周期について、ＰＷＭ周期の第１周期、第２周期及び第３周期夫々における第１相から第３相までのＰＷＭ信号がオン／オフに変化する様子を示してある。ここでも簡単のためにｍ＝ｎ＝３とする。

実施例１では、発生部ＳＧ１、ＳＧ２及びＳＧ３夫々が発生するＰＷＭ信号の周期が１０μｓであり、発生部ＳＧ１、ＳＧ２及びＳＧ３夫々に設定可能な設定値の最小単位（即ち最小の増分）が１であって、この最小単位の１がＰＷＭ信号のデューティの１％(即ちオン時間の０．１μｓ)に対応する。換言すれば、発生部ＳＧ１、ＳＧ２及びＳＧ３夫々が発生するＰＷＭ信号のデューティは、１％刻みで設定が可能である。その一方で、ＣＰＵ１１がＰＩＤ演算によって算出した目標のデューティの最小単位はそれよりも小さく、例えば０. １％であるものとする。

図４に示すタイミングにおいて、先のｎ周期におけるＰＩＤ演算の結果としての全体の操作量が６７.２%である場合を想定する。これは、発生部ＳＧ１、ＳＧ２及びＳＧ３夫々に設定すべき目標値の加算値が６７.２であることを意味する。つまり、目標値は、２２.４(＝６７.２／３)である。この発生部ＳＧ１、ＳＧ２及びＳＧ３夫々に設定可能な設定値は、目標値２２.４(＝６７.２／３)に近い２２又は２３と決定される。但し、発生部ＳＧ１、ＳＧ２及びＳＧ３の設定値を２２のみ、又は２３のみとした場合、目標値２２.４からずれることになる。

そこで本構成では、目標値Ｘが所定範囲である場合に、ｍ個の駆動対象に出力するＰＷＭ信号のデューティの組み合わせ（即ち、設定値の組み合わせ）を、目標値Ｘよりも大きい設定可能値のうちの最小値である第１デューティと、目標値Ｘよりも小さい設定可能値のうちの最大値である第２デューティとを組み合わせて決定する。例えば、目標値Ｘが２２.４である場合、発生部ＳＧ１、ＳＧ２及びＳＧ３に設定する設定値（３個の駆動対象に出力するＰＷＭ信号のデューティ）の組み合わせを、２２.４よりも大きい設定可能値のうちの最小値である２３（第１デューティ）と、２２.４よりも小さい設定可能値のうちの最大値である２２（第２デューティ）とを組み合わせて決定する。

具体的には、上記目標値２２.４をｎ×ｍ倍した値（２２.４×３×３＝２０１.６)に最も近い設定可能値として２０２を特定し、特定した２０２をｎ×ｍ個の設定可能値にできるだけ均等に割り振って、次のｎ周期分のｍ個の設定値を決定する。ここで特定する設定可能値は、例えば上記目標値をｎ×ｍ倍した値に２番目に近い値である２０１又はそれ以外の値でもよいが、最も近い２０２に特定することが好ましい。具体的には、ｎ×ｍ個＝９個の設定値のうち、４個の設定値を２３(２３%のデューティに相当）とし、５個の設定値を２２(２２%のデューティに相当）と決定する。

各周期における設定値の割り振りの方法は後述するが、例えば、次のｎ周期の第１周期、第２周期及び第３周期夫々における発生部ＳＧ１，ＳＧ２，ＳＧ３への設定値を、２３，２３、２３，２３，２２，２２及び２２，２２，２２と決定した場合、第１周期、第２周期及び第３周期夫々における第１相から第３相までのＰＷＭ信号のデューティの平均値が２２．４となり、平均として目標値に近づくことになる。

このようにしてｎ周期分のｍ個の設定値を決定することにより、発生部ＳＧ１、ＳＧ２及びＳＧ３夫々に対して設定される設定値のｎ周期の平均値を、設定可能値の最小単位（１％）よりも小さい単位で変更することが可能となる。

以下では、上述したｎ周期分のｍ個の設定値の組み合わせを決定する信号発生回路１の動作を、図５、図６のフローチャート等を用いて説明する。以下に示す処理は、ＲＯＭ１２に予め格納されている制御プログラムに従って、ＣＰＵ１１により実行される。

図５における周期番号Ｊと、設定値記憶領域１３１ａ及び１３１ｂの何れが記憶用（又は読出用）であるかを示す情報と、図６における相カウンタＫ及び周期カウンタＬとが、ＲＡＭ１３に記憶される。ループカウンタＪの初期値はｎである。図６の処理で決定されたｎ周期分のｍ個の設定値は、設定値記憶領域１３１ａ又は１３１ｂにアドレス順に記憶される。図５に示す周期割込処理の契機となる周期割込は、ｎ周期に含まれる各周期の開始時点で発生する。例えば、発生部ＳＧ１が発生する第１相のＰＷＭ信号の立ち上がりで周期割込が発生するようにすればよい。

周期割込が発生してＣＰＵ１１の制御が図５の処理に移った場合、ＣＰＵ１１は、周期番号Ｊがｎ(ここでは３)であるか否かを判定し（Ｓ１０)、ｎである場合（Ｓ１０：ＹＥＳ)、Ｊを１とし（Ｓ１１)、設定値記憶領域１３１ａ及び１３１ｂについて、記憶用と読出用とを切り替える（Ｓ１２)。例えば、ステップＳ１２の処理前に設定値記憶領域１３１ｂ(又は１３１ａ)が記憶用であった場合、ステップＳ１２の処理にて設定値記憶領域１３１ａ(又は１３１ｂ)が記憶用に切り替えられ、設定値記憶領域１３１ｂ(又は１３１ａ)が読出用に切り替えられる。

ステップＳ１２で記憶用に切り替えられた設定値記憶領域１３１ａ(又は１３１ｂ)は、設定値決定のサブルーチンにて決定されるｎ周期分のｍ個の設定値が記憶される領域となる。一方、読出用に切り替えられた設定値記憶領域１３１ｂ(又は１３１ａ)は、各周期において設定値を割り当てる際に設定値が読み出される領域となる。

その後、ＣＰＵ１１は、負荷３に供給される出力電圧をＡ／Ｄ変換器１４で変換した出力電圧値を取り込み（Ｓ１３)、取り込んだ電圧値と目標電圧値とに基づいて電圧ループ制御に係る演算を実行し（Ｓ１４)、目標電圧値を算出する。

次いで、ＣＰＵ１１は、電流検出回路１７の検出電圧をＡ／Ｄ変換器１４で変換した出力電流値を取り込み（Ｓ１５)、取り込んだ電流値と目標電流値とに基づいて電流ループ制御に係る演算を実行し（Ｓ１６)、各相の目標のデューティを算出する。電流ループ制御を省略するために、ステップＳ１５及びＳ１６を実行しないようにしてもよい。ステップＳ１５及びＳ１６を実行しない場合は、ステップＳ１４で算出される値に基づいて各相の目標のデューティが決定される。

次いで、ＣＰＵ１１は、目標のデューティを、設定可能値の最小単位に対応するデューティで除算して目標値を算出する（Ｓ１７）。図４に示す例では、目標のデューティが０．２２４であり、設定可能値の最小単位が１であって、この最小単位の１がＰＷＭ信号のデューティの１%(＝０．０１)に対応するから、目標値は０.２２４／０.０１＝２２.４と算出される。

その後、ＣＰＵ１１は、設定値決定に係るサブルーチンを呼び出して実行した（Ｓ１８)後、割り込まれたルーチンにリターンする。一方、ステップＳ１０でＪがｎではない場合（Ｓ１０：ＮＯ)、ＣＰＵ１１は、Ｊを１だけインクリメントした（Ｓ１９)後、割り込まれたルーチンにリターンする。つまり、周期割込がｎ回発生する都度、ステップＳ１１からＳ１８までの処理が１回実行されて、ｎ周期分のｍ個の設定値が決定される。

図６に移って、周期割込処理から設定値決定に係るサブルーチンが呼び出された場合、ＣＰＵ１１は、目標値にｍ×ｎを乗算して目標値ｍ個のｎ周期分の総和を算出し、算出したｎ周期分の総和に最も近い設定可能値を特定する（Ｓ２１）。図４に示す例では、目標値が２２．４であるから、目標値ｍ個のｎ周期分の総和が２２．４×３×３＝２０１.６と算出され、最も近い設定可能値が２０２と特定される。

次いで、ＣＰＵ１１は、特定した設定可能値を駆動対象の個数（相の数）ｍ×(周期の数）ｎで除算して商Ｑ及び剰余Ｒを算出する（Ｓ２２）。図４に示す例では、設定可能値の２０２が３×３で除算されて商Ｑが２２と算出され、剰余Ｒが４と算出される。

次いで、ＣＰＵ１１は、ｎ周期分のｍ個の設定値を仮に全てＱとして、設定値記憶領域１３１ａ又は１３１ｂに記憶する（Ｓ２３)。ここでのＱは、ｍ個の設定可能値夫々のｎ周期分の基準値に相当する。設定値記憶領域１３１ａ又は１３１ｂの何れが記憶用であるかは、図５に示すステップＳ１２における切替処理にて特定されている。その後、ＣＰＵ１１は、相カウンタＫを１に初期化し（Ｓ２４)、更に周期カウンタＬを１に初期化する(Ｓ２５)。

次いで、ＣＰＵ１１は、ステップＳ２２で算出した剰余Ｒ(後述するステップＳ３１が実行された場合は、ステップＳ３１の算出結果としてのＲ)が０であるか否かを判定し（Ｓ２６)、０である場合（Ｓ２６：ＹＥＳ)、呼び出されたルーチンにリターンする。Ｒが０であることは、除算結果の剰余Ｒを設定可能値の最小単位に分割して基準値の一部に加算する処理が終了したこと、又は最小単位に分割すべき剰余Ｒが最初から０であることを意味する。

Ｒが０ではない場合（Ｓ２６：ＮＯ)、ＣＰＵ１１は、相カウンタＫがｍ＋１であるか否か、即ち相カウンタＫがオーバーフローしたか否かを判定する（Ｓ２７)。相カウンタＫがｍ＋１である場合（Ｓ２７：ＹＥＳ)、ＣＰＵ１１は、相カウンタＫを１に初期化する（Ｓ２８)と共に、周期カウンタＬを１だけインクリメントする（Ｓ２９)。

相カウンタＫがｍ＋１ではない場合（Ｓ２７：ＮＯ)、又はステップＳ２９の処理を終えた場合、ＣＰＵ１１は、第Ｌ周期の第Ｋ相のＰＷＭ信号を発生させるための設定値を、商Ｑと設定可能値の最小単位との加算値とし（Ｓ３０)、既に設定値記憶領域１３１ａ又は１３１ｂに記憶してある設定値（Ｑ)に上書きする。図４に示す例では、設定可能値の最小単位が１であるから、ステップＳ３０における処理は、設定値記憶領域１３１ａ又は１３１ｂに記憶してある設定値を１だけインクリメントする処理と置き換え可能である。

その後、ＣＰＵ１１は、Ｒから設定可能値の最小単位を減算した値を新たにＲとし（Ｓ３１)、相カウンタＫを１だけインクリメントして（Ｓ３２)ステップＳ２６に処理を移す。上述のステップＳ２６からＳ３２までの処理を繰り返すことにより、ステップＳ２２で算出された剰余Ｒが０ではない場合に、剰余Ｒが設定可能値の最小単位に分割されて、１又は複数の設定値の基準値に順次加算される。

次に、上述のようにして決定されたｎ周期分のｍ個の設定値の具体例について、複数の例を挙げて説明する。図７は、目標値に応じて決定されたｎ周期分のｍ個の設定値の一覧を示す図表である。目標値は、小数以下１桁又は２桁の数値で表されるものとする。なお、隣り合う行で目標値の範囲の境界に重なりがあるのは、目標値が境界値と一致する場合に、何れかの行に示される設定値が決定されることを意味する。また、図７では、目標値の範囲毎にｎ周期分のｍ個の設定値の組み合わせを同一行で示しているが、ｎ周期分のｍ個の設定値をどのように割り当てるかについてはあくまで一例である。高い設定値をどの相に優先的に割り当てるかを各周期ごとに決定する方法については後に詳述する。

例えば目標値が９．９５から１０．０６の範囲内にある場合、３個の設定値の３周期分、即ち第１周期、第２周期及び第３周期夫々にて第１相，第２相，第３相のＰＷＭ信号を発生させるための設定値の組み合わせは、１０，１０，１０，１０，１０，１０，１０，１０，１０と決定される。この場合、ｍ相のｎ周期にわたる目標値の平均値は１０.００となる。目標値が１０.０６から１０．１７の範囲内にある場合、ｎ周期分のｍ個の設定値の組み合わせは、１１，１０，１０，１０，１０，１０，１０，１０，１０と決定され。この場合、ｍ相のｎ周期にわたる目標値の平均値は１０.１１となる。また、上述した２２．４％の例のように、目標値が２２．３９から２２.５０の範囲内にある場合、ｎ周期分のｍ個の設定値は、２３，２３，２３，２３，２２，２２，２２，２２，２２と決定される。この場合、各周期分の設定値の加算値のｎ周期にわたる平均値は２２.４４となる。

本構成では、このような方法により、ｎ周期分のｍ個の設定値の組み合わせが決定され、制御部１０の中枢として機能するＣＰＵ１１は、ｍ(＝３)個の発生部ＳＧ１、ＳＧ２及びＳＧ３夫々に設定すべき目標値に応じて、ｍ個の発生部ＳＧ１、ＳＧ２及びＳＧ３夫々に設定可能な設定値を決定して設定する。より具体的には、ＣＰＵ１１は、ｍ個の発生部ＳＧ１、ＳＧ２及びＳＧ３夫々が発生するＰＷＭ信号のｎ(例えば３)周期毎に、目標値のｎ周期分の総和に最も近い設定可能値を特定し、特定した設定可能値をｍ及びｎの積で除算して得た商Ｑ及び剰余Ｒに基づいて、ｎ周期分のｍ個の設定値を決定する。更には、上述の除算結果の商Ｑを、ｎ周期分のｍ個の設定可能値全体についての基準値に特定し、上述の除算結果の剰余Ｒを設定可能値の最小単位（即ち最小の増分＝１)に分割し、分割した最小単位の値をｎ周期分のｍ個の基準値の一部に夫々加算してｎ周期分のｍ個の設定値を決定する。

そして、制御部１０は、目標値が所定条件を満たす場合に、複数の駆動対象に出力するＰＷＭ信号のデューティの組み合わせを、目標値に基づいて複数種類の設定可能値の組み合わせで決定するように機能する。なお、目標値が所定条件を満たす場合とは、上述した剰余Ｒが０とならない場合であり、ｎ周期分のｍ個の設定値の組み合わせが全て同じ値の組み合わせとならない場合である。なお、駆動回路ＤＣｋ及びコンバータＣＶｋが駆動対象の一例に相当し、本構成では、このような駆動対象がｍ個設けられている。

このように組み合わせが決定され、設定値記憶領域１３１ａ(又は１３１ｂ)に記憶されたｎ周期分のｍ個の設定値は、その記憶後に連続して行われるｎ個の周期の設定値として割り当てが決められる。このように割り当てが決められた設定値は、そのｎ個の各周期において相別の割込処理により順次読み出されて、対応する発生部のレジスタバッファ１６１に設定される。

例えば、ｎ＝３、ｍ＝３の場合、３周期分の３個の設定値の組み合わせが決定した後、その後に行われる第１周期、第２周期、第３周期における設定値の割り当て（即ち、各周期における３個の設定値の割り当て）を決定する。ｎ周期分の設定値を設定する場合、例えば、より大きい設定値をより早い周期に設定する割り当てる方式で割り当てを行う。この場合、ｎ周期分のｍ個の設定値が、２３，２３，２３，２３，２２，２２，２２，２２，２２と決定した場合、第１周期の設定値の組み合わせを（２３，２３，２３）、第２周期の設定値の組み合わせを（２３，２２，２２）、第３周期の設定値の組み合わせを（２２，２２，２２）とする。本構成では、この方式を代表例とする。なお、この方式に限定されず、例えば、より小さい設定値をより早い周期に設定する割り当てる方式で割り当てを行ってもよい。この場合、ｎ周期分のｍ個の設定値が、２３，２３，２３，２３，２２，２２，２２，２２，２２と決定した場合、第１周期の設定値の組み合わせを（２２，２２，２２）、第２周期の設定値の組み合わせを（２２，２２，２３）、第３周期の設定値の組み合わせを（２３，２３，２３）とする。

各周期においてｍ個の設定値を割り当てる場合、図８のような割り当てテーブルに従う。図８の割り当てテーブルは、周期毎に設定されるｍ個の設定値の組み合わせにおいて、より高い設定値を割り当てる上での相毎の優先度を定めた設定情報を複数含んだテーブルである。割り当てテーブルのいずれの設定が選択される場合でも、より高い設定値を、優先度の順位が上（番号が小さい）の相から順に割り当てる。

図８の割り当てテーブルにおいて、設定１は、第１相の優先度を１、第２相の優先度を２、第３相の優先度を３とする設定である。即ち、第１相の設定値をＤ１、第１相の設定値をＤ２、第３相の設定値をＤ３とした場合、Ｄ１≧Ｄ２≧Ｄ３とする設定である。設定２は、第１相の優先度を３、第２相の優先度を１、第３相の優先度を２とする設定であり、Ｄ２≧Ｄ３≧Ｄ１とする設定である。設定３は、第１相の優先度を２、第２相の優先度を３、第３相の優先度を１とする設定であり、Ｄ３≧Ｄ１≧Ｄ２とする設定である。

制御部１０では、図８の割り当て設定テーブルのうちのいずれの設定を用いるかを所定時間毎（例えば１秒毎）に切り替えることで、複数の駆動対象に対して複数種類の設定値（設定可能値）を割り当てるときの高い値を割り当てる優先順位を時間経過に応じて変更している。

例えば、目標値が２２．４％である場合、上述した組み合わせの決定処理により、ｎ周期分のｍ個の設定値が、２３，２３，２３，２３，２２，２２，２２，２２，２２と決定される。そして、ｎ周期のうちの、第１周期の設定値の組み合わせが（２３，２３，２３）、第２周期の設定値の組み合わせが（２３，２２，２２）、第３周期の設定値の組み合わせが（２２，２２，２２）と決定される。この場合、複数種類の設定値の組み合わせ（２３，２２，２２）となる第２周期の時間帯が、設定１が用いられる時間帯Ｔａ１であれば、その組み合わせの値の中で、大きい値から順に第１相、第２相、第３相と設定される。つまり、第１相に２３が設定され、第２相と第３相に２２が設定される。

一方、目標値が２２．４％として設定された場合、複数種類の設定値の組み合わせ（２３，２２，２２）となる第２周期の時間帯が、設定２が用いられる時間帯Ｔａ２であれば、その組み合わせの値の中で、大きい値から順に第２相、第３相、第１相と設定される。つまり、第２相に２３が設定され、第１相と第３相に２２が設定される。

別の目標値の場合でも考え方は同じであり、目標値が２０．１％である場合、上述した組み合わせの決定処理により、ｎ周期分のｍ個の設定値が、２１，２０，２０，２０，２０，２０，２０，２０，２０と決定する。そして、ｎ周期のうちの、第１周期の設定値の組み合わせが（２１，２０，２０）、第２周期の設定値の組み合わせが（２０，２０，２０）、第３周期の設定値の組み合わせが（２０，２０，２０）と決定する。この場合、複数種類の設定値の組み合わせ（２１，２０，２０）と設定される第１周期の時間帯が、設定３が用いられる時間帯Ｔａ３であれば、その組み合わせの値の中で、大きい値から順に第３相、第１相、第２相と設定される。つまり、第３相に２１が設定され、第２相と第３相に２０が設定される。

このように、本構成では、周期毎にｍ個の設定値の組み合わせが決定するが、どの相に最も高い設定値を割り当て、どの相に最も低い設定値を割り当てるかは時間帯によって異なることになる。

本構成のように、複数の駆動対象に出力するＰＷＭ信号のデューティの組み合わせを複数種類の設定可能値の組み合わせとすれば、複数の駆動対象に与えるデューティの平均値を設定可能値以外の値にすることができるため、予め定められた設定可能値よりもデューティの最小単位を実質的に小さくすることができる。しかも、割当部は、複数の駆動対象に対して複数種類の設定可能値を割り当てるときの高い値を割り当てる優先順位を時間経過に応じて変更しているため、デューティを相対的に高く設定する駆動対象の偏りを抑制することができ、発熱箇所の集中を効果的に抑えることができる。

本構成のように、目標値が所定範囲である場合に、目標値よりも大きい設定可能値のうちの最小値である第１デューティと、目標値よりも小さい設定可能値のうちの最大値である第２デューティとをｍ個の駆動対象にそれぞれ割り当てれば、その周期においてｍ個の駆動対象に出力するＰＷＭ信号のデューティの平均的な値が設定可能値の最小単位よりもきめ細かく調整され、ｍ個の駆動対象に与えるデューティを目標値により近づけやすくなる。そして、相対的に高いデューティ（第１デューティ）の割り当ての優先順位を変更する構成であれば、発熱箇所の集中を確実に抑制することができる。

＜実施例２＞
次に、実施例２について説明する。
実施例２の信号発生回路及び電圧変換装置は、ハードウェア構成は実施例１と同一であり、図１〜図７を参照して説明した内容は実施例１と同様である。よって、以下では適宜図１〜図７を参照する。また、本構成では、ｎ周期分のｍ個の設定値の組み合わせが決定した後の割り当て方法のみが実施例１と異なるため、以下では異なる点についてのみ詳述する。

図１と同様のハードウェア構成をなす実施例２の電圧変換装置１００でも、ｎ周期毎にｎ周期分のｍ個の設定値の組み合わせを決定し、その決定は図５、図６のような流れで行う。そして、ｎ周期分のｍ個の設定値の組み合わせが決定した後、以下のように割り当てを行う。

本構成では、図１で示す温度センサＴＨ１，ＴＨ２・・・ＴＨｍが温度検出部の一例に相当し、それぞれに対応する駆動対象（駆動回路ＤＣｋ及びコンバータＣＶｋ（但しｋは１〜ｍの自然数））のそれぞれの温度を検出するように機能する。具体的には、制御部１０が一定時間毎に温度センサＴＨ１，ＴＨ２・・・ＴＨｍから検出温度を取得し、温度が低い相ほどより高い設定値を割り当てるように時間帯毎に優先度を定める。

例えば、ｎ＝３、ｍ＝３の場合において、図９のように、時間帯Ｔｂ１開始のタイミングのときに第１相に対応する温度センサＴＨ１での検出温度が９０℃であり、第２相に対応する温度センサＴＨ２での検出温度が８２℃であり、第２相に対応する温度センサＴＨ３での検出温度が８９℃である場合、その時間帯Ｔｂ１では、第１相の優先度を３、第２相の優先度を１、第３相の優先度を２とする設定Ａを採用する。また、この設定では、第１相の設定値をＤ１、第１相の設定値をＤ２、第３相の設定値をＤ３とした場合、Ｄ２≧Ｄ３≧Ｄ１となる。また、時間帯Ｔｂ２開始のタイミングのときに第１相に対応する温度センサＴＨ１での検出温度が９０℃であり、第２相に対応する温度センサＴＨ２での検出温度が８８℃であり、第２相に対応する温度センサＴＨ３での検出温度が８７℃である場合、その時間帯Ｔｂ２では、第１相の優先度を３、第２相の優先度を２、第３相の優先度を１とする設定Ｂを採用する。また、この設定では、Ｄ３≧Ｄ２≧Ｄ１となる。時間帯Ｔｂ３開始のタイミングのときに第１相に対応する温度センサＴＨ１での検出温度が９０℃であり、第２相に対応する温度センサＴＨ２での検出温度が９２℃であり、第３相に対応する温度センサＴＨ３での検出温度が８９℃である場合、その時間帯Ｔｂ２では、第１相の優先度を２、第２相の優先度を３、第３相の優先度を１とする設定Ｃを採用する。また、この設定では、Ｄ３≧Ｄ１≧Ｄ２となる。

具体例を挙げると、例えば、目標値が２２．４％である場合、上述した組み合わせの決定処理により、ｎ周期分のｍ個の設定値が、２３，２３，２３，２３，２２，２２，２２，２２，２２と決定する。そして、ｎ周期のうちの、第１周期の設定値の組み合わせが（２３，２３，２３）、第２周期の設定値の組み合わせが（２３，２２，２２）、第３周期の設定値の組み合わせが（２２，２２，２２）と決定する。この場合、複数種類の設定値の組み合わせ（２３，２２，２２）となる第２周期の時間帯が、温度状態によって設定Ａが用いられる時間帯Ｔｂ１であれば、その組み合わせの値の中で、大きい値から順に第２相、第３相、第１相と設定される。つまり、温度が最も低い第２相に２３が設定され、第１相と第３相に２２が設定される。

一方、目標値が２２．４％として設定された場合、複数種類の設定値の組み合わせ（２３，２２，２２）となる第２周期の時間帯が、設定Ｂが用いられる時間帯Ｔｂ２であれば、その組み合わせの値の中で、大きい値から順に第３相、第２相、第１相と設定される。つまり、温度が最も低い第３相に２３が設定され、第１相と第２相に２２が設定される。

別の目標値の場合でも考え方は同じであり、目標値が２０.１％である場合、上述した組み合わせの決定処理により、ｎ周期分のｍ個の設定値が、２１，２０，２０，２０，２０，２０，２０，２０，２０と決定する。そして、ｎ周期のうちの、第１周期の設定値の組み合わせが（２１，２０，２０）、第２周期の設定値の組み合わせが（２０，２０，２０）、第３周期の設定値の組み合わせが（２０，２０，２０）と決定する。この場合、複数種類の設定値の組み合わせ（２１，２０，２０）と設定される第１周期の時間帯が、設定Ｃが用いられる時間帯Ｔｂ３であれば、その組み合わせの値の中で、大きい値から順に第３相、第１相、第２相と設定される。つまり、最も低い温度の第３相に２１が設定され、第２相と第３相に２０が設定される。

このように、本構成では、周期毎にｍ個の設定値の組み合わせが決定するが、どの相に最も高い設定値を割り当て、どの相に最も低い設定値を割り当てるかは温度状態によって異なることになる。

以上のように、本構成でも、制御部１０は、目標値が所定条件を満たす場合に、複数の駆動対象に出力するＰＷＭ信号のデューティの組み合わせを、目標値に基づいて複数種類の設定可能値の組み合わせで決定し、設定可能値の組み合わせを決定する毎に、決定された組み合わせの各々の設定可能値を複数の駆動対象にそれぞれ割り当てる。そして、制御部１０は、複数の駆動対象に対して複数種類の設定可能値を割り当てるときの高い値を割り当てる優先順位を、温度検出部による検出温度が低い駆動対象を優先する方式で決定する。

本構成でも、予め定められた設定可能値よりもデューティの最小単位を実質的に小さくすることができる。しかも、制御部１０は、複数の駆動対象に対して複数種類の設定可能値を割り当てるときの高い値を割り当てる優先順位を、温度検出部による検出温度が低い駆動対象を優先する方式で決定するため、温度がより低い駆動対象を、相対的に駆動電流が大きくなる駆動対象として選定することができる。よって、発熱箇所の集中を効果的に抑えることができる。

＜他の実施例＞
本発明は上記記述及び図面によって説明した実施例に限定されるものではなく、例えば次のような実施例も本発明の技術的範囲に含まれる。
（１）実施例１、２では、降圧型の多相コンバータを代表的に例示したが、昇圧型の多相コンバータであってもよく昇降圧型の多相コンバータであってもよい。また、出力方向が一方向である多相コンバータを例示したが、双方向型の多相コンバータであってもよい。
（２）実施例１、２におけるバッテリ２や負荷３はあくまで一例であり、様々な装置や電子部品を入力側導電路や出力側導電路に接続することができる。
（３）実施例１、２では、ｎ周期分のｍ個の設定値の組み合わせが、演算処理によって決定されて設定値記憶領域１３１ａ又は１３１ｂに一旦記憶された後、読み出される形態であったが、ＲＯＭ１２に含まれる設定値記憶テーブル１２１に予め記憶された内容から決定されてもよい。即ち、設定値記憶テーブル１２１において目標値の範囲毎にｎ周期分のｍ個の設定値の組み合わせが定められており、目標値が定まる毎に設定値記憶テーブル１２１を参照し、目標値に対応付けられたｎ周期分のｍ個の設定値の組み合わせを決定するようにしてもよい。

１…信号発生回路
１０…制御部（設定部）
１９…出力検出部
１００…電圧変換装置
ＴＨ１，ＴＨ２・・・Ｔｈｍ…温度センサ（温度検出部）
ＣＶ１，ＣＶ２・・・ＣＶｍ…コンバータ（電圧変換部）

Claims (4)

1. 複数の駆動対象にＰＷＭ信号を出力する構成をなし、設定された目標値に基づき、前記複数の駆動対象の各々に出力するＰＷＭ信号のデューティを、予め定められた複数の設定可能値から選択してそれぞれ設定する信号発生回路であって、
   前記目標値が所定条件を満たす場合に、前記複数の駆動対象に出力するＰＷＭ信号のデューティの組み合わせを、前記目標値に基づいて複数種類の前記設定可能値の組み合わせで決定し、前記設定可能値の組み合わせを決定する毎に、決定された組み合わせの各々の前記設定可能値を前記複数の駆動対象にそれぞれ割り当て、前記複数の駆動対象に対して複数種類の前記設定可能値を割り当てるときの高い値を割り当てる優先順位を時間経過に応じて変更する制御部を有する信号発生回路。
2. 複数の駆動対象にＰＷＭ信号を出力する構成をなし、設定された目標値に基づき、前記複数の駆動対象の各々に出力するＰＷＭ信号のデューティを、予め定められた複数の設定可能値から選択してそれぞれ設定する信号発生回路であって、
   前記複数の駆動対象のそれぞれの温度を検出する温度検出部と、
   前記目標値が所定条件を満たす場合に、前記複数の駆動対象に出力するＰＷＭ信号のデューティの組み合わせを、前記目標値に基づいて複数種類の前記設定可能値の組み合わせで決定し、前記設定可能値の組み合わせを決定する毎に、決定された組み合わせの各々の前記設定可能値を前記複数の駆動対象にそれぞれ割り当て、前記複数の駆動対象に対して複数種類の前記設定可能値を割り当てるときの高い値を割り当てる優先順位を、前記温度検出部による検出温度が低い駆動対象を優先する方式で決定する制御部と、
   を有する信号発生回路。
3. 前記制御部は、前記目標値が所定範囲である場合に、ｍ個の駆動対象に出力するＰＷＭ信号のデューティの組み合わせを、前記目標値よりも大きい前記設定可能値のうちの最小値である第１デューティと、前記目標値よりも小さい前記設定可能値のうちの最大値である第２デューティとを組み合わせて決定し、前記目標値に応じて前記第１デューティと第２デューティとの組み合わせを決定する毎に前記ｍ個の駆動対象のそれぞれに対して前記第１デューティ及び前記第２デューティのいずれかをそれぞれ割り当てる構成であり、且つ前記ｍ個の駆動対象における前記第１デューティの割り当ての優先順位を変更する構成である請求項１又は請求項２に記載の信号発生回路。
4. 請求項１から請求項３のいずれか一項に記載の信号発生回路と、
   前記信号発生回路で発生した各々のＰＷＭ信号のデューティに応じたスイッチングによって電圧を変換する複数の電圧変換部と、
   前記電圧変換部からの出力を検出する出力検出部と、
   前記出力検出部の検出結果に基づいて前記目標値を設定する設定部と、
   を備える電圧変換装置。

Images