JP2017130529A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】本実施形態の課題は高速動作可能な半導体装置を提供することである。【解決手段】本実施形態の半導体装置は、基板と、前記基板の上に配置された第一電極及び第二電極と、前記第一電極に接続され、前記基板の表面に交差する第一方向に延伸した第一コンタクトプラグと、前記第二電極に接続され、前記第一方向に延伸した第二コンタクトプラグと、前記第一コンタクトプラグと前記第二コンタクトプラグとの間に配置された複数のギャップを有する第一絶縁層と、を有する。【選択図】図１

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。

半導体装置の高速化が望まれている。

米国特許出願公開第２０１５/００７６７０８号明細書 特許第５６１３２０３号公報 米国特許出願公開第２０１２/０２１３００６号明細書

本実施形態の課題は高速動作可能な半導体装置を提供することである。

本実施形態の半導体装置は、基板と、前記基板の上に配置された第一電極及び第二電極と、前記第一電極に接続され、前記基板の表面に交差する第一方向に延伸した第一コンタクトプラグと、前記第二電極に接続され、前記第一方向に延伸した第二コンタクトプラグと、前記第一コンタクトプラグと前記第二コンタクトプラグとの間に配置された複数のギャップを有する第一絶縁層と、を有する。

第一実施形態に係る半導体装置の模式的な断面図と平面図。 第一実施形態に係る半導体装置の製造方法の一工程を示す模式的な断面図と平面図（その１）。 第一実施形態に係る半導体装置の製造方法の一工程を示す模式的な断面図と平面図（その２）。 第一実施形態に係る半導体装置の製造方法の一工程を示す模式的な断面図と平面図（その３）。 第一実施形態に係る半導体装置の製造方法の一工程を示す模式的な断面図と平面図（その４）。 第一実施形態に係る半導体装置の変形例を示す模式的な断面図と平面図。 第一実施形態に係る半導体装置の変形例を示す模式的な断面図と平面図。 第一の実施形態に係る半導体装置の変形例を示す模式的な断面図と平面図。 第一実施形態に係る半導体装置の変形例を示す模式的な断面図と平面図。 第一実施形態に係る半導体装置の変形例を示す模式的な断面図と平面図。 第一実施形態に係る半導体装置の変形例を示す模式的な断面図と平面図。 第一実施形態に係る半導体装置の変形例を示す模式的な断面図と平面図。 第二実施形態に係る半導体装置の製造方法の一工程を示す模式的な断面図と平面図（その１）。 第二実施形態に係る半導体装置の製造方法の一工程を示す模式的な断面図と平面図（その２）。 第二実施形態に係る半導体装置の製造方法の一工程を示す模式的な断面図と平面図（その３）。 第三実施形態に係る半導体装置を示す模式的な断面図と平面図（その１）。 第三実施形態に係る半導体装置の製造方法の一工程を示す模式的な断面図と平面図（その１）。 第三実施形態に係る半導体装置の製造方法の一工程を示す模式的な断面図と平面図（その２）。 第三実施形態に係る半導体装置の製造方法の一工程を示す模式的な断面図と平面図（その３）。 第三実施形態に係る半導体装置の製造方法の一工程を示す模式的な断面図と平面図（その４）。 第四実施形態に係る半導体装置を示す模式的な断面図と平面図。 第四実施形態に係る半導体装置の製造方法の一工程を示す模式的な断面図と平面図。 第五実施形態に係る半導体装置を示す模式的な断面図と平面図。 第五実施形態に係る半導体装置の製造方法の一工程を示す模式的な断面図と平面図。 第六の実施形態に係る半導体装置を示す模式的な断面図。

以下、実施形態の半導体装置および半導体装置の製造方法を、図面を参照して説明する。

なお以下の説明では、同一または類似の機能を有する構成に同一の符号を付す。そして、それらの重複する説明は省略する場合がある。なお、図面は模式的なものであり、各構成要素の数、厚み、幅、比率などは、現実のものと異なることがある。

（第一実施形態）
図１（Ａ）及び図１（Ｂ）は、第一実施形態に係る半導体装置の断面を模式的に示す断面図及び平面図である。図１（Ａ）は、図１（Ｂ）のＢ−Ｂ’線（Ｅ１線）における断面図に相当する。図１（Ｂ）は、図１（Ａ）のＡ−Ａ’線における平面図に相当する。ただし、図１（Ｂ）は、説明の便宜のため、一部の要素の記載が省略して記載されている。

なお、本実施形態又は他の実施形態における図面において、特に断りが無い場合は、図の（Ａ）は、図１（Ｂ）のＢ−Ｂ’線における断面図に相当する。図の（Ｂ）は、図１（Ａ）のＡ−Ａ’線における平面図に相当する。ただし、図の（Ａ）は、説明の便宜のため、一部の要素の記載が省略して記載されている。

ここで、Ｘ方向、Ｙ方向、Ｚ方向について定義する。Ｘ方向およびＹ方向は、後述する基板１０の表面に沿う方向である。また、Ｘ方向は、後述する１つの導電コンタクト９０から他の導電コンタンクと９０へ向かう方向である。又は、Ｘ方向は、例えば、後述するゲート電極３０の延伸方向に交差する（例えば略直交する）方向であってもよい。Ｙ方向は、Ｘ方向とは交差する（例えば略直交する）方向である。Ｙ方向は、例えば、ゲート電極３０の延伸方向であってもよい。Ｚ方向は、Ｘ方向およびＹ方向とは交差する（例えば略直交する）方向である。Ｚ方向は、基板１０の厚さ方向であり、基板１０から離れる方向である。

図１に示されるように、半導体装置５は、基板１０が設けられる。基板１０は、例えばシリコン基板、ＳＯＩ基板、シリコンゲルマニウム基板等任意の基板が用いられる。

不純物層５０ａ（第一電極）、不純物層５０ｂ（第二電極）は、基板１０の上部に配置される。不純物層５０ａ及び５０ｂを区別しない場合は、単に不純物層５０と表記する。

不純物層５０は、例えば基板１０にボロン、ヒ素、リン、等の不純物が拡散されることで形成される。不純物層５０ａ及び５０ｂはゲート電極（第三電極）３０を挟んで離隔して配置される。例えば、図面の右側の不純物層５０が第一電極であり、図面の左側の不純物層５０が第二電極である。

ゲート絶縁膜２０、及びゲート電極３０は、基板１０の上方の一部に設けられる。ゲート絶縁膜２０は、例えば、シリコン酸化膜、高誘電率膜（いわゆるHigh-k膜）、又はそれらの積層膜が用いられる。ゲート電極３０は、不純物を添加したシリコン、金属とシリコンの化合物（シリサイド化合物）、タングステン、アルミニウム、等の金属が用いられる。

ゲート電極３０、ゲート絶縁膜２０、不純物層５０は、トランジスタを構成する。つまり、不純物層５０ａは、トランジスタのソース又はドレイン電極であり、不純物層５０ｂは、他方である。ゲート電極３０の直下の基板１０のチャネル領域１１０は、トランジスタのチャネルである。

サイドウォール４０は、ゲート電極３０の側面に配置される。サイドウォール４０は、絶縁膜である。サイドウォール４０は、例えば、シリコン酸化膜、シリコン窒化膜、又はこれらの積層膜である。

第一絶縁層６０は、不純物層５０、サイドウォール４０、ゲート電極３０上に、その形状に沿って配置される。第一絶縁層６０は、例えばシリコン酸化膜である。

第二絶縁層７０は、第一絶縁層６０上に、その形状に沿って配置される。第二絶縁層７０は、第一絶縁層６０と異なる材料が用いられ、例えばシリコン窒化膜である。

第三絶縁層８０は、第二絶縁層７０上に配置される。第三絶縁層８０は、後述する導電コンタクト９０間に配置される。第三絶縁層８０はその内部に後述するギャップ１００を含む。第三絶縁層８０は、例えばシリコン酸化膜である。

導電コンタクト（コンタクトプラグ）９０は、第三絶縁層８０を貫通して配置される。つまり、導電コンタクト９０は、Ｚ方向に延伸し、第三絶縁層８０の上面から、第二絶縁層７０、第一絶縁層６０を貫通し、不純物層５０又はゲート電極３０に到達する。導電コンタクト９０は、例えば、図示しないバリアメタル膜と金属膜とを含む。バリアメタル膜は、チタン、窒化チタン、タンタル、窒化タンタル、又はこれらの積層膜を含む。金属膜は、タングステン、銅、不純物添加シリコン、又はこれらの積層膜を含む。

導電コンタクト９０は、導電コンタクト９０ａ〜９０ｅを含む。なお、区別しない場合は、単に導電コンタクト９０と称する。導電コンタクト９０は、不純物層５０ａ又は５０ｂとゲート電極３０に対して、少なくとも２つ配置される。図１に示されるように、３つの電極すべてに対して接続されていてもよい。

さらに詳細に導電コンタクト９０の配置を説明する。導電コンタクト９０ａ及び９０ｂは不純物層５０ａに接続する。導電コンタクト９０ｃ及び９０ｄは不純物層５０ｂに接続する。導電コンタクト９０ｅは、ゲート電極３０に接続する。

導電コンタクト９０ａ及び導電コンタクト９０ｃは、Ｘ方向に配置される。導電コンタクト９０ｂ及び導電コンタクト９０ｄは、Ｘ方向に配置される。

ここで、導電コンタクト９０ａの中心と９０ｃの中心を結ぶ直線を第一直線Ｅ１（Ｂ−Ｂ‘線と同じ）、導電コンタクト９０ｂの中心と９０ｄの中心を結ぶ直線を第二直線Ｅ２とする。なお、導電コンタクト９０ａの中心とは、例えば、後述するギャップ１００の上面の位置のＸＹ平面（すなわちＺ方向から見た場合）において、導電コンタクト９０ａが形成する円の中心を指す。円でない場合は、近似円を書いた場合の中心でよい。長円やオーバル形状の場合は、重心等でも構わない。なお、図１において、第一直線Ｅ１と第二直線Ｅ２とは略平行であって、Ｘ方向であるが、これに限られない。例えば、第一直線と第二直線との間に角度があった場合も本実施形態の範囲に含まれる。

ギャップ１００は、導電コンタクト９０の間に離隔して複数配置される。ギャップ１００は、ＸＹ方向の断面において、上方のほうが断面の断面積が大きく、下方のほうが小さく形成される。また、ギャップ１００は、ＸＹ方向の断面において、略円形に形成される。ギャップ１００の上端の高さは、導電コンタクト９０の上端よりも低い。ギャップ１００の下端の高さは、基板１０の上面よりも高く、導電稿タンクと９０の下端よりも高く、ゲート電極３０の上面よりも高い。ギャップ１００は、例えば、中に空気を含む。

別の見方をすれば、第三絶縁層８０は、複数のギャップ１００間と、ギャップ１００と導電コンタクト９０との間とに一体に設けられる。

ギャップ１００の配置をより詳細に説明する。ギャップ１００は、不純物層５０、ゲート電極３０等の異なる電極に接続された導電コンタクト９０間に配置される。図１においては、導電コンタクト９０ａ及び９０ｃ間に第一直線に沿って、５つ配置される。また、導電コンタクト９０ｂ及び９０ｄの間に第二直線に沿って、５つ配置される。

ギャップ１００は、図１では、導電コンタクト９０ａ及び９０ｃと、導電コンタクト９０ｂ及び９０ｄと、の間に１０個配置されている。このギャップの個数は任意である。すなわち、１０個より多くてもよいし、少なくてもよい。これは、後述する他の実施形態及び変形例でも同様である。

図１（Ｂ）に示されるように、ギャップ１００のＹ方向の長さＤ２は、導電コンタクト９０のＹ方向の長さＤ１よりも短い。長さＤ２を短く設けることで、後述する製造方法において、その製造が容易となる。

さらに、導電コンタクト９０は、例えばその高さが０．７〜４．０ｕｍの高さであり、ギャップ１００は、例えばその高さが０．５ｕｍ以上の高さである。ギャップ１００は、導電コンタクト９０の高さの１２．５％〜７５％の高さであることが望ましい。

（第一実施形態の製造方法）
続いて、図２〜図５を用いて、第一実施形態の製造方法を説明する。

まず、図２に示される断面図までの製造方法を説明する。

絶縁層及び導電層が基板１０上に形成される。レジストマスクが導電層上に形成される。導電層は、レジストマスクをマスク材として、エッチング加工される。このエッチングにより、ゲート電極３０が形成される。

ボロン、ヒ素、リン、等の不純物がイオン注入法により、基板１０に注入され、不純物層５０が基板１０の上部に形成される。

シリコン酸化膜、シリコン窒化膜、又はこれらの積層膜が、ゲート電極３０及び基板１０上に形成される。これらの膜は、ＲＩＥ（Reactive Ion Etching）によりエッチバック加工され、サイドウォール４０が形成される。

サイドウォール４０及びゲート電極３０をマスク材として、基板１０上の絶縁膜はエッチング加工され、ゲート絶縁膜２０が形成される。

ゲート電極３０及び基板１０等の上に形状に沿って、第一絶縁層６０及び第二絶縁層７０が形成される。第二絶縁層７０は例えば、シリコン窒化膜が用いられる。

さらに、第二絶縁層７０上に、第三絶縁層８０ａが形成される。第三絶縁層８０ａは、その上部で、例えばＣＭＰ（Chemical Mechanical Polishing）法により平坦化される。第三絶縁層８０ａは、例えばシリコン酸化膜である。第三絶縁層８０ａは、シリコン窒化膜を含んだ積層膜であってもよい。

図２（Ａ）に示されるように、コンタクトホール８５が形成される。コンタクトホール８５は、第三絶縁層８０ａ、第二絶縁層７０及び第一絶縁層６０を貫通し、不純物層５０及びゲート電極３０に到達する。

図３に示されるように、コンタクトホール８５内に、導電コンタクト９０が形成される。導電コンタクト９０は、例えば次の通り形成される。コンタクトホール８５内、及び第三絶縁層８０上にバリアメタル膜及び金属膜が形成される。その後、例えばＣＭＰ法により、第三絶縁層８０ａ上のバリアメタル膜及び金属膜が除去され、導電コンタクト９０が形成される。バリアメタル膜は、チタン、窒化チタン、タンタル、窒化タンタル、又はこれらの積層膜を含む。金属膜は、タングステン、銅、不純物添加シリコン、又はこれらの積層膜を含む。

図４に示されるように、ギャップホール８７が導電コンタクト９０間の第三絶縁層８０ａに形成される。ギャップホール８７は、例えば次の通り形成される。第三絶縁層８０ａ上に、図示しないレジストマスクが形成される。そして、レジストマスクをマスク材として、第三絶縁層８０ａがエッチング加工されることで、ギャップホール８７が形成される。なお、ギャップホール８７は、ゲート電極３０に到達しない深さで形成される。

図５に示されるように、第三絶縁層８０ｂが、ギャップホール８７及び第三絶縁層８０ａ上に形成される。ギャップホール８７は、その上方に第三絶縁層８０ｂが形成され、封がされることで、ギャップ１００となる。第三絶縁層８０ｂはカバレッジが悪い方法、例えばＰＥＣＶＤ(Plasma Enhanced Chemical Vapor Deposition)で成膜される。第三絶縁層８０ｂは、第三絶縁層８０ａと同じ膜、例えばシリコン酸化膜である。

つまり、ギャップホール８７内にギャップ１００を残すために、ギャップホール８７の開口を投じるように、第三絶縁層８０が形成される。

図５から、例えばＲＩＥにより、第三絶縁層８０ｂの上部の一部がエッチング加工されることで、図３の状態となる。さらに、第三絶縁層８０ｂ及び導電コンタクト９０の上方に配線層が形成されることで、第一実施形態の半導体装置は形成される。

なお、図５の状態から、第三絶縁層８０ｂにトレンチを形成して、そのトレンチ内部に配線層を形成してもよい。この場合も同様に第一実施形態の半導体装置は形成される。

（第一実施形態の効果）
本実施形態によれば、導電コンタクト９０の間には、ギャップ１００が複数配置される。ギャップ１００は、例えば空気を含むため、誘電率がシリコン酸化膜などに比べて低い。すなわち、導電コンタクト９０の間は、単にシリコン酸化膜だけで形成される場合に比べて、全体としての誘電率が低くなる。すると、導電コンタクト９０間に生じる寄生容量を低減することが可能である。

さらに、本実施形態によれば、導電コンタクト９０間の第三絶縁層８０に複数のギャップ１００が形成される。ギャップ１００を複数配置し、ギャップ１００の間に第三絶縁層８０が配置される。この第三絶縁層８０は、ギャップ１００の上下に一体につながる。第三絶縁層８０が上下に一体としてつながることで、半導体装置５の機械的な強度を向上させることができる。半導体装置５の形成において、図５以降もＣＭＰ等により、半導体装置５に圧力がかかる場合がある。そして、広い領域に単独のギャップ１００が設けられる場合に比べて、第三絶縁層８０が上下に接続される領域を複数確保することで、圧力に対する機械的な強度を向上させることが可能である。

さらに、本実施形態は、典型的には、導電コンタクト９０の高さが０．７〜４．０ｕｍの高さであり、ギャップ１００は、その高さが０．５ｕｍ以上の高さである。ギャップ１００は、導電コンタクト９０の高さの１２．５％〜７５％の高さであることが望ましい。例えば、最近の三次元メモリでは、そのメモリセルの集積のために、メモリセル部分の積層数が多く、周辺回路部分の導電コンタクト９０の高さが高くなる場合がある。その場合は、導電コンタクト９０間同士の寄生容量が大きくなり、三次元メモリの動作速度の低減を招く場合があった。本実施形態を三次元メモリの周辺回路に使った場合、ギャップ１００を導電コンタクト９０の１２．５％〜７５％の高さで配置するため、寄生容量の低減が可能である。

さらに、本実施形態では、ギャップ１００の上面は、導電コンタクト９０の上面よりも低い。導電コンタクト９０が順テーパーで形成されている場合は、導電コンタクト９０はその上面で広くなる。つまり、ギャップ１００の上面を導電コンタクト９０の上面よりも低く配置することで、導電コンタクト９０とギャップ１００が接触することを防ぐことができる。また、導電コンタクト９０とギャップ１００を近づけることが可能となる。つまり、導電コンタクト９０間に、より密にギャップ１００を配置することが可能となる。

さらに、本実施形態では、ギャップ１００はその下面は、ゲート電極３０の上面よりも高い。また、ギャップ１００はその下面は、導電コンタクト９０の下面よりも高い。このように、ギャップ１００を配置することで、ギャップ１００がゲート電極３０と接触することで、ゲート電極３０の信頼性などに悪影響が生じることを防ぐことが可能である。

さらに、本実施形態によれば、ギャップ１００のＹ方向の長さＤ２は、導電コンタクト９０のＹ方向の長さＤ１よりも短い。このように、ギャップ１００の一つの方向の長さを短くすることで、図５で説明した第三絶縁層８０ｂの形成が容易となる。すなわち、ギャップ１００の幅が広いと、カバレッジが悪い成膜方法を用いても、ギャップ１００の内部に一部が成膜され、ギャップ１００を十分な大きさとして形成することが困難な場合がある。本実施形態のように、ギャップ１００の長さＤ２を細くすることで、ギャップ１００の形成が容易となる。

（第一実施形態の変形例）
図６〜図１３は第一実施形態の変形例を示した模式的な断面図及び平面図である。

図６は、第一実施形態の第一の変形例を示した模式的な断面図及び平面図である。図６はギャップ１００の形状以外は、図１と同様である。図１（Ｂ）において、ギャップ１００は、略円状に形成されている。それに対し、図６の変形例では、ギャップ１００は、Ｘ方向がＹ方向に比べて長いオーバル状に形成されている。

なお、ギャップ１００のＹ方向の長さを十分に細く設ければ、図５で説明した第三絶縁層８０ｂの形成は本変形例においても容易である。

本変形例によれば、第一実施形態で説明したのと同様の効果を得ることが可能である。また、本変形例では、ギャップ１００のＸ方向の長さが長いため、リソグラフィーによるマスクパターンの形成や、ＲＩＥの加工が容易になる利点がある。

図７は、第一実施形態の第二の変形例を示した模式的な断面図及び平面図である。図７はギャップ１００の配置以外は、図１と同様である。図１では、ギャップ１００は、導電コンタクト９０の間に格子状に配置されている。それに対し、図７の変形例では、ギャップ１００は、図７（Ｂ）の図面上方に配置される３つのギャップと、図７（Ｂ）の図面下方に配置される３つのギャップとは、Ｘ軸方向にずれて配置される。つまり、ギャップ１００は、複数の導電コンタクト９０の間に千鳥状に配置される。さらに、別の言い方をすれば、ギャップ１００は、複数の導電コンタクト９０の間にジグザグに配置される。

本変形例によれば、第一実施形態よりも、第三絶縁層８０が形成されている領域が大きいため、機械的強度を強く設けることが可能となる利点がある。

図８は、第一実施形態の第三の変形例を示した模式的な断面図及び平面図である。図８はギャップ１００の配置以外は、図７と同様である。図８の変形例では、ギャップ１００は、導電コンタクト９０を結ぶ直線上に必ずしも配置されない点が異なる。別の言い方をすれば、導電コンタクト９０を結ぶ直線（Ｅ１，Ｅ２）に対して、ギャップ１００は、その中心が上下にずれて配置される。図８の例では、ギャップ１００は、Ｅ１又はＥ２の上下に交互にジグザグに配置される。

また、さらに本変形例では、導電コンタクト９０が２行（すなわちＥ１上の導電コンタクト９０とＥ２上の導電コンタクト９０の２行）設けられているのに対し、ギャップ１００はＹ方向に４行（すなわち、Ｆ１〜Ｆ４上のギャップの４行）設けられている。すなわち、導電コンタクトのＹ方向に配置される行数よりもギャップ１００のＹ方向に配置される行数のほうが多い。

本変形例によれば、図７で説明した第二の変形例と同じく、機械的強度を強く設けることが可能となる利点がある。また、ギャップ１００のＹ方向に配置される行数が多いことで、図７よりギャップ１００の密度を高くすることが可能である。つまり、導電コンタクト９０間の寄生容量を小さくすることができる。

図９は、第一実施形態の第四の変形例を示した模式的な断面図及び平面図である。図９はギャップ１００の形状及び配置以外は、図１と同様である。図９において、ギャップ１００は導電コンタクト９０を結ぶ直線（Ｅ１、Ｅ２）上に、導電コンタクト９０間に一つ配置されている。

ギャップ１００は、Ｘ方向において、Ｙ方向の長さが長い部分と短い部分が交互に繰り返されて配置される。

本変形例の製造方法を簡単に説明する。本変形例は図４のギャップホール８７形成時のマスクパターン形成時に図９と同様のマスクパターンを形成すればよい。

なお、マスクパターンを図９と同様にせず、エッチング加工時にギャップホール８７を繋げてもよい。すなわち、図４で説明したギャップホール８７形成時にＸ方向に隣接するギャップホール８７を十分に近く配置することで、エッチング加工時に隣接するギャップホール８７が接続され、図９のようなギャップ１００が形成されるとしてもよい。

なお、ギャップ１００のＹ方向の長さを十分に細く設ければ、図５で説明した第三絶縁層８０ｂの形成は本変形例においても容易である。

本変形例によれば、第一実施形態で説明したのと同様の効果を得ることが可能である。また、図１よりも導電コンタクト９０間のギャップ１００が占める割合が大きい。すなわち、導電コンタクト９０間の寄生容量をより小さくすることが可能である。

図１０は、第一実施形態の第五の変形例を示した模式的な断面図及び平面図である。図１０はギャップ１００の形状以外は、図９と同様である。図１０において、ギャップ１００は導電コンタクト９０を結ぶ直線（Ｅ１、Ｅ２）上に一つ配置されている点は共通であるが、その形状が異なっている。

ギャップ１００は、Ｘ方向において、Ｙ方向の長さが略同じに形成されている。ただし、Ｘ方向の端部においては細く形成される場合があるし、略同じな領域も製造上のバラツキ等による多少の長さの違いは当然含まれる。

本変形例の製造方法を簡単に説明する。本変形例は図４のギャップホール８７形成時のマスクパターン形成時に図１０と同様のマスクパターンを形成すればよい。

なお、ギャップ１００のＹ方向の長さを十分に細く設ければ、図５で説明した第三絶縁層８０ｂの形成は本変形例においても容易である。

本変形例によれば、第一実施形態で説明したのと同様の効果を得ることが可能である。また、図１よりも導電コンタクト９０間のギャップ１００が占める割合が大きい。すなわち、導電コンタクト９０間の寄生容量をより小さくすることが可能である。

図１１は、第一実施形態の第六の変形例を示した模式的な断面図及び平面図である。図１１はギャップ１００の配置形状以外は、図１と同様である。図１１において、ギャップ１００は、ゲート電極３０上に配置されている導電コンタクト９０と、不純物層５０上に配置されている導電コンタクト９０を結ぶ直線（Ｇ１，Ｇ２）上にも配置されている。

なお、先述した図８と同様に、ギャップ１００は必ずしも直線Ｇ１，Ｇ２上に配置される必要はない。直線Ｇ１、Ｇ２からずれた位置に配置されていても構わない。

本変形例によれば、不純物層５０に接続される導電コンタクト９０と、ゲート電極３０に接続される導電コンタクト９０との間の寄生容量も低減することが可能である。

図１２は、第一実施形態の第七の変形例を示した模式的な断面図及び平面図である。図１２はゲート電極３０及びゲート絶縁膜２０の代わりに素子分離絶縁体１５０が配置されている点が異なる。すなわち、素子分離絶縁体１５０を挟んで配置される２つの不純物層５０に配置される導電コンタクト９０間に、ギャップ１００が配置される。素子分離絶縁体１５０は、例えばシリコン酸化膜である。

本変形例によれば、素子分離絶縁体１５０の両側に配置されている不純物層５０に接続される導電コンタクト９０間の寄生容量を低減することが可能である。なお、図１２では、ギャップ１００は、図１と同様の配置及び構造の場合を示しているが、前述した変形例と同じ配置及び構造としてもよい。

（第二実施形態）
図１３〜図１５を用いて第二実施形態の製造方法を説明する。

図１３に示されるように、第二実施形態においては、コンタクトホール８５とギャップホール８７は同じ加工工程にて形成される。つまり、第三絶縁層８０ａ上にコンタクトホール８５及びギャップホール８７に対応するマスクパターンが形成される。その後、マスクパターンをマスク材として、ＲＩＥにより、コンタクトホール８５及びギャップホール８７が形成される。

ここで、ギャップホール８７は、コンタクトホール８５よりもその上端における穴径（例えば、Ｘ方向又はＹ方向において一番長い長さ、又は円に近似した際の直径）が小さい。ギャップホール８７は穴径が小さいため、ＲＩＥのマイクロローディング効果により、ギャップホール８７がより浅く形成される。

図１４に示されるように、コンタクトホール８５及びギャップホール８７内に、金属膜及びバリアメタル膜が形成される。その後、第三絶縁層８０ａ上の金属膜及びバリアメタル膜が、例えばＣＭＰにより除去され、コンタクトホール８５内に導電コンタクト９０が形成される。

図１５に示されるように、導電コンタクト９０上にマスク材１３０が形成される。その後、例えば硫酸及び過酸化水素を含んだ薬液により、ギャップホール８７内の金属膜及びバリアメタル膜が除去される。

その後、ＲＩＥやアッシングによりマスク材１３０が除去される。第三絶縁層８０ｂが、ギャップホール８７及び第三絶縁層８０ａ上に形成される。ギャップホール８７は、その上方に第三絶縁層８０ｂが形成され、封がされることで、ギャップ１００となる。このようにして、図５と同様の構造が形成される。

なお、マスク材１３０を残したまま、第三絶縁層８０ｂが成膜されてもよい。

（第二実施形態の効果）
本実施形態の製造方法によれば、コンタクトホール８５及びギャップホール８７形成時のマスクパターン形成を同一工程にすることができる。さらに、コンタクトホール８５及びギャップホール８７のエッチング加工を同一工程で行うことができる。つまり、第一実施形態よりも安価に半導体装置５を製造することができる場合がある。

（第二実施形態の変形例）
第二実施形態の変形例を説明する。

ギャップホール８７はコンタクトホール８５よりも穴径が小さい。図１４の金属膜及びバリアメタル膜が成膜時に、穴径が小さいギャップホール８７内では十分な密度で金属膜及びバリアメタル膜が成膜されない場合がある。つまり、ギャップホール８７内の金属膜及びバリアメタル膜が、コンタクトホール８５内の金属膜及びバリアメタル膜よりも密度が低い場合がある。

ここで、密度が低いバリアメタル膜及び金属膜は薬液に対するエッチングレートが高い。つまり、導電コンタクト９０に対するエッチングレートが、ギャップ内の金属膜等に対するエッチングレートより遅い。そこで、図１５に示したマスク材１３０無く薬液処理を行うことが可能である。ギャップ内の金属膜等が除去された時点でも、導電コンタクト９０が十分な高さを残すことが可能な場合がある。

（第三実施形態）
続いて、図１６〜図２０を用いて第三実施形態について説明する。

図１６を用いて、第三実施形態に係る半導体装置５を説明する。図１６に示される通り、導電コンタクト１９０は、第一部分１９０ａ及び第二部分１９０ｂを含む。

第一部分１９０ａは、略円柱の形状をしている。第一部分１９０ａは、第三絶縁層８０の上方から第三絶縁層８０、第二絶縁層７０第一絶縁層６０を貫通して配置され、不純物層５０又はゲート電極３０に到達する。

第二部分１９０ｂは、ＸＹ平面において、第一部分１９０ａから突出して配置される。第二部分１９０ｂは、略円柱の一部の形状をしている。つまり、略円柱形の形状から、第一部分１９０ａと重なる部分がくぼんだ形状をしている。第二部分１９０ｂの上面の高さは、第一部分１９０ａとほぼ同じ高さである。第二部分１９０ｂの下面の高さは、ギャップ１００の下面とほぼ同じ高さである。また、第二部分１９０ｂの幾つかは、二つの第一部分１９０ａの間に配置され、二つの第一部分を接続して配置されてもよい。

本変形例の製造方法を図１７〜図２０を用いて説明する。

図１７に示される通り、第三絶縁層８０に、ギャップホール８７及びコンタクトホール８５ｂが形成される。これらのホールは、第三絶縁層８０上にマスクパターンが形成され、そのマスクパターンをマスク材として、第三絶縁層８０がエッチングされことで形成される。

なお、ギャップホール８７及びコンタクトホール８５ｂはほぼ同じ大きさで形成され、その底面の高さはほぼ同じである。

図１８に示される通り、コンタクトホール８５ａが形成される。コンタクトホール８５ａは、第三絶縁層の上にマスクパターンが形成され、そのマスクパターンをマスク材として、エッチングされることで形成される。

コンタクトホール８５ａは、不純物層５０及びゲート電極３０に到達して形成される。また、コンタクトホール８５ａは、コンタクトホール８５ｂとその一部が重なって配置される。

図１９に示される通り、ギャップホール８７及びコンタクトホール８５ａと８５ｂにバリアメタル膜及び金属膜が成膜される。第三絶縁層８０上のバリアメタル膜及び金属膜は、例えばＣＭＰにより第三絶縁層８０上から除去され、コンタクトホール８５ａ及び８５ｂ内に導電コンタクト１９０が形成される。

図２０に示されるように、ギャップホール８７内からバリアメタル膜及び金属膜は除去される。この除去は第二実施形態と同様の方法による。つまり、導電コンタクト１９０上に図示しないマスク材を形成し、硫酸及び過酸化水素を含む薬液により、ギャップホール８７内からバリアメタル膜及び金属膜は除去される。

本実施形態によれば、導電コンタクト１９０の体積が大きくなるため、導電コンタクト１９０の電気抵抗を下げることが可能である。また、導電コンタクト１９０の第二部分１９０ｂの形成をギャップホール８７の形成と同時に行うことができるため、第一実施形態から追加の製造コストを低減することができる場合がある。

（第四実施形態）
図２１を用いて、第四実施形態に係る半導体装置５を説明する。図２１に示される通り、ギャップ１００は、例えば、第一領域１００ａ〜第五領域１００ｅを含む。第一領域１００ａは、その上部と下部とに比べて、その中央部でＸＹ平面での面積が大きくなっている。第一領域１００ａ〜第五領域１００ｅは、その中頃の高さで、お互いに接続している。つまり、第一領域１００ａ〜第五領域１００ｅは一体として、ギャップ１００を構成する。

図２２を用いて、第四実施形態に係る半導体装置５の製造方法を説明する。

図２２に示されるように、ギャップホール８７はボーイング形状（ギャップホール８７の上部、下部よりもその中部付近において幅（Ｘ方向又はＹ方向の長さ）が太い形状）にて形成される。これは、ギャップホール８７のＲＩＥ加工時に、副生成物が少ないガス条件を用いることで可能である。

このような、ギャップ１００の形状を用いても第一の実施形態と同様の効果を得ることが可能である。

（第五実施形態）
図２３を用いて、第五実施形態に係る半導体装置５の製造方法を説明する。

図２３に示されるように、ギャップ１００は逆テーパー形状（ギャップ１００の下部における幅（Ｘ方向の長さ又はＹ方向の長さ）がその上部の幅より太い形状）にて形成される。

図２４に示されるように、ギャップホール８７は逆テーパー形状で形成されることによって、本実施形態の半導体装置５は加工される。ギャップホール８７は、第四実施形態より副生成物が少ないガス条件を用いることで、加工される。

本実施形態のようにギャップ１００を形成することで、導電コンタクト９０が順テーパー形状な場合、導電コンタクト９０に沿ってギャップ１００の形状を形成できる。つまり、導電コンタクト９０は下から上に向かって細くなるのに対し、ギャップ１００は下から上に向かって太くなる。つまり、図２３（Ａ）に示されるＸＺ平面において、導電コンタクト９０及びギャップ１００はおよそ平行に形成することが可能である。

このようなギャップ１００を配置することで、より導電コンタクト９０にギャップ１００を近づけて配置させることが可能である。つまり、より導電コンタクト９０間の寄生容量を低減させることが可能である。

（第六実施形態）
図２５を用いて、第六実施形態に係る半導体装置を説明する。なお、図２５においては、説明の便宜上、幾つかの要素は記載を省略して記載される。

図２５において、導電コンタクト９０及びギャップ１００は第一実施形態と同様に形成される。なお、ギャップ１００の数は、図面の記載上４つとして記載されている。

本実施形態において、基板１０上には、導電層２２０及び絶縁層２３０が交互に積層された積層体２５０が配置される。また、導電コンタクト９０は、積層体２５０の最上層より高い位置から、積層体２５０の最下層より低い基板に到達して配置される。

半導体ピラー２１０は、積層体２５０を貫通し、基板に到達して配置される。半導体ピラー２１０と導電層２２０の間には、図示しない記憶膜、例えば、ＭＯＮＯＳ(Metal Oxide Nitride Oxide Silicon)膜や、Floating Gate電極が配置される。すなわち、半導体ピラー２１０と導電層２２０の間には記憶素子（メモリセル）が積層されて配置される。つまり、本実施形態は、いわゆる三次元メモリである。

導電層２２０の端部は基板から遠ざかるにつれて、半導体ピラー側に後退して配置される。つまり、導電層２２０はその端部で階段構造を有する。

本実施形態のような三次元メモリの半導体装置では、その記憶容量が積層数に依存する。そこで、三次元メモリの大容量化のため、より積層数を増やす場合がある。

積層数が増えると、積層体２５０の高さが高くなる。さらに、積層体２５０と共に、周辺回路の接続用の導電コンタクト９０の高さが高くなる。すると、導電コンタクト９０間の寄生容量が大きくなる場合がある。

そこで、第一実施形態から第五実施形態において、説明したギャップを導電コンタクト９０間に配置することで、導電コンタクト９０間の寄生容量を低減することが可能である。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、そのほかの様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とのその均等の範囲に含まれる。

５…半導体装置、１０…基板、２０…ゲート絶縁膜、３０…ゲート電極、４０…サイドウォール、５０…不純物層、６０…第一絶縁層、７０…第二絶縁層、８０…第三絶縁層、８５…コンタクトホール、８７…ギャップホール、９０…導電コンタクト、１００…ギャップ、１１０…チャネル領域、１３０…マスク材、１５０…素子分離絶縁体、１９０…導電コンタクト、２１０…半導体ピラー、２２０…導電層、２３０…絶縁層、２５０…積層体

Claims (17)

1. 基板と、
   前記基板の上に配置された第一電極及び第二電極と、
   前記第一電極に接続され、前記基板の表面に交差する第一方向に延伸した第一コンタクトプラグと、
   前記第二電極に接続され、前記第一方向に延伸した第二コンタクトプラグと、
   前記第一コンタクトプラグと前記第二コンタクトプラグとの間に配置された複数のギャップを有する第一絶縁層と、
   を有する半導体装置。
2. 前記複数のギャップは、前記第一コンタクトプラグと前記第二コンタクトプラグとを結ぶ直線上に配置されている
   請求項１記載の半導体装置。
3. 前記複数のギャップは、前記第一コンタクトプラグと前記第二コンタクトプラグとの間に、千鳥状に配置されている
   請求項１記載の半導体装置。
4. 前記複数のギャップは、第一ギャップと第二ギャップとが含まれ、
   前記第一絶縁層は、前記第一ギャップと前記第一コンタクトプラグとの間と、前記第一ギャップと前記第二ギャップと間と、前記第二ギャップと前記第二コンタクトプラグとの間と、に一体に設けられる
   請求項１記載の半導体装置。
5. 前記第一電極に接続され、前記第一方向に延伸した第三コンタクトプラグと、
   前記第二電極に接続され、前記第一方向に延伸した第四コンタクトプラグと、をさらに備え、
   前記第二コンタクトプラグは前記第一コンタクトプラグから前記基板に沿った第二の方向に配置され、前記第四コンタクトプラグは、前記第三コンタクトプラグから前記第二の方向に配置され、
   前記複数のギャップは、複数の第三ギャップと複数の第四ギャップとを含み、前記第三ギャップは、前記第一コンタクトプラグと前記第二コンタクトプラグとを結ぶ第一直線の上に配置され、前記第四ギャップは、前記第三コンタクトプラグと前記第四コンタクトプラグとを結ぶ第二直線の上に配置されている
   請求項１記載の半導体装置。
6. 前記第三ギャップと前記第四ギャップは前記第一直線の延伸方向において、ずれて配置されている
   請求項５記載の半導体装置。
7. 前記ギャップは、前記ギャップ内に空気を含んでいる請求項１記載の半導体装置。
8. 前記ギャップの上端の高さは、前記第一コンタクトプラグの上端よりも低く、前記ギャップの下端の高さは、前記第一コンタクトプラグの下端よりも高い、
   請求項１記載の半導体装置。
9. 前記第一電極及び前記第二電極は不純物層である請求項１記載の半導体装置。
10. 前記第一電極及び前記第二電極の間にはゲート電極が配置されている請求項９記載の半導体装置。
11. 前記第一電極及び前記第二電極の間には素子分離絶縁体が配置されている請求項９記載の半導体装置。
12. 前記第一電極は不純物層であり、前記第二電極はゲート電極である請求項１記載の半導体装置。
13. 前記第一コンタクトプラグは、その高さが０．７ｕｍ〜４．０ｕｍであり、前記ギャップは、その高さが０．５ｕｍ以上であり、かつ前記第一コンタクトプラグの１２．５％以上、７５％以下の高さである
    請求項１記載の半導体装置。
14. 前記基板の上に配置された複数の第一導電層と第二絶縁層とを含んだ積層体と、
    前記積層体を貫通して配置された複数の半導体層と、
    前記半導体層と第一導電層との間に配置された記憶層と、
    をさらに備え、
    前記第一コンタクトプラグは、その上端が前記積層体の最上層よりも高く、その下端が前記積層体の最下層よりも低い
    請求項１３記載の半導体装置。
15. 基板に第一電極と第二電極とを形成する工程と、
    前記第一電極及び前記第二電極の上に第一絶縁層を形成する工程と、
    前記第一絶縁層にコンタクトホールを形成する工程と、
    前記コンタクトホールの間にギャップホールを形成する工程と、
    前記ギャップホール内にギャップを残すために、前記ギャップホールの開口を閉じるように、前記ギャップホールの上部に第二絶縁層を形成する工程と、
    を有する半導体装置の製造方法。
16. 前記コンタクトホールを形成する工程と、前記ギャップホールを形成する工程とを同じ加工で行う請求項１５記載の半導体装置の製造方法。
17. 前記コンタクトホールを形成後、前記ギャップホールを形成する前に前記コンタクトホールに金属膜を成膜し、コンタクトプラグを形成する工程を備える
    請求項１５記載の半導体装置の製造方法。

Images