CN110970441B - 垂直存储器装置 - Google Patents

垂直存储器装置 Download PDF

Info

Publication number
CN110970441B
CN110970441B CN201910665689.2A CN201910665689A CN110970441B CN 110970441 B CN110970441 B CN 110970441B CN 201910665689 A CN201910665689 A CN 201910665689A CN 110970441 B CN110970441 B CN 110970441B
Authority
CN
China
Prior art keywords
pattern
pad
memory device
vertical memory
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910665689.2A
Other languages
English (en)
Other versions
CN110970441A (zh
Inventor
白石千
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110970441A publication Critical patent/CN110970441A/zh
Application granted granted Critical
Publication of CN110970441B publication Critical patent/CN110970441B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

公开了一种垂直存储器装置，该垂直存储器装置可以包括基底上的栅电极、合并图案结构和单元接触塞。栅电极可以在与基底正交的第一方向上间隔开，并且可以沿平行于基底的第二方向延伸。合并图案结构可以沿第二方向延伸，同时合并每个水平的栅电极的端部。合并图案结构的边缘可以具有阶梯形状。合并图案结构可以包括电连接到栅电极的垫图案。单元接触塞可以延伸穿过合并图案结构并电连接到垫图案中的一个垫图案。单元接触塞可以与其它栅电极电绝缘。单元接触塞可以接触下面的导电材料。单元接触塞的上表面可以仅接触绝缘材料。

Description

垂直存储器装置
本申请要求于2018年9月28日在韩国知识产权局(KIPO)提交的第10-2018-0116223号韩国专利申请的优先权，该韩国专利申请的内容通过引用全部包含于此。
技术领域
一些示例实施例涉及垂直存储器装置。更具体地，一些示例实施例涉及包括布线结构的垂直存储器装置。
背景技术
最近，已经开发了垂直存储器装置，该垂直存储器装置包括在基底上分别垂直堆叠在多个水平处的多个存储器单元。随着垂直存储器装置中堆叠的存储器单元的数目增加，形成存储器单元和连接存储器单元的布线结构会变得越来越困难。
发明内容
一些示例实施例提供了一种包括简单布线结构的垂直存储器装置。
根据一些示例实施例，提供了一种垂直存储器装置，所述垂直存储器装置可以包括栅电极、沟道、合并图案结构和单元接触塞。栅电极可以堆叠在基底上并且可以在基本垂直于基底的上表面的第一方向上彼此间隔开。栅电极可以在基本平行于基底的上表面的第二方向上延伸，并且在垂直于第二方向并基本平行于基底的上表面的第三方向上布置。沟道可以在第一方向上延伸穿过栅电极。合并图案结构可以在第二方向上延伸，同时合并每个水平的栅电极的端部。合并图案结构的在第二方向上的边缘可以具有阶梯形状，并且合并图案结构可以包括电连接到每个水平的栅电极的垫图案。单元接触塞可以电连接到合并图案结构中的垫图案中的一个垫图案。单元接触塞可以在第一方向上延伸穿过合并图案结构，并且可以与除了连接到所述一个垫图案的栅电极之外的其它水平的栅电极电绝缘。单元接触塞可以接触垫图案下方的导电材料，单元接触塞的上表面可以仅接触绝缘材料。
根据一些示例实施例，提供了一种垂直存储器装置，所述垂直存储器装置可以包括电路图案、栅电极、沟道、合并图案结构和单元接触塞。电路图案可以形成在包括第一区域和第二区域的基底上。栅电极可以设置在第一区域中的电路图案上。栅电极可以在基本垂直于基底的上表面的第一方向上堆叠。栅电极可以沿基本平行于基底的上表面的第二方向延伸，并且可以在垂直于第二方向并基本平行于基底的上表面的第三方向上布置。沟道可以沿第一方向延伸穿过栅电极。合并图案结构可以形成在第二区域上。合并图案结构可以沿第二方向延伸，同时合并每个水平的栅电极的端部。合并图案结构的在第二方向上的边缘具有阶梯形状。合并图案结构可以包括绝缘材料和垫图案，垫图案电连接到每个水平的栅电极。单元接触塞可以沿第一方向延伸穿过合并图案结构，并且可以电连接到垫图案中的一个垫图案和电路图案。
根据一些示例实施例，提供了一种垂直存储器装置，所述垂直存储器装置可以包括栅电极、沟道、合并图案结构和单元接触塞。栅电极可以在基本垂直于基底的上表面的第一方向上堆叠。栅电极可以沿基本平行于基底的上表面的第二方向延伸。合并图案结构可以包括绝缘材料和多个垫图案，所述多个垫图案电连接到每个水平的栅电极。沟道可以沿第一方向延伸穿过栅电极。单元接触塞可以沿第一方向延伸穿过合并图案结构的绝缘材料，并且可以与合并图案结构中的垫图案中的一个垫图案的至少部分接触。单元接触塞可以电连接到合并图案结构中的所述多个垫图案中的仅一个垫图案。
在一些示例实施例中，垂直存储器装置可以具有包括单元接触塞的简单布线结构。
附图说明
通过下面结合附图的详细描述，一些示例实施例将被更清楚地理解。图1至图56表示如在此所述的一些非限制性示例实施例，其中：
图1至图7是示出根据一些示例实施例的垂直存储器装置的平面图、剖视图、透视图；
图8至图30是示出根据一些示例实施例的制造垂直存储器装置的方法的阶段的平面图和剖视图；
图31、图32和图33A是示出根据一些示例实施例的垂直存储器装置的平面图和剖视图；
图33B是示出根据一些示例实施例的垂直存储器装置的剖视图；
图34是示出根据一些示例实施的例的垂直存储器装置中的垫图案的一部分的剖视图；
图35是示出根据一些示例实施例的垂直存储器装置中的垫图案的一部分的剖视图；
图36和图37A是示出根据一些示例实施例的垂直存储器装置的平面图和剖视图；
图37B是示出根据一些示例实施例的垂直存储器装置的剖视图；
图38至图41是示出根据一些示例实施例的制造垂直存储器装置的方法的阶段的平面图和剖视图；
图42和图43是示出根据一些示例实施例的垂直存储器装置的平面图和剖视图；
图44是示出根据一些示例实施例的垂直存储器装置中的导电线的一部分和垫图案的平面图。
图45和图46是示出根据一些示例实施例的制造垂直存储器装置的方法的阶段的剖视图；
图47和图48是示出根据一些示例实施例的垂直存储器装置的平面图和剖视图；
图49和图50是示出根据一些示例实施例的制造垂直存储器装置的方法的阶段的剖视图；
图51和图52是示出根据一些示例实施例的垂直存储器装置的平面图和剖视图；
图53和图54是示出根据一些示例实施例的垂直存储器装置的平面图和透视图；
图55是示出根据一些示例实施例的垂直存储器装置中的一个水平的导电线的一部分和垫图案的透视图；以及
图56是示出根据一些示例实施例的垂直存储器装置的剖视图。
具体实施方式
图1至图3是示出根据一些示例实施例的垂直存储器装置的平面图和剖视图。图4是示出在垂直存储器装置中的一个水平处的导电图案的一部分的平面图。图5是示出垂直存储器装置中的导电线的一部分和垫图案的透视图。图6是示出在垂直存储器装置中的一个水平处的导电线的一部分和垫图案的平面图。图7是示出垂直存储器装置中的垫图案的一部分的剖视图。
具体地，图1是平面图，图2和图3是剖视图。图2包括沿图1的线I-I'和II-II'截取的剖视图，图3包括沿图1的线III-III'截取的剖视图。图7是沿图6的线a-a'截取的剖视图。
在下文中，将与基底的上表面基本垂直的方向定义为第一方向，将在与基底的上表面基本平行的水平方向上彼此交叉的两个方向分别定义为第二方向和第三方向。在一些示例实施例中，第二方向和第三方向可以彼此垂直。
参照图1、图2和图3，垂直存储器装置可以包括形成在基底100上的电路图案、形成在电路图案之上的存储器单元和用于电连接电路图案和存储器单元的单元接触塞202。
基底100可以包括半导体材料，例如，硅、锗、硅锗或III-V族化合物半导体(例如，GaP、GaAs、GaSb等)。在一些示例实施例中，基底100可以是绝缘体上硅(SOI)基底或绝缘体上锗(GOI)基底。
基底100可以包括第一区域A、第二区域B和第三区域C。第一区域A和第二区域B可以是存储器单元区域。即，第一区域A可以是用于形成存储器单元阵列的单元阵列区域，第二区域B可以是用于形成栅电极的垫的垫区域。第三区域C可以是用于形成外围电路的外围区域。
在一些示例实施例中，垂直存储器装置可以具有外围上单元(COP)结构。即，用于操作存储器单元的外围电路可以形成在存储器单元下方的基底100上。由于第一区域A和第二区域B可以位于第三区域C上方，所以第三区域C可以与第一区域A和第二区域B垂直叠置。
电路图案可以包括下晶体管104、下接触塞106和下布线108等。在一些示例实施例中，下接触塞106和下布线108可以形成为具有多个层。
覆盖电路图案的下绝缘层间层110可以形成在基底100上。下接触塞106可以接触下晶体管104的杂质区域104a和/或栅极结构104b。
下布线108可以包括下垫图案108a。下垫图案108a可以在第一方向上定位成与在随后描述的单元块的实际垫区域处形成的垫图案180c相对。下垫图案108a可以分别直接接触单元接触塞202。
基体图案116可以形成在下绝缘层间层110上。在一些示例实施例中，基体图案116可以形成在第一区域A下方。基体图案116可以包括例如多晶硅层或单晶硅层。
在一些示例实施例中，下导电图案112可以在第一方向上形成在基体图案116与下绝缘层间层110之间。例如，下导电图案112可以电连接到共源极线CSL。
基体绝缘层118可以形成在下绝缘层间层110上。在一些示例实施例中，基体绝缘层118可以位于第二区域B下方。基体绝缘层118可以包括例如氧化硅。
包括多个存储器单元的单元块结构可以形成在基体图案116和基体绝缘层118上。单元块结构可以在第二方向上延伸，单元块结构可以平行于第三方向布置。单元块结构可以由在第二方向上延伸的第一开口160隔开。因此，第一开口160可以对应于块切割区域。第二绝缘图案190(参照图3)可以填充第一开口160，CSL 206(参照图3)可以延伸穿过第二绝缘图案190。第一开口160可以位于第一区域A和第二区域B中。
第一绝缘层间层130可以形成为覆盖单元块结构。第二绝缘层间层146可以形成在第一绝缘层间层130上。
在下文中，将形成在第一区域A上的单元块结构称为单元结构50，并且将形成在第二区域B上的单元块结构称为合并图案结构52。单元结构50和合并图案结构52可以彼此连接。在下文中，可以将单元块结构中的一个作为示例描述。
单元结构50可以包括在第一方向上彼此间隔开的多个栅电极180a以及形成在栅电极180a之间的第一绝缘图案120a。即，栅电极180a和第一绝缘图案120a可以在第一方向上重复且交替地形成。此外，沟道结构140可以形成为穿过栅电极180a和第一绝缘图案120a。
单元结构50可以包括在第二方向上延伸的第二开口162。第二开口162可以用作字线切割区域。即，栅电极180a可以通过第二开口162在第三方向上彼此间隔开。因此，单元结构50可以包括布置在第三方向上的多个栅电极180a。第二开口162可以延伸到基体图案116的内部。在一些示例实施例中，第二开口162可以仅形成在第一区域A中。此外，第二绝缘图案190可以填充第二开口162。
栅电极180a可以包括在第一方向上顺序堆叠的第一栅电极、第二栅电极和第三栅电极。第一栅电极可以用作接地选择线(GSL)，第二栅电极可以用作字线，第三栅电极可以用作串选择线(SSL)。
在一些示例实施例中，第一栅电极可以形成在最下层处，第三栅电极可以形成在最上层和在最上层下方的至少一个层处。第二栅电极可以形成在第一栅电极与第三栅电极之间。第三开口164可以形成在第三栅电极之间，并且因此第三栅电极可以在第三方向上被第三开口164隔开。第三开口164可以用作串选择线(SSL)切割区域。绝缘图案可以填充第三开口164。在一些示例实施例中，一条或多条虚设线可以在第一方向上进一步包括在第二栅电极与第三栅电极之间。
沟道结构140可以包括电荷存储结构132、沟道134、填充绝缘图案136和盖图案138。
在一些示例实施例中，沟道结构140可以穿过栅电极180a和第一绝缘图案120a，并且可以延伸到基体图案116。
例如，沟道134延伸到基体图案116的内部，并且可以具有杯形形状。电荷存储结构132可以围绕沟道134的外壁。电荷存储结构132可以包括顺序堆叠的第一阻碍图案、电荷存储图案和隧道绝缘图案。填充绝缘图案136可以具有柱形形状以填充由沟道134形成的内部空间。盖图案138可以形成在填充绝缘图案136和沟道134上，并且可以包括多晶硅。盖图案138的底部可以高于最上面的栅电极180a的上表面。在一些示例实施例中，盖图案138的上表面可以与第一绝缘层间层130的上表面共面。
在一些示例实施例中，对应于串选择线(SSL)的第三栅电极可以位于第一区域A中，第三栅电极的边缘部分可以具有阶梯形状。即，第三栅电极可以不延伸到第二区域B。第三栅电极的阶梯的暴露部分可以用作SSL的垫。
合并图案结构52包括第一结构和第二结构。第一结构可以包括交替且重复地堆叠的从栅电极180a延伸的导电图案和第一绝缘图案120a。第二结构可以包括交替且重复地堆叠的第一牺牲图案122a和第一绝缘图案120a。在示例实施例中，第一结构的侧壁和第二结构的侧壁可以彼此接触，使得第一结构和第二结构可以用作合并图案结构52。具体地，如图3中所示，第一结构中的每个水平的导电图案(例如，180b)的一侧可以接触第二结构中的每个水平的第一牺牲图案122a的一侧。此外，第一结构中的每个水平的第一绝缘图案120a的一侧可以接触第二结构中的每个水平的第一绝缘图案120a的一侧。合并图案结构52可以不包括在第二方向上延伸的沟槽或开口。因此，合并图案结构52可以不包括在第三方向上彼此间隔开的部分。即，可以在一个单元块结构中形成一个合并图案结构52。
合并图案结构52的在第二方向上的边缘部分可以具有阶梯形状。因此，合并图案结构52的在第二方向上的边缘部分对于每一层可以具有不同的水平。
合并图案结构52的第一绝缘图案120a可以包括与单元结构的第一绝缘图案120a的材料基本相同的材料。即，合并图案结构的第一绝缘图案120a和单元结构的第一绝缘图案120a可以彼此合并，因此在第二方向上延伸。
在一些示例实施例中，在平面图中，每个水平的合并图案结构52可以包括导电线区域和绝缘结构区域。
在下文中，可以参照图4至图7来详细描述每个水平的合并图案结构。
如图4至图7中所示，导电线180b、垫图案180c和连接线180d可以在每个水平处的导电线区域中形成。
导电线180b可以设置在合并图案结构52的在第三方向上的两个边缘部分处，并且可以在第二方向上延伸。
垫图案180c可以仅形成在与每个水平处的合并图案结构52的在第二方向上的暴露边缘相对应的阶梯部分处。即，垫图案180c可以不形成在可被合并图案结构52的上层覆盖的未暴露部分处。
参照图4和图5，垫图案180c可以从导电线180b的在第二方向上的端部沿第三方向突出。垫图案180c可以是连接到栅电极180a和下布线的实际垫区域。在一些示例实施例中，从每个导电线180b突出的垫图案180c可以彼此不接触。每个水平处的绝缘结构区域可以位于由相应水平处的导电线区域限定的空间中。具体地，每个水平处的在第三方向上的垫图案180c(或导电线180b)之间的空间可以是绝缘结构区域。即，第二结构可以在每个水平处设置在第三方向上的垫图案180c之间。在每一水平处的合并图案结构52的阶梯部分可以暴露垫图案180c和第二牺牲图案128a。
连接线180d可以形成在与第一区域A相邻的第二区域B中，并且连接线180d可以在第三方向上延伸。因此，连接线180d可以连接到单元块结构中的同一水平的栅电极180a和导电线180b。换言之，合并图案结构52可以合并每个水平的栅电极的在第二方向上的延伸部的端部。
在同一水平中，栅电极180a可以电连接到连接线180d、导电线180b和垫图案180c。
在一些示例实施例中，在平面图中，每一水平的连接线180d和导电线180b可以具有形。
在一些示例实施例中，连接线180d、导电线180b和垫图案180c可以包括与形成在第一区域A中的栅电极180a的导电材料基本相同的导电材料。
在一些示例实施例中，在平面图中，垫图案180c的在第二方向上的阶梯端部可以具有直线形状，垫图案180c的在第二方向上的阶梯端部的相对部分可以具有斜线形状或倒圆形状。在一些示例实施例中，在平面图中，垫图案180c的在第二方向上的阶梯端部和垫图案180c的阶梯端部的相对部分中的每个可以具有直线形状。在这种情况下，如图6中所示，在平面图中，垫图案180c可以具有矩形形状。然而，垫图案180c的形状不限于此。
在一些示例实施例中，第一牺牲图案可以形成在每个水平的绝缘结构区域中。包括重复堆叠的第一牺牲图案122a和第一绝缘图案120a的第二结构可以在第一方向上设置在每个水平的绝缘结构区域下方。第一牺牲图案122a可以包括相对于第一绝缘图案120a具有高蚀刻选择性的材料。例如，第一绝缘图案120a可以包括氧化硅，并且第一牺牲图案122a可以包括氮化硅、氮氧化硅等。
在一些示例实施例中，第二结构可以在第一方向上形成在每个水平的垫图案180c下方。即，第一牺牲图案122a和第一绝缘图案120a可以在第一方向上在垫图案180c下方交替地重复堆叠。
在一些示例实施例中，垫图案180c可以具有比形成在同一水平处的栅电极180a的高度高的高度，因此垫图案180c可以具有比栅电极180a的厚度大的厚度。
支撑件150可以穿过第二绝缘层间层146、第一绝缘层间层130和合并图案结构，并且可以在第一方向上延伸。在一些示例实施例中，支撑件150可以延伸穿过设置在合并图案结构的在第三方向上的边缘处的阶梯部分。在一些示例实施例中，支撑件150可以延伸到基体绝缘层118的内部。
在一些示例实施例中，支撑件150可以包括氧化硅，并且支撑件150可以具有柱形形状。在一些示例实施例中，支撑件150可以具有与形成在第一区域A中的沟道结构140的形状基本相同的形状。
在一些示例实施例中，栅电极180a、导电线180b、垫图案180c和连接线180d可以包括相同的金属材料。栅电极180a、导电线180b、垫图案180c和连接线180d可以包括阻挡图案和金属图案。阻挡图案可以围绕金属图案的表面。金属图案可以包括具有低电阻的金属，例如，钨、钛、钽、铂、钴等，阻挡图案可以包括金属氮化物，例如，氮化钛、氮化钽等。
CSL 206可以在第二方向上延伸。此外，CSL 206可以在第一方向上延伸，使得CSL206可以连接到基体图案116下方的下导电图案112。在一些示例实施例中，CSL 206可以连接到基体图案116。CSL 206的上表面可以与第二绝缘层间层146的上表面基本共面。由于CSL 206延伸穿过第二绝缘图案190，因此CSL 206的侧壁可以被第二绝缘图案190围绕。
在一些示例实施例中，如图6和图7中所示，单元接触塞202可以延伸穿过第二区域B中的第二绝缘层间层146、第一绝缘层间层130和垫图案180c、合并图案结构以及其下方的基体绝缘层118，使得单元接触塞202可以接触下绝缘层间层110中的下垫图案108a的上表面。
在一些示例实施例中，由于单元接触塞202延伸穿过垫图案180c，因此垫图案180c可以包括孔。此外，单元接触塞202可以接触包括在垫图案180c中的孔的侧壁。
因此，第一绝缘层间层130和第二绝缘层间层146可以设置在每个水平的垫图案180c上，包括堆叠在合并图案结构中的第一牺牲图案122a和第一绝缘图案120a的第二结构可以设置在每个水平的垫图案180c下方。因此，单元接触塞202可以延伸穿过设置在垫图案180c上面和下面的绝缘材料，并且可以电连接到垫图案180c和下垫图案108a。因此，每个水平的栅电极180a和外围电路可以仅通过单元接触塞202电连接。
在一些示例实施例中，上布线可以不形成在单元接触塞202上。单元接触塞202的上表面可以仅接触绝缘材料，例如，第三绝缘层间层210。即，连接单元块结构中的每个栅电极180a的单元接触塞202可以直接接触下垫图案108a。因此，可以使连接栅电极180a的布线非常简化。
在一些示例实施例中，在合并图案结构52中，第二结构可以设置在连接线180d的在第三方向上位于导电线180b之间的外侧部分(lateral portion)处。即，绝缘材料可以仅在该部分处形成，而导电图案可以不形成在该部分处。
在一些示例实施例中，通孔接触件204可以进一步形成为延伸穿过第二区域B中的第二绝缘层间层146、第一绝缘层间层130、第二结构和基体绝缘层118，使得通孔接触件204可以接触下绝缘层间层110中的下布线108。
在一些示例实施例中，过孔接触件208可以进一步形成为延伸穿过合并图案结构52的在第二区域B旁边的外侧部分中的第二绝缘层间层146、第一绝缘层间层130和基体绝缘层118，使得过孔接触件208可以接触下绝缘层间层110中的下布线108。
通孔接触件204和过孔接触件208可以不电连接到栅电极180a。通孔接触件204和过孔接触件208中的每个可以连接到除栅电极180a之外的外围电路和元件。
可以在第二绝缘层间层146上形成第三绝缘层间层210。
第一上接触件222和第二上接触件224可以穿过第三绝缘层间层210形成。第三上接触件228可以穿过第三绝缘层间层210和第二绝缘层间层146形成。
在一些示例实施例中，第一上接触件222可以接触CSL 206的上表面。第二上接触件224可分别接触通孔接触件204和过孔接触件208的上表面。第三上接触件228可以接触盖图案138的上表面。
第一上接触件222可以连接到第一上布线232。第二上接触件224可以连接到第二上布线234。第三上接触件228可以电连接到第三上布线238。第三上布线238可以用作位线。
在一些示例实施例中，SSL接触件240可以进一步形成为延伸穿过第三绝缘层间层210、第二绝缘层间层146和第一绝缘层间层130，使得SSL接触件240可以接触第三栅电极的垫部分。第四上布线242可以进一步形成在SSL接触件240上。
在这种情况下，接触塞和布线可以不形成在单元接触塞202上。
在一些示例实施例中，可以进一步形成第四绝缘层间层(未示出)以覆盖第一上布线至第四上布线232、234、238和242。
在垂直存储器装置中，电路图案和每个存储器单元的栅电极可以通过单元接触塞而电连接。即，单元接触塞可以延伸穿过与栅电极中的一个连接的垫图案，使得该栅电极和电路图案可以彼此电连接。在这种情况下，由于仅绝缘材料堆叠在该垫图案之上和下方，因此单元接触塞可以穿过绝缘材料。因此，除了连接该垫图案的栅电极之外，单元接触塞可以不电连接到其它栅电极。
图8至图30是示出根据一些示例实施例的制造垂直存储器装置的方法的阶段的平面图和剖视图。
图12、图18、图21和图24是平面图，图8至图11、图13至图17、图19、图20、图22、图23和图25至图30是剖视图。图8至图11、图13至图16、图19、图22、图25、图27和图29是沿图1的线I-I'和II-II'截取的剖视图，图17、图20、图23、图26、图28和图30是沿图1的线III-III'截取的剖视图。
参照图8，可以在基底100上形成构成外围电路的多个电路图案，并且可以形成下绝缘层间层110以覆盖电路图案。
可以对基底100执行沟槽隔离工艺以形成具有隔离图案102的场区域和不具有隔离图案102的有源区域。
电路图案可以包括下晶体管104、下接触塞106、下布线108等。每个下晶体管104可以包括栅极结构104b和杂质区域104a。下接触塞106可以分别接触栅极结构104b和/或杂质区域104a。下布线108可以电连接到下接触塞106。
一些下布线108可以在第一方向上面对随后形成的垫图案，这一些下布线108可以被称为下垫图案108a。在一些示例实施例中，下接触塞106和下布线108可以形成为具有多个层。
参照图9，可以在面对第一区域A的下绝缘层间层110上顺序地形成下导电图案112和基体图案116。可以在面对第二区域B的下绝缘层间层110上形成覆盖下导电图案112和基体图案116的侧壁的基体绝缘层118。在一些示例实施例中，基体图案116和基体绝缘层118的上表面可以彼此共面。
参照图10，可以在基体图案116和基体绝缘层118上交替且重复地形成第一绝缘层120和第一牺牲层122。第一绝缘层120可以形成为包括氧化硅。第一牺牲层122可形成为包括相对于第一绝缘层120具有蚀刻选择性的材料，例如，诸如氮化硅的氮化物。
参照图11和图12，可以将包括重复堆叠的第一绝缘层120和第一牺牲层122的结构图案化以在第二区域B中形成具有阶梯形状的初步模制结构126。
为了形成初步模制结构126，首先，可以在第一绝缘层120中的最上面的一个第一绝缘层120上形成部分覆盖第一绝缘层120中的所述最上面的一个第一绝缘层120的光致抗蚀剂图案(未示出)，并且可以使用光致抗蚀剂图案作为蚀刻掩模来蚀刻第一绝缘层120中的所述最上面的一个第一绝缘层120和其下方的第一牺牲层122中的最上面的一个第一牺牲层122。可以部分去除光致抗蚀剂图案的边缘部分以形成减小的光致抗蚀剂图案，并且可以执行修整工艺，在修整工艺中可以使用减小的光致抗蚀剂图案作为蚀刻掩模来蚀刻第一绝缘层120中的暴露的一个第一绝缘层120和第一牺牲层122中的位于所述暴露的一个第一绝缘层120下方的一个第一牺牲层122。由于重复执行修整工艺，因此可以形成包括多个阶梯的初步模制结构126。
在一些示例实施例中，初步模制结构126的每个阶梯可以具有包括堆叠的第一绝缘图案120a和第一牺牲图案122a的结构。在一些示例实施例中，可以在初步模制结构126的每个阶梯的上表面处暴露第一牺牲图案122a。
在一些示例实施例中，可以在第一区域A的在第二方向上的边缘部分处形成用作电连接到SSL和/或虚设线的垫的阶梯。即，可以在第一区域A中形成位于初步模制结构的顶部处的多个阶梯(例如，2至4个阶梯)。此外，如图12中所示，形成在第一区域A与第二区域B之间的阶梯的上表面可以在第二方向上具有相对宽的宽度。
参照图13，可以在初步模制结构126的表面上形成第二牺牲层128。第二牺牲层128可以包括与第一牺牲图案122a的材料类似的氮化硅材料，但是第二牺牲层128可以具有比第一牺牲图案122a的蚀刻速率高的蚀刻速率。即，在同一湿法蚀刻工艺中，第二牺牲层128可以比第一牺牲图案122a更快地被蚀刻。例如，可以使用与第一牺牲图案122a的前驱体不同的前驱体来形成第二牺牲层128。例如，可以通过与用于形成第一牺牲图案122a的沉积工艺不同的沉积工艺来形成第二牺牲层128。
可以在初步模制结构126的顶表面上和初步模制结构126的阶梯的上表面和侧壁上共形地形成第二牺牲层128。
参照图14，可以在第二牺牲层128的表面上执行等离子体表面处理工艺。可以执行等离子体表面处理工艺，使得可以对距离第二牺牲层128的上表面给定厚度施加等离子体损伤。
当执行等离子体表面处理工艺时，可以在第一方向上施加等离子体。因此，在形成于阶梯的侧壁上的第二牺牲层128处，几乎不会发生等离子体损伤。
阶梯的上表面上的第二牺牲层128的上部分可以用作具有等离子体损伤的第三牺牲图案128b，阶梯的上表面上的第二牺牲层128的下部分可以用作不具有等离子体损伤的第二牺牲图案128a。
等离子体处理的第三牺牲图案128b可以具有比第二牺牲图案128a的密度高的密度，并且第三牺牲图案128b可以具有比第二牺牲图案128a的杂质浓度高的杂质浓度。因此，第三牺牲图案128b可以具有比第二牺牲图案128a的蚀刻速率低的蚀刻速率。即，在同一湿法蚀刻工艺中，第三牺牲图案128b可以比第二牺牲图案128a蚀刻得更慢。
参照图15，可以选择性地去除形成在每个阶梯的侧壁上的第二牺牲层128。去除工艺可以包括湿法蚀刻工艺。
形成在每个阶梯的侧壁上的第二牺牲层128可以具有比第三牺牲图案128b的蚀刻速率高的蚀刻速率，使得形成在每个阶梯的侧壁上的第二牺牲层128可以比第三牺牲图案128b更快地蚀刻。因此，可以仅选择性地蚀刻形成在每个阶梯的侧壁上的第二牺牲层128，并且可以基本上不蚀刻其下方的第三牺牲图案128b和第二牺牲图案128a。
通过蚀刻工艺，初步模制结构126的阶梯部分(例如，暴露的边缘部分)可以包括堆叠的第一绝缘图案120a、第一牺牲图案122a、第二牺牲图案128a和第三牺牲图案128b。
在一些示例实施例中，第一牺牲图案122a可以具有第一蚀刻速率，第二牺牲图案128a可以具有比第一蚀刻速率高的第二蚀刻速率。此外，第三牺牲图案128b可以具有比第一蚀刻速率低的第三蚀刻速率。
在第二区域B的初步模制结构126中，可以由上层覆盖的未暴露部分可以包括堆叠的第一绝缘图案120a和第一牺牲图案122a。即，未暴露部分可以在第一方向上设置在阶梯部分下方。
因此，第二牺牲图案128a和第三牺牲图案128b可以进一步形成在第一牺牲图案122a的在第二方向上的边缘部分上，使得第二方向上的边缘部分可以具有比其它部分的上表面的高度高的高度。
参照图16，可以形成覆盖初步模制结构126的绝缘层，并且可以使绝缘层的上表面平坦化以形成第一绝缘层间层130。此后，可以穿过第一绝缘层间层130和初步模制结构126形成沟道结构140，使得沟道结构140可以接触基体图案116。在一些示例实施例中，沟道结构140可以穿过第一区域A中的初步模制结构126形成。沟道结构140可以包括电荷存储结构132、沟道134、填充绝缘图案136和盖图案138。
具体地，可以蚀刻第一绝缘图案120a和第一牺牲图案122a，然后可以部分蚀刻基体图案116以形成延伸到基体图案116中的沟道孔。
可以在沟道孔的侧壁上形成包括隧道绝缘图案、电荷存储图案和阻碍图案的电荷存储结构132。然后，可以在电荷存储结构132和基体图案116上形成沟道层，并且可以在沟道层上形成填充绝缘层以填充沟道孔。可以使填充绝缘层和沟道层的上表面平坦化以在沟道孔中形成沟道图案和填充绝缘层。可以部分去除填充绝缘层和沟道图案的上部分以分别形成填充绝缘图案136和沟道134。可以在填充绝缘图案136和沟道134上形成盖图案138以填充填充绝缘图案136和沟道134上的凹进。盖图案138可以包括多晶硅。
参照图17和图18，可以在第一绝缘层间层130上形成第二绝缘层间层146。可以形成在第一方向上延伸的支撑件150，支撑件150在第二区域B中穿过第二绝缘层间层146、第一绝缘层间层130和初步模制结构126。
具体地，可以蚀刻第二区域B中的第二绝缘层间层146、第一绝缘层间层130、第一绝缘图案120a和第一牺牲图案122a，以形成延伸到基体绝缘层118的内部的虚设孔。
在一些示例实施例中，可以在用于形成单元块结构的区域的在第二方向上的边缘部分处设置虚设孔。即，虚设孔可以相邻于块切割区域(即，CSL形成区域)。可以在第二方向上布置虚设孔。在一些示例实施例中，可以在与字线切割区域相邻的SSL的垫区域处进一步形成虚设孔。
此后，可以形成绝缘层以填充虚设孔，并且可以使绝缘层平坦化直到可以暴露第二绝缘层间层146的上表面以形成填充虚设孔的支撑件150。在一些示例实施例中，支撑件150可以包括氧化硅，并且可以具有柱形形状。
在一些示例实施例中，可以不执行形成支撑件150的工艺。在这种情况下，可以在第一区域A和第二区域B中的每个中的初步模制结构126中形成沟道结构140。形成在第二区域B中的沟道结构可以不用作实际存储器单元，而是可以用作用于支撑阶梯结构的支撑件。
参照图19至图21，可以在第二绝缘层间层146上形成蚀刻掩模，并且可以穿过第一绝缘层间层130和第二绝缘层间层146以及第一绝缘图案120a和第一牺牲图案122a来形成第一开口160和第二开口162。因此，可以将初步模制结构转换成模制结构170。
可以在第一区域A和第二区域B中形成第一开口160以在第二方向上延伸。第一开口160可以用作用于隔开单元块的块切割区域。在一些示例实施例中，可以通过蚀刻第一绝缘层间层130和第二绝缘层间层146、基体图案116、第一绝缘图案120a、第一牺牲图案122a和基体绝缘层118来形成第一开口160。下导电图案112的上表面可以由第一开口160暴露。
可以仅在第一区域A中形成第二开口162，并且第二开口162可以在第二方向上延伸。第二开口162可以用作用于隔开用作字线的栅电极的字线切割区域。在一些示例实施例中，可以穿过第一绝缘层间层130和第二绝缘层间层146、第一绝缘图案120a和第一牺牲图案122a来形成第二开口162，并且第二开口162可以延伸到基体图案116的内部。因此，基体图案116可以通过第二开口162暴露。
如上所述，多个单元块可以由第一开口160隔开。在所述多个单元块中的一个单元块中，第一绝缘图案120a和第一牺牲图案122a可以在第三方向上由第二开口162隔开。第二开口可以仅形成在第一区域A上，第二区域B中的第一绝缘图案120a和第一牺牲图案122a可以不隔开以具有合并的形状。
在一些示例实施例中，可以蚀刻第一绝缘图案120a和第一牺牲图案122a中的最上面的若干个以形成第三开口164。第三开口164可以是沿第二方向延伸的沟槽。可以形成绝缘图案(未示出)以填充第三开口164。第三开口164可以是用于形成SSL的SSL切割区域。然而，由于仅SSL在第三方向上被第三开口164隔开，因此与SSL下方的字线对应的第一牺牲图案122a可以不被第三开口164彼此隔开。
参照图22至图24，可以去除由第一开口160和第二开口162暴露的第一牺牲图案122a的至少一部分以在第一绝缘图案120a之间形成第一间隙172、第二间隙174、第三间隙176和第四间隙178。去除工艺可以包括湿法蚀刻工艺。
具体地，在第一区域A中，可以由第一开口160的侧壁和第二开口162的侧壁暴露第一牺牲图案122a。在蚀刻工艺中，可以去除第一区域A中的所有的第一牺牲图案122a。因此，可以在第一区域A中的第一绝缘图案120a之间形成第一间隙172。
同时，由于第二开口162可以不形成在第二区域B中，所以可以仅由第一开口160的侧壁暴露第一牺牲图案122a。此外，第一牺牲图案至第三牺牲图案122a以及128a和128b可以通过第一开口160的与每个阶梯的上表面对应的侧壁暴露。
由于第一开口160之间在第三方向上的空间是相对大的，所以第一开口160之间的第一牺牲图案至第三牺牲图案122a、128a和128b可以不被全部去除。因此，可以通过蚀刻工艺在第三方向上部分去除第一牺牲图案至第三牺牲图案122a、128a和128b，从而可以形成第二间隙174和第三间隙176中的每个。
可以通过去除模制结构170的两侧的第一牺牲图案122a来形成第二间隙174。可以通过去除暴露在模制结构170的两侧处的第一牺牲图案至第三牺牲图案122a、128a和128b来形成第三间隙176。
可以在模制结构170的第三方向上的两个边缘部分处形成第二间隙174。第一绝缘图案120a和第一牺牲图案122a可以在第三方向上的第二间隙174之间保持堆叠。
第三间隙176可以在第一方向上具有比第二间隙174的第一方向上的高度高的高度。在蚀刻工艺中，可以比第一牺牲图案122a和第三牺牲图案128b更快地去除由第一开口160的侧壁暴露的第二牺牲图案128a。因此，通过蚀刻第二牺牲图案128a形成的间隙可以在第三方向上是长的。此外，蚀刻剂可以在第一方向上进一步渗透到该间隙，从而可以附加蚀刻形成在第二牺牲图案128a上的第三牺牲图案128b和形成在第二牺牲图案128a下方的第一牺牲图案122a。因此，第三间隙176可以在第三方向上比第二间隙174突出更远。
在一些示例实施例中，可以在模制结构170的第三方向上的两个边缘部分处形成第三间隙176。因此，第一绝缘图案120a和第一牺牲图案122a可以在第三方向上的第三间隙176之间保持堆叠。
在蚀刻工艺中，蚀刻剂可以从第二开口162流到与第二开口162的第二方向上的端部相邻的部分，从而可以在该部分处形成第四间隙178。即，第四间隙178可以形成在与第一区域A相邻的第二区域B中。每个水平的第四间隙178可以在第三方向上穿过模制结构170。因此，在同一水平中，第一间隙至第四间隙172、174、176和178可以彼此连通。
参照图25和图26，可以形成第一导电层以填充第一开口160和第二开口162，并且填充第一间隙至第四间隙172、174、176和178。第一导电层可以包括金属材料，例如，钨、铜、铝等。在形成第一导电层之前，可以在第一开口160和第二开口162以及第一间隙至第四间隙172、174、176和178的表面上进一步形成阻挡金属层。
可以去除填充第一开口160和第二开口162的第一导电层以形成填充第一间隙至第四间隙172、174、176和178中的每个的导电图案。
在一些示例实施例中，填充第一间隙172的导电图案可以用作栅电极180a。栅电极180a可以在第二方向上延伸。
填充第二间隙174的导电图案可以用作从单元块的在第二区域B中的边缘部分沿第二方向延伸的导电线180b(参照图3)。
填充第三间隙176的导电图案可以用作从导电线180b的在第二方向上的端部沿第三方向突出的垫图案180c。
填充第四间隙178的导电图案可以用作连接线180d(参照图4)，连接线180d用于在与第一区域A相邻的第二区域B中使形成在单元块中的同一水平的栅电极180a连接。
因此，可形成在同一水平的第一间隙至第四间隙172、174、176和178中的同一水平的栅电极180a、导电线180b、垫图案180c和连接线180d可以彼此连接。
在第二区域B中，用于形成每个水平的导电线180b、垫图案180c和连接线180d的部分可以是导电线区域。垫图案可以用作实际垫区域。
同时，在第二区域B中，未形成第二间隙至第四间隙174、176和178的部分可以不被导电材料代替，使得可以保留堆叠的第一绝缘图案120a和第一牺牲图案122a。因此，在第二区域B中，除了导电线区域之外的区域可以是包括堆叠的绝缘材料的绝缘结构区域。
通过该工艺，可以在第二区域B中形成合并图案结构。每个水平的合并图案结构可以包括导电线区域和绝缘结构区域。合并图案结构可以包括第一结构和第二结构。第一结构可以包括重复堆叠的从栅电极180a延伸的导电图案和第一绝缘图案120a。第二结构可以包括重复堆叠的第一牺牲图案122a和第一绝缘图案120a。
然后，可以形成第二绝缘图案190以填充第一开口160和第二开口162。
参照图27和图28，可以穿过合并图案结构的第一绝缘层间层130和第二绝缘层间层146以及垫图案180c来形成第一通孔192。此外，可以穿过填充第一开口160的第二绝缘图案190来形成第四开口196。
在一些示例实施例中，可以仅穿过合并图案结构的第一绝缘层间层130和第二绝缘层间层146以及第二结构来进一步形成第二通孔194。在一些示例实施例中，可以仅穿过在外侧方向上与合并图案结构相邻的第一绝缘层间层130和第二绝缘层间层146来进一步形成第三通孔198。
第一通孔192可以在第一方向上延伸以暴露下垫图案108a的上表面。在一些示例实施例中，第一通孔192可以穿过垫图案180c以及形成在垫图案180c上面和下面的绝缘材料层。
在一些示例实施例中，可以在单元块的第三方向上的两侧处形成每个水平的垫图案180c。第一通孔192可以穿过多个垫图案180c中的每个水平的一个垫图案180c，第一通孔192可以暴露下垫图案108a的上表面。
第二通孔194和第三通孔198可以在第一方向上延伸以暴露连接外围电路的下布线108的上表面。第二通孔194和第三通孔198可以仅穿过绝缘材料，并且第二通孔194和第三通孔194可以不穿过导电材料。
第四开口196可以形成为用于形成CSL，因此下导电图案112可以由第四开口196的底部暴露。
参照图29和图30，可以形成导电层以填充第一通孔192、第二通孔194、第四开口196和第三通孔198，并且可以使导电层的上表面平坦化。因此，单元接触塞202、通孔接触件204、CSL 206和过孔接触件208可以分别形成在第一通孔192、第二通孔194、第四开口196和第三通孔198中。在形成导电层之前，可以进一步形成第二阻挡层(未示出)。
在一些示例实施例中，CSL 206可以在第二方向上延伸。
在一些示例实施例中，单元接触塞202可以电连接到垫图案180c，单元接触塞202可以延伸穿过合并图案结构和基体绝缘层118。因此，单元接触塞202可以电连接到下绝缘层间层110中的下垫图案108a。仅包括绝缘材料的第二结构可以设置在垫图案180c下面，使得单元接触塞202可以不电连接到其它水平的栅电极或导电图案。即，可以将单元接触塞202形成为通过垫图案180c、导电线180b和连接线180d来连接与垫图案180c对应的栅电极。然而，单元接触塞202可以不电连接到位于与垫图案180c对应的栅电极下方的栅电极。
在一些示例实施例中，通孔接触件204可以穿过合并图案结构的第二结构和基体绝缘层118，使得通孔接触件204可以连接到连接下绝缘层间层110中的外围电路的布线。例如，通孔接触件204可以电连接到除了存储器单元的栅电极之外的外围电路和元件。
在一些示例实施例中，通孔接触件208可以穿过第一绝缘层间层130和第二绝缘层间层146以及基体绝缘层118，使得通孔接触件208可以电连接到连接下绝缘层间层110中的外围电路的布线。
再次参照图1至图3，可以在第二绝缘层间层146、单元接触塞202、通孔接触件204、CSL 206和过孔接触件208上形成第三绝缘层间层210。
可以穿过第三绝缘层间层210来形成第一上接触件222，使得第一上接触件222可以接触CSL。此外，可以穿过第三绝缘层间层210来形成第二上接触件224，使得第二上接触件224可以接触通孔接触件204和过孔接触件208。可以穿过第二绝缘层间层146和第三绝缘层间层210来形成第三上接触件228，使得第三上接触件228可以接触盖图案138的上表面。在一些示例实施例中，接触CSL的第一上接触件222、接触通孔接触件204的第二上接触件224和接触过孔接触件208的第三上接触件228可以分别形成为穿过第三绝缘层间层210。
在这种情况下，可以不在单元接触塞202上形成上接触件。
然后，可以形成第一上布线232、第二上布线234和第三上布线238以分别电连接到第一上接触件222、第二上接触件224和第三上接触件228。
在一些示例实施例中，可以穿过第一绝缘层间层130和第二绝缘层间层146来形成SSL接触件240，使得SSL接触件240可以接触与SSL对应的栅电极的顶表面。此外，可以形成第四上布线242以连接到SSL接触件240。
可以在第三绝缘层间层210上形成第四绝缘层间层(未示出)以覆盖第一上布线至第三上布线232、234和238。
然后，可以形成另外的上布线，从而可以制造垂直存储器装置。
如上所述，在COP结构的垂直存储器装置中，单元接触塞可以直接连接到栅电极中的一个和连接外围电路的下垫图案。因此，可以不在单元接触塞上形成另外的布线或接触塞。因此，可以简化存储器单元的布线的布置。
在以上描述中，单元接触塞可以通过垫图案连接到下垫图案。然而，单元接触塞的形状可以不限于此。
除了形成在单元块中的单元接触塞的形状之外，根据下面描述的一些示例实施例的每个垂直存储器装置与图1至图7中所示的垂直存储器装置基本上相同或相似。因此，省略对相同元件的描述，而仅主要描述单元接触塞、垫图案和下垫图案。在每个平面图中，包括在合并图案结构中的垫图案可以具有矩形形状，但可以不限于此。
图31是示出根据一些示例实施例的垂直存储器装置的平面图。图32是示出垂直存储器装置中的一个水平的导电线的一部分和垫图案的平面图。图33A是示出根据一些示例实施例的垂直存储器装置中的垫图案的一部分的剖视图。图33B是示出根据一些示例实施例的垂直存储器装置中的垫图案的一部分的剖视图。
图33A和图33B是沿图32中的线a-a'截取的剖视图。
参照图31、图32和图33A，单元接触塞202a可以从形成在第二区域B中的第二绝缘层间层146沿第一方向延伸到下垫图案108a的上表面。
单元接触塞202a可以穿过第二绝缘层间层146、第一绝缘层间层130、在第三方向上与垫图案180c相邻的合并图案结构52以及基体绝缘层118，使得单元接触塞202a可以延伸到下绝缘层间层110的内部。因此，单元接触塞202a可以不穿过垫图案180c，使得垫图案180c可以没有孔。
在一些示例实施例中，单元接触塞202a的底部可以具有接触下垫图案108a的第一底部部分270a和不接触下垫图案108a的第二底部部分270b。第二底部部分270b可以高于第一底部部分270a。单元接触塞202a可以被分成在第二底部部分270b上方的上部部分和在第二底部部分270b下方的下部部分。单元接触塞202a的上部部分可以至少穿过第一绝缘层间层130和第二绝缘层间层146，并且可以与垫图案180c和在第三方向上同垫图案180c相邻的合并图案结构的第二结构叠置。单元接触塞202a的下部部分可以在在第三方向上与垫图案180c相邻的合并图案结构52的第二结构中形成。因此，单元接触塞202a的上部部分可以具有比单元接触塞202a的下部部分的宽度大的宽度。
在一些示例实施例中，单元接触塞202a的第二底部部分270b可以接触垫图案180c的上表面。在这种情况下，单元接触塞202a可以接触垫图案180c的上表面和侧壁，使得垫图案180c和下垫图案108a可以彼此电连接。
在一些示例实施例中，如图33B中所示，单元接触塞202a的第二底部部分270b可以接触形成在垫图案180c与下垫图案108a之间的任何一个层。例如，第二底部部分270b可以接触垫图案180c下方的合并图案结构的任何一个层或基体绝缘层118。在这种情况下，单元接触塞202a可以接触垫图案180c的侧壁，使得垫图案180c和下垫图案108a可以彼此电连接。
图31、图32和图33A中所示的垂直存储器装置可以通过与参照图8至图30描述的工艺相同或相似的工艺来制造。
然而，在参照图27和图28描述的工艺中，可以形成用于形成第一通孔的蚀刻掩模以暴露垫图案180c的上表面的一部分和在第三方向上与垫图案180c相邻的第二结构的一部分，垫图案180c的上表面的所述一部分和在第三方向上与垫图案180c相邻的第二结构的所述一部分彼此面对。当可以执行用于使用蚀刻掩模形成第一通孔的蚀刻工艺时，仅包括绝缘材料的第二结构可以蚀刻得比包括导电材料的垫图案更快。因此，第一通孔192可以形成为穿过第二结构，并且第一通孔192可以延伸到下垫图案108a。
第一通孔192可以穿过在第三方向上与垫图案180c相邻的第二结构，并且可以暴露垫图案180c的上表面。在这种情况下，可以制造图33A中所示的垂直存储器装置。
在一些示例实施例中，当形成第一通孔192时，可以蚀刻垫图案180c以暴露形成在垫图案180c与下垫图案108a之间的任何一个层。在这种情况下，可以制造图33B中所示的垂直存储器装置。
图34是示出根据一些示例实施例的垂直存储器装置中的垫图案的一部分的剖视图。图34的垂直存储器装置的单元接触塞部分的平面图可以与图32的单元接触塞部分的平面图基本上相同。
参照图34，单元接触塞202a可以从第二区域B中的第二绝缘层间层146沿第一方向延伸到下垫图案108a的上表面。
单元接触塞202a可以接触垫图案180c的上表面、侧壁和下表面，并且可以穿过第二绝缘层间层146、第一绝缘层间层130和在第三方向上与垫图案180c相邻的合并图案结构52以及基体绝缘层118。因此，单元接触塞202a可以延伸到下绝缘层间层110的内部。
在一些示例实施例中，单元接触塞202a的顶部宽度可以基本上类似于单元接触塞202a的底部宽度。在一些示例实施例中，单元接触塞202a的宽度可以朝向单元接触塞202a的底部逐渐减小。
图35是示出根据一些示例实施例的垂直存储器装置中的垫图案的一部分的剖视图。图35的垂直存储器装置的单元接触塞部分的平面图可以与图32的单元接触塞部分的平面图基本上相同。
参照图35，单元接触塞202a可以接触垫图案180c的上表面、侧壁和下表面，并且可以穿过第二绝缘层间层146、第一绝缘层间层130、在第三方向上与垫图案180c相邻的合并图案结构52以及基体绝缘层118。因此，单元接触塞202a可以延伸到下绝缘层间层110的内部。单元接触塞202a的位于垫图案180c的底部下方的下侧壁可以沿倾斜方向倾斜。
图34和图35中所示的垂直存储器装置可以通过与用于制造图31、图32和图33A中所示的垂直存储器装置的工艺相同或相似的工艺来制造。然而，在用于形成第一通孔的蚀刻工艺中，可以进一步蚀刻位于垫图案180c下方的合并图案结构以及/或者基体绝缘层118和下绝缘层间层110，以形成具有不同形状的第一通孔。
图36是示出根据一些示例实施例的垂直存储器装置中的一个水平的导电线的一部分和垫图案的平面图。图37A是示出根据一些示例实施例的垂直存储器装置中的垫图案的一部分的剖视图。图37B是示出根据一些示例实施例的垂直存储器装置中的垫图案的一部分的剖视图。
参照图36和图37A，单元接触塞202b可以从第二区域B中的第二绝缘层间层146沿第一方向延伸到下垫图案108a的上表面。
在一些示例实施例中，第二支撑件150a可以进一步形成为穿过垫图案180c，第二支撑件150a可以接触单元接触塞的侧面。第二支撑件150a可以从第二绝缘层间层146沿第一方向延伸到下绝缘层间层110的内部。
在一些示例实施例中，垫图案可以包括孔。单元接触塞202b和第二支撑件150a的一部分可以形成在孔中。例如，第二支撑件150a可以形成在单元接触塞202b的第三方向上的侧壁上。
单元接触塞202b的底部可以包括接触下垫图案108a的第一底部部分270a和不接触下垫图案108a的第二底部部分270b。在一些示例实施例中，在单元接触塞202b中，位于第二底部部分270b上方的单元接触塞202b的上部部分可以形成为至少穿过第一绝缘层间层130和第二绝缘层间层146，并且可以与垫图案180c和在第三方向上与垫图案180c相邻的合并图案结构52叠置。
在一些示例实施例中，单元接触塞202a的第二底部部分270b可以接触垫图案180c的上表面。在这种情况下，单元接触塞202b可以接触垫图案180c的上表面、垫图案180c的由孔暴露的侧壁和垫图案180c的第三方向上的边缘侧壁。因此，单元接触塞202b可以与垫图案180c和下垫图案108a电连接。
在一些示例实施例中，如图37B中所示，单元接触塞202b的第二底部部分270b可以接触形成在垫图案180c与下垫图案108a之间的任何一个层。在这种情况下，单元接触塞202b可以接触垫图案180c的由孔暴露的侧壁。因此，单元接触塞202b可以电连接到垫图案180c和下垫图案108a。在一些示例实施例中，单元接触塞202b可以包括第一部分201a和第二部分201b，第一部分201a在第一方向上延伸穿过形成在垫图案180c中的孔，第二部分201b在第一方向上延伸穿过在第三方向上与垫图案180c相邻的合并图案结构52的第二结构。
在一些示例实施例中，第一部分201a和第二部分201b中的至少一个可以接触下垫图案108a的上表面。例如，如所示出的，第一部分201a和第二部分201b可以接触下垫图案108a的上表面。
即，单元接触塞202b可以包括第一部分201a和第二部分201b以及将第一部分201a和第二部分201b的上部部分彼此连接的第三部分。
图38至图41是示出制造图36和图37A中所示的垂直存储器装置的方法的阶段的平面图和剖视图。
图36和图37A中所示的垂直存储器装置可以通过与参照图8至图30所描述的工艺相似的工艺来制造。然而，在形成支撑件的工艺中，可以一起形成初步第二支撑件。此外，在形成第一通孔的工艺中，可以穿过初步第二支撑件的至少一部分形成第一通孔。具体地，首先，可以执行参照图8至图16描述的工艺。然后，参照图38和图39，可以在第一绝缘层间层130上形成第二绝缘层间层146。另外，可以在第二区域B中穿过第二绝缘层间层146、第一绝缘层间层130和初步模制结构形成沿第一方向延伸的支撑件150。在形成支撑件150的工艺中，可以进一步形成初步第二支撑件149，使得初步第二支撑件149的至少一部分可以与用于形成第一通孔的部分叠置。即，初步第二支撑件149可以形成为延伸穿过与用于在后续工艺中形成垫图案的部分对应的第一牺牲图案至第三牺牲图案122a、128a和128b。此外，初步第二支撑件149可以形成为接触下垫图案108a的上表面。
随后，可以执行与参照图19至图26所描述的工艺相同的工艺。
参照图40和图41，可以对穿过垫图案180c的初步第二支撑件149的一部分、垫图案180c的上表面上的第一绝缘层间层130和第二绝缘层间层146以及在第三方向上与垫图案180c相邻的合并图案结构52的第二结构进行蚀刻，以形成第一通孔192。在蚀刻工艺中，可以部分蚀刻初步第二支撑件149以形成第二支撑件150a。
因此，可以蚀刻初步第二支撑件的一部分以形成穿透垫图案180c的第一通孔192，而不直接蚀刻垫图案。
在一些示例实施例中，如图41中所示，第一通孔192可以形成为暴露垫图案180c的上表面。在这种情况下，第一通孔192的第一底部部分268a可以暴露下垫图案108a，并且第一通孔192的第二底部部分268b可以暴露垫图案180c的上表面。因此，可以通过执行后续工艺来制造图37A中所示的垂直存储器装置。
在一些示例实施例中，尽管未示出，但当形成第一通孔192时，可以蚀刻垫图案180c以暴露形成在垫图案180c与下垫图案108a之间的任何一个层。在这种情况下，第一通孔192的第一底部部分可以暴露下垫图案108a，并且第一通孔192的第二底部部分可以暴露形成在垫图案180c与下垫图案108a之间的任何一个层。因此，可以通过执行后续工艺来制造图37B中所示的垂直存储器装置。在蚀刻工艺中，包括氧化硅的初步第二支撑件149可以蚀刻得比包括导电材料的垫图案180c更快。此外，包括绝缘材料的第二结构可以蚀刻得比垫图案180c更快。
如上所述，在形成第一通孔192之前，可以将初步第二支撑件149形成为与用于形成第一通孔192的部分叠置。因此，可以容易地形成第一通孔192。
在形成第一通孔192的工艺中，如参照图27和图28所描述的，可以一起形成第四开口、第二通孔和第三通孔。
此后，可以通过执行与参照图29、图30和图1至图3所描述的工艺相同的工艺来制造垂直存储器装置。
图42是示出根据一些示例实施例的垂直存储器装置中的一个水平的导电线的一部分和垫图案的平面图。图43是示出根据一些示例实施例的垂直存储器装置中的垫图案的一部分的剖视图。
除了第二支撑件的位置之外，垂直存储器装置可以类似于图36和图37A或图37B中所示的垂直存储器装置。
参照图42和图43，垫图案180c可以包括孔。单元接触塞202c的一部分和第二支撑件150a可以形成在孔中。第二支撑件150a可以形成在单元接触塞202c的在第二方向上的两侧上。
在一些示例实施例中，单元接触塞202c的第二底部部分270b可以接触垫图案180c的上表面。
在一些示例实施例中，类似于图33B中所示的结构，单元接触塞202c的第二底部部分可以接触形成在垫图案180c与下垫图案108a之间的任何一个层。
可以通过与参照图38至图41所描述的工艺相似的工艺来制造垂直存储器装置。然而，在形成初步第二支撑件的工艺中，可以将初步第二支撑件形成为与垫图案相交。
图44是示出根据一些示例实施例的垂直存储器装置中的一个水平的导电线的一部分和垫图案的平面图。
沿图44中所示的垂直存储器装置的线a-a'截取的剖视图可以与图43的剖视图基本相同。
除了没有形成第二支撑件之外，垂直存储器装置可以与图36和图37A或图37B中所示的垂直存储器装置相似。
参照图44，垫图案180c可以包括孔。单元接触塞202c的一部分可以形成在孔中。在该实施例中，第二支撑件可以不形成在孔中。
图45和图46是示出根据一些示例实施例的制造垂直存储器装置的方法的阶段的剖视图。
首先，可以执行参照图8至图16描述的工艺。参照图45，可以在第一绝缘层间层130上形成第二绝缘层间层146。可以穿过第二区域B中的第二绝缘层间层146、第一绝缘层间层130和初步模制结构来形成在第一方向上延伸的支撑件150。此外，可以将初步第二支撑件149形成为与用于形成第一通孔的部分叠置。即，可以穿过与用于形成垫图案的部分对应的第一牺牲图案至第三牺牲图案122a、128a和128b来形成初步第二支撑件149。此外，初步第二支撑件149可以形成为接触下垫图案108a的上表面。
随后，执行与参照图19至图26所描述的工艺相同的工艺。然后，参照图46，可以对穿过垫图案180c的初步第二支撑件149(参照图45)、垫图案180c的上表面上的第一绝缘层间层130和第二绝缘层间层146、以及在第三方向上与垫图案180c相邻的绝缘结构进行蚀刻，以形成第一通孔192。即，蚀刻工艺中使用的蚀刻掩模的暴露部分可以与初步第二支撑件完全叠置。因此，在蚀刻工艺中，可以完全蚀刻初步第二支撑件149。
在一些示例实施例中，第一通孔192的第一底部部分268a可以暴露下垫图案108a，并且第一通孔192的第二底部部分268b可以暴露垫图案180c的上表面。
在一些示例实施例中，尽管未示出，但当形成第一通孔192时，可以部分蚀刻垫图案180c以暴露形成在垫图案180c与下垫图案108a之间的任何一个层。因此，第一通孔192的第一底部部分可以暴露下垫图案108a，并且第一通孔192的第二底部部分可以暴露形成在垫图案180c与下垫图案108a之间的任何一个层的上表面。即，可以通过蚀刻初步第二支撑件149来形成穿过垫图案180c的第一通孔192。
在形成第一通孔192的工艺中，如参照图27和图28所描述的，可以一起形成第四开口、第二通孔和第三通孔。
此后，可以通过执行与参照图29、图30和图1至图3所述的工艺相同的工艺来制造垂直存储器装置。
图47是示出根据一些示例实施例的垂直存储器装置中的一个水平的导电线的一部分和垫图案的平面图。图48是示出根据一些示例实施例的垂直存储器装置中的垫图案的一部分的剖视图。
参照图47和图48，垫图案180c可以包括多个孔。第二支撑件150a和单元接触塞202d的一部分可以形成在多个孔中的每个孔中。
在一些示例实施例中，第二支撑件150a可以接触单元接触塞202d的侧壁，并且可以穿过垫图案180c。第二支撑件150a可以从第二绝缘层间层146沿第一方向延伸到下绝缘层间层110的内部。
在一些示例实施例中，尽管未示出，但可以不形成第二支撑件。在这种情况下，单元接触塞202d的一部分可以形成在垫图案中的多个孔中的每个孔中。
单元接触塞202d的第一底部部分270a可以接触下垫图案108a。在一些示例实施例中，单元接触塞202d的第二底部部分270b可以接触垫图案180c的上表面。在这种情况下，单元接触塞202d可以接触垫图案180c中的孔的侧壁和垫图案180c的上表面。在一些示例实施例中，单元接触塞202d可以接触垫图案180c的与孔相邻的上表面。
在一些示例实施例中，类似于图33B中所示的结构，单元接触塞202d的第二底部部分可以接触形成在垫图案180c与下垫图案108a之间的任何一个层。在这种情况下，单元接触塞202d可以接触垫图案180c中的孔的侧壁。在一些示例实施例中，单元接触塞202d的上部部分可以延伸穿过第一绝缘层间层130和第二绝缘层间层146，并且可以与垫图案180c的上表面叠置。
在一些示例实施例中，单元接触塞202d的下部部分可以包括在第一方向上延伸穿过垫图案180c中的多个孔的第一部分201a。第一部分中的至少一个可以接触下垫图案108a的上表面。例如，如所示出的，全部第一部分201a可以接触下垫图案108a的上表面。在一些示例实施例中，单元接触塞202d可以不与在第三方向上与垫图案180c相邻的合并图案结构的第二结构叠置，并且单元接触塞202d可以仅设置在垫图案180c中。
图49和图50是示出根据一些示例实施例的制造垂直存储器装置的方法的阶段的剖视图。
首先，执行参照图8至图16所述的工艺。参照图49和图50，可以在第一绝缘层间层130上形成第二绝缘层间层146。然后，可以穿过第二区域B中的第二绝缘层间层146、第一绝缘层间层130和初步模制结构来形成在第一方向上延伸的支撑件150。此外，可以形成初步第二支撑件149以与形成第一通孔的部分叠置。
如图49中所示，可以穿过与用于形成垫图案180c的部分对应的第一牺牲图案至第三牺牲图案122a、128a和128b形成多个初步第二支撑件149。
随后，执行与参照图19至图26所描述的工艺相同的工艺。然后，参照图50，可以对初步第二支撑件149的一部分或全部以及形成在初步第二支撑件149之间的垫图案180c上的第一绝缘层间层130和第二绝缘层间层146进行蚀刻，以形成第一通孔192。第一通孔192的第二底部部分168b可以暴露垫图案180c的上表面。
在一些示例实施例中，当形成第一通孔192时，可以一起部分蚀刻初步第二支撑件149之间的垫图案180c和下面的层。在这种情况下，第一通孔192的第二底部部分可以暴露形成在垫图案180c与下垫图案108a之间的任何一个层。
在一些示例实施例中，用于形成第一通孔192的蚀刻工艺中使用的蚀刻掩模的暴露部分可以与初步第二支撑件149的一部分和初步第二支撑件149之间的部分叠置。因此，在蚀刻工艺中，可以部分去除初步第二支撑件149以形成第二支撑件150a。
在一些示例实施例中，用于形成第一通孔192的蚀刻工艺中使用的蚀刻掩模的暴露部分可以与初步第二支撑件149的整个上表面和初步第二支撑件149之间的部分叠置。在这种情况下，可以通过蚀刻工艺完全去除初步第二支撑件149，从而可以不形成第二支撑件。
在用于形成第一通孔192的工艺中，如参照图27和图28所描述的，可以一起形成第四开口、第二通孔和第三通孔。
此后，可以通过执行与参照图29、图30和图1至图3所描述的工艺相同的工艺来制造垂直存储器装置。
图51是示出根据一些示例实施例的垂直存储器装置中的一个水平的导电线的一部分和垫图案的平面图。图52是示出根据一些示例实施例的垂直存储器装置中的垫图案的一部分的剖视图。
参照图51和图52，垫图案180c可以包括孔。单元接触塞202e的一部分和第二支撑件150a可以形成在孔中。
在一些示例实施例中，第二支撑件150a可以接触单元接触塞202e的侧壁，并且可以穿过垫图案180c。第二支撑件150a可以从第二绝缘层间层146沿第一方向延伸到下绝缘层间层110的内部。在一些示例实施例中，可以不形成第二支撑件。
单元接触塞202e可以接触垫图案180c中的孔的侧壁、垫图案180c的上表面和垫图案的第三方向上的侧壁。在一些示例实施例中，单元接触塞202e可以接触垫图案180c的在第二方向上与孔相邻的上表面。
在一些示例实施例中，单元接触塞202e可以穿过第一绝缘层间层130和第二绝缘层间层146，并且可以与垫图案180c的上表面叠置。因此，单元接触塞202e可以接触垫图案180c的上表面的一部分。
在一些示例实施例中，单元接触塞202e可以在第一方向上延伸穿过垫图案180c中的孔。
因此，单元接触塞202e可以不与合并图案结构的第二结构叠置，并且单元接触塞202e可以仅形成在垫图案180c中。
图53是示出根据一些示例实施例的垂直存储器装置的平面图。图54是示出垂直存储器装置中的一个水平的导电图案的平面图。图55是示出垂直存储器装置中的一个水平的导电线的一部分和垫图案的透视图。
除了垫图案的形状之外，垂直存储器装置与图1至图3中所示的垂直存储器装置相似。因此，同样的附图标记表示同样的元件，并且在此省略对其的详细描述。
参照图53至图55，垫图案180c可以从导电线180b的第二方向上的端部沿第三方向突出。在一些示例实施例中，从每个导电线180b突出的垫图案180c可以彼此接触，使得垫图案可以在第三方向上彼此连接。因此，可以在合并图案结构52的阶梯部分处仅设置垫图案180c。
因此，同一水平的栅电极180a可以与连接线180d、导电线180b和垫图案180c电连接。在一些示例实施例中，在平面图中，每一水平的连接线180d、导电线180b和垫图案180c可以具有环形。
穿过第二区域B中的第二绝缘层间层146、第一绝缘层间层130和垫图案180c以及在其下方的合并图案结构和基体绝缘层来形成单元接触塞202，使得单元接触塞202可以接触下绝缘层间层110中的下垫图案108a的上表面。
在一些示例实施例中，绝缘材料可以不在第三方向上形成在垫图案180c之间，使得单元接触塞202可以穿过垫图案180c形成。单元接触塞202可以具有各种形状。例如，单元接触塞202可以具有图6和图7中所示的结构、图47和图48中所示的结构以及图51和52中所示的结构中的一种结构。
可以通过与参照图8至图30所描述的工艺相同或相似的工艺来制造垂直存储器装置。然而，当执行参照图22和图23所描述的工艺时，第二间隙可以形成在将要在第三方向上彼此间隔开的每个单元块的两侧处。同时，可以形成彼此连通的第三间隙。因此，可以在第三间隙中形成在第三方向上彼此连接的垫图案180c。
图56是示出根据一些示例实施例的垂直存储器装置的剖视图。
除了不是COP结构之外，垂直存储器装置与图1至图3中所示的垂直存储器装置相似。因此，同样的附图标记表示同样的元件，并且在此省略对其的详细描述。
参照图56，垂直存储器装置不具有COP结构，因此可以在围绕基底100的第一区域A和第二区域B的第三区域C上形成外围电路图案。
即，可以在基底100的第三区域C上形成用于构成外围电路的晶体管和下布线。
可以在基底100上形成下绝缘层间层250以覆盖下布线252。
隔离图案102可以形成在基底的第二区域处，并且隔离图案可以用作场区域。诸如下布线252或电阻图案的导电材料可以在第一方向上形成在面对单元接触塞202的隔离图案102上。
单元接触塞202可以接触垫图案180c的至少一部分，并且还可以接触下布线252或电阻图案的上表面。在一些示例实施例中，下布线252可以具有与外围电路中的栅极结构的堆叠结构基本相同的堆叠结构。例如，下布线252可以包括堆叠的第一导电图案252a和第二导电图案252b。
上布线可以不形成在单元接触塞202的上表面上。即，只有绝缘材料可以接触单元接触塞202的上表面。
下布线252或电阻图案可以电连接到外围电路。在一些示例实施例中，通孔接触件208或上布线224和234可以进一步形成为电连接到第三区域C中的下布线252或电阻图案。
因此，由于与外围电路电连接的下布线252或电阻图案形成在基底100的第二区域下方，所以存储器单元的水平面积可以减小。
前述内容是对一些示例实施例的说明，而将不被解释为对其的限制。虽然已经描述了一些示例实施例，但本领域技术人员将领会的是，在实质上不脱离本发明构思的新颖性教导和优点的情况下，许多修改在示例实施例中是可能的。因此，所有这样的修改意图包括在如权利要求中限定的本发明构思的范围内。在权利要求中，方法加功能表述意图覆盖如执行陈述的功能的在此描述的结构，并且不仅覆盖结构的等同物而且也覆盖等同结构。因此，将理解的是，前述内容是对各种示例实施例的说明，而将不被解释为限制于公开的具体示例实施例，并且对公开的示例实施例的修改以及其它示例实施例意图包括在权利要求的范围内。

Claims (20)

1.一种垂直存储器装置，所述垂直存储器装置包括：
栅电极，位于基底上，栅电极在垂直于基底的上表面的第一方向上彼此堆叠并间隔开，栅电极在平行于基底的上表面的第二方向上延伸，并且在垂直于第二方向并平行于基底的上表面的第三方向上布置；
沟道，在第一方向上延伸穿过栅电极；
合并图案结构，在第二方向上延伸，合并图案结构使每个水平的栅电极的延伸部的端部合并，其中，合并图案结构的在第二方向上的边缘具有阶梯形状，合并图案结构包括导电线以及通过导电线电连接到每个水平的栅电极的延伸部的垫图案，垫图案从导电线的在第二方向上的端部沿第三方向突出，并且垫图案位于合并图案结构的阶梯的暴露部分的在第二方向上的边缘处；以及
单元接触塞，电连接到合并图案结构中的垫图案中的一个垫图案，单元接触塞在第一方向上延伸穿过合并图案结构，单元接触塞与除了连接到所述一个垫图案的栅电极的延伸部之外的其它水平的栅电极的延伸部电绝缘，单元接触塞与所述一个垫图案下方的导电材料接触，并且单元接触塞的上表面仅接触绝缘材料。
2.根据权利要求1所述的垂直存储器装置，其中，合并图案结构包括：
导电图案结构，包括连接线、导电线和垫图案，导电图案结构电连接到每个水平的栅电极的延伸部，以及
绝缘结构，位于由导电图案结构限定的空间中，绝缘结构包括具有绝缘材料的牺牲图案。
3.根据权利要求2所述的垂直存储器装置，其中，连接线在第三方向上延伸，并且导电线从连接线的在第三方向上的端部沿第二方向延伸。
4.根据权利要求3所述的垂直存储器装置，其中，绝缘结构在第三方向上位于合并图案结构中的每个水平处的导电线之间。
5.根据权利要求3所述的垂直存储器装置，其中，在每个水平处，连接线连接到同一水平的栅电极的延伸部。
6.根据权利要求2所述的垂直存储器装置，其中，单元接触塞接触合并图案结构中的垫图案中的一个垫图案，并且单元接触塞穿过合并图案结构中的所述一个垫图案下方的绝缘结构。
7.根据权利要求2所述的垂直存储器装置，其中，栅电极的延伸部、连接线、导电线和垫图案被合并为包括相同导电材料的一个连接结构。
8.根据权利要求1所述的垂直存储器装置，其中，单元接触塞包括接触导电材料的第一底部部分和接触导电材料与垫图案之间的层的第二底部部分。
9.根据权利要求1所述的垂直存储器装置，其中，单元接触塞穿过合并图案结构中的垫图案中的一个垫图案，并且接触包括在所述一个垫图案中的孔的至少侧壁。
10.根据权利要求1所述的垂直存储器装置，其中，单元接触塞与合并图案结构中的垫图案中的一个垫图案的上表面和侧壁接触，并且单元接触塞穿过在第三方向上与垫图案中的所述一个垫图案相邻的合并图案结构的绝缘材料。
11.根据权利要求1所述的垂直存储器装置，其中：
垫图案包括穿过垫图案的孔，
单元接触塞包括：
第一部分，在第一方向上穿过合并图案结构的垫图案中的一个垫图案，
第二部分，在第一方向上穿过与垫图案中的所述一个垫图案相邻的合并图案结构的绝缘材料，以及
第三部分，与所述一个垫图案的上表面接触，并且连接到第一部分和第二部分。
12.根据权利要求1所述的垂直存储器装置，其中：
垫图案包括穿过垫图案的多个孔，
单元接触塞包括：
多个第一部分，穿过所述多个孔，以及
第二部分，与垫图案的上表面接触，并且连接到所述多个第一部分。
13.根据权利要求1所述的垂直存储器装置，所述垂直存储器装置还包括：
电路图案，形成在基底上，以及
下垫图案，电连接到电路图案并设置在最下面的栅电极下方，下垫图案与单元接触塞接触。
14.根据权利要求1所述的垂直存储器装置，所述垂直存储器装置还包括：
通孔接触件，在第一方向上穿过合并图案结构，通孔接触件与栅电极绝缘。
15.一种垂直存储器装置，所述垂直存储器装置包括：
电路图案，形成在包括第一区域和第二区域的基底上；
栅电极，在第一区域中设置在电路图案上，栅电极沿垂直于基底的上表面的第一方向堆叠，栅电极沿平行于基底的上表面的第二方向延伸，并且沿垂直于第二方向并平行于基底的上表面的第三方向布置；
沟道，沿第一方向穿过栅电极；
合并图案结构，形成在第二区域上，其中，合并图案结构沿第二方向延伸，每个水平的栅电极的延伸部的端部被合并，合并图案结构的在第二方向上的边缘具有阶梯形状，合并图案结构包括绝缘材料、导电线和垫图案，垫图案通过导电线电连接到每个水平的栅电极的延伸部，垫图案从导电线的在第二方向上的端部沿第三方向突出，并且垫图案位于合并图案结构的阶梯的暴露部分的在第二方向上的边缘处；以及
单元接触塞，沿第一方向延伸穿过合并图案结构，并且电连接到电路图案和垫图案中的一个垫图案。
16.根据权利要求15所述的垂直存储器装置，其中，单元接触塞包括仅接触绝缘材料的上表面。
17.根据权利要求15所述的垂直存储器装置，其中，合并图案结构包括：
导电图案结构，包括连接线、导电线和垫图案，导电图案结构电连接到每个水平的栅电极的延伸部，以及
绝缘结构，位于由导电图案结构限定的空间中，绝缘结构包括具有绝缘材料的牺牲图案。
18.一种垂直存储器装置，所述垂直存储器装置包括：
栅电极，位于基底上，栅电极沿垂直于基底的上表面的第一方向堆叠，栅电极沿平行于基底的上表面的第二方向延伸；
沟道，沿第一方向延伸穿过栅电极；
合并图案结构，包括绝缘材料、多条导电线和多个垫图案，其中，合并图案结构在第二方向上的边缘具有阶梯形状，所述多个垫图案分别通过所述多条导电线电连接到每个水平的栅电极的延伸部，所述多个垫图案分别从所述多条导电线的在第二方向上的端部沿第三方向突出，并且所述多个垫图案中的每个设置在合并图案结构的阶梯的暴露部分的边缘处，第三方向垂直于第二方向并平行于基底的上表面；以及
单元接触塞，沿第一方向穿过合并图案结构的绝缘材料，并且与合并图案结构中的所述多个垫图案中的一个垫图案接触；
其中，单元接触塞电连接到合并图案结构中的所述多个垫图案中的仅一个垫图案。
19.根据权利要求18所述的垂直存储器装置，其中，所述合并图案结构还包括多条连接线，所述多条连接线使每个水平的栅电极的延伸部的端部合并，并且
其中，所述多条导电线分别从所述多条连接线的在第三方向上的端部沿第二方向延伸。
20.根据权利要求18所述的垂直存储器装置，所述垂直存储器装置还包括：
电路图案，形成在基底上，以及
下垫图案，电连接到电路图案并设置在最下面的栅电极下方，下垫图案与单元接触塞接触。
CN201910665689.2A 2018-09-28 2019-07-23 垂直存储器装置 Active CN110970441B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180116223A KR102541001B1 (ko) 2018-09-28 2018-09-28 수직형 메모리 장치
KR10-2018-0116223 2018-09-28

Publications (2)

Publication Number Publication Date
CN110970441A CN110970441A (zh) 2020-04-07
CN110970441B true CN110970441B (zh) 2024-08-23

Family

ID=69946558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910665689.2A Active CN110970441B (zh) 2018-09-28 2019-07-23 垂直存储器装置

Country Status (3)

Country Link
US (1) US10991717B2 (zh)
KR (1) KR102541001B1 (zh)
CN (1) CN110970441B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11043455B2 (en) * 2019-07-23 2021-06-22 Sandisk Technologies Llc Three-dimensional memory device including self-aligned dielectric isolation regions for connection via structures and method of making the same
KR102650428B1 (ko) * 2019-11-06 2024-03-25 에스케이하이닉스 주식회사 반도체 메모리 장치
CN111758164B (zh) 2020-04-14 2021-08-31 长江存储科技有限责任公司 三维存储器件和用于形成其的方法
WO2021208195A1 (en) * 2020-04-14 2021-10-21 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
JP7328349B2 (ja) * 2020-04-14 2023-08-16 長江存儲科技有限責任公司 バックサイドソースコンタクトを備える３次元メモリデバイス
JP7273183B2 (ja) * 2020-05-27 2023-05-12 長江存儲科技有限責任公司 ３次元メモリデバイスを形成するための方法
CN111819690B (zh) 2020-06-05 2021-05-14 长江存储科技有限责任公司 三维存储器件中的阶梯结构及用于形成其的方法
US11672132B2 (en) 2020-07-09 2023-06-06 Samsung Electronics Co., Ltd. Variable resistance memory device
US11569165B2 (en) * 2020-07-29 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell array, semiconductor device including the same, and manufacturing method thereof
KR20220043315A (ko) * 2020-09-29 2022-04-05 삼성전자주식회사 메모리 소자
KR20220073357A (ko) 2020-11-26 2022-06-03 에스케이하이닉스 주식회사 3차원 메모리 장치 및 그 제조방법
US11688688B2 (en) * 2021-03-16 2023-06-27 Macronix International Co., Ltd. Memory device including a landing pad with increased thickness of a conductive film in the landing area
CN117979685A (zh) * 2022-10-19 2024-05-03 长鑫存储技术有限公司 半导体结构及其形成方法
KR20240111163A (ko) 2023-01-09 2024-07-16 삼성전자주식회사 공통 소스 라인층을 가지는 반도체 장치, 이를 포함하는 전자 시스템 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108573972A (zh) * 2017-03-09 2018-09-25 三星电子株式会社 三维半导体器件及其形成方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101787041B1 (ko) * 2010-11-17 2017-10-18 삼성전자주식회사 식각방지막이 구비된 반도체 소자 및 그 제조방법
KR102046504B1 (ko) * 2013-01-17 2019-11-19 삼성전자주식회사 수직형 반도체 소자의 패드 구조물 및 배선 구조물
KR102139944B1 (ko) 2013-11-26 2020-08-03 삼성전자주식회사 3차원 반도체 메모리 장치
KR102094470B1 (ko) * 2014-04-08 2020-03-27 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102282138B1 (ko) * 2014-12-09 2021-07-27 삼성전자주식회사 반도체 소자
US9780104B2 (en) 2015-09-10 2017-10-03 Toshiba Memory Corporation Semiconductor memory device and method of manufacturing the same
KR102422087B1 (ko) * 2015-09-23 2022-07-18 삼성전자주식회사 수직형 메모리 장치 및 이의 제조 방법
US9601577B1 (en) * 2015-10-08 2017-03-21 Samsung Electronics Co., Ltd. Three-dimensionally integrated circuit devices including oxidation suppression layers
KR102424720B1 (ko) 2015-10-22 2022-07-25 삼성전자주식회사 수직형 메모리 장치 및 이의 제조 방법
US10038006B2 (en) * 2015-12-22 2018-07-31 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device
KR102650535B1 (ko) * 2016-01-18 2024-03-25 삼성전자주식회사 3차원 반도체 메모리 장치
US10269620B2 (en) 2016-02-16 2019-04-23 Sandisk Technologies Llc Multi-tier memory device with through-stack peripheral contact via structures and method of making thereof
KR102581038B1 (ko) 2016-03-15 2023-09-22 에스케이하이닉스 주식회사 반도체 장치
KR102604053B1 (ko) * 2016-05-09 2023-11-20 삼성전자주식회사 수직형 메모리 장치
KR102618562B1 (ko) 2016-05-16 2023-12-27 삼성전자주식회사 반도체 칩 및 그 제조 방법
KR102607833B1 (ko) 2016-05-23 2023-11-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10256248B2 (en) 2016-06-07 2019-04-09 Sandisk Technologies Llc Through-memory-level via structures between staircase regions in a three-dimensional memory device and method of making thereof
US10276585B2 (en) 2016-08-12 2019-04-30 Toshiba Memory Corporation Semiconductor memory device
US9876031B1 (en) 2016-11-30 2018-01-23 Sandisk Technologies Llc Three-dimensional memory device having passive devices at a buried source line level and method of making thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108573972A (zh) * 2017-03-09 2018-09-25 三星电子株式会社 三维半导体器件及其形成方法

Also Published As

Publication number Publication date
CN110970441A (zh) 2020-04-07
US20200105783A1 (en) 2020-04-02
US10991717B2 (en) 2021-04-27
KR102541001B1 (ko) 2023-06-07
KR20200036503A (ko) 2020-04-07

Similar Documents

Publication Publication Date Title
CN110970441B (zh) 垂直存储器装置
KR102624625B1 (ko) 수직형 메모리 장치 및 그 제조 방법
KR102433893B1 (ko) 수직형 메모리 장치
US20240015968A1 (en) Vertical memory devices
CN112310101A (zh) 垂直存储器件
US11658117B2 (en) Semiconductor devices having improved electrical characteristics and methods of fabricating the same
US11600632B2 (en) Vertical memory with simplified integration
US11430800B2 (en) Vertical semiconductor devices
US20210384218A1 (en) Vertical memory devices
KR102344876B1 (ko) 반도체 소자 및 이의 제조 방법
US11244900B2 (en) Wiring structures having a metal pattern intersection portion
EP3754708A1 (en) Vertical memory devices
KR20200076879A (ko) 수직형 메모리 장치
CN110581136A (zh) 垂直存储器装置
KR102697910B1 (ko) 수직형 메모리 장치
US20240179914A1 (en) Semiconductor device
KR102695710B1 (ko) 수직형 메모리 장치
US20240276719A1 (en) Vertical memory device
KR20240125167A (ko) 반도체 장치
KR20240126943A (ko) 수직형 메모리 장치 및 그 제조 방법
CN115939098A (zh) 包括含碳接触件栅栏的半导体装置
KR20230048482A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant