JP2017112326A - Method for manufacturing chip resistor - Google Patents

Method for manufacturing chip resistor Download PDF

Info

Publication number
JP2017112326A
JP2017112326A JP2015247741A JP2015247741A JP2017112326A JP 2017112326 A JP2017112326 A JP 2017112326A JP 2015247741 A JP2015247741 A JP 2015247741A JP 2015247741 A JP2015247741 A JP 2015247741A JP 2017112326 A JP2017112326 A JP 2017112326A
Authority
JP
Japan
Prior art keywords
substrate
resistor
division
chip resistor
slit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015247741A
Other languages
Japanese (ja)
Other versions
JP6731246B2 (en
Inventor
松本 健太郎
Kentaro Matsumoto
健太郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2015247741A priority Critical patent/JP6731246B2/en
Publication of JP2017112326A publication Critical patent/JP2017112326A/en
Application granted granted Critical
Publication of JP6731246B2 publication Critical patent/JP6731246B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a chip resistor which is high in production efficiency and can cope with miniaturization.SOLUTION: A laser scribing method is used in which, after forming a front electrode 2, a resistor 3, and a protective film 4 on a surface of a large-sized substrate 10, when the large-sized substrate 10 is primarily divided and secondarily divided in mutually orthogonal directions, as at least one division method, through slits 13, 16 are formed in the large-sized substrate 10 by laser light irradiation.SELECTED DRAWING: Figure 4

Description

本発明は、大判基板に複数組の電極や抵抗体等を形成した後、その大判基板を格子状に分割して個片化するようにしたチップ抵抗器の製造方法に関するものである。   The present invention relates to a method of manufacturing a chip resistor in which a plurality of sets of electrodes, resistors, and the like are formed on a large substrate, and then the large substrate is divided into a lattice and separated into pieces.

チップ抵抗器は、セラミックスからなる直方体形状の絶縁基板と、絶縁基板の表面に所定間隔を存して対向配置された一対の表電極と、絶縁基板の裏面に所定間隔を存して対向配置された一対の裏電極と、表電極と裏電極を橋絡する端面電極と、対をなす表電極どうしを橋絡する抵抗体と、抵抗体を覆う絶縁性の保護膜等によって主に構成されている。   The chip resistor is a rectangular parallelepiped insulating substrate made of ceramics, a pair of front electrodes disposed opposite to each other on the surface of the insulating substrate with a predetermined interval, and disposed opposite to the back surface of the insulating substrate with a predetermined interval. A pair of back electrodes, an end face electrode that bridges the front electrode and the back electrode, a resistor that bridges the pair of front electrodes, and an insulating protective film that covers the resistor. Yes.

一般的に、このようなチップ抵抗器を製造する場合、大判基板に対して多数個分の電極と抵抗体および保護膜等を一括して形成した後、この大判基板を格子状に延びる1次分割溝と2次分割溝に沿って分割(ブレイク)することにより、個片化されたチップ単体を多数個取りするようになっている。これら1次分割溝と2次分割溝は大判基板に予め形成されたものであり、その形成方法としては、焼成前の大判基板(グリーンシート)に断面V字状の金型を型押してから焼成するという方法や、焼成後の大判基板にレーザー光を照射するという方法(レーザースクライブ法)が知られている。   In general, when manufacturing such a chip resistor, a large number of electrodes, resistors, protective films, and the like are collectively formed on a large substrate, and then the large substrate is extended in a lattice shape. By dividing (breaking) along the dividing groove and the secondary dividing groove, a large number of individual chips are taken. These primary division grooves and secondary division grooves are formed in advance on a large-sized substrate, and as a method for forming them, a mold having a V-shaped cross section is embossed on a large-sized substrate (green sheet) before baking. And a method (laser scribing method) in which a large-sized substrate after firing is irradiated with laser light are known.

また、このような分割溝を用いたブレイク方法の代わりに、特許文献1に記載されているように、分割溝が設けられていない大判基板に対して多数個分の電極と抵抗体および保護膜等を一括して形成した後、この大判基板を支持台に固定した状態で、ダイシングブレードを用いて大判基板を格子状に切断することによって、個片化されたチップ単体を多数個取りするというダイシング方法も知られている。   Further, instead of such a break method using the division grooves, as described in Patent Document 1, a large number of electrodes, resistors, and protective films are provided for a large substrate having no division grooves. Etc. are formed in a lump, and then the large substrate is fixed to a support base, and a large substrate is cut into a lattice using a dicing blade, thereby obtaining a large number of individual chips. Dicing methods are also known.

特開2007−173281号公報JP 2007-173281 A

しかし、大判基板に予め設けられた分割溝をブレイクするという分割方法では、断面V字状の分割溝を開くような曲げ応力を大判基板に加えてブレイクするため、分割溝の底部と基板面との間に存するセラミックスが基板面に対して直角にブレイクされず、当該部分が基板面に対してランダムな斜め方向にブレイク(変形割れ)されてしまい、それに伴ってチップ抵抗器の外形寸法にバラツキが発生することがある。このようなバラツキは外形寸法の大きなチップ抵抗器では寸法誤差範囲に収まるが、0402mmサイズや0201mmサイズといった超小型のチップ抵抗器の場合においては無視できないものとなる。   However, in the dividing method in which the dividing groove provided in advance on the large substrate is broken, a bending stress that opens the dividing groove having a V-shaped cross section is applied to the large substrate to cause a break. Ceramics existing between the two are not broken at right angles to the substrate surface, and the part is broken (deformed cracking) in a random oblique direction with respect to the substrate surface, and the external dimensions of the chip resistor vary accordingly. May occur. Such a variation is within a dimensional error range for a chip resistor having a large outer dimension, but cannot be ignored in the case of an ultra-small chip resistor such as 0402 mm size or 0201 mm size.

一方、特許文献1等に開示されたダイシングによる分割方法では、高速回転するダイヤモンドブレード等を用いて大判基板を切断するようになっているため、形状については高い寸法精度で加工することができる。しかし、高速回転するブレードを大判基板の一辺から対向辺まで走査することで1本の切断線が形成され、このような切断工程を1次分割と2次分割のそれぞれについて複数回行う必要があるため、全ての切断工程を終了させるのに多くのタクト時間が掛かってしまいという難点がある。また、ダイシングによってブレードの厚みに相当する切断代が大判基板から切除され、このような切断代を1次分割と2次分割のダイシング本数に合わせて大判基板に確保しておく必要があるため、生産効率が非常に悪いという問題もある。   On the other hand, in the dividing method by dicing disclosed in Patent Document 1 and the like, a large substrate is cut using a diamond blade or the like that rotates at high speed, so that the shape can be processed with high dimensional accuracy. However, one cutting line is formed by scanning a blade that rotates at high speed from one side of the large substrate to the opposite side, and it is necessary to perform such a cutting process a plurality of times for each of the primary division and the secondary division. Therefore, there is a problem that it takes a lot of tact time to finish all the cutting steps. In addition, the cutting allowance corresponding to the thickness of the blade is cut from the large substrate by dicing, and it is necessary to secure such a cutting allowance on the large substrate in accordance with the number of dicing of the primary division and the secondary division. There is also a problem that production efficiency is very poor.

本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、生産効率が良く小型化にも対応可能なチップ抵抗器の製造方法を提供することにある。   The present invention has been made in view of the actual situation of the prior art, and an object of the present invention is to provide a method of manufacturing a chip resistor that has high production efficiency and can cope with downsizing.

上記の目的を達成するために、本発明によるチップ抵抗器の製造方法は、セラミックスからなる大判基板の表面における複数のチップ形成領域にそれぞれ電極と抵抗体を形成した後、前記抵抗体を覆うように絶縁性の保護膜を形成し、しかる後、前記大判基板を互いに直交する方向に1次分割と2次分割することにより、個片化された多数のチップ単体を得るようにしたチップ抵抗器の製造方法において、前記1次分割と前記2次分割の少なくとも一方が、前記大判基板にレーザー光を照射して貫通スリットを形成することによって行われるようにした。   In order to achieve the above object, a method for manufacturing a chip resistor according to the present invention includes forming electrodes and resistors in a plurality of chip forming regions on the surface of a large-sized substrate made of ceramics, and then covering the resistors. A chip resistor in which an insulating protective film is formed on the substrate and then the large substrate is divided into a primary division and a secondary division in directions orthogonal to each other to obtain a large number of individual chips. In the manufacturing method, at least one of the primary division and the secondary division is performed by irradiating the large substrate with laser light to form a through slit.

このように大判基板の表面に電極と抵抗体および保護膜を形成した後、大判基板にレーザー光を照射して貫通スリットを形成することによって、1次分割と2次分割のいずれか一方または両方の分割を行うようにすると、レーザー光で切断した部分の基板分割を高い寸法精度にて行うことができると共に、当該部分の分割に伴う切断代はほとんど発生しなくなるため、生産効率が良く小型化にも好適なチップ抵抗器を提供することができる。   Thus, after forming an electrode, a resistor, and a protective film on the surface of a large-sized substrate, the large-sized substrate is irradiated with laser light to form a through slit, thereby forming either or both of the primary division and the secondary division. If this is done, the part of the substrate cut with the laser beam can be divided with high dimensional accuracy, and the cutting allowance associated with the division of the part will not be generated. In addition, a suitable chip resistor can be provided.

上記の製造方法において、大判基板の裏面側からレーザー光を照射して貫通スリットを形成するようにすると、抵抗体や保護膜がレーザー光の熱によってダメージを受ける影響を軽減することができる。   In the manufacturing method described above, if the through slit is formed by irradiating the laser beam from the back side of the large-sized substrate, it is possible to reduce the influence that the resistor and the protective film are damaged by the heat of the laser beam.

また、上記の製造方法において、大判基板の表裏両面の一方側からレーザー光を照射して第1補助溝を形成した後、大判基板の反対側からレーザー光を照射して第1補助溝に達する第2補助溝を形成することにより、これら第1補助溝と第2補助溝が連通して貫通スリットが形成されるようにすると、大判基板の一方面側からのみレーザー光を照射して貫通スリットを形成する場合に比べて、抵抗体や保護膜がレーザー光の熱によってダメージを受ける影響を軽減できるだけでなく、レーザー光のビーム角に伴う第1補助溝と第2補助溝の傾斜方向が逆になるため、貫通スリットによる大判基板の面形状を平滑化することができる。   In the above manufacturing method, the first auxiliary groove is formed by irradiating laser light from one side of the front and back sides of the large substrate, and then the laser beam is irradiated from the opposite side of the large substrate to reach the first auxiliary groove. By forming the second auxiliary groove, the first auxiliary groove and the second auxiliary groove communicate with each other to form a through slit. When the through slit is formed, the laser beam is irradiated only from one side of the large-sized substrate. Compared with the case of forming the substrate, not only can the resistance and the protective film be damaged by the heat of the laser light, but also the tilt directions of the first auxiliary groove and the second auxiliary groove are reversed according to the beam angle of the laser light. Therefore, the surface shape of the large-sized substrate by the through slit can be smoothed.

また、上記の製造方法において、1次分割と2次分割のうち、いずれか一方が大判基板にレーザー光を照射して貫通スリットを形成することによって行われると共に、いずれか他方が大判基板をダイシングブレードで切断することによって行われると、ダイシングを用いた分割側の切断代によって生産効率はいくぶん低下するものの、ダイシングによる切断面の平滑度が向上するため、より一層寸法精度が高いチップ抵抗器を提供することができる。   In the above manufacturing method, one of the primary division and the secondary division is performed by irradiating a large substrate with laser light to form a through slit, and either one of the large division substrate is diced. If it is done by cutting with a blade, the cutting efficiency on the split side using dicing will be somewhat reduced, but the smoothness of the cut surface due to dicing will improve, so a chip resistor with higher dimensional accuracy will be produced. Can be provided.

本発明によれば、生産効率が良く小型化にも対応可能なチップ抵抗器の製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the chip resistor which can respond to size reduction with good production efficiency can be provided.

本発明の第1実施形態例に係るチップ抵抗器の平面図である。It is a top view of the chip resistor concerning the example of a 1st embodiment of the present invention. 図1のII−II線に沿う断面図である。It is sectional drawing which follows the II-II line of FIG. 図1のIII−III線に沿う断面図である。It is sectional drawing which follows the III-III line of FIG. 該チップ抵抗器の製造工程を示す平面図である。It is a top view which shows the manufacturing process of this chip resistor. 該チップ抵抗器の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of this chip resistor. 該チップ抵抗器の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of this chip resistor. 本発明の第2実施形態例に係るチップ抵抗器の平面図である。It is a top view of the chip resistor concerning the example of a 2nd embodiment of the present invention. 図7のVIII−VIII線に沿う断面図である。It is sectional drawing which follows the VIII-VIII line of FIG. 図7のIX−IX線に沿う断面図である。It is sectional drawing which follows the IX-IX line of FIG. 該チップ抵抗器の製造工程を示す平面図である。It is a top view which shows the manufacturing process of this chip resistor. 該チップ抵抗器の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of this chip resistor. 該チップ抵抗器の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of this chip resistor. レーザースクライブ方法の変形例を示す平面図と断面図である。It is the top view and sectional drawing which show the modification of the laser scribing method.

発明の実施の形態について図面を参照して説明する。図1〜図3に示すように、本発明の第1実施形態例に係るチップ抵抗器は、直方体形状の絶縁基板1と、絶縁基板1の表面における長手方向両端部に設けられた一対の表電極2と、これら表電極2に接続するように設けられた長方形状の抵抗体3と、両表電極2の一部分と抵抗体3の全面を被覆する絶縁性の保護膜4と、絶縁基板1の裏面における長手方向両端部に設けられた一対の裏電極5と、絶縁基板1の長手方向両端部に設けられた一対の端面電極6と、これら端面電極6と表電極2および裏電極5の表面に被着された一対の外部電極7とによって主に構成されている。   Embodiments of the invention will be described with reference to the drawings. As shown in FIGS. 1 to 3, the chip resistor according to the first embodiment of the present invention includes a rectangular parallelepiped insulating substrate 1 and a pair of tables provided at both ends in the longitudinal direction on the surface of the insulating substrate 1. An electrode 2, a rectangular resistor 3 provided so as to be connected to these surface electrodes 2, an insulating protective film 4 covering a part of both surface electrodes 2 and the entire surface of the resistor 3, and an insulating substrate 1 A pair of back electrodes 5 provided at both ends in the longitudinal direction on the back surface, a pair of end face electrodes 6 provided at both ends in the longitudinal direction of the insulating substrate 1, and the end face electrodes 6, the front electrode 2 and the back electrode 5 It is mainly composed of a pair of external electrodes 7 deposited on the surface.

絶縁基板1はセラミックスからなるアルミナ基板であり、この絶縁基板1は後述する大判基板を縦横に延びる1次分割予想ラインと2次分割予想ラインに沿ってレーザースクライブにより切断して多数個取りされたものである。   The insulating substrate 1 is an alumina substrate made of ceramics, and this insulating substrate 1 was cut by a laser scribing along a primary division prediction line and a secondary division prediction line extending in the horizontal and vertical directions, and a large number of substrates were taken. Is.

一対の表電極2と一対の裏電極5はAg系ペーストをスクリーン印刷して乾燥・焼成させたものであり、抵抗体3は酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものである。この抵抗体3の長手方向の両端部はそれぞれ表電極2に重なっており、図示省略されているが、抵抗体3には抵抗値を調整するためのトリミング溝が形成されている。   The pair of front electrodes 2 and the pair of back electrodes 5 are obtained by screen-printing Ag-based paste and drying and firing. The resistor 3 is obtained by screen-printing resistance paste such as ruthenium oxide and drying and firing. It is. Both ends in the longitudinal direction of the resistor 3 overlap the surface electrode 2 and are not shown, but the resistor 3 is formed with trimming grooves for adjusting the resistance value.

保護膜4はアンダーコート層とオーバーコート層の2層構造からなり、そのうちアンダーコート層はガラスペーストをスクリーン印刷して乾燥・焼成させたものであり、オーバーコート層はエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたものである。   The protective film 4 has a two-layer structure of an undercoat layer and an overcoat layer, of which the undercoat layer is a screen paste of glass paste dried and fired, and the overcoat layer is a screen print of an epoxy resin paste. And heat-cured.

一対の端面電極6はNi−Cr等をスパッタしたものやAgペーストをディップして乾燥・焼成させたものであり、これら端面電極6は絶縁基板1の端面に形成されて表電極2と裏電極5を導通している。   The pair of end face electrodes 6 are made by sputtering Ni—Cr or the like, dipped Ag paste, dried and fired, and these end face electrodes 6 are formed on the end face of the insulating substrate 1 to form the front electrode 2 and the back electrode. 5 is conducting.

一対の外部電極7はバリヤー層と外部接続層の2層構造からなり、そのうちバリヤー層は電解メッキによって形成されたNiメッキ層であり、外部接続層は電解メッキによって形成されたSnメッキ層である。   The pair of external electrodes 7 has a two-layer structure of a barrier layer and an external connection layer, of which the barrier layer is a Ni plating layer formed by electrolytic plating, and the external connection layer is a Sn plating layer formed by electrolytic plating. .

次に、上記の如く構成されたチップ抵抗器の製造方法について、図4〜図6を参照しながら説明する。なお、図5は図4のX−X線に沿った断面図を示し、図6は図4のY−Y線に沿った断面図をそれぞれ示している。   Next, a manufacturing method of the chip resistor configured as described above will be described with reference to FIGS. 5 shows a cross-sectional view along the line XX in FIG. 4, and FIG. 6 shows a cross-sectional view along the line YY in FIG.

まず、絶縁基板1が多数個取りされるセラミックスからなる大判基板10を準備する。この大判基板10に1次分割溝や2次分割溝は形成されていないが、図4(e)と図4(i)に示す後工程で大判基板10は縦横方向に延びる1次分割ラインと2次分割ラインに沿ってレーザースクライブされ、これら両分割ラインによって区切られたマス目の1つ1つが1個分のチップ形成領域となる。   First, a large-sized substrate 10 made of ceramic from which a large number of insulating substrates 1 are taken is prepared. Although the large-sized substrate 10 is not formed with a primary dividing groove or a secondary dividing groove, the large-sized substrate 10 has primary dividing lines extending in the vertical and horizontal directions in the subsequent processes shown in FIGS. 4 (e) and 4 (i). Laser scribing is performed along the secondary division lines, and each square section defined by the two division lines becomes a chip formation region for one piece.

そして、このような大判基板10の表面にAg系ペーストを印刷して乾燥・焼成させることにより、図4,5,6(a)に示すように、大判基板10の表面に所定間隔を存し複数の表電極2を形成する。また、これに前後して大判基板10の裏面にAg系ペーストを印刷して乾燥・焼成させることにより、大判基板10の裏面に所定間隔を存し複数の裏電極5を形成する。   Then, by printing an Ag-based paste on the surface of the large-sized substrate 10 and drying and baking it, a predetermined interval exists on the surface of the large-sized substrate 10 as shown in FIGS. A plurality of front electrodes 2 are formed. Also, before and after this, an Ag-based paste is printed on the back surface of the large substrate 10 and dried and fired to form a plurality of back electrodes 5 with a predetermined interval on the back surface of the large substrate 10.

次に、大判基板10の表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成させることにより、図4,5,6(b)に示すように、対をなす表電極2間に跨る複数の抵抗体3を形成する。なお、表電極2と抵抗体3の形成順序は上記と逆であっても良い。   Next, a resistor paste such as ruthenium oxide is screen-printed on the surface of the large-sized substrate 10 and then dried and fired, so that a pair of front electrodes 2 are formed as shown in FIGS. A plurality of resistor bodies 3 are formed to straddle. In addition, the formation order of the surface electrode 2 and the resistor 3 may be reverse to the above.

次に、トリミング溝形成時の抵抗体3へのダメージを軽減するものとして、ガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体3を覆う図示せぬアンダーコート層を形成した後、このアンダーコート層の上から抵抗体3にトリミング溝を形成して抵抗値を調整する。しかる後、アンダーコート層の上からエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図4,5,6(c)に示すように、図の縦方向(Y−Y方向)に配列された各抵抗体3を帯状に覆う複数の保護膜4を形成する。   Next, after reducing the damage to the resistor 3 at the time of trimming groove formation, after forming an undercoat layer (not shown) covering the resistor 3 by screen-printing glass paste, drying and firing, A trimming groove is formed in the resistor 3 from above the undercoat layer to adjust the resistance value. Thereafter, an epoxy resin paste is screen-printed from above the undercoat layer and heat-cured to arrange in the vertical direction (Y-Y direction) of the figure as shown in FIGS. A plurality of protective films 4 are formed to cover each resistor 3 formed in a strip shape.

次に、図4,5,6(d)に示すように、大判基板10の裏面全体に接着剤11を塗布し、この接着剤11を介して固定基材12を大判基板10に貼り付けた後、接着剤11を熱硬化させる。接着剤11としては特定の溶剤によって洗浄可能なものが好ましく、本実施形態例の場合はアルコール系溶剤で溶けるシェラック樹脂が用いられている。また、固定基材12としてはガラス等の硬質材料が好ましく、本実施形態例の場合は大判基板10の材料と同じセラミックス基板が用いられている。   Next, as shown in FIGS. 4, 5, and 6 (d), the adhesive 11 is applied to the entire back surface of the large substrate 10, and the fixing base material 12 is attached to the large substrate 10 through the adhesive 11. Thereafter, the adhesive 11 is thermally cured. The adhesive 11 is preferably one that can be washed with a specific solvent. In the case of this embodiment, a shellac resin that is soluble in an alcohol solvent is used. Further, the fixed base 12 is preferably a hard material such as glass, and in the case of this embodiment, the same ceramic substrate as the material of the large substrate 10 is used.

次に、大判基板10の表面側からレーザー光を照射し、このレーザー光を一対の保護膜4で挟まれた表電極2の中央部を通る1次分割予想ラインに沿って走査することにより、図4,5,6(e)に示すように、大判基板10を貫通して固定基材12の途中まで達する貫通スリット13を形成する。この貫通スリット13はレーザー光で切断するレーザースクライブ法によって形成されたものであるため、大判基板0の所定位置(1次分割予想ライン)に短時間で多数本の貫通スリット13を高精度に形成することができる。   Next, by irradiating laser light from the surface side of the large-sized substrate 10 and scanning the laser light along a primary division predicted line passing through the center portion of the surface electrode 2 sandwiched between the pair of protective films 4, As shown in FIGS. 4, 5, 6 (e), a through slit 13 that penetrates the large substrate 10 and reaches the middle of the fixed base 12 is formed. Since the through slits 13 are formed by a laser scribing method of cutting with laser light, a large number of through slits 13 are formed with high accuracy in a short time at a predetermined position (primary division expected line) of the large substrate 0. can do.

その際、照射されるレーザー光のビーム角に倣って貫通スリット13の断面形状が楔形となるため、図5(e)に示すように、貫通スリット13のスリット幅は大判基板10の表面側から裏面側に向かって次第に狭くなり、それに伴って大判基板10の切断面は上方から下方に向かって拡がる傾斜面となる。   At this time, since the cross-sectional shape of the through slit 13 becomes a wedge shape following the beam angle of the irradiated laser light, the slit width of the through slit 13 is from the surface side of the large substrate 10 as shown in FIG. Along with this, the cut surface of the large-sized substrate 10 becomes an inclined surface that expands downward from above.

このように大判基板10にレーザースクライブによって1次分割用の貫通スリット13を形成した後、アルコール系溶剤で接着剤(シェラック樹脂)11を洗浄して固定基材12を大判基板10から剥離することにより、図4,5,6(f)に示すように、大判基板10からチップ抵抗器とほぼ同一幅の短冊状基板10Aを得る。   After forming the through slits 13 for primary division on the large substrate 10 by laser scribing in this way, the adhesive (shellac resin) 11 is washed with an alcohol solvent to peel the fixed base 12 from the large substrate 10. Thus, as shown in FIGS. 4, 5, and 6 (f), a strip-shaped substrate 10 </ b> A having substantially the same width as the chip resistor is obtained from the large substrate 10.

しかる後、短冊状基板10Aの端面にNi−Crをスパッタリングしたり、短冊状基板10Aの端面にAgペーストをディップ塗布して乾燥・焼成させることにより、図4,5,6(g)に示すように、短冊状基板10Aの両端面に表電極2と裏電極5を導通する端面電極6を形成する。   Thereafter, Ni—Cr is sputtered on the end surface of the strip-shaped substrate 10A, or Ag paste is dip-coated on the end surface of the strip-shaped substrate 10A, followed by drying and firing, as shown in FIGS. Thus, the end surface electrode 6 which conducts the front electrode 2 and the back electrode 5 is formed on both end surfaces of the strip-shaped substrate 10A.

次に、図4,5,6(h)に示すように、短冊状基板10Aの裏面全体に接着剤14を塗布し、この接着剤14を介して固定基材15を短冊状基板10Aに貼り付けた後、接着剤1を熱硬化させる。これら接着剤14と固定基材15は、図4,5,6(d)に示す工程で用いられたものと同じものである。   Next, as shown in FIGS. 4, 5, 6 (h), an adhesive 14 is applied to the entire back surface of the strip-shaped substrate 10 </ b> A, and the fixing base material 15 is attached to the strip-shaped substrate 10 </ b> A via the adhesive 14. After the application, the adhesive 1 is thermally cured. The adhesive 14 and the fixing substrate 15 are the same as those used in the steps shown in FIGS.

次に、短冊状基板10Aの表面側からレーザー光を照射し、このレーザー光を各抵抗体3の間に存する保護膜4を横切るように2次分割予想ラインに沿って走査することにより、図4,5,6(i)に示すように、短冊状基板10Aを貫通して固定基材15の途中まで達する貫通スリット16を形成する。前述した1次分割用の貫通スリット13と同様に、この貫通スリット16もレーザー光で切断するレーザースクライブ法によって形成されたものであるため、短冊状基板10Aの所定位置(2次分割予想ライン)に短時間で複数数本の貫通スリット16を高精度に形成することができる。   Next, a laser beam is irradiated from the surface side of the strip-shaped substrate 10A, and this laser beam is scanned along a secondary division prediction line so as to cross the protective film 4 existing between the respective resistors 3. As shown in 4, 5, 6 (i), a through slit 16 that penetrates the strip-shaped substrate 10A and reaches the middle of the fixed base material 15 is formed. Like the through slit 13 for primary division described above, this through slit 16 is also formed by a laser scribing method that cuts with laser light, so that a predetermined position (secondary division expected line) of the strip substrate 10A. A plurality of through slits 16 can be formed with high accuracy in a short time.

次に、アルコール系溶剤で接着剤14を洗浄して固定基材15を短冊状基板10Aから剥離することにより、図4,5,6(j)に示すように、短冊状基板10Aからチップ抵抗器と同等の大きさの多数のチップ単体10Bを得る。   Next, the adhesive 14 is washed with an alcohol-based solvent, and the fixing base 15 is peeled off from the strip substrate 10A, so that the chip resistor is removed from the strip substrate 10A as shown in FIGS. A large number of single chips 10B having the same size as the vessel are obtained.

最後に、個々のチップ単体10Bに対してNi,Sn等の電解メッキを施すことにより、端面電極6と表電極2および裏電極5を被覆する外部電極(図示せず)を形成し、図1〜図3に示すようなチップ抵抗器が完成する。   Finally, an external electrode (not shown) for covering the end face electrode 6, the front electrode 2, and the back electrode 5 is formed by performing electrolytic plating of Ni, Sn, etc. on the individual chip 10 </ b> B. A chip resistor as shown in FIG. 3 is completed.

以上説明したように、本実施形態例に係るチップ抵抗器の製造方法では、大判基板10の表面に表電極2と抵抗体3および保護膜4を形成した後、この大判基板10を互いに直交する1次分割方向と2次分割方向に分割する際に、レーザー光の照射によって貫通スリット13,16を形成するというレーザースクライブ法を用いて1次分割と2次分割の両方を行うようにしたので、レーザー光で切断した部分の基板分割を高い寸法精度にて行うことができると共に、当該部分の分割に伴う切断代はほとんど発生しなくなり、生産効率が良く小型化にも対応可能なチップ抵抗器を提供することができる。   As described above, in the chip resistor manufacturing method according to this embodiment, after the surface electrode 2, the resistor 3 and the protective film 4 are formed on the surface of the large substrate 10, the large substrate 10 is orthogonal to each other. When dividing in the primary division direction and the secondary division direction, both the primary division and the secondary division are performed by using a laser scribing method in which the through slits 13 and 16 are formed by laser light irradiation. Chip resistors that can divide the substrate cut by the laser beam with high dimensional accuracy, eliminate almost no cutting allowance associated with the division of the portion, and have high production efficiency and support for downsizing Can be provided.

次に、本発明の第2実施形態例に係るチップ抵抗器について説明すると、図7〜図9に示すように、第2実施形態例に係るチップ抵抗器は、直方体形状の絶縁基板1と、絶縁基板1の表面における長手方向両端部に設けられた一対の表電極2と、これら表電極2に接続するように設けられた長方形状の抵抗体3と、両表電極2と抵抗体3の全面を被覆する絶縁性の保護膜4と、絶縁基板1の端面から裏面と保護膜4の上面まで回り込むように設けられた一対の端面電極6と、これら端面電極6の表面に被着された一対の外部電極7とによって主に構成されている。   Next, a chip resistor according to a second embodiment of the present invention will be described. As shown in FIGS. 7 to 9, the chip resistor according to the second embodiment includes a rectangular parallelepiped insulating substrate 1, and A pair of front electrodes 2 provided at both ends in the longitudinal direction on the surface of the insulating substrate 1, a rectangular resistor 3 provided so as to be connected to the front electrodes 2, and both the front electrodes 2 and the resistors 3 An insulating protective film 4 covering the entire surface, a pair of end surface electrodes 6 provided so as to go from the end surface of the insulating substrate 1 to the back surface and the upper surface of the protective film 4, and the surfaces of these end surface electrodes 6 were deposited It is mainly composed of a pair of external electrodes 7.

この第2実施形態例が前述した第1実施形態例と大きく相違する点は、絶縁基板1が裏面側に裏電極を有していないことと、保護膜4が表電極2と抵抗体3の全面を被覆していると共に、この保護膜4の上面まで回り込むように端面電極が断面コ字状に形成されていることにあり、それ以外の構成は基本的に同様であるため、図1〜図3に対応する部分に同一符号を付すことで重複する説明は省略することとする。   The second embodiment is greatly different from the first embodiment described above in that the insulating substrate 1 does not have a back electrode on the back surface side, and the protective film 4 is formed of the front electrode 2 and the resistor 3. Since the entire surface is covered and the end face electrode is formed in a U-shaped cross section so as to go around to the upper surface of the protective film 4, the other configuration is basically the same. The description corresponding to that in FIG.

次に、第2実施形態例に係るチップ抵抗器の製造方法について、図10〜図12を参照しながら説明する。なお、図11は図10のX−X線に沿った断面図を示し、図12は図10のY−Y線に沿った断面図をそれぞれ示している。   Next, a manufacturing method of the chip resistor according to the second embodiment will be described with reference to FIGS. 11 shows a cross-sectional view along the line XX in FIG. 10, and FIG. 12 shows a cross-sectional view along the line YY in FIG.

まず、絶縁基板1が多数個取りされるセラミックスからなる大判基板20を準備し、この大判基板20の表面にAg系ペーストを印刷して乾燥・焼成させることにより、図10,11,12(a)に示すように、大判基板20の表面に所定間隔を存し複数の表電極2を形成する。   First, a large-sized substrate 20 made of a ceramic from which a large number of insulating substrates 1 are taken is prepared, and an Ag-based paste is printed on the surface of the large-sized substrate 20 and dried and fired, whereby FIGS. ), A plurality of front electrodes 2 are formed on the surface of the large substrate 20 with a predetermined interval.

次に、大判基板20の表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成させることにより、図10,11,12(b)に示すように、対をなす表電極2間に跨る複数の抵抗体3を形成する。なお、表電極2と抵抗体3の形成順序は上記と逆であっても良い。   Next, a resistor paste such as ruthenium oxide is screen-printed on the surface of the large-sized substrate 20 and then dried and fired, so that a pair of front electrodes 2 are formed as shown in FIGS. A plurality of resistor bodies 3 are formed to straddle. In addition, the formation order of the surface electrode 2 and the resistor 3 may be reverse to the above.

次に、トリミング溝形成時の抵抗体3へのダメージを軽減するものとして、ガラスペーストをスクリーン印刷して乾燥・焼成することにより、表電極2と抵抗体3を覆う図示せぬアンダーコート層を形成した後、このアンダーコート層の上から抵抗体3にトリミング溝を形成して抵抗値を調整する。しかる後、アンダーコート層の上からエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図10,11,12(c)に示すように、チップ形成領域内に位置する全ての表電極2と抵抗体3を覆う保護膜4を形成する。   Next, as a means for reducing damage to the resistor 3 when the trimming groove is formed, a glass paste is screen-printed, dried and fired to form an undercoat layer (not shown) that covers the surface electrode 2 and the resistor 3. After the formation, a trimming groove is formed in the resistor 3 from above the undercoat layer to adjust the resistance value. Thereafter, an epoxy resin paste is screen-printed from above the undercoat layer and heated and cured, so that all the surface electrodes 2 located in the chip formation region are shown in FIGS. And a protective film 4 covering the resistor 3 is formed.

次に、図10,11,12(d)に示すように、大判基板20の表面側から保護膜4を覆うように接着剤21を塗布し、この接着剤21を介して固定基材22を大判基板20に貼り付けた後、接着剤21を熱硬化させる。これら接着剤21と固定基材22は第1実施形態例で用いられたものと同じである。   Next, as shown in FIGS. 10, 11, and 12 (d), an adhesive 21 is applied so as to cover the protective film 4 from the surface side of the large-sized substrate 20, and the fixing base material 22 is attached via the adhesive 21. After being attached to the large substrate 20, the adhesive 21 is thermally cured. The adhesive 21 and the fixing substrate 22 are the same as those used in the first embodiment.

次に、大判基板20の裏面側からレーザー光を照射し、このレーザー光をY−Y方向に配列された各表電極2の中央部を通る1次分割予想ラインに沿って走査することにより、図10,11,12(e)に示すように、大判基板20を貫通して固定基材22の途中まで達する貫通スリット23を形成する。この貫通スリット23はレーザー光で切断するレーザースクライブ法によって形成されたものであるため、大判基板20の所定位置(1次分割予想ライン)に短時間で多数本の貫通スリット23を高精度に形成することができる。   Next, by irradiating a laser beam from the back side of the large-sized substrate 20 and scanning the laser beam along a primary division predicted line passing through the center portion of each surface electrode 2 arranged in the YY direction, As shown in FIGS. 10, 11, and 12 (e), a through slit 23 that penetrates the large substrate 20 and reaches the middle of the fixed base material 22 is formed. Since the through slits 23 are formed by a laser scribing method of cutting with a laser beam, a large number of through slits 23 are formed with high precision in a short time at a predetermined position (primary division expected line) of the large-sized substrate 20. can do.

このように大判基板20にレーザースクライブによって1次分割用の貫通スリット23を形成した後、大判基板20の裏面側からX−X方向に延びる2次分割予想ラインに沿ってダイシングブレードで切断することにより、図10,11,12(f)に示すように、Y−Y方向に配列された各抵抗体3を挟んだ位置で固定基材22に達する多数本の分割溝24を形成する。なお、かかるダイシングによる2次分割工程とレーザースクライブによる1次分割工程は順序逆であっても良い。また、これら1次分割予想ラインと2次分割予想ラインは大判基板20に対して設定された仮想線であり、前述した第1実施形態例と同様に、大判基板20に各分割予想ラインが形成されているわけではない。   In this way, after the through slit 23 for primary division is formed on the large substrate 20 by laser scribing, it is cut with a dicing blade along the predicted secondary division line extending in the XX direction from the back side of the large substrate 20. Thus, as shown in FIGS. 10, 11, and 12 (f), a large number of divided grooves 24 reaching the fixed base material 22 are formed at positions sandwiching the resistors 3 arranged in the YY direction. The secondary division process by dicing and the primary division process by laser scribing may be reversed. These primary division prediction lines and secondary division prediction lines are virtual lines set for the large format board 20, and each division prediction line is formed on the large format board 20 as in the first embodiment. It has not been done.

しかる後、アルコール系溶剤で接着剤21を洗浄して固定基材22を大判基板20から剥離することにより、図10,11,12(g)に示すように、チップ抵抗器と同等の大きさの多数のチップ単体20Bを得る。   Thereafter, the adhesive 21 is washed with an alcohol-based solvent and the fixing base 22 is peeled off from the large-sized substrate 20, so that the size is equal to that of a chip resistor as shown in FIGS. A large number of single chips 20B are obtained.

次に、チップ単体20Bの端面に樹脂からなるAgペーストをディップ塗布して加熱硬化させることにより、図10,11,12(h)に示すように、チップ単体20Bの両端面から裏面の途中位置と保護膜4の上面まで回り込む端面電極6を形成する。最後に、個々のチップ単体20Bに対してNi,Sn等の電解メッキを施すことにより、端面電極6を被覆する外部電極7を形成し、図7〜図9に示すようなチップ抵抗器が完成する。   Next, an Ag paste made of a resin is dip-applied to the end surface of the chip unit 20B and heated and cured, so that as shown in FIGS. Then, an end face electrode 6 is formed to wrap around to the upper surface of the protective film 4. Finally, an external electrode 7 that covers the end face electrode 6 is formed by subjecting each chip 20B to electrolytic plating such as Ni, Sn, etc., and a chip resistor as shown in FIGS. 7 to 9 is completed. To do.

以上説明したように、第2実施形態例に係るチップ抵抗器の製造方法では、レーザースクライブによって大判基板20に貫通スリット23を形成して1次分割を行い、2次分割についてはダイシングブレードで大判基板20を切断するようにしたので、1次分割と2次分割の両方をレーザースクライブで行った場合に比べると、2次分割をダイシングで行った分だけタクト時間が長くなったり生産効率が低下するものの、ダイシングによる切断面の平滑度が向上するため、より一層寸法精度が高いチップ抵抗器を提供することができる。   As described above, in the chip resistor manufacturing method according to the second embodiment, the through slit 23 is formed in the large substrate 20 by laser scribing to perform primary division, and the secondary division is performed with a dicing blade. Since the substrate 20 is cut, the tact time is increased or the production efficiency is reduced by the amount of the secondary division performed by dicing compared to the case where both the primary division and the secondary division are performed by laser scribing. However, since the smoothness of the cut surface by dicing is improved, a chip resistor with higher dimensional accuracy can be provided.

また、第2実施形態例に係るチップ抵抗器の製造方法では、図10,11,12(e)に示すレーザースクライブ工程において、大判基板20の裏面側からレーザー光を照射して貫通スリット23を形成するようにしたので、抵抗体3や保護膜4がレーザー光の熱によってダメージを受ける影響を軽減することができる。   In the chip resistor manufacturing method according to the second embodiment, in the laser scribing process shown in FIGS. 10, 11, and 12 (e), the through slit 23 is formed by irradiating laser light from the back side of the large substrate 20. Since they are formed, the influence of the resistor 3 and the protective film 4 being damaged by the heat of the laser beam can be reduced.

なお、上記の第1および第2実施形態例に係るチップ抵抗器の製造方法では、大判基板の表面側と裏面側のいずれか一方からレーザー光を照射して貫通スリットを形成するようにしているが、図13に示すように、大判基板の表裏両面側からレーザー光を照射して貫通スリットを形成するようにしても良い。   In the chip resistor manufacturing method according to the first and second embodiments described above, the through slit is formed by irradiating laser light from either the front surface side or the back surface side of the large substrate. However, as shown in FIG. 13, a through slit may be formed by irradiating laser light from both the front and back sides of a large substrate.

すなわち、図13(a)に示すように、大判基板30の表面に表電極2と抵抗体3および保護膜4を形成した後、保護膜4の上方から大判基板30の表面に向けてレーザー光を照射し、このレーザー光を1次分割予想ラインと2次分割予想ラインに沿って走査することにより、大判基板30の表面から途中まで達する複数本の第1補助溝31a,32aを形成する。なお、図13(a)において、左側上方は大判基板30を真上から見た平面図、その下方はX−X線に沿った断面図、右方はY−Y線に沿った断面図をそれぞれ示しており、以下に説明する図13(b),(c)も同様である。   That is, as shown in FIG. 13A, after the surface electrode 2, the resistor 3 and the protective film 4 are formed on the surface of the large substrate 30, the laser beam is directed from above the protective film 4 toward the surface of the large substrate 30. And a plurality of first auxiliary grooves 31a and 32a reaching from the surface of the large substrate 30 to the middle are formed by scanning the laser beam along the predicted primary division line and the secondary division expected line. In FIG. 13A, the upper left side is a plan view of the large substrate 30 as viewed from directly above, the lower side is a cross-sectional view along the line XX, and the right side is a cross-sectional view along the line YY. The same applies to FIGS. 13B and 13C described below.

次に、図13(b)に示すように、大判基板30の表面側から保護膜4を覆うように接着剤33を塗布し、この接着剤33を介して固定基材34を大判基板30に貼り付けた後、接着剤33を熱硬化させる。これら接着剤33と固定基材34は第1および第2実施形態例で用いられたものと同じである。   Next, as shown in FIG. 13B, an adhesive 33 is applied so as to cover the protective film 4 from the surface side of the large substrate 30, and the fixing base material 34 is applied to the large substrate 30 via the adhesive 33. After pasting, the adhesive 33 is thermally cured. The adhesive 33 and the fixing substrate 34 are the same as those used in the first and second embodiments.

しかる後、図13(c)に示すように、大判基板30の裏面側からレーザー光を照射し、このレーザー光を1次分割予想ラインと2次分割予想ラインに沿って走査することにより、大判基板30の裏面から途中まで達する複数本の第2補助溝31b,32bを形成する。これにより、第1補助溝31aと第2補助溝31bの先端部どうしが連通して1次分割用の貫通スリット31が形成されると共に、第1補助溝32aと第2補助溝32bの先端部どうしが連通して2次分割用の貫通スリット32が形成される。   Thereafter, as shown in FIG. 13 (c), laser light is irradiated from the back side of the large substrate 30, and this laser light is scanned along the primary division prediction line and the secondary division prediction line. A plurality of second auxiliary grooves 31b and 32b extending from the back surface of the substrate 30 to the middle are formed. As a result, the front end portions of the first auxiliary groove 31a and the second auxiliary groove 31b communicate with each other to form the through slit 31 for primary division, and the front end portions of the first auxiliary groove 32a and the second auxiliary groove 32b. The through slits 32 for secondary division are formed by communicating with each other.

このように大判基板30の表面と裏面の両側からレーザー光を照射して貫通スリット31,32を形成すると、大判基板30の一方面側からのみレーザー光を照射して貫通スリットを形成する場合に比べて、抵抗体3や保護膜4がレーザー光の熱によってダメージを受ける影響を軽減できるだけでなく、レーザー光のビーム角に伴う第1補助溝31a,32aと第2補助溝31b,32bの傾斜方向が逆になるため、貫通スリット31,32による大判基板30の切断面形状を平滑化することができる。   When the through slits 31 and 32 are formed by irradiating laser light from both the front and back surfaces of the large substrate 30 as described above, the through slits are formed by irradiating the laser beam only from one side of the large substrate 30. In comparison, not only can the effect of the resistor 3 and the protective film 4 being damaged by the heat of the laser beam, but also the inclination of the first auxiliary grooves 31a and 32a and the second auxiliary grooves 31b and 32b according to the beam angle of the laser beam. Since the direction is reversed, the cut surface shape of the large substrate 30 by the through slits 31 and 32 can be smoothed.

1 絶縁基板
2 表電極
3 抵抗体
4 保護膜
5 裏電極
6 端面電極
7 外部電極
10,20,30 大判基板
10A 短冊状基板
10B,20B チップ単体
11,14,21,33 接着剤
12,15,22,34 固定基材
13,16,23,31,32 貫通スリット
24 分割溝
31a,32a 第1補助溝
31b,32b 第2補助溝
DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Front electrode 3 Resistor 4 Protective film 5 Back electrode 6 End surface electrode 7 External electrode 10, 20, 30 Large-sized substrate 10A Strip-shaped substrate 10B, 20B Chip unit 11, 14, 21, 33 Adhesive 12, 15, 22, 34 Fixed base material 13, 16, 23, 31, 32 Through slit 24 Divided groove 31a, 32a First auxiliary groove 31b, 32b Second auxiliary groove

Claims (4)

セラミックスからなる大判基板の表面における複数のチップ形成領域にそれぞれ電極と抵抗体を形成した後、前記抵抗体を覆うように絶縁性の保護膜を形成し、しかる後、前記大判基板を互いに直交する方向に1次分割と2次分割することにより、個片化された多数のチップ単体を得るようにしたチップ抵抗器の製造方法において、
前記1次分割と前記2次分割の少なくとも一方が、前記大判基板にレーザー光を照射して貫通スリットを形成することによって行われることを特徴とするチップ抵抗器の製造方法。
An electrode and a resistor are respectively formed on a plurality of chip formation regions on the surface of a ceramic large-sized substrate, and then an insulating protective film is formed so as to cover the resistor, and then the large-sized substrate is orthogonal to each other. In a method of manufacturing a chip resistor in which a large number of single chips are obtained by dividing into a primary division and a secondary division in a direction,
A method of manufacturing a chip resistor, wherein at least one of the primary division and the secondary division is performed by irradiating the large substrate with a laser beam to form a through slit.
請求項1の記載において、前記大判基板の裏面側からレーザー光を照射して前記貫通スリットを形成することを特徴とするチップ抵抗器の製造方法。   2. The method of manufacturing a chip resistor according to claim 1, wherein the through slit is formed by irradiating a laser beam from the back side of the large substrate. 請求項1の記載において、前記大判基板の表裏両面の一方側からレーザー光を照射して第1補助溝を形成した後、前記大判基板の反対側からレーザー光を照射して前記第1補助溝に達する第2補助溝を形成することにより、前記第1補助溝と前記第2補助溝が連通して前記貫通スリットが形成されることを特徴とするチップ抵抗器の製造方法。   2. The first auxiliary groove according to claim 1, wherein the first auxiliary groove is formed by irradiating laser light from one side of the front and back surfaces of the large substrate to form the first auxiliary groove, and then irradiating laser light from the opposite side of the large substrate. Forming the second auxiliary groove, the first auxiliary groove and the second auxiliary groove communicate with each other to form the through slit. 請求項1〜3のいずれか1項の記載において、前記1次分割と前記2次分割のうち、いずれか一方が前記大判基板にレーザー光を照射して前記貫通スリットを形成することによって行われると共に、いずれか他方が前記大判基板をダイシングブレードで切断することによって行われることを特徴とするチップ抵抗器の製造方法。   4. The method according to claim 1, wherein one of the primary division and the secondary division is performed by irradiating the large substrate with laser light to form the through slit. A method of manufacturing a chip resistor, wherein either one is performed by cutting the large substrate with a dicing blade.
JP2015247741A 2015-12-18 2015-12-18 Manufacturing method of chip resistor Active JP6731246B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015247741A JP6731246B2 (en) 2015-12-18 2015-12-18 Manufacturing method of chip resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015247741A JP6731246B2 (en) 2015-12-18 2015-12-18 Manufacturing method of chip resistor

Publications (2)

Publication Number Publication Date
JP2017112326A true JP2017112326A (en) 2017-06-22
JP6731246B2 JP6731246B2 (en) 2020-07-29

Family

ID=59081169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015247741A Active JP6731246B2 (en) 2015-12-18 2015-12-18 Manufacturing method of chip resistor

Country Status (1)

Country Link
JP (1) JP6731246B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017152576A (en) * 2016-02-25 2017-08-31 Koa株式会社 Manufacturing method of chip resistor

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5821801A (en) * 1981-07-31 1983-02-08 富士通株式会社 Method of producing angular plate metal film resistor
JPS6446905A (en) * 1987-08-14 1989-02-21 Tdk Corp Chip component and manufacture thereof
JPH05166605A (en) * 1991-12-19 1993-07-02 Tdk Corp Method of manufacturing resistor chip and method of manufacturing resistor element
JPH05267025A (en) * 1992-03-23 1993-10-15 Towa Electron Kk Manufacture of chip part and manufacture of electronic part
JPH07283060A (en) * 1994-04-11 1995-10-27 Tokin Corp Fabrication of thin film chip inductor
JP2003133101A (en) * 2001-10-26 2003-05-09 Matsushita Electric Ind Co Ltd Resistor
JP2007173281A (en) * 2005-12-19 2007-07-05 Matsushita Electric Ind Co Ltd Method of manufacturing electronic component
JP2007220860A (en) * 2006-02-16 2007-08-30 Matsushita Electric Ind Co Ltd Manufacturing method of chip-type electronic part
JP2015023095A (en) * 2013-07-17 2015-02-02 コーア株式会社 Manufacturing method of chip resistor

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5821801A (en) * 1981-07-31 1983-02-08 富士通株式会社 Method of producing angular plate metal film resistor
JPS6446905A (en) * 1987-08-14 1989-02-21 Tdk Corp Chip component and manufacture thereof
JPH05166605A (en) * 1991-12-19 1993-07-02 Tdk Corp Method of manufacturing resistor chip and method of manufacturing resistor element
JPH05267025A (en) * 1992-03-23 1993-10-15 Towa Electron Kk Manufacture of chip part and manufacture of electronic part
JPH07283060A (en) * 1994-04-11 1995-10-27 Tokin Corp Fabrication of thin film chip inductor
JP2003133101A (en) * 2001-10-26 2003-05-09 Matsushita Electric Ind Co Ltd Resistor
JP2007173281A (en) * 2005-12-19 2007-07-05 Matsushita Electric Ind Co Ltd Method of manufacturing electronic component
JP2007220860A (en) * 2006-02-16 2007-08-30 Matsushita Electric Ind Co Ltd Manufacturing method of chip-type electronic part
JP2015023095A (en) * 2013-07-17 2015-02-02 コーア株式会社 Manufacturing method of chip resistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017152576A (en) * 2016-02-25 2017-08-31 Koa株式会社 Manufacturing method of chip resistor

Also Published As

Publication number Publication date
JP6731246B2 (en) 2020-07-29

Similar Documents

Publication Publication Date Title
JP6371187B2 (en) Resistor trimming method
JP6144136B2 (en) Manufacturing method of chip resistor
JP6479361B2 (en) Chip resistor
JP3846312B2 (en) Method for manufacturing multiple chip resistors
JP6615637B2 (en) Manufacturing method of chip resistor
JP2017112326A (en) Method for manufacturing chip resistor
JP6495724B2 (en) Chip resistor and manufacturing method thereof
JP5255899B2 (en) Chip resistor manufacturing method and chip resistor
JP6170726B2 (en) Manufacturing method of chip resistor
JP6749752B2 (en) Chip resistor and method of manufacturing chip resistor
JP4227821B2 (en) Manufacturing method of chip resistor
JP5042420B2 (en) Manufacturing method of chip resistor
JP4881557B2 (en) Manufacturing method of chip resistor
JP2017224677A (en) Chip resistor and manufacturing method thereof
JP2015008189A (en) Manufacturing method of thin-film chip resistor
TWI817476B (en) Chip resistor and method of manufacturing chip resistor
JP7333726B2 (en) Manufacturing method of chip resistor
JP2005268300A (en) Chip resistor and manufacturing method thereof
JP2018195638A (en) Manufacturing method of chip resistor
JP5973867B2 (en) Method for manufacturing multiple chip resistors
JP2016225572A (en) Chip resistor and method of manufacturing the same
JP2019087554A (en) Method of manufacturing chip component
JP3846311B2 (en) Method for manufacturing multiple chip resistors
JP6506636B2 (en) Method of manufacturing chip resistor
JP2022159796A (en) Chip resistor and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200706

R150 Certificate of patent or registration of utility model

Ref document number: 6731246

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250