JP5255899B2 - Chip resistor manufacturing method and chip resistor - Google Patents
Chip resistor manufacturing method and chip resistor Download PDFInfo
- Publication number
- JP5255899B2 JP5255899B2 JP2008126831A JP2008126831A JP5255899B2 JP 5255899 B2 JP5255899 B2 JP 5255899B2 JP 2008126831 A JP2008126831 A JP 2008126831A JP 2008126831 A JP2008126831 A JP 2008126831A JP 5255899 B2 JP5255899 B2 JP 5255899B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- electrode
- slit
- length
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 claims description 162
- 230000001681 protective effect Effects 0.000 claims description 75
- 238000007747 plating Methods 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 24
- 238000009966 trimming Methods 0.000 claims description 20
- 238000007639 printing Methods 0.000 claims description 17
- 238000001035 drying Methods 0.000 claims description 15
- 239000002003 electrode paste Substances 0.000 claims description 12
- 229920005989 resin Polymers 0.000 claims description 8
- 239000011347 resin Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000010304 firing Methods 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 230000035939 shock Effects 0.000 claims description 5
- 238000005245 sintering Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 70
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 23
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 22
- 229910052759 nickel Inorganic materials 0.000 description 11
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 10
- 229910052709 silver Inorganic materials 0.000 description 9
- 239000004332 silver Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- 238000009751 slip forming Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 3
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 239000005388 borosilicate glass Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000002815 nickel Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Description
本発明は、チップ抵抗器とその製造方法に関するものである。 The present invention relates to a chip resistor and a manufacturing method thereof.
従来より、チップ抵抗器を製造する際に、予め一次スリットと二次スリットとが形成された基板に抵抗体や電極部を形成する方法を用いるのが一般的である。 Conventionally, when manufacturing a chip resistor, it is common to use a method in which a resistor or an electrode portion is formed on a substrate on which a primary slit and a secondary slit are formed in advance.
すなわち、図7に示すような構成のチップ抵抗器Bを製造する方法としては、図8に示す方法により形成され、まず、上面に一次スリットと二次スリットが予め形成されている無垢のアルミナ基板(このアルミナ基板は、複数のチップ抵抗器の絶縁基板の大きさを少なくとも有する大判のものである)を用意し、このアルミナ基板の裏面に下面電極を形成する(S111)。その後、アルミナ基板の上面に上面電極を形成し(S112)、さらに、アルミナ基板の上面に抵抗体を形成する(S113)。その後、カバーコートを形成した(S114)後に、抵抗体のトリミングを行い(S115)、保護膜を形成する(S116)。その後、一次スリットに沿って基板を分割した(S117)後に、側面電極を形成し(S118)、二次スリットに沿って分割し(S119)、その後、メッキを行って(S120)チップ抵抗器を製造する。 That is, as a method of manufacturing the chip resistor B configured as shown in FIG. 7, a solid alumina substrate formed by the method shown in FIG. 8 and firstly formed with a primary slit and a secondary slit in advance on its upper surface. (This alumina substrate is a large one having at least the size of an insulating substrate of a plurality of chip resistors), and a bottom electrode is formed on the back surface of the alumina substrate (S111). Thereafter, an upper surface electrode is formed on the upper surface of the alumina substrate (S112), and a resistor is formed on the upper surface of the alumina substrate (S113). Thereafter, after the cover coat is formed (S114), the resistor is trimmed (S115), and a protective film is formed (S116). Then, after dividing the substrate along the primary slit (S117), side electrodes are formed (S118), divided along the secondary slit (S119), and then plated (S120). To manufacture.
上記の方法によって製造されたチップ抵抗器Bは、絶縁基板10と、抵抗体20と、上面電極30と、下面電極40と、側面電極50と、メッキ60と、カバーコート70と、保護膜80とを有しており、メッキ60は、ニッケルメッキ62と、錫メッキ64の2層により形成されている。
The chip resistor B manufactured by the above method includes the
また、近時、チップ抵抗器の小型化の要求が高まってきており、チップ抵抗器の小型化に伴い、抵抗体の有効面積を大きくすることが求められている。例えば、特許文献1に記載のチップ抵抗器においては、抵抗体の幅を絶縁性基板の幅の約70%として抵抗体の有効幅を一般の場合よりも長くしている。
Recently, there has been an increasing demand for miniaturization of chip resistors, and with the miniaturization of chip resistors, it is required to increase the effective area of the resistor. For example, in the chip resistor described in
また、特許文献2には、チップ型抵抗器の製造に際して、絶縁基板への抵抗体ペーストのスクリーン印刷後に印刷した抵抗体ペーストに滲みやダレを生じないようにするために、抵抗体配設面に一対の互いに平行なガイド壁を突設する点が開示されている。
しかし、予めスリットが形成されたアルミナ基板は、平板状のグリーンシートの上面側に刃型を押し当てて、一次スリットと二次スリットとを形成した後に、該グリーンシートを焼成することによって得られるので、図9に示すように、一次スリットS1と二次スリットS2に歪みが生じてしまう。つまり、予めスリットが形成されたアルミナ基板は、一般的にスリットに歪みが生じている。 However, an alumina substrate having slits formed in advance is obtained by pressing the blade mold against the upper surface side of the flat green sheet to form the primary slit and the secondary slit, and then firing the green sheet. Therefore, as shown in FIG. 9, distortion occurs in the primary slit S1 and the secondary slit S2. That is, the alumina substrate in which the slit is formed in advance generally has a distortion in the slit.
アルミナ基板の上面に抵抗体を形成する際に、抵抗体の幅方向(電極間方向とは直角の方向)に長く形成しようとすると、二次スリットに抵抗体ペーストが入り込んでしまう、いわゆるスリット落ちが生じてしまい、特に、上記のように、スリットに歪みがあるアルミナ基板を用いると、スリット落ちが生じやすくなってしまい、さらには、チップ抵抗器のサイズが小型になるほど、抵抗体の端部と二次スリットとの距離が短くなり、また、スリットの歪みの影響を強く受けるので、スリット落ちしやすくなる。特に、二次スリットに抵抗体がスリット落ちすると、トリミングを正確に行うことができなくなる。 When a resistor is formed on the upper surface of the alumina substrate, so long as the resistor is formed in the width direction (direction perpendicular to the direction between the electrodes), the resistor paste enters the secondary slit. In particular, when an alumina substrate having a slit in the slit as described above is used, the slit is likely to drop, and further, as the size of the chip resistor is reduced, the end of the resistor is reduced. Since the distance between the secondary slit and the secondary slit becomes short and the influence of the distortion of the slit is strong, the slit is easily dropped. In particular, if the resistor falls into the secondary slit, trimming cannot be performed accurately.
抵抗体の二次スリットへのスリット落ちを防止するために、特許文献2のようにガイド壁を突設する方法も考えられるが、ガイド壁を形成する工程が別途必要になり、また、抵抗体を幅方向に長く形成しようとすると、ガイド壁を形成すること自体無理があり、ガイド壁それ自体がスリット落ちするおそれがある。
In order to prevent the resistor from dropping into the secondary slit, a method of projecting a guide wall as in
また、チップ抵抗器が小型化すると、その分抵抗体の長さが小さくなってしまい、良好な負荷特性、特に、耐サージ特性を十分得ることができないという問題がある。 Further, when the chip resistor is reduced in size, the length of the resistor is reduced accordingly, and there is a problem that good load characteristics, particularly surge resistance characteristics cannot be obtained sufficiently.
そこで、本発明は、小型のチップ抵抗器を製造する場合でも、良好な負荷特性、特に、耐サージ特性を十分得ることができるチップ抵抗器の製造方法及びチップ抵抗器を提供するとともに、抵抗体のスリット落ちを防止することができ、スリット落ち防止のための工程が別途必要ないチップ抵抗器の製造方法を提供することを目的とするものである。 Therefore, the present invention provides a chip resistor manufacturing method and a chip resistor capable of sufficiently obtaining good load characteristics, in particular, surge resistance characteristics, even when a small chip resistor is manufactured. It is an object of the present invention to provide a method of manufacturing a chip resistor that can prevent slit dropping and that does not require a separate process for preventing slit dropping.
本発明は上記問題点を解決するために創作されたものであって、第1には、チップ抵抗器の製造方法であって、チップ抵抗器における絶縁基板の素体となる基板素体で、該絶縁基板の複数個分の大きさを少なくとも有し、焼成済みの基板素体の上面に、一次分割用のスリットである一次スリットと二次分割用のスリットである二次スリットとをレーザースクライブにより形成し、レーザースクライブをすることにより、基板素体の上面の一次スリットと二次スリットに沿った両側に、レーザー照射により溶融した基板材料が盛り上がって再焼結することにより基板素体の上面よりも上方に突出する突堤部を形成するスリット形成工程で、レーザースクライブにおけるレーザー方式をYAGレーザー、波長を1000〜1100nm、出力を7〜9W、Qレートを40〜60kHz、加工速度を60〜80mm/sとすることにより3〜10μmの高さの突堤部を形成するスリット形成工程と、基板素体の上面に一次スリット及び二次スリットに近接させて抵抗体を形成する抵抗体形成工程で、抵抗体ペーストを印刷した後に乾燥及び焼成することにより抵抗体を形成する抵抗体形成工程と、上面電極ペーストを印刷した後に乾燥及び焼成することにより抵抗体の両側の上面に積層して接続された上面電極を形成する上面電極形成工程で、抵抗体において上面電極が接続される両側を結ぶ方向である電極間方向には、電極間方向に隣り合うチップ抵抗器間の一次スリットを跨ぐとともに該電極間方向に隣り合うチップ抵抗器の各抵抗体に接続する上面電極を形成する上面電極形成工程とを有する抵抗体・上面電極形成工程で、抵抗体における上面電極に接続していない領域の電極間方向の長さである抵抗体の有効長をチップ抵抗器として基板素体が分割された状態となった絶縁基板の電極間方向の長さの70%以上95%以下となり、かつ、抵抗体における電極間方向と直角方向である幅方向の長さをチップ抵抗器として基板素体が分割された状態となった絶縁基板の幅方向の長さの80%以上95%以下となるように、抵抗体と上面電極とを形成する抵抗体・上面電極形成工程と、抵抗体のトリミング時の熱衝撃を緩和するためのカバーコートを形成するカバーコート形成工程で、電極間方向には抵抗体の長さよりも短く形成するとともに、電極間方向と直角方向に複数のチップ抵抗器分の領域に帯状にカバーコートを形成することにより、各チップ抵抗器におけるカバーコートの電極間方向と直角方向である幅方向の長さをチップ抵抗器として基板素体が分割された状態となった絶縁基板の幅方向の長さと略同一となるようにカバーコートを形成するカバーコート形成工程と、抵抗体にトリミングを行って抵抗体の抵抗値を調整する抵抗値調整工程と、抵抗値調整工程の後に、カバーコートの領域と抵抗体における上面電極及びカバーコートに被覆されていない領域と上面電極の内側の領域とを被覆する保護膜を形成する保護膜形成工程で、電極間方向と直角方向に複数のチップ抵抗器分の領域に帯状に保護膜を形成することにより、各チップ抵抗器における保護膜の電極間方向と直角方向である幅方向の長さをチップ抵抗器として基板素体が分割された状態となった絶縁基板の幅方向の長さと略同一となるように保護膜を形成する保護膜形成工程と、基板素体を一次スリットに沿って分割する一次分割工程と、基板素体を分割してなる短冊状基板の電極間方向の側面に側面電極用ペーストを印刷して乾燥し、その後、硬化又は焼成することにより側面電極を形成する側面電極形成工程で、側面電極の上側部分が、上面電極における保護膜に被覆されていない領域と保護膜の電極間方向の端部領域とを被覆し、側面電極の上側部分の内側の端部が上面電極の内側の端部よりも内側位置となるように側面電極を形成する側面電極形成工程と、短冊状基板を二次スリットに沿って分割する二次分割工程と、側面電極に対してメッキを行なうメッキ工程と、を有することを特徴とする。
The present invention was created to solve the above problems, and firstly, a chip resistor manufacturing method, which is a substrate body that is an element of an insulating substrate in a chip resistor, A laser scriber having a primary slit which is a slit for primary division and a secondary slit which is a slit for secondary division is provided on the upper surface of the substrate body which is at least as large as the plurality of insulating substrates. The substrate material melted by laser irradiation rises and re-sinters on both sides along the primary slit and the secondary slit on the upper surface of the substrate body by laser scribe. a slit forming step of forming a jetty portion protruding upward from, YAG lasers and laser method in laser scribing, the wavelength 1000~1100Nm, the output 7 9W,
この第1の構成のチップ抵抗器によれば、抵抗体の有効長が絶縁基板の長さの70%以上95%以下で、抵抗体の有効幅が絶縁基板の幅の80%以上95%以下となるので、耐サージ特性を十分得ることができ、特に、抵抗体の有効長や有効幅を長く形成しても、絶縁基板の上面の周縁にはレーザースクライブによりスリットを形成することにより突堤部が設けられるので、抵抗体のスリット落ち(特に、二次スリット落ち)を防止することができる。また、焼成済みの基板素体にスリットを形成するので、スリットの歪みを防止でき、これによっても、抵抗体のスリット落ちを防止でき、チップ抵抗器が小型化しても抵抗体のスリット落ちを防止できる。また、スリットを形成する工程で同時に突堤部を形成するので、別途スリット落ちを防止するための工程が必要とならない。 According to the chip resistor having the first configuration, the effective length of the resistor is 70 % to 95% of the length of the insulating substrate, and the effective width of the resistor is 80 % to 95% of the width of the insulating substrate. Therefore, it is possible to obtain sufficient surge resistance, and in particular, even if the effective length and width of the resistor are made long, a jetty is formed by forming a slit by laser scribe on the periphery of the upper surface of the insulating substrate. Therefore, it is possible to prevent the resistor from falling off the slit (in particular, from the secondary slit). In addition, since slits are formed in the fired substrate body, it is possible to prevent distortion of the slits, which also prevents the resistor from falling off the slit and prevents the resistor from falling off even if the chip resistor is downsized. it can. Further, since the jetty portion is simultaneously formed in the step of forming the slit, a separate step for preventing the drop of the slit is not required.
また、上面電極が抵抗体の上面に積層して接続するので、トリミングに際して抵抗値計測用のプローブ(端子)を接触させる面積を十分確保することができ、正確にトリミングを行なうことができる。また、側面電極の上側部分の内側の端部が上面電極の内側の端部よりも内側になるように形成されているので、抵抗体が電極間方向に長くなっても側面電極の密着力を上げることができ、プリント基板に実装した際にプリント基板が大きく撓んだ場合であっても電極部が剥がれるのを防止することができる。側面電極と保護膜の接着面積が大きいので、腐食ガスが側面電極と保護膜の界面から侵入しにくくなり、上面電極や抵抗体の腐食を防止することができる。In addition, since the upper surface electrode is laminated and connected to the upper surface of the resistor, a sufficient area for contacting the resistance measurement probe (terminal) can be secured during trimming, and trimming can be performed accurately. In addition, since the inner edge of the upper part of the side electrode is formed to be inside the inner edge of the upper surface electrode, even if the resistor becomes longer in the inter-electrode direction, the adhesion of the side electrode is improved. Even when the printed circuit board is greatly bent when mounted on the printed circuit board, the electrode portion can be prevented from peeling off. Since the adhesion area between the side electrode and the protective film is large, it is difficult for the corrosive gas to enter from the interface between the side electrode and the protective film, and corrosion of the top electrode and the resistor can be prevented.
また、上記カバーコート形成工程においては、一次スリットの方向と平行な方向であるカバーコート形成方向に帯状に形成し、該カバーコート形成方向にチップ抵抗器複数個分を有する形成領域に一度にカバーコートを形成するのが好ましい。このように、帯状にカバーコートを形成することにより、幅方向に従来よりも大きく形成された抵抗体を幅方向に確実に被覆することができる。 Further, in the cover coat forming step, a band is formed in the cover coat forming direction, which is parallel to the primary slit direction, and the formation region having a plurality of chip resistors in the cover coat forming direction is covered at a time. A coat is preferably formed. Thus, by forming the cover coat in a strip shape, it is possible to reliably cover the resistor formed in the width direction larger than the conventional one in the width direction.
また、レーザースクライブにおいて、レーザー方式をYAGレーザー、波長を1000〜1100nm、出力を7〜9W、Qレートを40〜60kHz、加工速度を60〜80mm/sとしてレーザースクライブすることにより、突堤部を高く形成することができ、よりスリット落ちを防止することができる。
Also, in the record over Saas Clive, YAG lasers and laser method, 1000 to 1100 nm wavelength, 7~9W output,
また、第2には、上記第1の構成において、カバーコート形成工程において、ガラスペーストを印刷し焼成することによりカバーコートを形成し、保護膜形成工程において、樹脂ペーストを印刷した後に乾燥及び硬化させることにより保護膜を形成することを特徴とする。 Second, in the first configuration, in the cover coat forming step, a glass coat is printed and baked to form a cover coat, and in the protective film forming step, the resin paste is printed and then dried and cured. Thus, a protective film is formed .
また、上記保護膜形成工程においては、一次スリットの方向と平行な方向である保護膜形成方向に帯状に形成し、該保護膜形成方向にチップ抵抗器複数個分を有する形成領域に一度に保護膜を形成するのが好ましい。このように、帯状に保護膜を形成することにより、幅方向に従来よりも大きく形成された抵抗体を幅方向に確実に被覆することができる。 Further, in the protective film forming step, a band is formed in the protective film forming direction which is parallel to the primary slit direction, and protection is performed at once on a forming region having a plurality of chip resistors in the protective film forming direction. A film is preferably formed. In this way, by forming the protective film in a strip shape, it is possible to reliably cover the resistor formed in the width direction in the width direction.
また、第3には、チップ抵抗器であって、略直方体形状の絶縁基板で、その上面の周縁に沿って、チップ抵抗器の製造過程において、絶縁基板の複数個分の大きさを少なくとも有し、焼成済みの基板素体の上面に、一次分割用のスリットである一次スリットと二次分割用のスリットである二次スリットとをレーザースクライブにより形成し、該レーザースクライブにおけるレーザー方式をYAGレーザー、波長を1000〜1100nm、出力を7〜9W、Qレートを40〜60kHz、加工速度を60〜80mm/sとしてレーザースクライブをすることにより、基板素体の上面の一次スリットと二次スリットに沿った両側に、レーザー照射により溶融した基板材料が盛り上がって再焼結することにより形成された突堤部で、絶縁基板の上面の周縁に沿って絶縁基板の上面よりも上方に突出し3〜10μmの高さを有する突堤部を有する絶縁基板と、絶縁基板の上面に形成され、絶縁基板における辺部で抵抗体において上面電極が接続される両側を結ぶ方向である電極間方向の辺部と電極間方向と直角方向の辺部とに近接して形成された抵抗体で、抵抗体ペーストを印刷した後に乾燥及び焼成することにより形成された抵抗体と、抵抗体の両側の上面に積層して接続され、電極間方向において抵抗体と接続する側とは反対側の端部が絶縁基板の端部にまで形成された上面電極で、上面電極ペーストを印刷した後に乾燥及び焼成することにより形成された上面電極と、抵抗体のトリミング時の熱衝撃を緩和するためのカバーコートで、電極間方向には抵抗体の長さよりも短く形成されるとともに、電極間方向と直角方向である幅方向には絶縁基板の幅方向の長さと略同一の長さを有するカバーコートと、カバーコートの領域と抵抗体における上面電極及びカバーコートに被覆されていない領域と上面電極の内側の領域とを被覆する保護膜で、幅方向には絶縁基板の幅方向の長さと略同一の長さを有する保護膜と、絶縁基板の側面に形成されるとともに、上面電極における保護膜に被覆されていない領域と保護膜の電極間方向の端部領域を被覆するとともに、側面電極の内側の端部が、上面電極の内側の端部よりも内側に位置している側面電極で、側面電極用ペーストを印刷して乾燥し、その後、硬化又は焼成することにより形成された側面電極と、側面電極の表面に形成されたメッキと、を有し、抵抗体における上面電極に接続していない領域の電極間方向の長さである抵抗体の有効長が絶縁基板の電極間方向の長さの70%以上95%以下であり、かつ、抵抗体における電極間方向と直角方向である幅方向の長さが絶縁基板の幅方向の長さの80%以上95%以下であることを特徴とする。 Third , the chip resistor is a substantially rectangular parallelepiped-shaped insulating substrate, and has at least a size corresponding to a plurality of insulating substrates in the manufacturing process of the chip resistor along the periphery of the upper surface thereof. Then, a primary slit which is a slit for primary division and a secondary slit which is a slit for secondary division are formed by laser scribe on the upper surface of the baked substrate body, and the laser method in the laser scribe is YAG laser. Along the primary and secondary slits on the upper surface of the substrate body by laser scribing with a wavelength of 1000 to 1100 nm, an output of 7 to 9 W, a Q rate of 40 to 60 kHz, and a processing speed of 60 to 80 mm / s. On both sides of the insulating substrate, there is a jetty formed by rising and re-sintering the substrate material melted by laser irradiation. An insulating substrate having a jetty portion along a periphery has a height of projecting 3~10μm above the upper surface of the insulating substrate, is formed on the upper surface of the insulating substrate, the upper electrode in the resistance body side portion of the insulating substrate A resistor formed in the vicinity of the side in the inter-electrode direction, which is the direction connecting both sides to be connected, and the side in the direction perpendicular to the inter-electrode direction, by printing and drying and baking the resistor paste The formed resistor and the upper surface electrode that is stacked and connected to the upper surface on both sides of the resistor, and the end opposite to the side connected to the resistor is formed up to the end of the insulating substrate in the inter-electrode direction. The upper electrode formed by printing and drying and baking the upper electrode paste, and a cover coat to alleviate the thermal shock at the time of trimming the resistor, in the direction between the electrodes than the length of the resistor Formed short In the width direction perpendicular to the inter-electrode direction, the cover coat having a length substantially the same as the length in the width direction of the insulating substrate, and the cover coat region and the upper surface electrode and cover coat in the resistor are covered. A protective film that covers the non-covered area and the inner area of the upper surface electrode, and is formed on the side surface of the insulating substrate in the width direction and having a length substantially the same as the length in the width direction of the insulating substrate. Covering the region of the top electrode that is not covered by the protective film and the end region of the protective film between the electrodes, and the inner edge of the side electrode is located inside the inner edge of the upper electrode. a side electrode has, and dried printed side electrode paste has then the side electrode formed by curing or firing, a plating formed on the surface of the side surface electrode, resistor On the top electrode Continued effective length is the length resistor between electrodes direction of a region not is 95% or less 70% of the length of the inter-electrode direction of the insulating substrate, and the inter-electrode direction perpendicular to the direction of the resistor The length in the width direction is 80% or more and 95% or less of the length in the width direction of the insulating substrate.
この第3の構成のチップ抵抗器においては、抵抗体の有効長が絶縁基板の長さの70%以上95%以下で、抵抗体の有効幅が絶縁基板の幅の80%以上95%以下となるので、良好な負荷特性、特に、耐サージ特性を十分得ることができる。 In the chip resistor having the third configuration, the effective length of the resistor is 70 % to 95% of the length of the insulating substrate, and the effective width of the resistor is 80 % to 95% of the width of the insulating substrate. Therefore, satisfactory load characteristics, in particular, surge resistance characteristics can be sufficiently obtained.
よって、上面電極が抵抗体の上面に積層して接続しているので、トリミングに際して抵抗値計測用のプローブ(端子)を接触させる面積を十分確保することができ、正確にトリミングを行なうことができる。また、保護膜が、抵抗体における上面電極に被覆されていない領域と上面電極の内側の領域とを被覆し、側面電極が、上面電極における保護膜に被覆されていない領域と保護膜の電極間方向の端部領域を被覆し、側面電極の内側の端部が、上面電極の内側の端部よりも内側に位置しているので、抵抗体が電極間方向に長くなっても側面電極の密着力を上げることができ、プリント基板に実装した際にプリント基板が大きく撓んだ場合であっても電極部が剥がれるのを防止することができる。側面電極と保護膜の接着面積が大きいので、腐食ガスが側面電極と保護膜の界面から侵入しにくくなり、上面電極や抵抗体の腐食を防止することができる。 Therefore, since the upper surface electrode is laminated and connected to the upper surface of the resistor, a sufficient area for contacting the resistance measurement probe (terminal) can be secured during trimming, and the trimming can be performed accurately. . The protective film covers a region of the resistor that is not covered with the upper surface electrode and a region inside the upper surface electrode, and the side electrode is between the region of the upper surface electrode that is not covered with the protective film and the electrode of the protective film. Covers the end region in the direction, and the inner end of the side electrode is located on the inner side of the inner end of the upper surface electrode, so that the side electrode adheres even if the resistor becomes longer in the inter-electrode direction. The force can be increased, and even when the printed circuit board is largely bent when mounted on the printed circuit board, the electrode portion can be prevented from peeling off. Since the adhesion area between the side electrode and the protective film is large, it is difficult for the corrosive gas to enter from the interface between the side electrode and the protective film, and corrosion of the top electrode and the resistor can be prevented.
また、第4には、上記第3の構成において、カバーコートが、ガラスペーストを印刷し焼成することにより形成され、保護膜が、樹脂ペーストを印刷した後に乾燥及び硬化させることにより形成されていることを特徴とする。Fourth, in the third configuration, the cover coat is formed by printing and baking a glass paste, and the protective film is formed by drying and curing after printing the resin paste. It is characterized by that.
本発明に基づくチップ抵抗器の製造方法及びチップ抵抗器によれば、抵抗体の有効長が絶縁基板の長さの60%以上95%以下で、抵抗体の有効幅が絶縁基板の幅の70%以上95%以下となるので、耐サージ特性を十分得ることができる。特に、チップ抵抗器の製造方法においては、抵抗体の有効長や有効幅を長く形成しても、絶縁基板の上面の周縁にはレーザースクライブによりスリットを形成することにより突堤部が設けられるので、抵抗体のスリット落ち(特に、二次スリット落ち)を防止することができる。また、焼成済みの基板素体にスリットを形成するので、スリットの歪みを防止でき、これによっても、抵抗体のスリット落ちを防止でき、チップ抵抗器が小型化しても抵抗体のスリット落ちを防止できる。また、スリットを形成する工程で同時に突堤部を形成するので、別途スリット落ちを防止するための工程が必要とならない。 According to the chip resistor manufacturing method and the chip resistor according to the present invention, the effective length of the resistor is 60% to 95% of the length of the insulating substrate, and the effective width of the resistor is 70% of the width of the insulating substrate. % Or more and 95% or less, sufficient surge resistance can be obtained. In particular, in the method of manufacturing a chip resistor, even if the effective length and effective width of the resistor are formed long, the pier portion is provided by forming a slit by laser scribing on the periphery of the upper surface of the insulating substrate. It is possible to prevent the resistor from falling off the slit (in particular, secondary slit dropping). In addition, since slits are formed in the fired substrate body, it is possible to prevent distortion of the slits, which also prevents the resistor from falling off the slit and prevents the resistor from falling off even if the chip resistor is downsized. it can. Further, since the jetty portion is simultaneously formed in the step of forming the slit, a separate step for preventing the drop of the slit is not required.
本発明においては、小型のチップ抵抗器を製造する場合でも、抵抗体の有効長(特に、幅方向の有効長)を長くとることができ、スリット落ちを防止することができるチップ抵抗器の製造方法及びチップ抵抗器を提供するという目的を以下のようにして実現した。 In the present invention, even when a small chip resistor is manufactured, it is possible to increase the effective length of the resistor (especially, the effective length in the width direction), and to manufacture a chip resistor that can prevent slit dropping. The object of providing a method and a chip resistor was realized as follows.
本発明に基づくチップ抵抗器Aは、図1に示すように構成され、絶縁基板10と、抵抗体20と、上面電極30と、下面電極40と、側面電極50と、メッキ60と、カバーコート70と、保護膜80とを有している。なお、図において、Y1−Y2方向は、X1−X2方向に直角な方向であり、Z1−Z2方向は、X1−X2方向及びY1−Y2方向に直角な方向である。
A chip resistor A according to the present invention is configured as shown in FIG. 1, and includes an insulating
ここで、絶縁基板10は、含有率96%程度のアルミナにて形成された絶縁体である。この絶縁基板10は、全体には、略直方体形状を呈している。なお、図1に示す例では、絶縁基板10は平面視では長方形状を呈するが、他の形状、例えば、正方形状でもよい。なお、チップ抵抗器Aはいわゆる1608タイプのサイズであり、絶縁基板10の大きさは、平面視において、例えば、長辺(電極間方向の辺)が1.49mm〜1.51mm(好適には、1.50mm)で、短辺が0.78mm〜0.80mm(好適には、0.794mm)となっている。なお、チップ抵抗器Aがいわゆる1005タイプのサイズであり、絶縁基板10の長辺が0.89mm〜0.91mm(好適には、0.90mm)で、短辺が0.48mm〜0.50mm(好適には、0.49mm)としてもよい。また、絶縁基板10の大きさはこれに限定されることなく他のサイズであってもよく、また、絶縁基板10の長辺と短辺の長さは、上記の長さに限定されず他の長さであってもよい。
Here, the insulating
また、絶縁基板10の上面の周縁には突堤部10a(図2参照)が形成されている。この突堤部10aは、絶縁基板10の上面の四辺の周縁に沿って連続して形成されていて、絶縁基板10の上面(つまり、突堤部10a以外の上面)に対して盛り上がって形成されており、この突堤部10aの絶縁基板10の上面に対する高さTは、3〜10μmに形成されている。この突堤部10aは、チップ抵抗器Aの製造工程において、アルミナ基板にレーザースクライブにより一次スリットと二次スリットとを形成した際に形成されるものである。詳しくは後述する。
Further, a
また、抵抗体20は、図1に示すように、絶縁基板10の上面に設けられ、長手方向(電極間方向、通電方向としてもよい))に帯状に形成されていて、平面視において略長方形状に形成されている。この抵抗体20の電極間方向の端部は絶縁基板10の端部までは形成されておらず、抵抗体20の電極間方向の端部と絶縁基板10の電極間方向の端部との間には所定の間隔が形成されている。また、抵抗体20の幅方向の端部は絶縁基板10の端部までは形成されておらず、抵抗体20の幅方向の端部と絶縁基板10の幅方向の端部との間には所定の間隔が形成されている。ここで、抵抗体20の幅方向(Y1−Y2方向)の長さWbは、絶縁基板10の幅方向の長さWaに対して70%以上95%以下の長さに形成されている。つまり、抵抗体20の有効幅は、絶縁基板10の幅の70%以上95%以下に形成されている。この抵抗体20は、酸化ルテニウム系メタルグレーズ厚膜により形成されている。なお、より好適には、抵抗体20の幅方向の長さWbを絶縁基板10の幅方向の長さWaに対して80%以上95%以下の長さとする。
Further, as shown in FIG. 1, the
また、上面電極30は、絶縁基板10の上面の長手方向(X1−X2方向(図1参照))の両端部領域に一対形成されていて、平面視において略方形状を呈している。つまり、一方の上面電極30は、絶縁基板10の上面のX1側の端部から所定の長さに形成されているとともに、他方の上面電極30は、絶縁基板10の上面のX2側の端部から所定長さに形成されている。また、上面電極30の幅方向の幅は、抵抗体20の幅方向の幅と略同一に形成されていて、幅方向には、上面電極30と絶縁基板10の端部には隙間が形成されている。この上面電極30は、具体的には、銀系厚膜(銀系メタルグレーズ厚膜)により形成されている。
Further, a pair of
また、上面電極30は、抵抗体20の端部領域に積層して形成されている。つまり、上面電極30における外側の領域(絶縁基板10の端部(電極間方向の端部)側の領域)は、絶縁基板10の上面に形成されているが、内側の領域は、抵抗体20の上面に積層して形成されている。
Further, the
また、抵抗体20における上面電極30に被覆されていない領域の電極間方向の長さLbは、絶縁基板10の電極間方向の長さLaに対して60%以上95%以下の長さに形成されている。つまり、抵抗体20の有効長は、絶縁基板10の長さの60%以上95%以下に形成されている。なお、より好適には、抵抗体20における上面電極30に被覆されていない領域の電極間方向の長さLbを絶縁基板10の電極間方向の長さLaに対して80%以上95%以下の長さとする。
Further, the length Lb in the interelectrode direction of the region not covered by the
また、下面電極40は、図1に示すように、上記絶縁基板10の下面の長手方向(X1−X2方向(図1参照))の両端部領域に一対形成されていて、底面視において略方形状を呈している。この下面電極40の長さ(X1−X2方向の長さ)は、上面電極30と略同一の長さに形成されているが、下面電極40の長さは任意としてもよい。また、下面電極40の幅方向(Y1−Y2方向)の長さは、絶縁基板10の幅方向の長さと略同一に形成されている。この下面電極40は、銀系厚膜(銀系メタルグレーズ厚膜)により形成されている。
Further, as shown in FIG. 1, a pair of
なお、この下面電極40の構成を省略して、側面電極50の下側部分50bにより下面電極の代わりとしてもよい。
Note that the configuration of the
また、側面電極50は、上面電極30の一部と、保護膜80の一部と、下面電極40の全てと、絶縁基板10の側面(つまり、X1側の側面と、X2側の側面)を被覆するように断面略コ字状に層状に形成されている。この側面電極50は、X1側の端部とX2側の端部にそれぞれ設けられている。この側面電極50は、樹脂(具体的には、エポキシ樹脂)と銀粉末とを含む樹脂・銀系厚膜により形成されている。なお、この側面電極50をスパッタ法による金属薄膜により形成してもよい。
Further, the
また、側面電極50は、図1に示すように、断面略コ字状を呈し、側面電極50の上側部分50a(つまり、側面電極50において上面電極30と保護膜80に積層する部分)が上面電極30の上面の一部と保護膜80の上面の一部に積層して形成されている。つまり、上面電極30の上面の一部に保護膜80の端部が積層して形成され、側面電極50は、上面電極30における保護膜80に被覆されていない領域を被覆するとともに、保護膜80における端部領域を被覆している。また、側面電極50における上側部分50aの電極間方向の長さは、上面電極30の電極間方向の長さよりも長く形成されていて、上側部分50aの内側の端部は、上面電極30の内側の端部よりも内側(つまり、中央側)に位置している。つまり、側面電極50の上側部分50aの内側の端部間の長さLcは、一対の上面電極30の内側の端部間の長さLbよりも小さく形成されている。また、側面電極50の幅方向(Y1−Y2方向)の長さは、絶縁基板10の幅方向の長さと略同一に形成されている。よって、側面電極50の上側部分50aは、平面視において、上面電極30の平面領域を全て含むように形成されている。また、側面電極50の下側部分50bは、下面電極40の表面を全て被覆している。なお、側面電極50における上側部分50aと下側部分50bを除く中間部分が、主として絶縁基板10の側面に上下方向に形成されている。
Further, as shown in FIG. 1, the
また、メッキ60は、ニッケルメッキ(Niメッキ)62と、錫メッキ64とから構成されていて、X1側の端部領域とX2側の端部領域にそれぞれ設けられている。つまり、チップ抵抗器の接続用の電極部の表面にメッキ60が設けられていて、内側層がニッケルメッキ62で、外側層が錫メッキ64となっている。
The
ここで、ニッケルメッキ62は、側面電極50の全体を被覆するように側面電極50の表面に形成されている。このニッケルメッキ62は、電気メッキにより略均一の膜厚で形成されている。このニッケルメッキ62は、ニッケルにて形成されており、上面電極30等の内部電極のはんだ食われを防止するために形成されている。このニッケルメッキは、ニッケル以外にも銅メッキが用いられる場合もある。
Here, the nickel plating 62 is formed on the surface of the
また、錫メッキ64は、ニッケルメッキ62の表面を被覆するように略均一の膜厚で配設されている。なお、錫メッキ以外にはんだメッキが用いられる場合もある。
Further, the tin plating 64 is disposed with a substantially uniform film thickness so as to cover the surface of the
なお、上記上面電極30と下面電極40と側面電極50とメッキ60とで、電極部が形成されている。つまり、チップ抵抗器Aにおいては、電極間方向の端部にそれぞれ電極部が形成されている。
The
また、カバーコート70は、抵抗体20の上面に形成され、抵抗体20へのトリミング時の熱衝撃を緩和するために形成されている。このカバーコート70は、電極間方向には、抵抗体20の長さよりも短く形成されていて、抵抗体20の電極間方向の端部領域がカバーコート70から露出し、また、カバーコート70の幅方向の長さは、絶縁基板10の幅方向の長さと略同一に形成されている。このカバーコート70は、ガラス系材料により形成されていて、具体的には、ホウ珪酸鉛ガラス系厚膜により形成されている。
Further, the
なお、抵抗体20とカバーコート70には、トリミングによるトリミング溝20T(図1参照)が形成されている。
The
また、保護膜80は、図1に示すように、カバーコート70と、抵抗体20の一部(抵抗体20におけるカバーコート70と上面電極30に被覆されていない領域)と、上面電極30の一部を被覆するように設けられている。つまり、保護膜80は、抵抗体における上面電極に被覆されていない領域と上面電極の内側の領域とを被覆し、少なくとも抵抗体20の露出領域を被覆するように形成されている。すなわち、この保護膜80の形成位置をさらに詳しく説明すると、幅方向には、絶縁基板10の幅と略同一に形成され、さらに、電極間方向には、抵抗体20の長さと略同一に形成され、保護膜80の電極間方向の端部位置は、抵抗体20の電極間方向の端部位置と水平方向において略同一の位置となっている。この保護膜80は、樹脂、具体的には、エポキシ・フェノール系樹脂により形成されている。以上のように、保護膜80は、抵抗体20が露出した領域を被覆していて、抵抗体20が外部に露出しないように抵抗体20を保護するものである。
Further, as shown in FIG. 1, the
上記構成のチップ抵抗器Aの製造方法について図3、図4等を使用して説明すると、まず、上面と裏面の両面にスリットが形成されていない無垢のアルミナ基板(このアルミナ基板は、複数のチップ抵抗器の絶縁基板の大きさを少なくとも有する大判のものであり、平板状のグリーンシート(含有率96%程度のアルミナを含有するグリーンシート)を予め焼成したものである)(基板素体)を用意し、このアルミナ基板の裏面(すなわち、底面)に下面電極を形成する(S11、下面電極形成工程)。つまり、下面電極用のペースト(例えば、銀系メタルグレーズ等の銀系ペースト)を印刷し、乾燥・焼成する。なお、この下面電極の形成に際しては、隣接するチップ抵抗器について同時に下面電極を形成する。さらには、電極間方向に直角な方向には、帯状に連続して下面電極を形成する。 The manufacturing method of the chip resistor A having the above-described structure will be described with reference to FIGS. 3 and 4. First, a solid alumina substrate in which slits are not formed on both the upper surface and the back surface (this alumina substrate has a plurality of A large-sized chip resistor having at least the size of an insulating substrate of a chip resistor, which is obtained by firing a flat plate-like green sheet (a green sheet containing alumina with a content of about 96%) in advance (substrate body) Is prepared, and a lower surface electrode is formed on the back surface (that is, the bottom surface) of the alumina substrate (S11, lower surface electrode forming step). That is, a paste for the lower surface electrode (for example, a silver-based paste such as silver-based metal glaze) is printed, dried and fired. In forming the lower surface electrode, the lower surface electrode is simultaneously formed for adjacent chip resistors. Furthermore, in the direction perpendicular to the inter-electrode direction, a bottom electrode is formed continuously in a strip shape.
アルミナ基板の上面に一次スリットS1と二次スリットS2を形成する(S12、スリット形成工程)。つまり、図4(a)に示すように、Y1−Y2方向に一次スリットS1を形成するとともに、X1−X2方向に二次スリットS2を形成する。この一次スリットは一次分割用のスリットであり、X1−X2方向に隣接するチップ抵抗器の境界位置にY1−Y2方向に一次スリットを形成する。また、二次スリットは二次分割用のスリットであり、Y1−Y2方向に隣接するチップ抵抗器の境界位置にX1−X2方向に二次スリットを形成する。 A primary slit S1 and a secondary slit S2 are formed on the upper surface of the alumina substrate (S12, slit forming step). That is, as shown in FIG. 4A, the primary slit S1 is formed in the Y1-Y2 direction and the secondary slit S2 is formed in the X1-X2 direction. This primary slit is a slit for primary division, and forms a primary slit in the Y1-Y2 direction at the boundary position between the chip resistors adjacent in the X1-X2 direction. The secondary slit is a slit for secondary division, and a secondary slit is formed in the X1-X2 direction at the boundary position of the chip resistor adjacent in the Y1-Y2 direction.
この一次スリットS1と二次スリットS2は、レーザースクライブにより形成する。このようにレーザースクライブによりスリットを形成することにより、図5に示すように、スリットに沿ってスリットの両側に突堤部10aが形成される。すなわち、一次スリットS1に沿って一次スリットS1の両側に突堤部10aが形成されるとともに、二次スリットS2に沿って二次スリットS2の両側に突堤部10aが形成される。これは、レーザースクライブによりレーザーを照射することにより溶融した基板材料が盛り上がった状態で再焼結することにより、基板素体の上面よりも上方に突出した突堤部10aが形成されるのである。
The primary slit S1 and the secondary slit S2 are formed by laser scribing. By forming the slits by laser scribing in this way, as shown in FIG. 5, the
レーザースクライブの条件としては、レーザー方式がYAGレーザー、波長が1000〜1100nm(好適には、1064nm)、出力が7〜9W(好適には、8W)、Qレートが40〜60kHz(好適には、50kHz)、加工速度が60〜80mm/s(好適には、70mm/s)とすることにより、スリットの深さが40〜50μmのスリットが形成され、突堤部10aの高さは、3〜10μmに形成される。特に、レーザー方式がYAGレーザー、波長が1000〜1100nm(好適には、1064nm)、出力が7〜9W(好適には、8W)、Qレートが40〜60kHz(好適には、50kHz)、加工速度が60〜80mm/s(好適には、70mm/s)とすることにより、形成される突堤部10aの高さを高く形成することができる。なお、一次スリットの深さを50μmとし、二次スリットの深さを40μmにするのが好ましく、その場合には、加工速度を一次スリットを二次スリットよりも遅くする。
The laser scribing conditions are as follows: the laser system is a YAG laser, the wavelength is 1000 to 1100 nm (preferably 1064 nm), the output is 7 to 9 W (preferably 8 W), and the Q rate is 40 to 60 kHz (preferably 50 kHz) and a processing speed of 60 to 80 mm / s (preferably 70 mm / s), a slit having a depth of 40 to 50 μm is formed, and the height of the
次に、上記アルミナ基板の上面に抵抗体20を形成する(S13、抵抗体形成工程)(図4(b)参照)。つまり、抵抗体20の抵抗体ペーストを印刷した後に乾燥・焼成して抵抗体を形成する。なお、この抵抗体ペーストは、酸化ルテニウム系ペースト(例えば、酸化ルテニウム系メタルグレーズ)である。
Next, the
この抵抗体を形成するに際して、抵抗体の有効長が絶縁基板10の長さの60%以上95%以下(好適には、80%以上95%以下)で、抵抗体の有効幅が絶縁基板10の幅の70%以上95%以下(好適には、80%以上95%以下)となるように抵抗体を形成する。つまり、幅方向には、二次スリットS2間の距離(厳密には、ある二次スリットS2の幅方向の中間位置と隣接する二次スリットS2の幅方向の中間位置との間の距離(つまり、この距離がチップ抵抗器となった際の絶縁基板10の幅方向の長さとなる))の70%以上95%以下(好適には、80%以上95%以下)となるように抵抗体を形成し、また、長さ方向(電極間方向)にも、一次スリットS1間の距離(厳密には、ある一次スリットS1の幅方向の中間位置と隣接する一次スリットS1の幅方向の中間位置との間の距離(つまり、この距離がチップ抵抗器となった際の絶縁基板10の電極間方向の長さとなる))の60%以上95%以下(好適には、80%以上95%以下)となるように抵抗体を形成するが、長さ方向には、上面電極と積層した領域は有効長に含まれないので、所望の有効長よりも長く抵抗体を形成する。
In forming this resistor, the effective length of the resistor is 60% or more and 95% or less (preferably 80% or more and 95% or less) of the length of the insulating
なお、この抵抗体を形成するに際して、上記のように、抵抗体の有効長が絶縁基板10の長さの60%以上95%以下で、抵抗体の有効幅が絶縁基板10の幅の70%以上95%以下となるように抵抗体を形成し、従来のチップ抵抗器に比べて、抵抗体の端部がスリットに近接して形成されることになるが、上記のように、一次スリットと二次スリットに沿って突堤部10aが設けられるので、抵抗体ペーストはこの突堤部によりスリットに落ちることがない。これにより、抵抗体ペーストの二次スリット落ちを防止することができる。
When forming this resistor, the effective length of the resistor is 60% or more and 95% or less of the length of the insulating
次に、アルミナ基板の上面に上面電極を形成する(S14、上面電極形成工程)(図4(c)参照)。すなわち、上面電極ペーストをその一部が抵抗体に積層するように印刷し、乾燥・焼成する。この場合の上面電極ペーストは、銀系ペースト(例えば、銀系メタルグレーズペースト)である。なお、チップ抵抗器となった場合に隣接するチップ抵抗器の上面電極で互いに隣接し合う上面電極については1つの印刷領域で形成する。 Next, an upper surface electrode is formed on the upper surface of the alumina substrate (S14, upper surface electrode forming step) (see FIG. 4C). That is, the top electrode paste is printed so that a part thereof is laminated on the resistor, dried and fired. The upper surface electrode paste in this case is a silver-based paste (for example, a silver-based metal glaze paste). In addition, when it becomes a chip resistor, the upper surface electrode which adjoins mutually by the upper surface electrode of an adjacent chip resistor is formed in one printing area | region.
なお、上記抵抗体形成工程(S13)と上面電極形成工程(S14)とで、抵抗体・上面電極形成工程が構成される。 The resistor forming process (S13) and the upper electrode forming process (S14) constitute a resistor / upper electrode forming process.
次に、カバーコートを形成する(S15、カバーコート形成工程)。つまり、抵抗体20における上面電極30に被覆されていない領域の上面と、上面電極の内側の領域の上面に、ホウ珪酸鉛ガラス系のガラスペーストを印刷して焼成し、カバーコート70を形成する。この場合、カバーコートは、電極間方向とは直角の方向(図4の例では、一次スリットS1の方向と平行な方向(Y1−Y2方向))であるカバーコート形成方向に帯状に形成し、該カバーコート形成方向にチップ抵抗器複数個分を有する形成領域に一度にカバーコートを形成して、チップ抵抗器複数個分のカバーコートを帯状に連続して形成する。つまり、アルミナ基板上に形成された複数の抵抗体のうち一次スリットS1の方向に並んだ抵抗体群の一方の端から他方の端まで帯状に連続してカバーコートを形成する。このように、帯状にカバーコートを形成することにより、幅方向に従来よりも大きく形成された抵抗体を幅方向に確実に被覆することができる。また、このように、帯状にカバーコートを形成することにより、チップ抵抗器Aにおいて、カバーコート70は、図2に示すように、絶縁基板10の幅方向の端部にまで形成されることになる。
Next, a cover coat is formed (S15, cover coat forming step). That is, a lead borosilicate glass-based glass paste is printed and fired on the upper surface of the region not covered by the
次に、抵抗体20にトリミング溝を形成してトリミングを行なうことにより抵抗値を調整する(S16、抵抗体調整工程)。つまり、レーザートリミングにより抵抗体20にトリミング溝を形成する。なお、抵抗体と上面電極の接続領域においては、上面電極が抵抗体の上面に積層しているので、抵抗体が上面電極の上面に積層している場合に比べて、トリミングに際して抵抗値計測用のプローブ(端子)を接触させる面積を十分確保することができ、正確にトリミングを行なうことができる。
Next, a resistance value is adjusted by forming a trimming groove in the
次に、保護膜を形成する(S17、保護膜形成工程)。つまり、カバーコート70の全ての領域と、抵抗体20のカバーコートと上面電極に被覆されていない領域と、上面電極の内側の領域とを覆うように保護膜を形成する。つまり、樹脂ペーストを印刷し、乾燥・硬化させる。その後は、一次スリットに沿って一次分割する(S18、一次分割工程)。この場合、保護膜は、電極間方向とは直角の方向(図4の例では、一次スリットS1の方向と平行な方向(Y1−Y2方向))である保護膜形成方向に帯状に形成し、該保護膜形成方向にチップ抵抗器複数個分を有する形成領域に一度に保護膜を形成する。つまり、アルミナ基板上に形成された複数の抵抗体のうち一次スリットS1の方向に並んだ抵抗体群の一方の端から他方の端まで帯状に連続して保護膜を形成する。このように、帯状に保護膜を形成することにより、幅方向に従来よりも大きく形成された抵抗体を幅方向に確実に被覆することができる。また、このように、帯状に保護膜を形成することにより、チップ抵抗器Aにおいて、保護膜80は、図2に示すように、絶縁基板10の幅方向の端部にまで形成されることになる。
Next, a protective film is formed (S17, protective film forming step). That is, the protective film is formed so as to cover the entire region of the
次に、上記短冊状基板に対して、側面電極50を形成する(S19、側面電極形成工程)。つまり、側面電極用ペーストを印刷し、乾燥・硬化する。なお、側面電極用ペーストを印刷し、乾燥・焼成する方法としてもよく、また、スパッタ法により金属薄膜を形成することにより側面電極を形成してもよい。
Next, the
なお、この側面電極の形成に際しては、側面電極の上側部分50aの内側の端部が上面電極の内側の端部よりも内側になるようにする。
In forming the side electrode, the inner end of the
その後、二次スリットに沿って二次分割する(S20、二次分割工程)。次に、メッキを形成する(S21、メッキ工程)。つまり、ニッケルメッキを形成し、その後、錫メッキを形成する。以上のようにして、チップ抵抗器Aを形成する。 Then, secondary division is performed along the secondary slit (S20, secondary division process). Next, plating is formed (S21, plating step). That is, nickel plating is formed, and then tin plating is formed. As described above, the chip resistor A is formed.
チップ抵抗器Aの使用状態について説明すると、配線基板(プリント基板としてもよい)に実装して使用する。配線基板への実装においては、図6に示すように、チップ抵抗器Aは、配線基板100上に形成されたランド102にハンダフィレット110を介して実装される。その際、図6に示すように、錫メッキ64は溶融してハンダの中に拡散してハンダフィレット110と一体化する。
The usage state of the chip resistor A will be described. The chip resistor A is used by being mounted on a wiring board (may be a printed board). In mounting on a wiring board, the chip resistor A is mounted on a
以上のように、本実施例のチップ抵抗器及びその製造方法によれば、抵抗体20の有効長が絶縁基板10の長さの60%以上95%以下(好適には、80%以上95%以下)で、抵抗体20の有効幅が絶縁基板10の幅の70%以上95%以下(好適には、80%以上95%以下)となっているので、耐サージ特性を十分得ることができ、特に、抵抗体20の有効長や有効幅を長く形成しても、絶縁基板10の上面の周縁にはレーザースクライブによりスリットを形成することによる突堤部10aが設けられているので、抵抗体のスリット落ち(特に、二次スリット落ち)を防止することができる。
As described above, according to the chip resistor of this embodiment and the manufacturing method thereof, the effective length of the
また、チップ抵抗器の製造工程において、一旦焼成したアルミナ基板にスリットを形成しているので、スリットの歪みを防止でき、これによっても、抵抗体のスリット落ちを防止でき、チップ抵抗器が小型化しても抵抗体のスリット落ちを防止できる。 Also, in the chip resistor manufacturing process, slits are formed in the once-baked alumina substrate, so that distortion of the slits can be prevented, which can also prevent the slits of the resistor from falling off, and the chip resistors can be downsized. However, the slit of the resistor can be prevented.
また、スリットを形成する工程で同時に突堤部10aを形成するので、特許文献2のように別途スリット落ちを防止するための工程が必要とならない。
Further, since the
また、側面電極50の上側部分50aの内側の端部が上面電極30の内側の端部よりも内側になるように形成されているので、抵抗体20が電極間方向に長くなっても側面電極50の密着力を上げることができ、プリント基板に実装した際にプリント基板が大きく撓んだ場合であっても電極部が剥がれるのを防止することができる。つまり、従来のチップ抵抗器(図7参照)のように、側面電極50における上面電極30の上面に積層している上側部分の内側の端部を保護膜80の端部の位置とした場合には、抵抗体20の電極間方向の長さを長くして有効長を長く確保しようとすると、これに伴い保護膜80が長くなるとともに上面電極30が短くなるので、側面電極50の上側部分の長さが短くなってしまう。すると、プリント基板に実装した際に、ハンダフィレットの応力によって電極部が剥がれてしまうおそれがあるが、本実施例の場合には、保護膜80が、抵抗体20における上面電極30に被覆されていない領域と上面電極30の内側の領域とを被覆し、側面電極50が、上面電極30における保護膜80に被覆されていない領域と保護膜80の電極間方向の端部領域を被覆し、側面電極50の内側の端部が、上面電極30の内側の端部よりも内側に位置していて、側面電極50の上側部分50aが長く形成されているので、そのようなおそれがない。また、側面電極50と保護膜80の接着面積が大きいので、腐食ガスが側面電極50と保護膜80の界面から侵入しにくくなり、上面電極30や抵抗体20の腐食を防止することができる。
Further, since the inner end portion of the
なお、上記の説明において、抵抗体20の電極間方向の端部は絶縁基板10の端部までは形成されていないものとして説明したが、抵抗体20の電極間方向の端部が絶縁基板10の端部までは形成されていて、上面電極30の全ての領域が抵抗体20の上面に形成されているものとしてもよい。この場合には、上記抵抗体形成工程においては、電極間方向(二次スリットの方向と平行な方向)である抵抗体形成方向に抵抗体を帯状に形成し、該抵抗体形成方向にチップ抵抗器複数個分を有する形成領域に一度に抵抗体を形成して、チップ抵抗器複数個分の抵抗体を帯状に連続して形成する。つまり、アルミナ基板上に形成された複数の抵抗体のうち二次スリットS2の方向に並んだ抵抗体群の一方の端から他方の端まで帯状に連続して抵抗体を形成する。
In the above description, the end of the
また、上記の説明においては、抵抗体と上面電極の接続領域においては、上面電極を抵抗体の端部の上面に積層して形成するものとしたが、抵抗体を上面電極の端部の上面に積層して形成してもよい。 In the above description, in the connection region between the resistor and the upper surface electrode, the upper surface electrode is laminated on the upper surface of the end portion of the resistor, but the resistor is formed on the upper surface of the end portion of the upper surface electrode. You may laminate and form.
また、上記の説明においては、抵抗体の有効長と有効幅の両方を通常よりも大きい長さや幅に限定したが、これに限らずに抵抗体の有効長と有効幅のいずれか一方のみを限定した場合でも耐サージ特性は向上する。 In the above description, both the effective length and effective width of the resistor are limited to a length and width larger than usual. However, the present invention is not limited to this, and only one of the effective length and effective width of the resistor is used. Even if limited, surge resistance is improved.
また、上記の説明においては、側面電極50の下側部分50bは、下面電極40の表面を全て被覆しているとしたが、下面電極40の表面の一部(外側領域)のみを被覆し、下面電極40の内側領域は側面電極50から露出している構成としてもよく、その場合には、メッキ60は、下面電極40の側面電極50から露出した領域の表面にも形成されることになる。
In the above description, the
A、B チップ抵抗器
10 絶縁基板
20 抵抗体
30 上面電極
40 下面電極
50 側面電極
50a 上側部分
50b 下側部分
60 メッキ
70 カバーコート
80 保護膜
A,
Claims (4)
チップ抵抗器における絶縁基板の素体となる基板素体で、該絶縁基板の複数個分の大きさを少なくとも有し、焼成済みの基板素体の上面に、一次分割用のスリットである一次スリットと二次分割用のスリットである二次スリットとをレーザースクライブにより形成し、レーザースクライブをすることにより、基板素体の上面の一次スリットと二次スリットに沿った両側に、レーザー照射により溶融した基板材料が盛り上がって再焼結することにより基板素体の上面よりも上方に突出する突堤部を形成するスリット形成工程で、レーザースクライブにおけるレーザー方式をYAGレーザー、波長を1000〜1100nm、出力を7〜9W、Qレートを40〜60kHz、加工速度を60〜80mm/sとすることにより3〜10μmの高さの突堤部を形成するスリット形成工程と、
基板素体の上面に一次スリット及び二次スリットに近接させて抵抗体を形成する抵抗体形成工程で、抵抗体ペーストを印刷した後に乾燥及び焼成することにより抵抗体を形成する抵抗体形成工程と、上面電極ペーストを印刷した後に乾燥及び焼成することにより抵抗体の両側の上面に積層して接続された上面電極を形成する上面電極形成工程で、抵抗体において上面電極が接続される両側を結ぶ方向である電極間方向には、電極間方向に隣り合うチップ抵抗器間の一次スリットを跨ぐとともに該電極間方向に隣り合うチップ抵抗器の各抵抗体に接続する上面電極を形成する上面電極形成工程とを有する抵抗体・上面電極形成工程で、抵抗体における上面電極に接続していない領域の電極間方向の長さである抵抗体の有効長をチップ抵抗器として基板素体が分割された状態となった絶縁基板の電極間方向の長さの70%以上95%以下となり、かつ、抵抗体における電極間方向と直角方向である幅方向の長さをチップ抵抗器として基板素体が分割された状態となった絶縁基板の幅方向の長さの80%以上95%以下となるように、抵抗体と上面電極とを形成する抵抗体・上面電極形成工程と、
抵抗体のトリミング時の熱衝撃を緩和するためのカバーコートを形成するカバーコート形成工程で、電極間方向には抵抗体の長さよりも短く形成するとともに、電極間方向と直角方向に複数のチップ抵抗器分の領域に帯状にカバーコートを形成することにより、各チップ抵抗器におけるカバーコートの電極間方向と直角方向である幅方向の長さをチップ抵抗器として基板素体が分割された状態となった絶縁基板の幅方向の長さと略同一となるようにカバーコートを形成するカバーコート形成工程と、
抵抗体にトリミングを行って抵抗体の抵抗値を調整する抵抗値調整工程と、
抵抗値調整工程の後に、カバーコートの領域と抵抗体における上面電極及びカバーコートに被覆されていない領域と上面電極の内側の領域とを被覆する保護膜を形成する保護膜形成工程で、電極間方向と直角方向に複数のチップ抵抗器分の領域に帯状に保護膜を形成することにより、各チップ抵抗器における保護膜の電極間方向と直角方向である幅方向の長さをチップ抵抗器として基板素体が分割された状態となった絶縁基板の幅方向の長さと略同一となるように保護膜を形成する保護膜形成工程と、
基板素体を一次スリットに沿って分割する一次分割工程と、
基板素体を分割してなる短冊状基板の電極間方向の側面に側面電極用ペーストを印刷して乾燥し、その後、硬化又は焼成することにより側面電極を形成する側面電極形成工程で、側面電極の上側部分が、上面電極における保護膜に被覆されていない領域と保護膜の電極間方向の端部領域とを被覆し、側面電極の上側部分の内側の端部が上面電極の内側の端部よりも内側位置となるように側面電極を形成する側面電極形成工程と、
短冊状基板を二次スリットに沿って分割する二次分割工程と、
側面電極に対してメッキを行なうメッキ工程と、
を有することを特徴とするチップ抵抗器の製造方法。 A method of manufacturing a chip resistor,
A substrate element which is an element of an insulating substrate in a chip resistor, and has at least a size corresponding to a plurality of the insulating substrates, and a primary slit which is a slit for primary division on the upper surface of the fired substrate element And a secondary slit which is a slit for secondary division were formed by laser scribing, and by laser scribing, both sides along the primary slit and the secondary slit on the upper surface of the substrate body were melted by laser irradiation. In the slit forming process of forming a jetty protruding above the upper surface of the substrate body by raising and re-sintering the substrate material , the laser method in laser scribing is YAG laser, the wavelength is 1000 to 1100 nm, the output is 7 ~9W, Q rate 40 to 60 kHz, processing speed by a 60 to 80 mm / s of the height of 3~10μm A slit forming step for forming a bank portion,
A resistor forming step of forming a resistor on the upper surface of the substrate body in the vicinity of the primary slit and the secondary slit, and forming the resistor by drying and baking after printing the resistor paste; and In the upper surface electrode forming step of forming the upper surface electrode that is laminated and connected to the upper surface on both sides of the resistor by printing and drying and baking the upper surface electrode paste, both sides of the resistor to which the upper surface electrode is connected are connected. In the inter-electrode direction, the upper surface electrode is formed so as to straddle the primary slit between the chip resistors adjacent in the inter-electrode direction and connect to each resistor of the chip resistor adjacent in the inter-electrode direction in the resistor-upper electrode formation step and a step, the effective length of the length a is the resistance of the inter-electrode direction of a region that is not connected to the upper electrode in the resistor body as a chip resistor Substrate element is 95% or less 70% of the length of the inter-electrode direction of the insulating substrate in a state of being divided, and the inter-electrode direction and a length in the width direction which is perpendicular in the resistor chip resistor A resistor / upper surface electrode forming step of forming the resistor and the upper surface electrode so as to be 80% to 95% of the length in the width direction of the insulating substrate in a state where the substrate body is divided as a container; ,
Cover-coating step of forming a cover coat for reducing the thermal shock at the time of trimming resistor antibody, together with the inter-electrode direction is formed shorter than the length of the resistor, a plurality of the inter-electrode direction perpendicular to the direction the chip A state in which the substrate body is divided by forming a cover coat in a strip shape in the area of the resistor, with the length in the width direction perpendicular to the direction between the electrodes of the cover coat in each chip resistor as the chip resistor A cover coat forming step of forming a cover coat so as to be substantially the same as the length of the insulating substrate in the width direction ;
A resistance value adjusting step of adjusting the resistance value of the resistor by trimming the resistor;
After the resistance value adjusting step, in the protective film forming step of forming a protective film covering the region of the cover coat, the upper surface electrode in the resistor, the region not covered by the cover coat, and the inner region of the upper surface electrode, By forming a protective film in a band shape in a region corresponding to a plurality of chip resistors in a direction perpendicular to the direction, the length in the width direction perpendicular to the direction between the electrodes of the protective film in each chip resistor is used as the chip resistor. A protective film forming step of forming a protective film so as to be substantially the same as the length in the width direction of the insulating substrate in which the substrate body is divided;
A primary division step of dividing the substrate body along the primary slit;
In the side electrode forming step of forming the side electrode by printing the side electrode paste on the side surface in the inter-electrode direction of the strip-shaped substrate obtained by dividing the substrate body and drying, and then curing or firing, the side electrode is formed. The upper portion of the upper surface electrode covers the region of the upper surface electrode that is not covered with the protective film and the end region of the protective film between the electrodes, and the inner end portion of the upper portion of the side electrode is the inner end portion of the upper surface electrode. A side electrode forming step of forming a side electrode so as to be at an inner position,
A secondary dividing step of dividing the strip substrate along the secondary slit;
A plating process for plating the side electrodes;
A method of manufacturing a chip resistor, comprising:
略直方体形状の絶縁基板で、その上面の周縁に沿って、チップ抵抗器の製造過程において、絶縁基板の複数個分の大きさを少なくとも有し、焼成済みの基板素体の上面に、一次分割用のスリットである一次スリットと二次分割用のスリットである二次スリットとをレーザースクライブにより形成し、該レーザースクライブにおけるレーザー方式をYAGレーザー、波長を1000〜1100nm、出力を7〜9W、Qレートを40〜60kHz、加工速度を60〜80mm/sとしてレーザースクライブをすることにより、基板素体の上面の一次スリットと二次スリットに沿った両側に、レーザー照射により溶融した基板材料が盛り上がって再焼結することにより形成された突堤部で、絶縁基板の上面の周縁に沿って絶縁基板の上面よりも上方に突出し3〜10μmの高さを有する突堤部を有する絶縁基板と、
絶縁基板の上面に形成され、絶縁基板における辺部で抵抗体において上面電極が接続される両側を結ぶ方向である電極間方向の辺部と電極間方向と直角方向の辺部とに近接して形成された抵抗体で、抵抗体ペーストを印刷した後に乾燥及び焼成することにより形成された抵抗体と、
抵抗体の両側の上面に積層して接続され、電極間方向において抵抗体と接続する側とは反対側の端部が絶縁基板の端部にまで形成された上面電極で、上面電極ペーストを印刷した後に乾燥及び焼成することにより形成された上面電極と、
抵抗体のトリミング時の熱衝撃を緩和するためのカバーコートで、電極間方向には抵抗体の長さよりも短く形成されるとともに、電極間方向と直角方向である幅方向には絶縁基板の幅方向の長さと略同一の長さを有するカバーコートと、
カバーコートの領域と抵抗体における上面電極及びカバーコートに被覆されていない領域と上面電極の内側の領域とを被覆する保護膜で、幅方向には絶縁基板の幅方向の長さと略同一の長さを有する保護膜と、
絶縁基板の側面に形成されるとともに、上面電極における保護膜に被覆されていない領域と保護膜の電極間方向の端部領域を被覆するとともに、側面電極の内側の端部が、上面電極の内側の端部よりも内側に位置している側面電極で、側面電極用ペーストを印刷して乾燥し、その後、硬化又は焼成することにより形成された側面電極と、
側面電極の表面に形成されたメッキと、を有し、
抵抗体における上面電極に接続していない領域の電極間方向の長さである抵抗体の有効長が絶縁基板の電極間方向の長さの70%以上95%以下であり、かつ、抵抗体における電極間方向と直角方向である幅方向の長さが絶縁基板の幅方向の長さの80%以上95%以下であることを特徴とするチップ抵抗器。 A chip resistor,
A substantially rectangular parallelepiped-shaped insulating substrate, which has at least the size of a plurality of insulating substrates in the chip resistor manufacturing process along the periphery of the upper surface thereof, and is primarily divided on the upper surface of the fired substrate body A primary slit, which is a slit for use, and a secondary slit, which is a slit for secondary division, are formed by laser scribing. The laser system in the laser scribing is YAG laser, the wavelength is 1000 to 1100 nm, the output is 7 to 9 W, Q By performing laser scribing at a rate of 40 to 60 kHz and a processing speed of 60 to 80 mm / s, the substrate material melted by laser irradiation rises on both sides along the primary slit and the secondary slit on the upper surface of the substrate body. A jetty formed by re-sintering, above the upper surface of the insulating substrate along the periphery of the upper surface of the insulating substrate An insulating substrate having a jetty portion having a height protruding 3~10μm to,
It is formed on the upper surface of the insulating substrate and is close to the side portion between the electrodes and the side portion in the direction perpendicular to the inter-electrode direction, which is the direction connecting the two sides where the upper surface electrode is connected to the resistor at the side portion of the insulating substrate. A resistor formed by printing a resistor paste and then drying and firing after the resistor is formed ;
A top electrode paste is printed on the top electrode, which is stacked and connected on the upper surface of both sides of the resistor, and the end opposite to the side connected to the resistor is formed up to the end of the insulating substrate in the inter-electrode direction. An upper surface electrode formed by drying and firing , and
Cover coat to mitigate thermal shock during trimming of resistor. It is formed shorter than the length of the resistor in the inter-electrode direction, and the width of the insulating substrate in the width direction perpendicular to the inter-electrode direction. A cover coat having a length substantially the same as the length in the direction;
A protective film that covers the area of the cover coat, the upper surface electrode of the resistor, the area not covered by the cover coat, and the inner area of the upper surface electrode. In the width direction, the length is approximately the same as the length in the width direction of the insulating substrate. A protective film having a thickness;
It is formed on the side surface of the insulating substrate, and covers the region not covered by the protective film on the upper surface electrode and the end region in the direction between the electrodes of the protective film, and the inner end portion of the side surface electrode is inside the upper surface electrode. Side electrodes that are formed by printing the side electrode paste and drying, then curing or firing, with the side electrodes located inside the end of
A plating formed on the surface of the side surface electrode,
The effective length of the resistor, which is the length in the inter-electrode direction of the region not connected to the upper surface electrode in the resistor, is 70% to 95% of the length in the inter-electrode direction of the insulating substrate, and in the resistor A chip resistor characterized in that the length in the width direction perpendicular to the interelectrode direction is not less than 80% and not more than 95% of the length in the width direction of the insulating substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008126831A JP5255899B2 (en) | 2008-05-14 | 2008-05-14 | Chip resistor manufacturing method and chip resistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008126831A JP5255899B2 (en) | 2008-05-14 | 2008-05-14 | Chip resistor manufacturing method and chip resistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009277834A JP2009277834A (en) | 2009-11-26 |
JP5255899B2 true JP5255899B2 (en) | 2013-08-07 |
Family
ID=41443000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008126831A Active JP5255899B2 (en) | 2008-05-14 | 2008-05-14 | Chip resistor manufacturing method and chip resistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5255899B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012178398A (en) * | 2011-02-25 | 2012-09-13 | Taiyosha Electric Co Ltd | Chip resistor and manufacturing method of chip resistor |
JP6274789B2 (en) * | 2013-08-30 | 2018-02-07 | ローム株式会社 | Chip resistor |
US20180029398A1 (en) * | 2015-02-10 | 2018-02-01 | Jt International S.A. | Method and apparatus for marking a package of articles |
KR101853170B1 (en) * | 2015-12-22 | 2018-04-27 | 삼성전기주식회사 | Chip Resistor and method for manufacturing the same |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2668375B2 (en) * | 1988-01-25 | 1997-10-27 | ティーディーケイ株式会社 | Circuit component electrode manufacturing method |
JP2001118703A (en) * | 1999-10-20 | 2001-04-27 | Rohm Co Ltd | Chip resistor |
JP2004023006A (en) * | 2002-06-19 | 2004-01-22 | Koa Corp | Chip resistor |
JP2004063797A (en) * | 2002-07-29 | 2004-02-26 | Noritake Co Ltd | Laser trimming device and laser trimming method |
JP2004276386A (en) * | 2003-03-14 | 2004-10-07 | Koa Corp | Splitting ceramic substrate and its manufacturing method |
JP4602738B2 (en) * | 2004-10-29 | 2010-12-22 | 太陽社電気株式会社 | Manufacturing method of chip resistor |
JP2008053251A (en) * | 2006-08-22 | 2008-03-06 | Matsushita Electric Ind Co Ltd | Chip resistor |
-
2008
- 2008-05-14 JP JP2008126831A patent/JP5255899B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009277834A (en) | 2009-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4909077B2 (en) | Chip resistor | |
JP5029672B2 (en) | Ceramic electronic component, method for manufacturing the same, and assembly component | |
JP2018032670A (en) | Chip component, mounting structure of chip component, and manufacturing method of chip resistor | |
JP2016213352A (en) | Chip resistor | |
JP5255899B2 (en) | Chip resistor manufacturing method and chip resistor | |
JP2007073693A (en) | Chip resistor and method of manufacturing same | |
JP2009158721A (en) | Method of manufacturing chip resistor, and chip resistor | |
JP2016192509A (en) | Chip resistor | |
JP2006339589A (en) | Chip resistor and method for manufacturing same | |
JP6688025B2 (en) | Chip resistor and method of manufacturing chip resistor | |
WO2016139975A1 (en) | Ntc thermistor to be buried in substrate and method for producing same | |
JP2000306711A (en) | Multiple chip resistor and production thereof | |
JP6615637B2 (en) | Manufacturing method of chip resistor | |
JP2017224677A (en) | Chip resistor and manufacturing method thereof | |
JP2008117873A (en) | Chip resistor | |
JP2017069441A (en) | Chip resistor | |
JP6749752B2 (en) | Chip resistor and method of manufacturing chip resistor | |
JP4729398B2 (en) | Chip resistor | |
JP6159286B2 (en) | Chip resistor and manufacturing method of chip resistor | |
JP6497396B2 (en) | Manufacturing method of electronic parts | |
JP2013175523A (en) | Chip resistor and manufacturing method of the same | |
JP2005078874A (en) | Jumper chip component and manufacturing method therefor | |
JP6688035B2 (en) | Chip resistor | |
JP2006295135A (en) | Chip resistor component and method for manufacturing it | |
JP6551346B2 (en) | Electronic component and method of manufacturing electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130422 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5255899 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160426 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |