JP5973867B2 - Method for manufacturing multiple chip resistors - Google Patents

Method for manufacturing multiple chip resistors Download PDF

Info

Publication number
JP5973867B2
JP5973867B2 JP2012228909A JP2012228909A JP5973867B2 JP 5973867 B2 JP5973867 B2 JP 5973867B2 JP 2012228909 A JP2012228909 A JP 2012228909A JP 2012228909 A JP2012228909 A JP 2012228909A JP 5973867 B2 JP5973867 B2 JP 5973867B2
Authority
JP
Japan
Prior art keywords
substrate
strip
along
groove
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012228909A
Other languages
Japanese (ja)
Other versions
JP2014082303A (en
Inventor
松本 健太郎
健太郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2012228909A priority Critical patent/JP5973867B2/en
Publication of JP2014082303A publication Critical patent/JP2014082303A/en
Application granted granted Critical
Publication of JP5973867B2 publication Critical patent/JP5973867B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

本発明は、絶縁性基台に複数の抵抗素子がセパレートされた状態で一体的に設けられている多連チップ抵抗器の製造方法に関する。   The present invention relates to a method for manufacturing a multiple chip resistor in which a plurality of resistive elements are integrally provided on an insulating base.

多連チップ抵抗器は、直方体形状の絶縁性基台と、絶縁性基台の長手方向に沿って所定間隔を存して設けられた複数対の電極部と、各対をなす電極部どうしを橋絡する複数の抵抗体と、各抵抗体を被覆する絶縁性の保護層等によって主に構成されている。絶縁性基台はセラミック等からなり、電極部は下地電極層にめっき処理を施して形成されている。また、下地電極層は表面電極と裏面電極および両電極を橋絡する端面電極とからなり、絶縁性基台の表面側で複数対の表面電極がそれぞれ抵抗体によって橋絡されている。   Multiple chip resistors consist of a rectangular parallelepiped-shaped insulating base, a plurality of pairs of electrode portions provided at predetermined intervals along the longitudinal direction of the insulating base, and electrode portions forming each pair. It is mainly composed of a plurality of resistors that bridge and an insulating protective layer that covers each resistor. The insulating base is made of ceramic or the like, and the electrode part is formed by plating the base electrode layer. The base electrode layer includes a front electrode, a back electrode, and an end electrode that bridges both electrodes, and a plurality of pairs of surface electrodes are bridged by resistors on the surface side of the insulating base.

このような多連チップ抵抗器を製造する際には、セラミックス等からなる大判の集合基板を準備し、この集合基板に対して複数対の電極を格子状の分割ラインに沿って形成した後、集合基板に対をなす電極に跨がる複数の抵抗体や、複数の抵抗体を覆う保護層等を一括して形成する。次に、集合基板を縦横いずれか一方の分割ラインに沿って複数の短冊状基板に分割し、それぞれの短冊状基板の両端面に複数対の電極と接続される端面電極を形成した後、短冊状基板を他方の分割ラインに沿って分割して多連チップ抵抗器を多数個取りする。こうして得られる多連チップ抵抗器はセパレートされた抵抗素子の集合体であるため、端面電極も個々の抵抗素子に対応してセパレートされた状態で形成されていなければならず、かかる端面電極の形成方法として、特許文献1や特許文献2に記載された技術が従来より知られている。   When manufacturing such a multiple chip resistor, after preparing a large-sized collective substrate made of ceramics and the like, and forming a plurality of pairs of electrodes along the grid-like division lines on the collective substrate, A plurality of resistors over the electrodes paired with the collective substrate, a protective layer covering the plurality of resistors, and the like are collectively formed. Next, the collective substrate is divided into a plurality of strip-shaped substrates along one of the vertical and horizontal dividing lines, and end electrodes connected to a plurality of pairs of electrodes are formed on both end surfaces of each strip-shaped substrate, and then the strips are formed. A plurality of multiple chip resistors are obtained by dividing the substrate along the other dividing line. Since the multiple chip resistor thus obtained is an aggregate of separated resistance elements, the end face electrodes must also be formed in a separated state corresponding to the individual resistance elements. As a method, techniques described in Patent Document 1 and Patent Document 2 are conventionally known.

特許文献1に記載された多連チップ抵抗器の製造方法では、複数の短冊状基板を上下方向に重ね合わせ、この状態で個々の抵抗体どうしが導通しないように各短冊状基板の両端面に複数本のマスキングテープを貼った後、各短冊状基板の両端面全体にローラ転写法やスパッタリング法により端面電極を形成し、しかる後、各マスキングテープを剥がしてセパレートされた端面電極を形成するようにしている。また、特許文献2に記載された多連チップ抵抗器の製造方法では、複数の短冊状基板を上下方向に重ね合わせ、この状態で各短冊状基板の両端面全体にローラ転写法やスパッタリング法により端面電極を形成した後、個々の抵抗体間に位置する端面電極をレーザーで帯状に除去することにより、セパレートされた端面電極を形成するようにしている。   In the method of manufacturing a multiple chip resistor described in Patent Document 1, a plurality of strip-shaped substrates are overlapped in the vertical direction, and in this state, the two resistors are formed on both end surfaces of each strip-shaped substrate so that the individual resistors do not conduct with each other. After a plurality of masking tapes are applied, end electrodes are formed on the entire end faces of each strip substrate by roller transfer or sputtering, and then each masking tape is peeled off to form separated end electrodes. I have to. Moreover, in the manufacturing method of the multiple chip resistor described in Patent Document 2, a plurality of strip-shaped substrates are stacked in the vertical direction, and in this state, the entire end faces of each strip-shaped substrate are applied by a roller transfer method or a sputtering method. After the end face electrodes are formed, the end face electrodes positioned between the individual resistors are removed in a strip shape with a laser to form a separated end face electrode.

特開2003−209007号公報JP 2003-209007 A 特開2003−209008号公報JP 2003-209008 A

ところで、多連チップ抵抗器の小型化が促進されていくと、短冊状基板における各抵抗体の配列ピッチが狭くなるため、特許文献1に記載されたように、セパレートされた端面電極の幅やピッチがマスキングテープによって決定される方法では、短冊状基板の所定位置に幅狭なマスキングテープを正確に貼り付けることが極めて困難となる。一方、特許文献2に記載されたように、短冊状基板の端面全体に形成された端面電極をレーザーで帯状に除去するという方法では、多連チップ抵抗器の小型化に対応することは可能であるが、レーザーの照射によって短冊状基板へのダメージが懸念される。また、特許文献1や特許文献2に記載された技術では、複数の短冊状基板を上下方向に重ね合わせたとき、それぞれの短冊状基板に形成されている個々の抵抗体が上下方向で正確に位置合わせされていなければならないため、上下に重ねた短冊状基板の電極形成位置を揃えて整列させるという面倒な作業が必要となる。   By the way, as the miniaturization of the multiple chip resistors is promoted, the arrangement pitch of the resistors on the strip-shaped substrate is narrowed. Therefore, as described in Patent Document 1, the width of the separated end face electrodes and In the method in which the pitch is determined by the masking tape, it is extremely difficult to accurately apply a narrow masking tape to a predetermined position of the strip-shaped substrate. On the other hand, as described in Patent Document 2, the method of removing the end face electrode formed on the entire end face of the strip-like substrate in a strip shape with a laser can cope with the downsizing of the multiple chip resistor. However, there is concern about damage to the strip-shaped substrate due to laser irradiation. In the techniques described in Patent Document 1 and Patent Document 2, when a plurality of strip-shaped substrates are stacked in the vertical direction, the individual resistors formed on the respective strip-shaped substrates are accurately aligned in the vertical direction. Since it has to be aligned, the troublesome work of aligning and aligning the electrode formation positions of the strip-shaped substrates stacked vertically is necessary.

本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、小型化に好適で製造工程も簡略化できる多連チップ抵抗器の製造方法を提供することにある。   The present invention has been made in view of the actual situation of the prior art, and an object of the present invention is to provide a method for manufacturing a multiple chip resistor that is suitable for downsizing and can simplify the manufacturing process.

上記の目的を達成するために、本発明による多連チップ抵抗器の製造方法では、互いに直交する第1および第2の方向に沿って複数の矩形状の貫通孔が所定間隔を存して設けられた集合基板を準備し、この集合基板の片面で前記第1の方向に沿って隣接する前記貫通孔の間に複数対の電極を形成する工程と、前記複数対の電極と接続される複数の抵抗体を形成する工程と、少なくとも前記複数の抵抗体を覆うように保護層を形成する工程と、前記第2の方向に沿って配列された前記貫通孔を横切るように前記集合基板を分割して両端部を凹凸形状にした複数の短冊状基板を形成する工程と、前記短冊状基板の凹部と凸部が連続する端面全体にスパッタリング法により端面電極を形成する工程と、前記端面電極の形成後に前記短冊状基板から前記凸部を除去する工程と、を含むこととした。   In order to achieve the above object, in the method of manufacturing a multiple chip resistor according to the present invention, a plurality of rectangular through holes are provided at predetermined intervals along the first and second directions orthogonal to each other. A plurality of electrodes connected to the plurality of pairs of electrodes, and a step of forming a plurality of electrodes between the through holes adjacent to each other along the first direction on one side of the assembly substrate A step of forming a resistor, a step of forming a protective layer so as to cover at least the plurality of resistors, and dividing the collective substrate so as to cross the through holes arranged along the second direction. A step of forming a plurality of strip-shaped substrates whose both ends are uneven, a step of forming an end surface electrode by sputtering over the entire end surface where the concave and convex portions of the strip-shaped substrate are continuous, and After forming, from the strip-shaped substrate Removing the protrusions, it was decided to include a.

このように集合基板に予め多数の貫通孔を設けておき、この集合基板に複数対の電極や複数の抵抗体および保護層を形成した後、貫通孔を横切るように集合基板を分割して複数の短冊状基板を得ると、これら短冊状基板の両端部は凹凸形状となる。そして、かかる短冊状基板の凹部と凸部が連続する端面全体にスパッタリング法により端面電極を形成した後、短冊状基板から凸部を除去すると、凹部に形成された端面電極だけがセパレートされた状態で残る。ここで、短冊状基板の凹凸形状は集合基板に設けられた各貫通孔によって決定され、これら貫通孔は集合基板に対して高精度に設けることができるため、多連チップ抵抗器の小型化に伴って個々の抵抗体間の配列ピッチが狭くなっても、各抵抗体に接続された端面電極をセパレートされた状態で精度良く形成することができる。また、セパレートされた端面電極の位置精度は個々の短冊状基板の凹凸形状に依存するため、複数の短冊状基板を上下方向に重ね合わせて端面電極をスパッタリングするとき、それぞれの短冊状基板を厳密に位置合わせする必要がなくなり、面倒な整列作業が不要になって製造工程を簡略化することができる。   In this way, a large number of through holes are provided in advance in the collective substrate, and after forming a plurality of pairs of electrodes, a plurality of resistors, and a protective layer on the collective substrate, the collective substrate is divided so as to cross the through holes. When these strip-shaped substrates are obtained, both end portions of these strip-shaped substrates are uneven. And after forming the end face electrode by sputtering on the entire end face where the concave and convex portions of the strip-shaped substrate are continuous, when the convex portion is removed from the strip-shaped substrate, only the end face electrodes formed in the concave portion are separated. Remain in. Here, the uneven shape of the strip-shaped substrate is determined by each through hole provided in the collective substrate, and these through holes can be provided with high precision to the collective substrate. Accordingly, even if the arrangement pitch between the individual resistors is narrowed, the end face electrodes connected to each resistor can be accurately formed in a separated state. In addition, since the position accuracy of the separated end face electrodes depends on the concavo-convex shape of each strip-shaped substrate, when the end face electrodes are sputtered by stacking a plurality of strip-shaped substrates in the vertical direction, each strip-shaped substrate is strictly This eliminates the need for alignment, and eliminates the need for troublesome alignment work, thereby simplifying the manufacturing process.

かかる多連チップ抵抗器の製造方法において、保護層は少なくとも複数の抵抗体を覆う位置に形成されていれば良いが、この保護層が第2の方向に沿って隣接する貫通孔の間まで延出するように形成されていると、短冊状基板の凹凸形状の端面全体に端面電極をスパッタリング法によって形成するとき、保護層の延出部分によってスパッタの回り込みが阻止されるため、抵抗体に接続された電極対の短絡を確実に防止することができて好ましい。   In such a method for manufacturing a multiple chip resistor, the protective layer only needs to be formed at a position covering at least the plurality of resistors, but the protective layer extends between adjacent through holes along the second direction. When formed so as to be exposed, when the end face electrode is formed by sputtering on the entire concave and convex end face of the strip-shaped substrate, the extended portion of the protective layer prevents spattering, so it is connected to the resistor. This is preferable because it is possible to surely prevent a short circuit between the pair of electrodes.

また、かかる多連チップ抵抗器の製造方法において、短冊状基板の分割工程と凸部の除去工程はダイシング法やレーザスクライブ法を用いて行うようにしても良いが、予め集合基板に第2の方向に沿って平行に延びる第1分割溝と第2分割溝とが設けられていると共に、これら第1分割溝と第2分割溝は集合基板の表裏で互いの溝深さが逆の関係になるように設定されており、短冊状基板が第1分割溝に沿って集合基板から分割され、凸部が第2分割溝に沿って短冊状基板から除去されるようにすると、集合基板から短冊状基板を分割するときに、凸部が一緒にブレイクされてしまうことを防止できて好ましい。   In this method of manufacturing a multiple chip resistor, the strip substrate dividing step and the convex removing step may be performed using a dicing method or a laser scribing method. A first dividing groove and a second dividing groove extending in parallel along the direction are provided, and the first dividing groove and the second dividing groove are opposite to each other on the front and back of the collective substrate. If the strip-shaped substrate is divided from the collective substrate along the first division groove and the convex portion is removed from the strip-shaped substrate along the second division groove, the strip substrate is stripped from the collective substrate. When the substrate is divided, it is preferable that the convex portions can be prevented from being broken together.

この場合において、第2分割溝の延出方向に沿う直線と貫通孔の第1の方向に沿う端面との間に微小間隔が確保されていると、第2分割溝に沿ってブレイクして短冊状基板から凸部を除去するとき、そのブレイク力が凹部に達することはないため、凹部に発生するクラックによって端面電極が欠損してしまうという不良を確実に防止できる。   In this case, if a minute interval is secured between the straight line along the extending direction of the second divided groove and the end surface along the first direction of the through hole, the strip is broken along the second divided groove. When the convex portion is removed from the substrate, the breaking force does not reach the concave portion, so that it is possible to reliably prevent a defect that the end face electrode is lost due to a crack generated in the concave portion.

本発明による多連チップ抵抗器の製造方法は、多数の貫通孔が設けられた集合基板に複数対の電極や複数の抵抗体および保護層等を形成した後、貫通孔を横切るように分割して複数の短冊状基板を得ると、これら短冊状基板の両端部は凹部と凸部が連続する凹凸形状となる。そして、このような短冊状基板の端面全体にスパッタリング法により端面電極を形成した後、短冊状基板から凸部を除去すると、凹部に形成された端面電極だけがセパレートされた状態で残るため、多連チップ抵抗器の小型化に伴って個々の抵抗体間の配列ピッチが狭くなっても、各抵抗体に接続された端面電極をセパレートされた状態で精度良く形成することができる。また、セパレートされた端面電極の位置精度は個々の短冊状基板の凹凸形状に依存するため、複数の短冊状基板を上下方向に重ね合わせて端面電極をスパッタリングするとき、それぞれの短冊状基板を厳密に位置合わせする必要がなくなり、面倒な整列作業が不要になって製造工程を簡略化することができる。   In the method of manufacturing a multiple chip resistor according to the present invention, a plurality of pairs of electrodes, a plurality of resistors, a protective layer, and the like are formed on an aggregate substrate having a large number of through holes, and then divided so as to cross the through holes. Thus, when a plurality of strip-shaped substrates are obtained, both end portions of these strip-shaped substrates have a concavo-convex shape in which a concave portion and a convex portion are continuous. Then, after forming the end face electrode on the entire end face of such a strip-shaped substrate by sputtering, if the convex portion is removed from the strip-shaped substrate, only the end face electrode formed in the concave portion remains in a separated state. Even if the arrangement pitch between the individual resistors is reduced as the series chip resistors are reduced in size, the end face electrodes connected to the resistors can be formed with high accuracy in a separated state. In addition, since the position accuracy of the separated end face electrodes depends on the concavo-convex shape of each strip-shaped substrate, when the end face electrodes are sputtered by stacking a plurality of strip-shaped substrates in the vertical direction, each strip-shaped substrate is strictly This eliminates the need for alignment, and eliminates the need for troublesome alignment work, thereby simplifying the manufacturing process.

本発明の実施形態例に係る多連チップ抵抗器の平面図である。It is a top view of the multiple chip resistor concerning the example of an embodiment of the present invention. 図1のI−I線に沿う断面図である。It is sectional drawing which follows the II line | wire of FIG. 図1のII−II線に沿う断面図である。It is sectional drawing which follows the II-II line of FIG. 図1のIII−III線に沿う断面図である。It is sectional drawing which follows the III-III line of FIG. 図1に示す多連チップ抵抗器の製造過程で用いられる集合基板の平面図である。FIG. 2 is a plan view of a collective substrate used in the manufacturing process of the multiple chip resistor shown in FIG. 1. 図5のIV−IV線に沿う断面図である。It is sectional drawing which follows the IV-IV line of FIG. 集合基板に表面電極を形成した状態を示す平面視の工程図である。It is process drawing of planar view which shows the state in which the surface electrode was formed in the aggregate substrate. 集合基板に抵抗体を形成した状態を示す平面視の工程図である。It is process drawing of planar view which shows the state which formed the resistor in the aggregate substrate. 集合基板にアンダーコートを形成した状態を示す平面視の工程図である。It is process drawing of planar view which shows the state which formed the undercoat in the aggregate substrate. 抵抗体にトリミング溝を形成した状態を示す平面視の工程図である。It is process drawing of planar view which shows the state which formed the trimming groove | channel in the resistor. 集合基板にオーバーコートを形成した状態を示す平面視の工程図である。It is process drawing of planar view which shows the state which formed the overcoat in the aggregate substrate. 集合基板を短冊状基板に1次分割した状態を示す平面視の工程図である。It is process drawing of planar view which shows the state which divided | segmented the assembly board | substrate into the strip-shaped board | substrate primarily. 短冊状基板に端面電極を形成した状態を示す平面視の工程図である。It is process drawing of planar view which shows the state which formed the end surface electrode in the strip-shaped board | substrate. 短冊状基板からダミー部分を除去した状態を示す平面視の工程図である。It is process drawing of planar view which shows the state which removed the dummy part from the strip-shaped board | substrate. 短冊状基板を個々の多連チップ抵抗器に2次分割した状態を示す平面視の工程図である。It is process drawing of planar view which shows the state which carried out the secondary division | segmentation of the strip-shaped board | substrate into each multiple chip resistor. 集合基板に形成されたオーバーコートの変形例を示す平面視の工程図である。It is process drawing of planar view which shows the modification of the overcoat formed in the aggregate substrate. 集合基板に形成されたオーバーコートの変形例を示す平面視の工程図である。It is process drawing of planar view which shows the modification of the overcoat formed in the aggregate substrate.

以下、発明の実施の形態を図面を参照しながら説明する。まず、図1〜図4に基づいて本発明の実施形態例に係る多連チップ抵抗器1の構成について説明すると、この多連チップ抵抗器1は、直方体形状の絶縁性基台2と、絶縁性基台2の上面における短手方向(図1の左右方向)の両端部に設けられた複数対の表面電極3と、絶縁性基台2の下面における短手方向の両端部に設けられた複数対の裏面電極4と、絶縁性基台2の側面に設けられて両電極3,4を橋絡している複数対の端面電極5と、絶縁性基台2の上面に設けられて対をなす表面電極3どうしを橋絡している複数の抵抗体6と、各抵抗体6を個別に被覆するアンダーコート7と、各アンダーコート7を被覆するオーバーコート8と、各表面電極3と裏面電極4および端面電極5を被覆するめっき層9とによって主に構成されている。図1に示すものは4連タイプの多連チップ抵抗器1であり、絶縁性基台2に4つの抵抗体6を含む4つの抵抗素子がセパレートされた状態で一体的に設けられている。   Embodiments of the present invention will be described below with reference to the drawings. First, the configuration of the multiple chip resistor 1 according to the embodiment of the present invention will be described based on FIGS. 1 to 4. The multiple chip resistor 1 includes a rectangular parallelepiped insulating base 2 and an insulating base 2. A plurality of pairs of surface electrodes 3 provided at both ends in the short direction (left and right direction in FIG. 1) on the upper surface of the insulating base 2, and provided at both ends in the short direction on the lower surface of the insulating base 2. A plurality of pairs of back electrodes 4, a plurality of pairs of end surface electrodes 5 provided on the side surface of the insulating base 2 to bridge the electrodes 3, 4, and a pair of electrodes provided on the upper surface of the insulating base 2 A plurality of resistors 6 bridging the surface electrodes 3, an undercoat 7 that individually covers each resistor 6, an overcoat 8 that covers each undercoat 7, and each surface electrode 3 It is mainly comprised by the plating layer 9 which coat | covers the back surface electrode 4 and the end surface electrode 5. FIG. FIG. 1 shows a quadruple-type multiple chip resistor 1, in which four resistive elements including four resistors 6 are integrally provided on an insulating base 2 in a separated state.

絶縁性基台2はセラミック等からなり、この絶縁性基台2は図5〜図11に示す集合基板10を第1乃至第3分割溝11,12,13に沿って分割することにより個片化されたものである。   The insulating base 2 is made of ceramic or the like. The insulating base 2 is divided into pieces by dividing the collective substrate 10 shown in FIGS. 5 to 11 along the first to third dividing grooves 11, 12, and 13. It has been

表面電極3と端面電極5および裏面電極4はコ字状に連続する下地電極層として絶縁性基台2の短手方向の両端部に所定間隔を存して複数対形成されており、これら下地電極層にめっき層9を被着させて多連チップ抵抗器1の電極部となしている。なお、めっき層9は、下地電極層に密着する最内層のニッケル(Ni)めっき層と、外表面に露出する最外層の錫(Sn)めっき層とを含む2層以上の積層構造になっている。   A plurality of pairs of the surface electrode 3, the end surface electrode 5, and the back surface electrode 4 are formed at predetermined intervals at both ends of the insulating base 2 as a base electrode layer continuous in a U-shape. A plating layer 9 is deposited on the electrode layer to form an electrode portion of the multiple chip resistor 1. The plating layer 9 has a laminated structure of two or more layers including an innermost nickel (Ni) plating layer in close contact with the base electrode layer and an outermost tin (Sn) plating layer exposed on the outer surface. Yes.

抵抗体6は酸化ルテニウム等からなり、この抵抗体6には抵抗値を調整するためにトリミング溝15(図10参照)が形成されている。アンダーコート7はガラス等からなる絶縁層であり、オーバーコート8はエポキシ系樹脂等からなる絶縁層である。これらアンダーコート7とオーバーコート8によって2層構造の保護層が構成されており、そのうち下層のアンダーコート7はトリミング溝15を形成する前に抵抗体6を覆うように形成されたものである。これに対し、上層のオーバーコート8は抵抗体6にトリミング溝15を形成した後に形成されたものであり、このオーバーコート8によってアンダーコート7や抵抗体6やトリミング溝15等が覆われている。   The resistor 6 is made of ruthenium oxide or the like, and a trimming groove 15 (see FIG. 10) is formed in the resistor 6 in order to adjust the resistance value. The undercoat 7 is an insulating layer made of glass or the like, and the overcoat 8 is an insulating layer made of epoxy resin or the like. The undercoat 7 and the overcoat 8 constitute a protective layer having a two-layer structure, and the lower undercoat 7 is formed so as to cover the resistor 6 before the trimming groove 15 is formed. On the other hand, the upper overcoat 8 is formed after the trimming groove 15 is formed in the resistor 6, and the overcoat 8 covers the undercoat 7, the resistor 6, the trimming groove 15, and the like. .

次に、上記の如く構成された多連チップ抵抗器1の製造方法について、図5〜図15を参照しながら説明する。   Next, a manufacturing method of the multiple chip resistor 1 configured as described above will be described with reference to FIGS.

まず、図5に示すように、矩形状の貫通孔14が多数設けられた集合基板10を用意する。ここで、図5に直交するX−Y座標を設定し、そのうちX方向(左右方向)を第1の方向、Y方向(上下方向)を第2の方向と呼ぶと、各貫通孔14は第1の方向と第2の方向に沿って格子状に配列されている。具体的には、貫通孔14は所定の間隔P1を保って第1の方向へ連続的に配列されると共に、間隔P1よりも小さな間隔P2を保って第2の方向へ連続的に配列されている。なお、図5中には、貫通孔14を第2の方向に沿って8個設け、これを一つの列として第1の方向に沿って3列、合計で24個(8×3=24個)の貫通孔14が描かれているが、実際は、それ以上の貫通孔14が集合基板10に設けられている。   First, as shown in FIG. 5, a collective substrate 10 provided with a large number of rectangular through holes 14 is prepared. Here, XY coordinates orthogonal to FIG. 5 are set, and when the X direction (left-right direction) is referred to as a first direction and the Y direction (up-down direction) is referred to as a second direction, each through hole 14 is They are arranged in a lattice pattern along the first direction and the second direction. Specifically, the through holes 14 are continuously arranged in the first direction with a predetermined interval P1, and continuously arranged in the second direction with an interval P2 smaller than the interval P1. Yes. In FIG. 5, eight through holes 14 are provided along the second direction, and this is regarded as one row, three rows along the first direction, and a total of 24 (8 × 3 = 24 pieces). ) Is drawn, but in reality, more through holes 14 are provided in the collective substrate 10.

また、集合基板10には断面V字形状の第1乃至第3分割溝11,12,13が形成されており、そのうち第1分割溝11と第2分割溝12は第2の方向へ延び、第3分割溝13は第1の方向へ延びている。第1分割溝11は第2の方向に沿って配列された各貫通孔14の真ん中を横切るように延びており、この第1分割溝11は集合基板10の表裏両面に互いの溝底が対向するように形成されている。第2分割溝12は第2の方向に沿って配列された各貫通孔14の短辺側端面の若干内方(5μm〜50μm)を横切るように延びており、第2分割溝12と貫通孔14の短辺(第1の方向に沿う端面)との間には微小間隔が確保されている。第2分割溝12も集合基板10の表裏両面に互いの溝底が対向するように形成されているが、第1分割溝11と第2分割溝12は集合基板10の表裏で互いの溝深さが逆の関係になるように設定されている。本実施形態例の場合は、厚みが200μmの集合基板10を用いているため、図6に示すように、第1分割溝11が表側深さ50μmかつ裏側深さ30μmであるのに対し、第2分割溝12は表側深さ30μmかつ裏側深さ50μmとなっている。   The collective substrate 10 is formed with first to third divided grooves 11, 12, 13 having a V-shaped cross section, of which the first divided groove 11 and the second divided groove 12 extend in the second direction, The third dividing groove 13 extends in the first direction. The first divided grooves 11 extend so as to cross the middle of the through holes 14 arranged along the second direction, and the first divided grooves 11 face the both surfaces of the collective substrate 10 with the groove bottoms facing each other. It is formed to do. The second divided groove 12 extends slightly across the short side end face (5 μm to 50 μm) of each through hole 14 arranged along the second direction, and the second divided groove 12 and the through hole A very small interval is secured between the 14 short sides (end face along the first direction). The second divided grooves 12 are also formed on the front and back surfaces of the collective substrate 10 so that the groove bottoms face each other. Is set to have the opposite relationship. In the case of this embodiment, since the aggregate substrate 10 having a thickness of 200 μm is used, the first dividing groove 11 has a front side depth of 50 μm and a back side depth of 30 μm, as shown in FIG. The two-divided groove 12 has a front side depth of 30 μm and a back side depth of 50 μm.

第3分割溝13は第2の方向に沿って配列された各貫通孔14の中間を第1の方向へ延びており、この第3分割溝13も集合基板10の表裏両面に互いの溝底が対向するように形成されている。前述した第1分割溝11と第2分割溝12は第1の方向に沿って隣接する全ての列の貫通孔14に対して形成されているが、第3分割溝13は第2の方向に沿って連続する複数の貫通孔14を1単位として1単位ごとに形成されており、本実施形態例に係る4連タイプの多連チップ抵抗器1の場合、一対の第3分割溝13間に挟まれた領域に4つの貫通孔14が設けられている。なお、貫通孔14と第1乃至第3分割溝11,12,13はいずれも焼成前のセラミックグリーンシートの状態で加工されるようになっており、セラミックグリーンシートに多数の貫通孔やV字形状の分割溝を金型を用いて形成した後、これを焼成することによって図5に示すような集合基板10が得られる。   The third divided grooves 13 extend in the first direction in the middle of the through holes 14 arranged along the second direction, and the third divided grooves 13 are also formed on the front and back surfaces of the collective substrate 10 with the groove bottoms of each other. Are formed to face each other. The first dividing groove 11 and the second dividing groove 12 described above are formed with respect to the through holes 14 of all the rows adjacent along the first direction, but the third dividing groove 13 is formed in the second direction. A plurality of continuous through-holes 14 are formed as one unit, and in the case of the quadruple-type multiple chip resistor 1 according to this embodiment, between the pair of third divided grooves 13 Four through holes 14 are provided in the sandwiched region. The through hole 14 and the first to third divided grooves 11, 12, 13 are all processed in the state of a ceramic green sheet before firing, and the ceramic green sheet has a large number of through holes and V-shapes. After forming the shape-divided grooves using a mold, the aggregate substrate 10 as shown in FIG. 5 is obtained by firing the divided grooves.

次に、この集合基板10の上面で第1の方向に沿って隣接する貫通孔14の間に銀ペーストをスクリーン印刷して焼成することにより、図7に示すように、第1の方向に沿って隣接する貫通孔14の間に複数対の表面電極3を形成する。図示省略されているが、集合基板10の裏面にも同様の工程を行うことにより、第1の方向に沿って隣接する貫通孔14の間に複数対の裏面電極4を形成する。その際、銀ペーストを対応する貫通孔14から僅かに離して印刷すると、多少の印刷ずれが発生したとしても、銀ペーストが貫通孔14に流れ込むことを防止できて好ましい。なお、図面を簡素化して分かりやすくするために、図7〜図10において、第1乃至第3分割溝11,12,13は図示省略されている。   Next, a silver paste is screen-printed between the adjacent through holes 14 along the first direction on the upper surface of the collective substrate 10 and baked, as shown in FIG. 7, along the first direction. A plurality of pairs of surface electrodes 3 are formed between adjacent through holes 14. Although not shown, a plurality of pairs of back surface electrodes 4 are formed between the through holes 14 adjacent in the first direction by performing the same process on the back surface of the collective substrate 10. At that time, it is preferable to print the silver paste slightly apart from the corresponding through-holes 14 because it is possible to prevent the silver paste from flowing into the through-holes 14 even if some printing deviation occurs. Note that the first to third dividing grooves 11, 12, and 13 are not shown in FIGS. 7 to 10 in order to simplify the drawings for easy understanding.

次に、対をなす表面電極3に跨がるように酸化ルテニウム系の抵抗体ペーストをスクリーン印刷して焼成することにより、図8に示すように、長手方向の両端部を表面電極3に重ね合わせた複数の抵抗体6を一括形成する。   Next, the ruthenium oxide resistor paste is screen-printed and baked so as to straddle the paired surface electrodes 3 so that both ends in the longitudinal direction are overlapped with the surface electrodes 3 as shown in FIG. A plurality of combined resistors 6 are formed at once.

次に、各抵抗体6を個別に覆う領域にガラスペーストをスクリーン印刷して焼成することにより、図9に示すように、各抵抗体6の上にアンダーコート7を形成する。このアンダーコート7は、次工程で照射されるレーザビームの熱で抵抗体6のトリミング溝15近傍が損傷しないようにするためのものである。   Next, an undercoat 7 is formed on each resistor 6 as shown in FIG. 9 by screen-printing and baking a glass paste in a region covering each resistor 6 individually. This undercoat 7 is for preventing the vicinity of the trimming groove 15 of the resistor 6 from being damaged by the heat of the laser beam irradiated in the next step.

すなわち、次なる工程では、各抵抗体6の抵抗値を調整するために、図10に示すように、アンダーコート7に覆われている多数の抵抗体6に対して順次レーザビームを照射してトリミング溝15を形成する。その際、トリミング対象となる抵抗体6の長手方向の両側に存する表面電極3に図示せぬプローブをそれぞれ接触させ、これらプローブを介して抵抗値を測定しながらレーザトリミングを行う。レーザビームの照射が開始されてトリミング溝15が長くなると、それに伴って抵抗値が増大していくので、トリミング対象の抵抗体6の抵抗値が所望の値に達した時点でレーザビームの照射をオフにする。   That is, in the next step, in order to adjust the resistance value of each resistor 6, as shown in FIG. 10, a number of resistors 6 covered with the undercoat 7 are sequentially irradiated with a laser beam. A trimming groove 15 is formed. At that time, probes not shown are brought into contact with the surface electrodes 3 existing on both sides in the longitudinal direction of the resistor 6 to be trimmed, and laser trimming is performed while measuring the resistance value through these probes. When the laser beam irradiation is started and the trimming groove 15 becomes longer, the resistance value increases accordingly. Therefore, the laser beam irradiation is performed when the resistance value of the resistor 6 to be trimmed reaches a desired value. Turn off.

次に、それぞれのアンダーコート7と抵抗体6とトリミング溝15を覆う領域にエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図11に示すように、第2の方向に沿って帯状に延びるオーバーコート8を形成する。このオーバーコート8は抵抗体6を外部環境から保護するためのものである。   Next, an epoxy resin paste is screen-printed on the regions covering the respective undercoats 7, the resistors 6, and the trimming grooves 15, and cured by heating, as shown in FIG. 11, along the second direction. An overcoat 8 is formed extending in the direction. The overcoat 8 is for protecting the resistor 6 from the external environment.

ここまでの工程は集合基板10に対する一括処理であるが、次なる工程では、集合基板10を第1分割溝11に沿って短冊状に1次分割(1次ブレイク加工)することにより、図12に示すように、集合基板10から複数の短冊状基板16を得る。ここで、第1分割溝11は第2の方向に沿って配列された各貫通孔14の真ん中を横切るように延びているため、第1分割溝11に沿ってブレイクして得られる短冊状基板16の長手方向に沿う両端部は、平坦面とならずに凹部16aと凸部16bが交互に連続する凹凸形状となる。なお、かかる1次ブレイク加工は、集合基板10の表側側が延ばされ方向に曲げ応力を加えることによって行われ、この曲げ応力によって第1分割溝11は溝深さの大きな表面側の溝開口が開かれるようにブレイクされる。その際、第1分割溝11の近傍に平行に設けられた第2分割溝12にも同様の曲げ応力が作用するが、図6に示すように、第1分割溝11と第2分割溝12は集合基板10の表裏で互いの溝深さが逆の関係になるように設定されており、第2分割溝12については裏面よりも表面側の溝深さが小さいため、第1分割溝11のブレイク時に第2分割溝12が誤って一緒にブレイクされてしまうことを防止できる。   The process so far is a batch process for the collective substrate 10. In the next process, the collective substrate 10 is primarily divided into strips along the first division grooves 11 (primary breaking process), so that FIG. As shown, a plurality of strip-shaped substrates 16 are obtained from the collective substrate 10. Here, since the 1st division groove 11 is extended so that the middle of each through-hole 14 arranged along the 2nd direction, it is a strip-like board obtained by breaking along the 1st division groove 11 Both end portions along the longitudinal direction of 16 are not flat and have a concave-convex shape in which concave portions 16a and convex portions 16b are alternately continued. The primary breaking process is performed by extending the front side of the collective substrate 10 and applying a bending stress in the direction. The bending stress causes the first divided groove 11 to have a groove opening on the surface side having a large groove depth. Break to be opened. At that time, the same bending stress acts on the second divided groove 12 provided in parallel in the vicinity of the first divided groove 11, but as shown in FIG. 6, the first divided groove 11 and the second divided groove 12. Are set so that the groove depths are opposite to each other on the front and back of the collective substrate 10, and the second divided grooves 12 have a groove depth on the front surface side smaller than that of the back surface. It is possible to prevent the second divided grooves 12 from being accidentally broken together during the break.

次に、複数の短冊状基板16を上下方向に重ね合わせた後、この状態で各短冊状基板16の端面全体にNi/Crをスパッタリングすることにより、図13に示すように、短冊状基板16の凹凸形状の端面全体に端面電極17を形成する。   Next, after stacking a plurality of strip-shaped substrates 16 in the vertical direction, Ni / Cr is sputtered over the entire end surface of each strip-shaped substrate 16 in this state, thereby forming the strip-shaped substrates 16 as shown in FIG. The end face electrode 17 is formed on the entire end face of the concavo-convex shape.

次に、短冊状基板16を第2分割溝12に沿ってブレイクすることにより、図14に示すように、短冊状基板16からダミー部分である凸部16bを除去した後、凸部16bの除去された短冊状基板16を第3分割溝13に沿って2次分割(2次ブレイク加工)する。これにより、図15に示すように、多連チップ抵抗器1と同等の大きさの個片18(チップ単体)を得る。こうして個片化されたチップ単体18は、絶縁性基台2の短手方向の両端面に凹部16aごとにセパレートされた複数対の端面電極5を有し、各端面電極5によって表面電極3と裏面電極4とが橋絡されるため、コ字状に連続する複数対の前記下地電極層が得られる。   Next, by breaking the strip-shaped substrate 16 along the second dividing grooves 12, as shown in FIG. 14, the convex portions 16b that are dummy portions are removed from the strip-shaped substrate 16, and then the convex portions 16b are removed. The strip-shaped substrate 16 thus formed is secondarily divided (secondary break processing) along the third dividing groove 13. As a result, as shown in FIG. 15, a piece 18 (chip alone) having the same size as the multiple chip resistor 1 is obtained. The single chip 18 thus separated has a plurality of pairs of end surface electrodes 5 separated for each recess 16a on both end surfaces in the short direction of the insulating base 2, and each end surface electrode 5 and the surface electrode 3 are separated from each other. Since the back electrode 4 is bridged, a plurality of pairs of base electrode layers continuous in a U-shape are obtained.

最後に、各チップ単体18の下地電極層(表面電極3と裏面電極4および端面電極5)に対して、NiめっきとSnめっきを施して2層構造のめっき層7を複数形成することにより、図1〜図4に示すような多連チップ抵抗器1が完成する。   Finally, by applying Ni plating and Sn plating to the base electrode layer (front electrode 3, back electrode 4 and end electrode 5) of each chip 18 to form a plurality of two-layered plating layers 7, A multiple chip resistor 1 as shown in FIGS. 1 to 4 is completed.

以上説明したように、本実施形態例に係る多連チップ抵抗器1の製造方法においては、矩形状の貫通孔14が多数設けられた集合基板10を準備し、この集合基板10に複数対の電極(表面電極3と裏面電極4)や複数の抵抗体6や保護層(アンダーコート7とオーバーコート8)等を形成した後、貫通孔14を横切るように1次分割することにより、両端部を凹凸形状とした複数の短冊状基板16を得ることができる。そして、このような短冊状基板16の凹部16aと凸部16bが連続する端面全体にスパッタリング法により端面電極17を形成した後、短冊状基板16からダミー部分である凸部16bを除去すると、各凹部16aに形成された端面電極17だけがセパレートされた状態で残るため、多連チップ抵抗器1の小型化に伴って個々の抵抗体6間の配列ピッチが狭くなっても、各抵抗体6に接続された端面電極5をセパレートされた状態で精度良く形成することができる。また、端面電極5の位置精度は1次ブレイクされた短冊状基板16の凹凸形状(凹部16aと凸部16b)に依存し、この凹凸形状は予め集合基板10に形成された各貫通孔14の大きさや形成位置に依存するため、複数の短冊状基板16を上下方向に重ね合わせて端面電極をスパッタリングするとき、それぞれの短冊状基板16を厳密に位置合わせする必要がなくなり、面倒な整列作業が不要になって製造工程を簡略化することができる。   As described above, in the method for manufacturing the multiple chip resistor 1 according to this embodiment, the collective substrate 10 provided with a large number of rectangular through holes 14 is prepared, and a plurality of pairs are provided on the collective substrate 10. After forming electrodes (front surface electrode 3 and back surface electrode 4), a plurality of resistors 6, protective layers (undercoat 7 and overcoat 8), etc., both ends are formed by primary division across the through hole 14 A plurality of strip-shaped substrates 16 having a concavo-convex shape can be obtained. And after forming the end surface electrode 17 by sputtering method in the whole end surface where the recessed part 16a and the convex part 16b of such a strip-shaped board | substrate 16 continue, when the convex part 16b which is a dummy part is removed from the strip-shaped board | substrate 16, Since only the end face electrode 17 formed in the recess 16a remains in a separated state, even if the arrangement pitch between the individual resistors 6 is reduced as the multiple chip resistor 1 is reduced in size, each resistor 6 The end face electrode 5 connected to the can be formed with high accuracy in a separated state. Further, the positional accuracy of the end face electrode 5 depends on the uneven shape (concave portion 16a and convex portion 16b) of the strip-shaped substrate 16 subjected to the primary break, and the uneven shape of each through-hole 14 formed in the aggregate substrate 10 in advance. Since it depends on the size and the formation position, when the end face electrodes are sputtered by stacking a plurality of strip-shaped substrates 16 in the vertical direction, it is not necessary to strictly align the respective strip-shaped substrates 16, and troublesome alignment work is performed. It becomes unnecessary and can simplify a manufacturing process.

また、本実施形態例では、予め集合基板10に断面V字形状の第1乃至第3分割溝11,12,13が形成されており、第1分割溝11に沿って1次分割(1次ブレイク加工)を、第2分割溝12に沿ってダミー部分の除去を、第3分割溝13に沿って2次分割(1次ブレイク加工)をそれぞれ行うようにしている。そして、近接状態で第2の方向へ延びる第1分割溝11と第2分割溝12のうち、第1分割溝11は第2の方向に沿って配列された各貫通孔14の真ん中を横切るように延びているが、第1分割溝11と第2分割溝12は集合基板10の表裏で互いの溝深さが逆の関係になるように設定されているため、第1分割溝11に沿って短冊状基板16を1次ブレイクする時に、第2分割溝12が誤って一緒にブレイクされてしまうことを防止できる。   In the present embodiment, first to third dividing grooves 11, 12, and 13 having a V-shaped cross section are formed in the collective substrate 10 in advance, and primary division (primary division) is performed along the first dividing groove 11. (Break process), the dummy portion is removed along the second divided groove 12 and the secondary division (primary break process) is performed along the third divided groove 13. Of the first divided grooves 11 and the second divided grooves 12 that extend in the second direction in the proximity state, the first divided grooves 11 cross the middle of the through holes 14 arranged along the second direction. However, since the first divided grooves 11 and the second divided grooves 12 are set so that the groove depths are opposite to each other on the front and back of the collective substrate 10, the first divided grooves 11 and the second divided grooves 12 extend along the first divided grooves 11. Thus, when the strip-shaped substrate 16 is subjected to the primary break, the second divided grooves 12 can be prevented from being accidentally broken together.

しかも、第2分割溝12の延出方向に沿う直線と貫通孔14の短辺(第1の方向に沿う端面)との間に微小間隔が確保されているため、第2分割溝12に沿ってブレイクして短冊状基板16から凸部16b(ダミー部分)を除去するとき、そのブレイク力が貫通孔14の短辺側の凹部16aに達することはなく、凹部16aに発生するクラックに起因して端面電極5が欠損してしまうという不良を未然に防止できる。   In addition, since a minute interval is secured between the straight line along the extending direction of the second divided groove 12 and the short side (end surface along the first direction) of the through hole 14, the second divided groove 12 extends along the second divided groove 12. When the protrusion 16b (dummy part) is removed from the strip-shaped substrate 16 by breaking, the breaking force does not reach the recess 16a on the short side of the through hole 14, but is caused by a crack generated in the recess 16a. Thus, it is possible to prevent a defect that the end face electrode 5 is lost.

ただし、1次分割と2次分割およびダミー部分の除去工程をダイシング法やレーザスクライブ法を用いて行うことも可能であり、その場合、第1乃至第3分割溝11,12,13が形成されていない集合基板を準備し、かかる集合基板に対して複数対の電極や抵抗体や保護層等を形成した後、ブレードを回転させて切断するというダイシング法や、レーザを照射してスクライブ線を形成するというレーザスクライブ法により、1次分割やダミー部分の除去や2次分割を行えば良い。あるいは、1次分割とダミー部分の除去工程を分割溝によるブレイク加工で行い、2次分割をダイシング法またはレーザスクライブ法を用いて行うというように、分割溝によるブレイク加工とダイシング法およびレーザスクライブ法を適宜組合せることも可能である。   However, the primary division, the secondary division, and the removal process of the dummy portion can be performed using a dicing method or a laser scribing method. In this case, the first to third division grooves 11, 12, and 13 are formed. Prepare an unassembled aggregate substrate, form multiple pairs of electrodes, resistors, protective layers, etc. on the aggregate substrate, then rotate the blade and cut it, or irradiate a laser to scribe lines. The primary division, the removal of the dummy portion, and the secondary division may be performed by a laser scribing method of forming. Alternatively, the breaking process using the dividing grooves, the dicing method, and the laser scribing method, such that the primary dividing process and the dummy portion removing process are performed by the breaking process using the dividing grooves, and the secondary dividing process is performed using the dicing method or the laser scribing method. Can be combined as appropriate.

また、本実施形態例では、抵抗体6のトリミング調整後に帯状に延びるオーバーコート8を形成することにより、それぞれのアンダーコート7と抵抗体6とトリミング溝15を覆うようにしているが、図16に示すように、このオーバーコート8を第2の方向に沿って隣接する各貫通孔14の間まで一体的に突出させることにより、両側部が櫛歯形状となったオーバーコート8を形成するようにしても良い。あるいは、図17に示すように、抵抗体6のトリミング調整後に帯状に延びるオーバーコート8を形成した後、水溶性エポキシ樹脂からなるペーストをスクリーン印刷(マスキング印刷)して乾燥する(端面電極17の形成後に水で洗い流す)ことにより、オーバーコート8に第1の方向に沿って延びる複数の延出部8bを形成するようにしても良い。このようにオーバーコート8が各貫通孔14の間に突出する延出部8a,8bを有していると、その後の工程で短冊状基板16の凹凸形状の端面全体にスパッタリング法によって端面電極17を形成するとき、オーバーコート8の延出部8a,8bによってスパッタの回り込みが阻止されるため、抵抗体6に接続された表面電極3間の短絡を確実に防止することができる。   In this embodiment, the overcoat 8 extending in a strip shape after the trimming adjustment of the resistor 6 is formed so as to cover the undercoat 7, the resistor 6, and the trimming groove 15. As shown in FIG. 5, the overcoat 8 is integrally protruded between the adjacent through holes 14 along the second direction so as to form the overcoat 8 having comb-shaped sides. Anyway. Alternatively, as shown in FIG. 17, after forming an overcoat 8 extending in a strip shape after trimming adjustment of the resistor 6, a paste made of a water-soluble epoxy resin is screen-printed (masking printing) and dried (of the end face electrode 17. A plurality of extending portions 8b extending in the first direction may be formed in the overcoat 8 by washing with water after the formation). When the overcoat 8 has the extended portions 8a and 8b protruding between the through holes 14 as described above, the end surface electrode 17 is formed on the entire concave and convex end surface of the strip-shaped substrate 16 by a sputtering method in a subsequent process. Since the sputter wraparound is prevented by the extending portions 8a and 8b of the overcoat 8, a short circuit between the surface electrodes 3 connected to the resistor 6 can be reliably prevented.

1 多連チップ抵抗器
2 絶縁性基台
3 表面電極
4 裏面電極
5 端面電極
6 抵抗体
7 アンダーコート(保護層)
8 オーバーコート(保護層)
8a,8b 延出部
9 めっき層
10 集合基板
11 第1分割溝
12 第2分割溝
13 第3分割溝
14 貫通孔
15 トリミング溝
16 短冊状基板
16a 凹部
16b 凸部
17 端面電極
18 チップ単体
DESCRIPTION OF SYMBOLS 1 Multiple chip resistor 2 Insulation base 3 Front surface electrode 4 Back surface electrode 5 End surface electrode 6 Resistor 7 Undercoat (protective layer)
8 Overcoat (protective layer)
8a, 8b Extension part 9 Plating layer 10 Collective substrate 11 1st division groove 12 2nd division groove 13 3rd division groove 14 Through hole 15 Trimming groove 16 Strip-like substrate 16a Concave part 16b Protrusion part 17 End face electrode 18 Single chip

Claims (4)

互いに直交する第1および第2の方向に沿って複数の矩形状の貫通孔が所定間隔を存して設けられた集合基板を準備し、この集合基板の片面で前記第1の方向に沿って隣接する前記貫通孔の間に複数対の電極を形成する工程と、
前記複数対の電極と接続される複数の抵抗体を形成する工程と、
少なくとも前記複数の抵抗体を覆うように保護層を形成する工程と、
前記第2の方向に沿って配列された前記貫通孔を横切るように前記集合基板を分割して両端部を凹凸形状にした複数の短冊状基板を形成する工程と、
前記短冊状基板の凹部と凸部が連続する端面全体にスパッタリング法により端面電極を形成する工程と、
前記端面電極の形成後に前記短冊状基板から前記凸部を除去する工程と、
を含むことを特徴とする多連チップ抵抗器の製造方法。
A collective substrate is prepared in which a plurality of rectangular through holes are provided at predetermined intervals along first and second directions orthogonal to each other, and one side of the collective substrate is provided along the first direction. Forming a plurality of pairs of electrodes between the adjacent through holes;
Forming a plurality of resistors connected to the plurality of pairs of electrodes;
Forming a protective layer so as to cover at least the plurality of resistors;
Dividing the collective substrate so as to cross the through-holes arranged along the second direction to form a plurality of strip-shaped substrates having irregularities at both ends;
Forming an end face electrode by sputtering over the entire end face where the concave and convex portions of the strip substrate are continuous;
Removing the protrusions from the strip substrate after forming the end face electrodes;
The manufacturing method of the multiple chip resistor characterized by including this.
請求項1の記載において、前記保護層が前記第2の方向に沿って隣接する前記貫通孔の間まで延出していることを特徴とする多連チップ抵抗器の製造方法。   2. The method of manufacturing a multiple chip resistor according to claim 1, wherein the protective layer extends between the adjacent through holes along the second direction. 請求項1または2の記載において、前記集合基板に前記第2の方向に沿って平行に延びる第1分割溝と第2分割溝とが設けられていると共に、これら第1分割溝と第2分割溝は前記集合基板の表裏で互いの溝深さが逆の関係になるように設定されており、前記短冊状基板が前記第1分割溝に沿って前記集合基板から分割され、前記凸部が前記第2分割溝に沿って前記短冊状基板から除去されることを特徴とする多連チップ抵抗器の製造方法。   The first divided groove and the second divided groove extending in parallel along the second direction are provided on the collective substrate according to claim 1 or 2, and the first divided groove and the second divided groove are provided. The grooves are set so that the groove depths are opposite to each other on the front and back of the collective substrate, the strip substrate is divided from the collective substrate along the first divided grooves, and the convex portions are A method of manufacturing a multiple chip resistor, wherein the chip resistor is removed from the strip substrate along the second dividing groove. 請求項3の記載において、前記第2分割溝の延出方向に沿う直線と前記貫通孔の前記第1の方向に沿う端面との間に微小間隔が確保されていることを特徴とする多連チップ抵抗器の製造方法。   4. The multiple space according to claim 3, wherein a minute interval is secured between a straight line along the extending direction of the second dividing groove and an end surface of the through hole along the first direction. Manufacturing method of chip resistor.
JP2012228909A 2012-10-16 2012-10-16 Method for manufacturing multiple chip resistors Expired - Fee Related JP5973867B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012228909A JP5973867B2 (en) 2012-10-16 2012-10-16 Method for manufacturing multiple chip resistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012228909A JP5973867B2 (en) 2012-10-16 2012-10-16 Method for manufacturing multiple chip resistors

Publications (2)

Publication Number Publication Date
JP2014082303A JP2014082303A (en) 2014-05-08
JP5973867B2 true JP5973867B2 (en) 2016-08-23

Family

ID=50786247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012228909A Expired - Fee Related JP5973867B2 (en) 2012-10-16 2012-10-16 Method for manufacturing multiple chip resistors

Country Status (1)

Country Link
JP (1) JP5973867B2 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5650595A (en) * 1979-10-02 1981-05-07 Tokyo Shibaura Electric Co Separable printed circuit board
JP2794808B2 (en) * 1989-07-20 1998-09-10 スズキ株式会社 Rear wheel suspension for motorcycles
JPH04199801A (en) * 1990-11-29 1992-07-21 Murata Mfg Co Ltd Manufacture of positive-characteristic thermistor element
JP3060597B2 (en) * 1991-06-04 2000-07-10 松下電器産業株式会社 Manufacturing method of chip type resistor series
JPH08330115A (en) * 1995-03-30 1996-12-13 Rohm Co Ltd Network electronic component
JPH10189318A (en) * 1996-12-27 1998-07-21 Hokuriku Electric Ind Co Ltd Manufacture of network resistor
JP4077854B2 (en) * 2006-08-29 2008-04-23 京セラ株式会社 Electronic components

Also Published As

Publication number Publication date
JP2014082303A (en) 2014-05-08

Similar Documents

Publication Publication Date Title
JP6373723B2 (en) Chip resistor
TWI534841B (en) Method of manufacturing wafer resistors
JP6479361B2 (en) Chip resistor
JP6371080B2 (en) Manufacturing method of chip resistor
JP5973867B2 (en) Method for manufacturing multiple chip resistors
JP4745027B2 (en) Manufacturing method of chip resistor
JP6170726B2 (en) Manufacturing method of chip resistor
JP6615637B2 (en) Manufacturing method of chip resistor
JP4227821B2 (en) Manufacturing method of chip resistor
JP6749752B2 (en) Chip resistor and method of manufacturing chip resistor
JP2015230922A (en) Manufacturing method of chip resistor
JP5042420B2 (en) Manufacturing method of chip resistor
JP6731246B2 (en) Manufacturing method of chip resistor
JP5820294B2 (en) Collective substrate for chip resistor and manufacturing method of chip resistor
JP2017224677A (en) Chip resistor and manufacturing method thereof
JP2015008189A (en) Manufacturing method of thin-film chip resistor
JP7333726B2 (en) Manufacturing method of chip resistor
JP4295145B2 (en) Manufacturing method of chip resistor
JP6506639B2 (en) Method of manufacturing chip resistor
TWI817476B (en) Chip resistor and method of manufacturing chip resistor
JP6506636B2 (en) Method of manufacturing chip resistor
JP7352436B2 (en) How to manufacture chip resistors
JP2016225572A (en) Chip resistor and method of manufacturing the same
JP2019201139A (en) Manufacturing method for chip resistor
JP2021072420A (en) Method for manufacturing chip resistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160715

R150 Certificate of patent or registration of utility model

Ref document number: 5973867

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees