JP2019201139A - Manufacturing method for chip resistor - Google Patents

Manufacturing method for chip resistor Download PDF

Info

Publication number
JP2019201139A
JP2019201139A JP2018095491A JP2018095491A JP2019201139A JP 2019201139 A JP2019201139 A JP 2019201139A JP 2018095491 A JP2018095491 A JP 2018095491A JP 2018095491 A JP2018095491 A JP 2018095491A JP 2019201139 A JP2019201139 A JP 2019201139A
Authority
JP
Japan
Prior art keywords
resistor
electrode
forming
chip
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018095491A
Other languages
Japanese (ja)
Inventor
夏希 井口
Natsuki Iguchi
夏希 井口
和久 牛山
Kazuhisa Ushiyama
和久 牛山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2018095491A priority Critical patent/JP2019201139A/en
Publication of JP2019201139A publication Critical patent/JP2019201139A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

To provide a manufacturing method for a chip resistor, capable of establishing both of high reliability and high accuracy while securing conduction reliability between an electrode and an end face electrode.SOLUTION: A large-sized substrate 10 on which a primary division groove 11 and secondary division groove 12 extending lengthwise and crosswise are formed is prepared. On a front face of the large-sized substrate 10 are formed rectangular front electrodes 3 that are independent of each other in chip regions adjacent to each other via the secondary division groove 12 and are laid across the primary division groove 11; and a resistor 4 connected to front electrodes 3 opposite to each other in a chip region is formed. Then, an insulating resin 13 extending in a belt shape along the secondary division groove 12 before performing resistance value adjustment on the resistor 4 using laser trimming. After that, the insulating resin 13 is removed and a step of forming a protection coating layer 8 and a step of dividing the large-sized substrate 10 are performed sequentially.SELECTED DRAWING: Figure 4

Description

本発明は、大判基板を格子状の1次分割溝と2次分割溝に沿って分割して得られるチップ抵抗器の製造方法に関する。   The present invention relates to a method of manufacturing a chip resistor obtained by dividing a large substrate along a lattice-shaped primary division groove and a secondary division groove.

一般的にチップ抵抗器は、平面視矩形状の絶縁基板と、絶縁基板上に所定間隔を存して設けられた一対の電極と、対をなす電極どうしを橋絡する抵抗体と、抵抗体を被覆する絶縁性の保護コート等によって主に構成されており、抵抗体には抵抗値調整用のトリミング溝が形成されている。   In general, a chip resistor includes an insulating substrate having a rectangular shape in plan view, a pair of electrodes provided on the insulating substrate at a predetermined interval, a resistor that bridges the paired electrodes, and a resistor And a trimming groove for adjusting the resistance value is formed in the resistor.

通常、このようなチップ抵抗器を製造する場合、シート状の大判基板の片面または両面に予め縦横に格子状に延びる1次分割溝と2次分割溝を形成しておき、この大判基板の片面に電極や抵抗体や保護コート等を一括して形成した後、大判基板を1次分割溝に沿って短冊状基板に1次分割し、この短冊状基板に端面電極を形成してから2次分割溝に沿って2次分割することにより、個片化された多数のチップ抵抗器を完成するようにしている。   Usually, when manufacturing such a chip resistor, a primary divided groove and a secondary divided groove extending in the form of a lattice are formed in advance on one side or both sides of a sheet-like large substrate, and one side of the large substrate is formed. After forming electrodes, resistors, protective coats, etc. on the substrate, the large substrate is primarily divided into strip-shaped substrates along the primary dividing grooves, and the end electrodes are formed on the strip-shaped substrate, and then the secondary substrate is formed. A large number of chip resistors separated into individual pieces are completed by secondary division along the dividing grooves.

かかるチップ抵抗器の製造過程で、大判基板の片面には抵抗ペーストを印刷・焼成することにより多数の抵抗体が形成されるが、印刷時の膜厚のばらつきや滲み、あるいは焼成炉内の温度むら等の影響により、各抵抗体の抵抗値にばらつきを生じることは避け難いため、大判基板の状態で各抵抗体にトリミング溝を形成して所望の抵抗値に設定するという抵抗値調整作業が行われる。   In the manufacturing process of such a chip resistor, a large number of resistors are formed on one side of a large substrate by printing and baking a resistor paste. Since it is unavoidable that the resistance value of each resistor varies due to unevenness and the like, it is difficult to avoid resistance value adjustment work by forming a trimming groove in each resistor in the state of a large substrate and setting it to a desired resistance value. Done.

この抵抗値調整作業では、抵抗体に接続する一対の電極に測定用のプローブを接触させて抵抗値を測定しながら、抵抗体にレーザ光を照射してトリミング溝を形成することにより、抵抗値を切り上げて目標の抵抗値にするのが一般的である。その際、対をなす電極は2次分割溝を介して隣り合う電極と離間しているが、1次分割溝に跨るように電極材料を印刷する際に、1次分割溝に沿って電極材料が流れてしまうことがあり、最悪の場合、2次分割溝を介して隣り合う電極どうしが導通してしまう事態が発生し、抵抗値調整作業ができなくなってしまう。   In this resistance value adjustment work, the resistance value is measured by irradiating the resistor with laser light while measuring the resistance value by bringing a measuring probe into contact with a pair of electrodes connected to the resistor, thereby forming a trimming groove. Is generally rounded up to the target resistance value. In this case, the pair of electrodes are separated from the adjacent electrodes via the secondary dividing groove, but when the electrode material is printed so as to straddle the primary dividing groove, the electrode material is formed along the primary dividing groove. In the worst case, there is a situation in which adjacent electrodes are brought into conduction through the secondary dividing groove, and the resistance value adjusting operation cannot be performed.

そこで従来より、特許文献1に記載されているように、大判基板に形成される電極を中央に凹状部を有するH型形状とし、この凹状部を1次分割溝上に位置させることにより、2次分割溝を介して隣り合う電極どうしの間隔を広くするようにした技術が提案されている。かかる従来技術によれば、2次分割溝を介して隣り合う電極どうしの間隔が、凹状部によって1次分割溝上で部分的に広がるため、電極材料が1次分割溝に沿って多少流れたとしても、2次分割溝を介して隣り合う電極の離間距離が所望の間隔より狭くなってしまうことを抑制できる。   Therefore, conventionally, as described in Patent Document 1, an electrode formed on a large-sized substrate is formed in an H shape having a concave portion in the center, and the concave portion is positioned on the primary dividing groove to obtain a secondary shape. A technique has been proposed in which the interval between adjacent electrodes is widened through a dividing groove. According to such a conventional technique, the distance between the electrodes adjacent to each other through the secondary dividing groove is partially expanded on the primary dividing groove by the concave portion, so that the electrode material flows somewhat along the primary dividing groove. Moreover, it can suppress that the separation distance of the electrode which adjoins via a secondary division groove becomes narrower than a desired space | interval.

特開昭59−75607号公報JP 59-75607 A

特許文献1に記載された従来技術では、1次分割溝に沿って電極材料が流れたとしても、2次分割溝を介して隣り合う電極の離間距離が所望の間隔より狭くなってしまうことを抑制できるが、電極に凹状部を形成することで電極自体の面積が小さくなってしまうため、抵抗値調整時にプローブを電極に接触させることが困難になるという問題があった。また、大判基板を1次分割溝に沿って短冊状基板に分割する際に、凹状部により狭くなった部分の電極が短冊状基板の分割面に露出するため、その後の工程で短冊状基板の分割面に形成される端面電極の電極に対する導通の信頼性が低下するという問題もあった。   In the prior art described in Patent Document 1, even if the electrode material flows along the primary dividing groove, the separation distance between the adjacent electrodes through the secondary dividing groove is smaller than a desired interval. Although it can be suppressed, since the area of the electrode itself is reduced by forming the concave portion in the electrode, there is a problem that it is difficult to bring the probe into contact with the electrode when adjusting the resistance value. Further, when the large-sized substrate is divided into strip-shaped substrates along the primary dividing grooves, the portion of the electrode narrowed by the concave portion is exposed on the dividing surface of the strip-shaped substrate. There has also been a problem that the reliability of conduction of the end face electrodes formed on the divided surfaces with respect to the electrodes is lowered.

さらに、近年では、電気特性の高信頼性や抵抗値の高精度化の要求が高くなってきており、電気特性の高信頼性においては、抵抗体面積を広く確保して抵抗体と接続される電極部分(特許文献1では1次分割溝上以外の凸状部)をできるだけ広くしたいため、2次分割溝を介して隣り合う電極の間隔は狭くする必要がある。一方、抵抗値の高精度化においては、例えば高抵抗のチップ抵抗器における抵抗値調整作業等では、レーザトリミング時の測定電流が隣接する電極にリークするのを防止するために、2次分割溝を介して隣り合う電極の間隔は全体に亘って広くする必要がある。このように、電気特性の高信頼性と抵抗値の高精度化という観点から見ると、2次分割溝を介して隣り合う電極どうしに必要とされる間隔は逆の関係になるが、特許文献1に記載された従来技術では、2次分割溝を介して隣り合う電極の間隔を1次分割溝上の凹状部では狭くすることができるものの、2次分割溝の全体に亘って広くすることができないため、高信頼性と高精度化に両方対応することは難しい。   Furthermore, in recent years, there has been an increasing demand for high reliability of electrical characteristics and high accuracy of resistance values. In high reliability of electrical characteristics, a large resistor area is secured and connected to a resistor. In order to make the electrode portion (the convex portion other than the primary dividing groove in Patent Document 1) as wide as possible, it is necessary to narrow the interval between the adjacent electrodes via the secondary dividing groove. On the other hand, in order to increase the accuracy of the resistance value, for example, in a resistance value adjusting operation in a high resistance chip resistor, in order to prevent a measurement current at the time of laser trimming from leaking to an adjacent electrode, a secondary divided groove It is necessary to widen the distance between adjacent electrodes via the electrode. As described above, from the viewpoint of high reliability of electrical characteristics and high accuracy of resistance value, the distances required between the electrodes adjacent to each other through the secondary dividing groove are opposite to each other. In the prior art described in No. 1, although the interval between the electrodes adjacent to each other through the secondary dividing groove can be narrowed in the concave portion on the primary dividing groove, it can be widened over the entire secondary dividing groove. Therefore, it is difficult to cope with both high reliability and high accuracy.

本発明は、上記した従来技術の実情に鑑みてなされたものであり、その目的は、電極と端面電極の導通信頼性を確保した上で、高信頼性と高精度化に両方対応することができるチップ抵抗器の製造方法を提供することにある。   The present invention has been made in view of the actual situation of the above-described conventional technology, and its purpose is to cope with both high reliability and high accuracy while ensuring conduction reliability between the electrode and the end face electrode. An object of the present invention is to provide a method for manufacturing a chip resistor.

上記目的を達成するために、本発明によるチップ抵抗器の製造方法は、格子状に延びる1次分割溝と2次分割溝によって1つの部品に相当するチップ領域が区画された大判基板を準備する基板準備工程と、前記大判基板の片面で前記2次分割溝を介して隣り合う前記チップ領域間で独立し、かつ前記1次分割溝に跨る電極を前記チップ領域の両端部で対向するように形成する電極形成工程と、前記チップ領域内で対向する前記電極間に抵抗体を形成する抵抗体形成工程と、前記2次分割溝に沿って帯状に延びる絶縁性樹脂を形成する樹脂形成工程と、前記樹脂形成工程の後に前記抵抗体にトリミング溝を形成して抵抗値を調整する抵抗値調整工程と、前記抵抗値調整工程の後に前記抵抗体を覆う保護コート層を形成する保護コート層形成工程と、前記保護コート層形成工程の後に前記大判基板を前記1次分割溝に沿って分割して短冊状基板を得る1次分割工程と、前記短冊状基板の分割面に前記電極に接続する端面電極を形成する端面電極形成工程と、前記端面電極形成工程の後に前記短冊状基板を前記2次分割溝に沿って分割して多数のチップ単体を得る2次分割工程と、を含むことを特徴としている。   In order to achieve the above object, a chip resistor manufacturing method according to the present invention prepares a large substrate in which a chip region corresponding to one component is defined by a primary dividing groove and a secondary dividing groove extending in a lattice shape. Independently between the chip regions adjacent to each other through the secondary dividing groove on one side of the large-sized substrate, and electrodes straddling the primary dividing groove are opposed to each other at both ends of the chip region. An electrode forming step for forming, a resistor forming step for forming a resistor between the electrodes facing each other in the chip region, and a resin forming step for forming an insulating resin extending in a strip shape along the secondary dividing groove; A resistance value adjusting step for adjusting a resistance value by forming a trimming groove in the resistor after the resin forming step, and a protective coat layer forming for forming a protective coat layer for covering the resistor after the resistance value adjusting step. Process A primary dividing step of dividing the large substrate along the primary dividing groove after the protective coating layer forming step to obtain a strip-shaped substrate; and an end face electrode connected to the electrode on a dividing surface of the strip-shaped substrate And a secondary dividing step of dividing the strip substrate along the secondary dividing grooves to obtain a large number of single chips after the end electrode forming step. Yes.

このように工程によって製造されたチップ抵抗器では、抵抗値調整前に2次分割溝に沿って形成された絶縁性樹脂により、2次分割溝を介して隣り合う電極間の絶縁性が高められているため、その後に行われるレーザトリミングによる抵抗値調整時に、測定電流が隣接する電極へリークすることを抑制でき、精度良く抵抗値を測定・調整することができる。また、2次分割溝を介して隣り合う電極間を狭くすることができるため、抵抗体の有効面積を広く形成して電気特性を向上させることができ、さらに、抵抗値調整時に測定用のプローブを電極に容易に接触させることができると共に、電極と端面電極の導通信頼性を確保することができる。   In the chip resistor manufactured by the process as described above, the insulating resin formed along the secondary division groove before adjusting the resistance value enhances the insulation between the adjacent electrodes through the secondary division groove. Therefore, when the resistance value is adjusted by laser trimming performed thereafter, the measurement current can be prevented from leaking to the adjacent electrode, and the resistance value can be measured and adjusted with high accuracy. In addition, since the space between adjacent electrodes can be narrowed via the secondary dividing groove, the effective area of the resistor can be increased to improve the electrical characteristics, and the measurement probe can be used when adjusting the resistance value. Can be easily brought into contact with the electrode, and conduction reliability between the electrode and the end face electrode can be ensured.

上記したチップ抵抗器の製造方法において、絶縁性樹脂が洗浄可能な材料からなり、抵抗値調整工程の後に、絶縁性樹脂を洗浄・除去してから保護コート層を形成するようにすると、絶縁性樹脂が存在しない状態で1次分割や2次分割を行うことができるため、良好な分割を行うことができる。また、絶縁性樹脂を有していない一般的なチップ抵抗器と同じ構成のチップ抵抗器を提供することができる。   In the above-described chip resistor manufacturing method, the insulating resin is made of a material that can be washed, and after the resistance adjustment step, the insulating resin is washed and removed, and then the protective coat layer is formed. Since primary division and secondary division can be performed in a state where no resin is present, good division can be performed. Further, it is possible to provide a chip resistor having the same configuration as a general chip resistor that does not have an insulating resin.

本発明によるチップ抵抗器の製造方法によれば、電極と端面電極の導通信頼性を確保した上で、高信頼性と高精度化に両方対応することができる。   According to the manufacturing method of the chip resistor according to the present invention, it is possible to cope with both high reliability and high accuracy while ensuring the conduction reliability between the electrode and the end face electrode.

本発明の実施形態に係るチップ抵抗器の平面図である。It is a top view of the chip resistor concerning the embodiment of the present invention. 図1のII−II線に沿う断面図である。It is sectional drawing which follows the II-II line of FIG. 当該チップ抵抗器の製造工程を示すフローチャートである。It is a flowchart which shows the manufacturing process of the said chip resistor. 当該チップ抵抗器の製造工程を示す平面図である。It is a top view which shows the manufacturing process of the said chip resistor. 当該チップ抵抗器の製造工程を示す平面図である。It is a top view which shows the manufacturing process of the said chip resistor.

以下、発明の実施の形態について図面を参照しながら説明する。   Hereinafter, embodiments of the invention will be described with reference to the drawings.

図1と図2に示すように、本発明の実施形態に係るチップ抵抗器1は、直方体形状の絶縁基板2と、絶縁基板2の表面の長手方向両端部に設けられた一対の表電極3と、これら両表電極3の間を橋絡する抵抗体4と、抵抗体4上に形成されたプリコート層5と、絶縁基板2の裏面の長手方向両端部に設けられた一対の裏電極6と、絶縁基板2の長手方向両端面に設けられた一対の端面電極7と、プリコート層5を覆うように形成された保護コート層8と、によって主として構成されている。   As shown in FIGS. 1 and 2, a chip resistor 1 according to an embodiment of the present invention includes a rectangular parallelepiped insulating substrate 2 and a pair of front electrodes 3 provided at both longitudinal ends of the surface of the insulating substrate 2. A resistor 4 that bridges between the front electrodes 3, a precoat layer 5 formed on the resistor 4, and a pair of back electrodes 6 provided at both longitudinal ends of the back surface of the insulating substrate 2. And a pair of end face electrodes 7 provided on both end faces in the longitudinal direction of the insulating substrate 2 and a protective coat layer 8 formed so as to cover the precoat layer 5.

絶縁基板2は、後述する大判基板を縦横に格子状に延びる1次分割溝と2次分割溝に沿って分割して多数個取りされたものであり、大判基板の主成分はアルミナを主成分とするセラミックス基板である。   The insulating substrate 2 is obtained by dividing a large-sized substrate, which will be described later, along a primary dividing groove and a secondary dividing groove extending in a lattice shape in the vertical and horizontal directions. The ceramic substrate.

一対の表電極3は銀を主成分とする銀系ペーストをスクリーン印刷して乾燥・焼成したものであり、これら表電極3は所定間隔を存して対向するように絶縁基板2の長手方向両端部に矩形状に形成されている。一対の裏電極6も銀を主成分とする銀系ペーストをスクリーン印刷して乾燥・焼成したものであり、これら裏電極6は絶縁基板2の表面側の表電極3と対応する位置に形成されている。   The pair of front electrodes 3 is obtained by screen-printing silver paste containing silver as a main component, drying and firing, and the front electrodes 3 are arranged at both ends in the longitudinal direction of the insulating substrate 2 so as to face each other with a predetermined interval. The part is formed in a rectangular shape. The pair of back electrodes 6 is also obtained by screen-printing silver paste containing silver as a main component, drying and firing, and these back electrodes 6 are formed at positions corresponding to the front electrodes 3 on the surface side of the insulating substrate 2. ing.

抵抗体4は酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成したものであり、この抵抗体4は両端部が表電極3に重なるように矩形状に形成されている。抵抗体4にはトリミング溝9が形成されており、このトリミング溝9によって抵抗体4の抵抗値が所定値になるように調整されている。トリミング溝9はレーザ光の照射によって抵抗体4にできる切込み(スリット)であり、本実施形態では、Lカット形状のトリミング溝9を形成して抵抗体4の抵抗値を調整している。ただし、トリミング溝9の本数は1つに限定されず、複数本のトリミング溝9を用いて抵抗値調整するようにしても良く、また、トリミング溝9の形状もLカットに限定されず、Iカット形状のトリミング溝を形成したり、LカットとIカットを組み合わせたトリミング溝を形成したりするようにしても良い。   The resistor 4 is obtained by screen-printing a resistor paste such as ruthenium oxide, drying and firing, and the resistor 4 is formed in a rectangular shape so that both end portions thereof overlap the surface electrode 3. A trimming groove 9 is formed in the resistor 4, and the trimming groove 9 is adjusted so that the resistance value of the resistor 4 becomes a predetermined value. The trimming groove 9 is a cut (slit) that can be formed in the resistor 4 by irradiation with laser light. In this embodiment, the trimming groove 9 having an L-cut shape is formed to adjust the resistance value of the resistor 4. However, the number of the trimming grooves 9 is not limited to one, and the resistance value may be adjusted using a plurality of trimming grooves 9, and the shape of the trimming grooves 9 is not limited to the L-cut. A trim groove having a cut shape may be formed, or a trim groove having a combination of L cut and I cut may be formed.

プリコート層5はガラスペーストをスクリーン印刷して乾燥・焼成したものであり、トリミング溝9はプリコート層5の上からレーザ光を照射して形成されるが、その際に、抵抗体4はガラス材料からなるプリコート層5によってレーザの熱から保護される。   The precoat layer 5 is a glass paste screen-printed, dried and fired, and the trimming groove 9 is formed by irradiating laser light from above the precoat layer 5. The precoat layer 5 is protected from the heat of the laser.

端面電極7は絶縁基板2の端面にNi/Crをスパッタリングすることにより形成され、この端面電極7によって対応する表電極3と裏電極6とが橋絡されている。なお、図示は省略するが、この端面電極7と裏電極6およびチップ抵抗器1の表面に露出する表電極3の表面はメッキ層で被覆されている。   The end face electrode 7 is formed by sputtering Ni / Cr on the end face of the insulating substrate 2, and the corresponding front electrode 3 and back electrode 6 are bridged by the end face electrode 7. Although not shown, the surface of the end electrode 7, the back electrode 6, and the surface of the front electrode 3 exposed on the surface of the chip resistor 1 is covered with a plating layer.

保護コート層8はエポキシやポリイミド等の樹脂ペーストをスクリーン印刷して加熱硬化させたものであり、この保護コート層8によってトリミング溝9を有する抵抗体4は湿度や腐食ガス等の外部環境から保護される。   The protective coat layer 8 is obtained by screen-printing and curing a resin paste such as epoxy or polyimide, and the protective coat layer 8 protects the resistor 4 having the trimming groove 9 from the external environment such as humidity and corrosive gas. Is done.

次に、このチップ抵抗器1の製造工程について、図3に示すフローチャートおよび図4,5に示す平面図を用いて説明する。なお、図4(a)〜(h)はこの製造工程で用いられる大判基板の1次分割前までの工程を示し、図5(a)〜(c)は大判基板の1次分割後の工程を示している。   Next, the manufacturing process of this chip resistor 1 is demonstrated using the flowchart shown in FIG. 3, and the top view shown in FIG. 4A to 4H show the steps before the primary division of the large substrate used in this manufacturing process, and FIGS. 5A to 5C show the steps after the primary division of the large substrate. Is shown.

まず、図3のステップS1において、図4(a)に示すように、絶縁基板2が多数個取りされる大判基板10を準備する。この大判基板10には予め縦横に延びる所定深さの1次分割溝11と2次分割溝12が格子状に設けられており、両分割溝11,12によって区切られたマス目の1つ1つが1個分のチップ抵抗器1に相当するチップ領域となる。図4には9個分のチップ領域に相当する大判基板10が代表して示されているが、実際は多数個分のチップ領域に相当する大判基板10に対して以下に説明する各工程が一括して行われる。   First, in step S1 of FIG. 3, as shown in FIG. 4A, a large substrate 10 on which a large number of insulating substrates 2 are taken is prepared. The large-sized substrate 10 is provided with primary division grooves 11 and secondary division grooves 12 having a predetermined depth extending in the vertical and horizontal directions in a lattice shape, and each of the squares divided by the division grooves 11 and 12 is one by one. One is a chip region corresponding to one chip resistor 1. FIG. 4 representatively shows a large substrate 10 corresponding to nine chip regions. Actually, the following steps are collectively performed for the large substrate 10 corresponding to many chip regions. Done.

次に、図3のステップS2において、この大判基板10の表面にAg系ペーストをスクリーン印刷して乾燥・焼成することにより、図4(b)に示すように、2次分割溝12を介して隣り合うチップ領域間で独立し、かつ1次分割溝11に跨る矩形状の表電極3を形成する(電極形成工程)。なお、これと同時あるいは前後して、大判基板10の裏面にAg系ペーストをスクリーン印刷した後、これを乾燥・焼成することにより、一対の表電極3に対応する裏電極(不図示)を形成する。   Next, in step S2 of FIG. 3, an Ag-based paste is screen-printed on the surface of the large-sized substrate 10 and dried and fired to pass through the secondary divided grooves 12 as shown in FIG. A rectangular surface electrode 3 that is independent between adjacent chip regions and straddles the primary dividing groove 11 is formed (electrode formation step). At the same time or before and after this, an Ag-based paste is screen-printed on the back surface of the large-sized substrate 10 and then dried and fired to form back electrodes (not shown) corresponding to the pair of front electrodes 3. To do.

次に、図3のステップS3において、大判基板10の表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成することにより、図4(c)に示すように、チップ領域内で対向する表電極3に両端部を重ね合わせた抵抗体4を形成する(抵抗体形成工程)。   Next, in step S3 of FIG. 3, a resistor paste such as ruthenium oxide is screen-printed on the surface of the large-sized substrate 10, dried and fired, thereby facing the chip region as shown in FIG. 4C. The resistor 4 is formed by superimposing both ends on the surface electrode 3 to be formed (resistor forming step).

次に、図3のステップS4において、抵抗体4の上にガラスペーストをスクリーン印刷した後、このガラスペーストを乾燥・焼成することにより、図4(d)に示すように、抵抗体4の全体を覆うプリコート層5を形成する(プリコート層形成工程)。   Next, in step S4 of FIG. 3, after the glass paste is screen-printed on the resistor 4, the glass paste is dried and fired, so that the entire resistor 4 is formed as shown in FIG. Is formed (precoat layer forming step).

次に、図3のステップS5において、2次分割溝12を埋めるように2次分割溝12よりも幅広のマスキングペーストを印刷して乾燥・硬化することにより、図4(e)に示すように、2次分割溝12に沿って帯状に延びる絶縁性樹脂13を形成する(樹脂形成工程)。マスキングペーストは水や有機溶剤等で洗い流せる材料からなり、絶縁性樹脂13は2次分割溝12を完全に覆う程度の幅寸法に設定されている。   Next, in step S5 of FIG. 3, a masking paste wider than the secondary divided grooves 12 is printed so as to fill the secondary divided grooves 12, and then dried and cured, as shown in FIG. An insulating resin 13 extending in a strip shape along the secondary dividing groove 12 is formed (resin forming step). The masking paste is made of a material that can be washed away with water, an organic solvent, or the like, and the insulating resin 13 is set to a width dimension that completely covers the secondary dividing groove 12.

次に、図3のステップS6において、一対の表電極3に測定用のプローブ(不図示)を接触させて抵抗値を測定しながらプリコート層5の上からレーザ光を照射することにより、図4(f)に示すように、抵抗体4にトリミング溝9を形成して目標抵抗値となるように抵抗値調整する(抵抗値調整工程)。かかる抵抗値調整時において、絶縁性樹脂13が2次分割溝12内に充填されて帯状に延びているため、表電極3に2次分割溝12までの距離を近づける印刷の滲みがあったとしても、2次分割溝12を介して隣り合う表電極3間の絶縁性が絶縁性樹脂13によって高められている。したがって、測定電流が隣接する表電極3にリークして流れ込んでしまうことを抑制でき、精度良く抵抗体4の抵抗値を測定・調整することができる。   Next, in step S6 of FIG. 3, a pair of front electrodes 3 are brought into contact with a measurement probe (not shown), and the resistance value is measured to irradiate laser light from above the precoat layer 5, whereby FIG. As shown in (f), the trimming groove 9 is formed in the resistor 4 and the resistance value is adjusted so as to reach the target resistance value (resistance value adjusting step). At the time of adjusting the resistance value, since the insulating resin 13 is filled in the secondary divided grooves 12 and extends in a band shape, it is assumed that there is a printing blur that brings the surface electrode 3 closer to the secondary divided grooves 12. Also, the insulation between the adjacent surface electrodes 3 through the secondary dividing grooves 12 is enhanced by the insulating resin 13. Therefore, the measurement current can be prevented from leaking and flowing into the adjacent surface electrode 3, and the resistance value of the resistor 4 can be measured and adjusted with high accuracy.

次に、図3のステップS7において、大判基板10を洗浄することにより、図4(g)に示すように、絶縁性樹脂13を水や有機溶剤等で洗い流して除去する(樹脂除去工程)。   Next, in step S7 of FIG. 3, the large substrate 10 is washed, and the insulating resin 13 is washed away with water, an organic solvent, or the like as shown in FIG. 4G (resin removal step).

次に、図3のステップS8において、1次分割溝11を挟んで離間する長方形状の領域にエポキシやポリイミド等の樹脂ペーストをスクリーン印刷し、この樹脂ペーストを加熱硬化することにより、図4(h)に示すように、1次分割溝11を除いてプリコート層5の全体と表電極3の一部を覆う保護コート層8を形成する(保護コート層形成工程)。   Next, in step S8 of FIG. 3, a resin paste such as epoxy or polyimide is screen-printed on a rectangular region that is spaced apart with the primary dividing groove 11 interposed therebetween, and this resin paste is heated and cured, whereby FIG. As shown in h), a protective coat layer 8 is formed to cover the entire precoat layer 5 and a part of the surface electrode 3 except for the primary dividing grooves 11 (protective coat layer forming step).

これまでの工程は大判基板10に対する一括処理であるが、次に、図3のステップS9において、大判基板10を1次分割溝11に沿って1次分割(ブレイク)することにより、図5(a)に示すように、大判基板10から複数の短冊状基板10Aを得る(1次分割工程)。   The process so far is a batch process for the large substrate 10. Next, in step S9 of FIG. 3, the large substrate 10 is subjected to primary division (break) along the primary division grooves 11, so that FIG. As shown in a), a plurality of strip-shaped substrates 10A are obtained from the large substrate 10 (primary division step).

次に、図3のステップS10において、複数の短冊状基板10Aを上下方向に重ね合わせた後、この状態で各短冊状基板10Aの分割面にNi/Crをスパッタリングすることにより、図5(b)に示すように、表電極3と不図示の裏電極とを橋絡する端面電極7を形成する。   Next, in step S10 of FIG. 3, after stacking the plurality of strip-shaped substrates 10A in the vertical direction, Ni / Cr is sputtered onto the divided surface of each strip-shaped substrate 10A in this state, whereby FIG. ), An end face electrode 7 that bridges the front electrode 3 and a back electrode (not shown) is formed.

次に、図3のステップS11において、短冊状基板10Aを2次分割溝12に沿って2次分割(ブレイク)することにより、図5(c)に示すように、チップ抵抗器1と同等の大きさの個片(チップ単体10B)を得る(2次分割工程)。   Next, in step S11 of FIG. 3, the strip-shaped substrate 10A is secondarily divided (broken) along the second divided grooves 12 to obtain the same as the chip resistor 1 as shown in FIG. A piece having a size (chip unit 10B) is obtained (secondary division step).

最後に、図3のステップS12において、個片化されたチップ単体10Bに対して電解メッキを施すことにより、端面電極7と裏電極および保護コート層8から露出する表電極3の一部を被覆するメッキ層(不図示)を形成し、図1,2に示すチップ抵抗器1が完成する。   Finally, in step S12 in FIG. 3, a part of the front electrode 3 exposed from the end face electrode 7 and the back electrode and the protective coating layer 8 is coated by performing electrolytic plating on the singulated chip 10B. A plated layer (not shown) is formed, and the chip resistor 1 shown in FIGS. 1 and 2 is completed.

以上説明したように、本実施形態に係るチップ抵抗器1の製造方法では、抵抗値調整工程の前に絶縁性樹脂13を2次分割溝12に沿って帯状に形成することにより、2次分割溝12を介して隣り合う表電極3間の絶縁性が高められているため、その後に行われるレーザトリミングによる抵抗値調整時に、プローブの測定電流が隣接する表電極3へリークしてしまうことが抑制され、精度良く抵抗体4の抵抗値を測定・調整することができる。また、表電極3を矩形状にして面積を大きくしても、2次分割溝12を介して隣り合う表電極3間の絶縁性が絶縁性樹脂13によって高められているため、抵抗値調整時にプローブを表電極3に容易に接触させることができ、さらに、抵抗体の有効面積を広く形成することができ、電気特性の信頼性を向上させることができる。しかも、大判基板10を1次分割溝11に沿って短冊状基板10Aにブレイクする際に、矩形状の表電極3が分断されて短冊状基板10Aの分割面に露出するため、その後の工程で短冊状基板10Aの分割面に形成される端面電極7を表電極3に確実に接続させることができ、チップ抵抗器1の導通信頼性を高めることができる。   As described above, in the manufacturing method of the chip resistor 1 according to the present embodiment, the insulating resin 13 is formed in a strip shape along the secondary dividing groove 12 before the resistance value adjusting step, thereby performing the secondary division. Since the insulation between the adjacent surface electrodes 3 through the groove 12 is enhanced, the probe measurement current may leak to the adjacent surface electrode 3 during the subsequent adjustment of the resistance value by laser trimming. The resistance value of the resistor 4 can be measured and adjusted with high accuracy. Even if the surface electrode 3 is rectangular and the area is increased, the insulation between the adjacent surface electrodes 3 through the secondary dividing grooves 12 is enhanced by the insulating resin 13. The probe can be easily brought into contact with the surface electrode 3, and further, the effective area of the resistor can be formed wide, and the reliability of the electrical characteristics can be improved. Moreover, when the large substrate 10 is broken along the primary dividing groove 11 to the strip-shaped substrate 10A, the rectangular surface electrode 3 is divided and exposed to the dividing surface of the strip-shaped substrate 10A. The end surface electrode 7 formed on the dividing surface of the strip-shaped substrate 10A can be reliably connected to the front electrode 3, and the conduction reliability of the chip resistor 1 can be improved.

また、本実施形態に係るチップ抵抗器1の製造方法では、絶縁性樹脂13が水や有機溶剤等で洗浄可能なマスキングペーストからなり、抵抗値調整工程の後に、絶縁性樹脂13を洗浄・除去してから保護コート層8を形成するようにしたので、絶縁性樹脂13が存在しない状態で1次分割や2次分割を行うことが可能となり、良好な分割を行うことができる。また、絶縁性樹脂13を有していない一般的なチップ抵抗器と同じ構成のチップ抵抗器1を製造することができる。   Moreover, in the manufacturing method of the chip resistor 1 according to the present embodiment, the insulating resin 13 is made of a masking paste that can be cleaned with water, an organic solvent, or the like, and the insulating resin 13 is cleaned and removed after the resistance value adjusting step. Then, since the protective coat layer 8 is formed, primary division and secondary division can be performed without the insulating resin 13, and good division can be performed. Moreover, the chip resistor 1 having the same configuration as that of a general chip resistor that does not have the insulating resin 13 can be manufactured.

なお、上記実施形態に係るチップ抵抗器1の製造方法では、絶縁性樹脂13を洗浄・除去してから保護コート層8を形成しているが、絶縁性樹脂13を保護コート層8と同様な材料で形成しておき、抵抗値調整工程の後に絶縁性樹脂13を除去せずに保護コート層8を形成することも可能である。すなわち、図3に示すステップS7の樹脂除去工程を省略し、ステップS6の抵抗値調整工程からステップS8の保護コート層形成工程へ進むようにしても良い。   In the manufacturing method of the chip resistor 1 according to the above-described embodiment, the protective coating layer 8 is formed after the insulating resin 13 is washed and removed, but the insulating resin 13 is the same as the protective coating layer 8. It is also possible to form the protective coat layer 8 without removing the insulating resin 13 after the resistance value adjusting step. That is, the resin removing process in step S7 shown in FIG. 3 may be omitted, and the process may proceed from the resistance value adjusting process in step S6 to the protective coat layer forming process in step S8.

また、上記実施形態では、抵抗体4を覆うプリコート層5の形成後に絶縁性樹脂13を形成し、その後にプリコート層5の上からレーザトリミングを行うようにしたが、プリコート層5を省略し、抵抗体4の上からレーザ光を照射してトリミング溝9を形成するようにしても良い。   In the above embodiment, the insulating resin 13 is formed after the precoat layer 5 covering the resistor 4 is formed, and then laser trimming is performed from above the precoat layer 5, but the precoat layer 5 is omitted. The trimming groove 9 may be formed by irradiating laser light on the resistor 4.

1 チップ抵抗器
2 絶縁基板
3 表電極
4 抵抗体
5 プリコート層
6 裏電極
7 端面電極
8 保護コート層
9 トリミング溝
10 大判基板
10A 短冊状基板
10B チップ単体
11 1次分割溝
12 2次分割溝
13 絶縁性樹脂
DESCRIPTION OF SYMBOLS 1 Chip resistor 2 Insulating substrate 3 Front electrode 4 Resistor 5 Precoat layer 6 Back electrode 7 End surface electrode 8 Protective coat layer 9 Trimming groove 10 Large format substrate 10A Strip-shaped substrate 10B Single chip 11 Primary division groove 12 Secondary division groove 13 Insulating resin

Claims (2)

格子状に延びる1次分割溝と2次分割溝によって1つの部品に相当するチップ領域が区画された大判基板を準備する基板準備工程と、
前記大判基板の片面で前記2次分割溝を介して隣り合う前記チップ領域間で独立し、かつ前記1次分割溝に跨る電極を前記チップ領域の両端部で対向するように形成する電極形成工程と、
前記チップ領域内で対向する前記電極間に抵抗体を形成する抵抗体形成工程と、
前記2次分割溝に沿って帯状に延びる絶縁性樹脂を形成する樹脂形成工程と、
前記樹脂形成工程の後に前記抵抗体にトリミング溝を形成して抵抗値を調整する抵抗値調整工程と、
前記抵抗値調整工程の後に前記抵抗体を覆う保護コート層を形成する保護コート層形成工程と、
前記保護コート層形成工程の後に前記大判基板を前記1次分割溝に沿って分割して短冊状基板を得る1次分割工程と、
前記短冊状基板の分割面に前記電極に接続する端面電極を形成する端面電極形成工程と、
前記端面電極形成工程の後に前記短冊状基板を前記2次分割溝に沿って分割して多数のチップ単体を得る2次分割工程と、
を含むことを特徴とするチップ抵抗器の製造方法。
A substrate preparing step of preparing a large substrate in which a chip region corresponding to one component is partitioned by a primary dividing groove and a secondary dividing groove extending in a lattice shape;
An electrode forming step of forming electrodes on one side of the large substrate independent of the chip regions adjacent to each other through the secondary division grooves and straddling the primary division grooves so as to face each other at both ends of the chip region When,
Forming a resistor between the electrodes facing each other in the chip region; and
A resin forming step of forming an insulating resin extending in a strip shape along the secondary dividing groove;
A resistance value adjusting step of adjusting a resistance value by forming a trimming groove in the resistor after the resin forming step;
A protective coat layer forming step of forming a protective coat layer covering the resistor after the resistance value adjusting step;
A primary dividing step of dividing the large substrate along the primary dividing groove after the protective coating layer forming step to obtain a strip-shaped substrate;
An end face electrode forming step of forming an end face electrode connected to the electrode on the split surface of the strip substrate;
A secondary dividing step of dividing the strip-shaped substrate along the secondary dividing grooves after the end face electrode forming step to obtain a large number of single chips;
A method of manufacturing a chip resistor, comprising:
請求項1に記載のチップ抵抗器の製造方法において、
前記絶縁性樹脂が洗浄可能な材料からなり、前記抵抗値調整工程の後に、前記絶縁性樹脂を洗浄・除去してから前記保護コート層を形成することを特徴とするチップ抵抗器の製造方法。
In the manufacturing method of the chip resistor according to claim 1,
A method of manufacturing a chip resistor, wherein the insulating resin is made of a washable material, and the protective coating layer is formed after the insulating resin is cleaned and removed after the resistance value adjusting step.
JP2018095491A 2018-05-17 2018-05-17 Manufacturing method for chip resistor Pending JP2019201139A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018095491A JP2019201139A (en) 2018-05-17 2018-05-17 Manufacturing method for chip resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018095491A JP2019201139A (en) 2018-05-17 2018-05-17 Manufacturing method for chip resistor

Publications (1)

Publication Number Publication Date
JP2019201139A true JP2019201139A (en) 2019-11-21

Family

ID=68612326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018095491A Pending JP2019201139A (en) 2018-05-17 2018-05-17 Manufacturing method for chip resistor

Country Status (1)

Country Link
JP (1) JP2019201139A (en)

Similar Documents

Publication Publication Date Title
JP6373723B2 (en) Chip resistor
JP2018032670A (en) Chip component, mounting structure of chip component, and manufacturing method of chip resistor
JP6181500B2 (en) Chip resistor and manufacturing method thereof
JP6371080B2 (en) Manufacturing method of chip resistor
JP2019201139A (en) Manufacturing method for chip resistor
JP6170726B2 (en) Manufacturing method of chip resistor
JP4227821B2 (en) Manufacturing method of chip resistor
JP6453599B2 (en) Manufacturing method of chip resistor
JP6615637B2 (en) Manufacturing method of chip resistor
JP6688025B2 (en) Chip resistor and method of manufacturing chip resistor
JP5166140B2 (en) Chip resistor and manufacturing method thereof
JP5820294B2 (en) Collective substrate for chip resistor and manufacturing method of chip resistor
JP6749752B2 (en) Chip resistor and method of manufacturing chip resistor
JP7333726B2 (en) Manufacturing method of chip resistor
JP6453598B2 (en) Chip resistor
JP2021072420A (en) Method for manufacturing chip resistor
JP7352436B2 (en) How to manufacture chip resistors
TWI817476B (en) Chip resistor and method of manufacturing chip resistor
JP6393484B2 (en) Chip resistor
JP6506636B2 (en) Method of manufacturing chip resistor
JP2016225572A (en) Chip resistor and method of manufacturing the same
JP2022109695A (en) Chip resistor, and method for manufacturing chip resistor
JP6364606B2 (en) Manufacturing method of chip resistor
JP5973867B2 (en) Method for manufacturing multiple chip resistors
JP2013098358A (en) Chip resistor