JP4295145B2

JP4295145B2 - Manufacturing method of chip resistor

Info

Publication number: JP4295145B2
Application number: JP2004084689A
Authority: JP
Inventors: 良幸余語
Original assignee: 太陽社電気株式会社
Priority date: 2004-03-23
Filing date: 2004-03-23
Publication date: 2009-07-15
Anticipated expiration: 2024-03-23
Also published as: JP2005276916A

Description

本発明は、チップ抵抗器の製造方法に関するものである。 The present invention relates to a method for manufacturing a chip resistor .

従来のチップ抵抗器及びその製造方法においては、セラミック基板に帯状の抵抗体を形成した後に個々の導体層（電極層）を形成するものが存在する（特許文献１参照））。すなわち、特許文献１においては、格子状のスリットを施した大判のセラミック基板の一方のスリット間に帯状の抵抗体を形成し、その後、裏面電極を形成し、その後、抵抗体を跨ぐように導体層を形成する。 Some conventional chip resistors and manufacturing methods thereof form individual conductor layers (electrode layers) after forming a strip-shaped resistor on a ceramic substrate (see Patent Document 1). That is, in Patent Document 1, a strip-shaped resistor is formed between one slit of a large-sized ceramic substrate having a lattice-shaped slit, a back electrode is formed, and then a conductor is formed so as to straddle the resistor. Form a layer.

一方、他の従来のチップ抵抗器及びその製造方法として、帯状の電極を形成した後に、個々の抵抗体を形成するものが存在する（特許文献２）。すなわち、この特許文献２においては、スクライブ溝が形成されていない大判の絶縁基板の一方の面に複数の表面電極列を帯状に形成し、その後、表面電極列を橋絡するように抵抗体を矩形状に形成し、その後、スクライブ溝を格子状に形成する。
特開２００３−１８８０２特開平９−１１５７０６号 On the other hand, as another conventional chip resistor and a method for manufacturing the same, there is one in which individual resistors are formed after a strip-shaped electrode is formed (Patent Document 2). That is, in this Patent Document 2, a plurality of surface electrode rows are formed in a strip shape on one surface of a large insulating substrate in which no scribe groove is formed, and then a resistor is formed so as to bridge the surface electrode rows. After forming in a rectangular shape, scribe grooves are formed in a lattice shape.
JP2003-18802 JP-A-9-115706

しかし、上記特許文献１においては、帯状の抵抗体を形成した後に個々の導体層を形成するので、導体層を確実に所定の形状・大きさに形成することができない。つまり、導体層を印刷した際に、図８に示すように、導体層１１４は、正確な矩形状ではなく、丸みを帯びた形状となってしまい、導体層１１４の印刷領域が大きく広がる場合には、隣接する電極と接着して抵抗値不良となる。つまり、図８において、導体層１１４がＹ方向に隣接する導体層１１４と接触した状態となると、トリミングを正確に行なうことができず。抵抗値不良となってしまう。逆に印刷領域が小さいと、トリミングプローブ（以下単に「プローブ」とする）の接触不良となってしまう。つまり、導体層の領域は、プローブの接触領域となるが、導体層の面積が小さいと必然的にプローブの接触面積が小さくなってしまう。プローブとの接触面積が小さいと、トリミングを正確に行うことができず、これにより抵抗値不良が増大したり、４端子計測が困難となる。つまり、４端子計測においては、１つの導体層に２つのプローブを電極間方向と直角の方向（Ｙ方向（図８参照））に沿って接触させるが、導体層の面積が小さく、特に、Ｙ方向の幅が小さいと、１つの導体層に２つのプローブを接触させることが困難となる。また、トリミングを正確に行うには、１つの導体層に接触させる２つのプローブ間の距離をなるべく長くするのが好ましい。また、導体層の形成領域が小さいと、抵抗体との接続信頼性が低下する。 However, in Patent Document 1, since individual conductor layers are formed after the strip-shaped resistor is formed, the conductor layers cannot be reliably formed in a predetermined shape and size. That is, when the conductor layer is printed, as shown in FIG. 8, the conductor layer 114 is not an accurate rectangular shape but a rounded shape, and the printed region of the conductor layer 114 is greatly expanded. Adheres to an adjacent electrode, resulting in a poor resistance value. That is, in FIG. 8, when the conductor layer 114 is in contact with the conductor layer 114 adjacent in the Y direction, trimming cannot be performed accurately. It becomes a resistance value defect. On the other hand, if the printing area is small, contact failure of the trimming probe (hereinafter simply referred to as “probe”) occurs. That is, the area of the conductor layer becomes the contact area of the probe, but if the area of the conductor layer is small, the contact area of the probe inevitably decreases. If the contact area with the probe is small, trimming cannot be performed accurately, which increases resistance value defects and makes it difficult to measure four terminals. That is, in the four-terminal measurement, two probes are brought into contact with one conductor layer along a direction perpendicular to the inter-electrode direction (Y direction (see FIG. 8)), but the area of the conductor layer is small. When the direction width is small, it is difficult to bring two probes into contact with one conductor layer. In order to perform trimming accurately, it is preferable that the distance between two probes brought into contact with one conductor layer be as long as possible. Moreover, when the formation region of the conductor layer is small, the connection reliability with the resistor is lowered.

また、導体層の大きさ・形状を均一にすることが困難となるため、電極間寸法Ｌが不均一になりやすく、均一の抵抗特性を得ることができない。 In addition, since it is difficult to make the size and shape of the conductor layer uniform, the inter-electrode dimension L tends to be non-uniform, and uniform resistance characteristics cannot be obtained.

さらに、特許文献１のように導体層を個々に形成すると、個々の導体層の厚みが厚くなってしまい、これにより、側面電極の端部の直線性を保つことができず外観不良となってしまう。つまり、側面電極形成時には、スパッタ法に基づき、図９に示すように、一次分割して得た短冊状基板Ｔ（この短冊状基板Ｔは、図９、図１０に示すように、絶縁基板１１０と、抵抗体１１２と、導体層（すなわち、上面電極）１１４と、保護膜１２０と、下面電極１２２とを有している。）を積み重ねた状態でスパッタした金属粒子を側方から流入させて側面電極を形成するが、導体層１１４の厚みが厚くなると、保護膜１２０の両側の領域において、保護膜１２０の上面の高さが、図１０に示すように、導体層１１４の部分と導体層１１４がない部分とで大きく異なってしまい、スパッタした金属粒子が導体層１１４のない部分では奥まで入り込んでしまって、結果として、形成された側面電極１２４の上面の縁部１２４ａが図１１に示すように直線状とはならず、湾曲した形状となってしまう。なお、図１０は、側面電極形成時の短冊状基板の状態を示す側面図であり、図１１は、側面電極を形成後の短冊状基板における１つの基板の状態を示す平面図である。 Furthermore, if the conductor layers are individually formed as in Patent Document 1, the thickness of each conductor layer is increased, and this makes it impossible to maintain the linearity of the end portions of the side electrodes, resulting in poor appearance. End up. That is, when the side electrodes are formed, a strip-shaped substrate T obtained by primary division as shown in FIG. 9 based on the sputtering method (this strip-shaped substrate T is an insulating substrate 110 as shown in FIGS. 9 and 10). And metal particles sputtered in a state where the resistor 112, the conductor layer (that is, the upper surface electrode) 114, the protective film 120, and the lower surface electrode 122) are stacked. Although the side electrode is formed, when the thickness of the conductor layer 114 is increased, the height of the upper surface of the protective film 120 in the regions on both sides of the protective film 120 is different from that of the conductor layer 114 and the conductor layer as shown in FIG. 11 is greatly different from the portion without 114, and the sputtered metal particles penetrate deep into the portion without the conductor layer 114. As a result, the edge portion 124a of the upper surface of the formed side electrode 124 is shown in FIG. Does not become straight as, it becomes curved. FIG. 10 is a side view showing a state of the strip-shaped substrate when the side electrode is formed, and FIG. 11 is a plan view showing a state of one substrate in the strip-shaped substrate after the side electrode is formed.

次に、特許文献２においては、帯状の電極間に矩形の抵抗体をそれぞれ形成するので、抵抗体を長く取ることができず、抵抗値特性を十分向上させることができない。また、格子状にスクライブ溝を形成した後にトリミングを行うので、電極の長さ（つまり、電極間方向の長さ）も帯状の電極を形成した際の長さと比べると半分になってしまい、プローブを接触させる面積が小さい、特に、電極間方向の幅が小さいため、正確なトリミングを行うことができない。 Next, in Patent Document 2, since the rectangular resistors are respectively formed between the strip electrodes, the resistors cannot be made long, and the resistance characteristic cannot be sufficiently improved. In addition, since trimming is performed after the scribe grooves are formed in a lattice shape, the length of the electrode (that is, the length in the direction between the electrodes) is also halved compared to the length when the strip-shaped electrode is formed. Since the contact area is small, especially the width in the inter-electrode direction is small, accurate trimming cannot be performed.

そこで、上面電極が、トリミングの際にプローブを接触させる領域を十分に有するとともに、上面電極が隣接する上面電極と接触して抵抗値不良となることがないチップ抵抗器の製造方法を提供することを目的とするものである。 Therefore, the upper surface electrode, which has a sufficient area for contacting the probes during the trimming, the upper electrode to provide a method of manufacturing the absence chip resistor comprising a resistance in contact with the adjacent upper electrode defective It is intended.

本発明は上記問題点を解決するために創作されたものであって、第１には、チップ抵抗器の製造方法であって、チップ抵抗器における絶縁基板の素体となる基板素体で、該絶縁基板の複数個分の大きさを少なくとも有する基板素体の上面に抵抗体を形成する抵抗体形成工程で、帯状に抵抗体ペーストを印刷することによりチップ抵抗器複数個分の抵抗体ペーストを一度に印刷する工程を有する抵抗体形成工程と、該基板素体の上面及び抵抗体の上面に上面電極を形成する上面電極形成工程で、該抵抗体を形成した方向である抵抗体形成方向とは直角の方向である上面電極形成方向に帯状に上面電極ペーストを印刷することにより、該上面電極形成方向にチップ抵抗器複数個分を有し、かつ、抵抗体形成方向には隣接する２つの上面電極の形成領域を有する形成領域に一度に上面電極ペーストを印刷する工程を有する上面電極形成工程と、二次分割用のスリットである二次スリットを、該抵抗体形成方向と直角な方向に隣接するチップ抵抗器間の境界位置に該抵抗体形成方向と平行に形成する二次スリット形成工程で、上面電極形成領域においては、少なくとも基板素体にまで至る深さの二次スリットを形成する二次スリット形成工程と、該抵抗体の抵抗値を調整する抵抗値調整工程で、該二次スリットにより分割された上面電極に抵抗値計測用の端子を接触させた状態で抵抗体の抵抗値の調整を行う抵抗値調整工程と、を有することを特徴とする。 The present invention was created to solve the above problems, and firstly , a chip resistor manufacturing method, which is a substrate body that is an element of an insulating substrate in a chip resistor, A resistor paste for a plurality of chip resistors by printing a resistor paste in a strip shape in a resistor forming step of forming a resistor on the upper surface of a substrate body having at least a size for the plurality of insulating substrates. A resistor forming direction, which is a direction in which the resistor is formed in the resistor forming step including the step of printing the resistor and the upper surface electrode forming step of forming the upper surface electrode on the upper surface of the substrate body and the upper surface of the resistor. The upper electrode paste is printed in a strip shape in a direction perpendicular to the upper electrode forming direction, so that a plurality of chip resistors are provided in the upper electrode forming direction and adjacent to the resistor forming direction. Formation of two top electrodes A chip resistor adjacent to a direction perpendicular to the resistor forming direction, and a top surface electrode forming step having a step of printing a top surface electrode paste at a time in a forming region having a region and a secondary slit which is a slit for secondary division In the secondary slit forming process in which the resistor is formed in parallel with the resistor forming direction at the boundary position between the chambers, the secondary slit is formed in the upper surface electrode forming region to form a secondary slit having a depth reaching at least the substrate body. And adjusting the resistance value of the resistor in a state where the resistance value measuring terminal is in contact with the upper surface electrode divided by the secondary slit in the resistance value adjusting step of adjusting the resistance value of the resistor. And a resistance value adjusting step.

この第１の構成のチップ抵抗器の製造方法によれば、上面電極を帯状に形成した後に二次スリットにより分割するので、個々のチップ抵抗器領域において確実に所定の形状・大きさに形成することができ、電極間寸法も個々のチップ抵抗器で均一にでき、均一の抵抗特性を得ることができる。また、上面電極は電極間方向（通電方向としてもよい）とは直角の方向に絶縁基板の幅と同一の幅に形成されるので、プローブの接触面積を広く得ることができ、プローブの接触位置が不良となることがなく、トリミングを正確に行うことができる。特に、上面電極を電極間方向と直角の方向に長く形成できるので、１つの上面電極に接触させる複数のプローブ間の距離も長くとることができ、より正確にトリミングを行うことができる。なお、抵抗値調整に際しては、上面電極が抵抗体形成方向に隣接する２つの上面電極の形成領域に形成されているので、抵抗体形成方向に対してもプローブの接触面積を広くとることができる。なお、帯状に形成された上面電極は、抵抗値調整時には二次スリットにより分割されているので、抵抗値の調整に支障はない。さらには、帯状に上面電極を形成するので、個々に上面電極を形成する場合に比べて上面電極の厚さを薄くすることができ、よって、スパッタ法により側面電極を形成した場合でも、側面電極の上面側の端部の直線性を保つことができ、外観不良となることがない。 According to the chip resistor manufacturing method of the first configuration, since the upper surface electrode is formed in a strip shape and then divided by the secondary slit, it is surely formed in a predetermined shape and size in each chip resistor region. In addition, the inter-electrode dimensions can be made uniform by individual chip resistors, and uniform resistance characteristics can be obtained. In addition, since the upper surface electrode is formed in the direction perpendicular to the inter-electrode direction (which may be the energization direction) to have the same width as the width of the insulating substrate, the probe contact area can be increased, and the probe contact position Therefore, trimming can be performed accurately. In particular, since the upper surface electrode can be formed long in a direction perpendicular to the inter-electrode direction, the distance between a plurality of probes that are in contact with one upper surface electrode can be increased, and trimming can be performed more accurately. When adjusting the resistance value, since the upper surface electrode is formed in the formation region of the two upper surface electrodes adjacent to the resistor formation direction, the contact area of the probe can be widened also in the resistor formation direction. . In addition, since the upper surface electrode formed in a strip shape is divided by the secondary slit when adjusting the resistance value, there is no problem in adjusting the resistance value. Furthermore, since the upper surface electrode is formed in a band shape, the thickness of the upper surface electrode can be reduced compared to the case where the upper surface electrodes are individually formed. Therefore, even when the side surface electrode is formed by sputtering, the side surface electrode is formed. It is possible to maintain the linearity of the end portion on the upper surface side, so that the appearance is not deteriorated.

さらに、この第１の構成において、さらに、抵抗値調整工程の後の保護膜形成工程で、抵抗体の露出部分を被覆する保護膜を形成する保護膜形成工程と、該保護膜形成工程の後の一次分割工程で、一次分割用の一次スリットに沿って分割する一次分割工程と、該一次分割工程の後の側面電極形成工程と、側面電極形成工程の後の二次分割工程で、上記二次スリットに沿って分割する二次分割工程と、該二次分割工程の後のメッキ形成工程で、メッキを形成するメッキ形成工程とを有するものとしてもよい。 Furthermore, in the first configuration, in the protective film forming step after the resistance value adjusting step, a protective film forming step for forming a protective film covering the exposed portion of the resistor, and after the protective film forming step In the primary dividing step, the primary dividing step of dividing along the primary slit for primary division, the side electrode forming step after the primary dividing step, and the secondary dividing step after the side electrode forming step, A secondary dividing step of dividing along the next slit and a plating forming step of forming plating in the plating forming step after the secondary dividing step may be included.

また、第２には、上記第１の構成において、上記二次スリット形成工程において、二次スリットをレーザースクライブにより形成することを特徴とする。 Second , in the first configuration, the secondary slit is formed by laser scribing in the secondary slit forming step.

また、第３には、上記第１又は第２の構成において、上記抵抗体形成工程の前に行う一次スリット形成工程で、一次分割用のスリットである一次スリットを、該抵抗体形成方向に隣接するチップ抵抗器の境界位置に該抵抗体形成方向と直角の方向に、基板素体に形成する一次スリット形成工程を有することを特徴とする。以上のように一次スリットを形成することにより、一次分割の際にこの一次スリットを利用することができる。 Third , in the first or second configuration, in the primary slit forming step performed before the resistor forming step, a primary slit that is a slit for primary division is adjacent to the resistor forming direction. And a step of forming a primary slit in the substrate element body in a direction perpendicular to the resistor forming direction at a boundary position of the chip resistor. By forming the primary slit as described above, the primary slit can be used in the primary division.

また、第４には、上記第１又は第２の構成において、上記抵抗値調整工程の後に行う一次スリット形成工程で、一次分割用のスリットである一次スリットを、該抵抗体形成方向に隣接するチップ抵抗器の境界位置に該抵抗体形成方向と直角の方向に、基板素体に形成する一次スリット形成工程を有することを特徴とする。以上のように一次スリットを形成することにより、一次分割の際にこの一次スリットを利用することができる。 Further, in the fourth, in the first or second configuration, the primary slit forming step performed after the resistance value adjustment step, the primary slit is a slit for primary division, adjacent to the resistive element antibodies forming direction A primary slit forming step for forming the substrate body in a direction perpendicular to the resistor forming direction is provided at a boundary position of the chip resistor. By forming the primary slit as described above, the primary slit can be used in the primary division.

また、第５には、上記第１又は第２の構成において、上記基板素体が、予め、一次分割用のスリットである一次スリットを、該抵抗体形成方向に隣接するチップ抵抗器の境界位置に該抵抗体形成方向と直角の方向に有していることを特徴とする。 Further, in the fifth, in the first or second configuration, the substrate body is, in advance, the primary slit is a slit for the primary split, the boundary position of the chip resistor adjacent to the resistive element antibodies forming direction In the direction perpendicular to the resistor forming direction.

本発明に基づくチップ抵抗器の製造方法によれば、上面電極を帯状に形成した後に二次スリットにより分割するので、個々のチップ抵抗器領域において確実に所定の形状・大きさに形成することができ、電極間寸法も個々のチップ抵抗器で均一にでき、均一の抵抗特性を得ることができる。また、上面電極は電極間方向（通電方向としてもよい）とは直角の方向に絶縁基板の幅と同一の幅に形成されるので、プローブの接触面積を広く得ることができ、プローブの接触位置が不良となることがなく、トリミングを正確に行うことができる。特に、上面電極を電極間方向に直角の方向に長く形成できるので、１つの上面電極に接触させる複数のプローブ間の距離も長くとることができ、より正確にトリミングを行うことができる。なお、抵抗値調整に際しては、上面電極が抵抗体形成方向に隣接する２つの上面電極の形成領域に形成されているので、抵抗体形成方向に対してもプローブの接触面積を広くとることができる。なお、帯状に形成された上面電極は、抵抗値調整時には二次スリットにより分割されているので、抵抗値の調整に支障はない。さらには、帯状に上面電極を形成するので、個々に上面電極を形成する場合に比べて上面電極の厚さを薄くすることができ、よって、スパッタ法により側面電極を形成した場合でも、側面電極の上面側の端部の直線性を保つことができ、外観不良となることがない。
According to the chip resistor manufacturing method of the present invention, since the upper surface electrode is formed in a strip shape and then divided by the secondary slit, it can be reliably formed in a predetermined shape and size in each chip resistor region. In addition, the inter-electrode dimensions can be made uniform by individual chip resistors, and uniform resistance characteristics can be obtained. In addition, since the upper surface electrode is formed in the direction perpendicular to the inter-electrode direction (which may be the energization direction) to have the same width as the width of the insulating substrate, the probe contact area can be increased, and the probe contact position Therefore, trimming can be performed accurately. In particular, since the upper surface electrode can be formed long in a direction perpendicular to the inter-electrode direction, the distance between a plurality of probes that are in contact with one upper surface electrode can be increased, and trimming can be performed more accurately. When adjusting the resistance value, since the upper surface electrode is formed in the formation region of the two upper surface electrodes adjacent to the resistor formation direction, the contact area of the probe can be widened also in the resistor formation direction. . In addition, since the upper surface electrode formed in a strip shape is divided by the secondary slit when adjusting the resistance value, there is no problem in adjusting the resistance value. Furthermore, since the upper surface electrode is formed in a band shape, the thickness of the upper surface electrode can be reduced compared to the case where the upper surface electrodes are individually formed. Therefore, even when the side surface electrode is formed by sputtering, the side surface electrode is formed. It is possible to maintain the linearity of the end portion on the upper surface side, so that the appearance is not deteriorated.

本発明においては、トリミングの際にプローブ（計測用端子）を接触させる領域を十分に有するとともに、上面電極が隣接する上面電極と接触して抵抗値不良となることがないチップ抵抗器及びチップ抵抗器の製造方法を提供するという目的を以下のようにして実現した。 In the present invention, a chip resistor and a chip resistor that have a sufficient area for contacting a probe (measurement terminal) at the time of trimming and that do not cause a resistance failure due to an upper surface electrode being in contact with an adjacent upper surface electrode The object of providing a manufacturing method of the vessel was realized as follows.

すなわち、本発明に基づく実施例におけるチップ抵抗器Ａは、図１に示されるように、絶縁基板１０と、抵抗体（「抵抗体層」としてもよい）（機能素子）１２と、上面電極（「上面電極層」としてもよい）１４と、保護膜（「保護層」としてもよい）２０と、下面電極２２と、側面電極２４と、メッキ２６と、を有している。 That is, as shown in FIG. 1, the chip resistor A in the embodiment according to the present invention includes an insulating substrate 10, a resistor (which may be a “resistor layer”) (functional element) 12, and an upper electrode ( It includes a “upper surface electrode layer” 14, a protective film (also referred to as a “protective layer”) 20, a lower surface electrode 22, a side electrode 24, and a plating 26.

ここで、チップ抵抗器Ａについてさらに詳しく説明すると、上記絶縁基板１０は、含有率９６％程度のアルミナにて形成された絶縁体である。この絶縁基板１０は、直方体形状を呈しており、平面視すると、略長方形形状を呈している。この絶縁基板１０は、上記チップ抵抗器Ａの基礎部材、すなわち、基体として用いられている。 Here, the chip resistor A will be described in more detail. The insulating substrate 10 is an insulator formed of alumina having a content rate of about 96%. The insulating substrate 10 has a rectangular parallelepiped shape, and has a substantially rectangular shape in plan view. The insulating substrate 10 is used as a base member of the chip resistor A, that is, a base.

また、抵抗体１２は、図１、図２に示すように、上記絶縁基板１０上面に設けられている。つまり、抵抗体１２は、長手方向（電極間方向、通電方向としてもよい））（Ｘ１−Ｘ２方向（図１参照））に帯状に形成され、具体的には、絶縁基板１０のＸ１側の端部からＸ２側の端部にまで帯状に形成されている。この抵抗体１２は、厚さ３〜１２μｍの厚膜に形成されていて、具体的には、酸化ルテニウム系厚膜（例えば、酸化ルテニウム系メタルグレーズ厚膜）である。つまり、抵抗体１２の厚みは３〜１２μｍの範囲となっている。この抵抗体１２は、上記チップ抵抗器Ａとして電気的特性を担う機能素子である。 Further, the resistor 12 is provided on the upper surface of the insulating substrate 10 as shown in FIGS. That is, the resistor 12 is formed in a strip shape in the longitudinal direction (inter-electrode direction or energization direction) (X1-X2 direction (see FIG. 1)), specifically, on the X1 side of the insulating substrate 10. It is formed in a strip shape from the end to the end on the X2 side. The resistor 12 is formed in a thick film having a thickness of 3 to 12 μm, and is specifically a ruthenium oxide thick film (for example, a ruthenium oxide metal glaze thick film). That is, the thickness of the resistor 12 is in the range of 3 to 12 μm. The resistor 12 is a functional element that bears electrical characteristics as the chip resistor A.

また、上面電極１４は、図１、図２に示すように、上記抵抗体１２の上面及び絶縁基板１０の上面に形成されている。つまり、上面電極１４は、上記抵抗体１２を形成した状態の絶縁基板１０における上面の両端部領域（つまり、長手方向（Ｘ１−Ｘ２方向（図１参照））の両端部領域）に帯状に形成されている。つまり、上面電極１４は、絶縁基板１０の上面のＸ１側の端部から所定の長さに形成されているとともに、上面電極１４は、絶縁基板１０の上面のＸ２側の端部から所定長さに形成されている。また、上面電極１４のＹ１−Ｙ２方向（このＹ１−Ｙ２方向は、Ｘ１−Ｘ２方向及びＺ１−Ｚ２方向に直角な方向である）の幅は、絶縁基板１０のＹ１−Ｙ２方向の幅と略同一（同一としてもよい）に形成されていて、上面電極１４のＹ１−Ｙ２方向の端部は絶縁基板１０のＹ１−Ｙ２方向の端部と上面視において一致している。つまり、上面電極１４は、その電極間方向の一方の端部が該絶縁基板１０及び抵抗体１２の上面の電極間方向の端部にまで至るとともに、上面電極１４における電極間方向と直角の方向の端部が該絶縁基板１０の上面の該直角方向の端部にまで至るように形成されている。つまり、上面電極１４は、図２のハッチング（つまり、横方向のハッチング）に示す領域に設けられている。以上のように、上面電極１４は、絶縁基板１０及び抵抗体１２の上面に積層して形成されている。 Further, as shown in FIGS. 1 and 2, the upper surface electrode 14 is formed on the upper surface of the resistor 12 and the upper surface of the insulating substrate 10. That is, the upper surface electrode 14 is formed in a strip shape in both end regions (that is, both end regions in the longitudinal direction (X1-X2 direction (see FIG. 1)) in the upper surface of the insulating substrate 10 in a state where the resistor 12 is formed. Has been. That is, the upper surface electrode 14 is formed to have a predetermined length from the end portion on the X1 side of the upper surface of the insulating substrate 10, and the upper surface electrode 14 is formed to have a predetermined length from the end portion on the X2 side of the upper surface of the insulating substrate 10. Is formed. Further, the width of the upper electrode 14 in the Y1-Y2 direction (the Y1-Y2 direction is a direction perpendicular to the X1-X2 direction and the Z1-Z2 direction) is substantially equal to the width of the insulating substrate 10 in the Y1-Y2 direction. The end portions in the Y1-Y2 direction of the upper surface electrode 14 are coincident with the end portions in the Y1-Y2 direction of the insulating substrate 10 in a top view. In other words, the upper electrode 14 has one end in the inter-electrode direction reaching the end in the inter-electrode direction on the upper surface of the insulating substrate 10 and the resistor 12 and a direction perpendicular to the inter-electrode direction in the upper electrode 14. Is formed so as to reach the end of the upper surface of the insulating substrate 10 in the perpendicular direction. That is, the upper surface electrode 14 is provided in a region indicated by hatching (that is, hatching in the horizontal direction) in FIG. As described above, the upper surface electrode 14 is formed by being laminated on the upper surfaces of the insulating substrate 10 and the resistor 12.

また、保護膜２０は、図１に示すように、上記抵抗体１２の上面を被覆するように配設されている。すなわち、この保護膜２０の配設位置をさらに詳しく説明すると、図２に示すように、Ｙ１−Ｙ２方向には、該絶縁基板１０の幅と略同一（同一としてもよい）に形成され、さらに、Ｘ１−Ｘ２方向には、抵抗体１２の露出部分と、両端に形成されている上記一対の上面電極１４の一部を被覆するように設けられている。つまり、保護膜２０は、図２のハッチング（つまり、左上から右下方向へのハッチング）に示す領域に設けられている。この保護膜２０は、ほう珪酸鉛ガラス又は樹脂（エポキシ、フェノール、シリコン等）により形成されている。 Further, as shown in FIG. 1, the protective film 20 is disposed so as to cover the upper surface of the resistor 12. That is, the arrangement position of the protective film 20 will be described in more detail. As shown in FIG. 2, the protective film 20 is formed in the Y1-Y2 direction so as to be substantially the same as the width of the insulating substrate 10 (may be the same). In the X1-X2 direction, the exposed portion of the resistor 12 and a part of the pair of upper surface electrodes 14 formed at both ends are provided. That is, the protective film 20 is provided in a region shown by hatching in FIG. 2 (that is, hatching from the upper left to the lower right). The protective film 20 is formed of lead borosilicate glass or resin (epoxy, phenol, silicon, etc.).

また、下面電極２２は、図１に示すように、上記絶縁基板１０の下面の長手方向（Ｘ１−Ｘ２方向（図１参照））の両端部領域に一対形成されている。つまり、下面電極２２は、絶縁基板１０の下面のＸ１側の端部から所定の長さに形成されているとともに、下面電極２２は、絶縁基板１０の下面のＸ２側の端部から所定の長さに形成されている。なお、下面電極２２のＹ１−Ｙ２方向の幅は、絶縁基板１０のＹ１−Ｙ２方向の幅と略同一（同一としてもよい）に形成されている。すなわち、下面電極２２は、図３のハッチング（つまり、左上から右下方向へのハッチング）に示す領域に設けられている。この下面電極２２は、厚さ０．２μｍ〜０．４μｍの薄膜に形成されている。 Further, as shown in FIG. 1, a pair of lower surface electrodes 22 are formed in both end regions in the longitudinal direction (X1-X2 direction (see FIG. 1)) of the lower surface of the insulating substrate 10. That is, the lower surface electrode 22 is formed to have a predetermined length from the end portion on the X1 side of the lower surface of the insulating substrate 10, and the lower surface electrode 22 is formed to have a predetermined length from the end portion on the X2 side of the lower surface of the insulating substrate 10. Is formed. Note that the width of the bottom electrode 22 in the Y1-Y2 direction is substantially the same (or may be the same) as the width of the insulating substrate 10 in the Y1-Y2 direction. That is, the lower surface electrode 22 is provided in a region shown by hatching in FIG. 3 (that is, hatching from the upper left to the lower right). The bottom electrode 22 is formed as a thin film having a thickness of 0.2 μm to 0.4 μm.

また、側面電極２４は、上面電極１４の一部と、下面電極２２の一部と、絶縁基板１０の側面や下面の一部を被覆するように断面略コ字状に層状に形成されている。この側面電極２４は、Ｘ１側の端部とＸ２側の端部にそれぞれ設けられている。この側面電極２４は、薄膜により形成されている。この側面電極２４の上面部分は、図２のハッチング（つまり、右上から左下方向へのハッチング）に示す領域に設けられており、また、側面電極２４の下面部分は、図３のハッチング（つまり、右上から左下方向へのハッチング）に示す領域に設けられている。なお、この側面電極２４は、、厚さ０．２μｍ〜０．４μｍ（好適には０．３μｍ）の薄膜に形成されていて、具体的には、金属薄膜により形成されている。 Further, the side electrode 24 is formed in a layer shape with a substantially U-shaped cross section so as to cover a part of the upper surface electrode 14, a part of the lower surface electrode 22, and a part of the side surface and the lower surface of the insulating substrate 10. . The side electrodes 24 are provided at the end on the X1 side and the end on the X2 side, respectively. The side electrode 24 is formed of a thin film. The upper surface portion of the side electrode 24 is provided in a region shown by hatching (that is, hatching from the upper right to the lower left direction) in FIG. 2, and the lower surface portion of the side electrode 24 is hatched (that is, in FIG. 3). (Hatching from upper right to lower left). The side electrode 24 is formed as a thin film having a thickness of 0.2 μm to 0.4 μm (preferably 0.3 μm), specifically, a metal thin film.

また、メッキ２６は、ニッケルメッキ２８と、錫メッキ３０とから構成されていて、Ｘ１側の端部とＸ２側の端部にそれぞれ設けられている。ニッケルメッキ２８は、保護膜２０の一部と、上面電極１４の一部と、側面電極２４と、下面電極２２の一部とを被覆するように形成されている。つまり、上面電極１４と側面電極２４と下面電極２２の露出部分を被覆するように形成されている。このニッケルメッキ２８は、電気メッキにより略均一の膜厚で配設されている。このニッケルメッキ２８は、ニッケルにて形成されており、上面電極１４等の内部電極のはんだ食われを防止するために形成されている。このニッケルメッキ２８は、ニッケル以外にも銅メッキが用いられる場合もある。 The plating 26 includes a nickel plating 28 and a tin plating 30, and is provided at an end portion on the X1 side and an end portion on the X2 side, respectively. The nickel plating 28 is formed so as to cover part of the protective film 20, part of the upper surface electrode 14, side electrode 24, and part of the lower surface electrode 22. That is, the exposed portions of the upper surface electrode 14, the side surface electrode 24, and the lower surface electrode 22 are formed to be covered. The nickel plating 28 is disposed with a substantially uniform film thickness by electroplating. The nickel plating 28 is made of nickel and is formed to prevent solder erosion of internal electrodes such as the upper surface electrode 14. In addition to nickel, the nickel plating 28 may be copper plating.

また、錫メッキ３０は、ニッケルメッキ２８の上面を被覆するように略均一の膜厚で配設されている。この錫メッキ３０は、上記チップ抵抗器Ａの配線基板へのはんだ付けを良好に行うために形成されている。なお、この錫メッキ３０は、錫メッキ以外に、はんだが用いられる場合もある。 Further, the tin plating 30 is disposed with a substantially uniform film thickness so as to cover the upper surface of the nickel plating 28. The tin plating 30 is formed to satisfactorily solder the chip resistor A to the wiring board. In addition, this tin plating 30 may use solder other than tin plating.

なお、上記上面電極１４と、下面電極２２と、側面電極２４と、メッキ２６とで電極部４０が形成されるが、この電極部４０において絶縁基板１０の下面側に位置する部分が下面側電極部４２となる。 The upper surface electrode 14, the lower surface electrode 22, the side surface electrode 24, and the plating 26 form an electrode portion 40. A portion of the electrode portion 40 located on the lower surface side of the insulating substrate 10 is a lower surface side electrode. Part 42.

なお、図２は、チップ抵抗器Ａを上面側から視認した場合の各部の配置を示す図であり、抵抗体１２、上面電極１４、保護膜２０、側面電極２４について平面視した際に、最外郭の輪郭を図示したものである。なお、実際には隠れて見えない部分を含めて、各部とも同様に表現している。同様に、図３は、チップ抵抗器Ａを下面側から視認した場合の各部の配置を示す図であり、下面電極２２、側面電極２４について平面視した際に、最外郭の輪郭を図示したものである。なお、実際には隠れて見えない部分を含めて、各部とも同様に表現している。 2 is a diagram showing the arrangement of each part when the chip resistor A is viewed from the upper surface side. When the resistor 12, the upper electrode 14, the protective film 20, and the side electrode 24 are viewed in plan, The outline of the outer shell is illustrated. In addition, each part is expressed similarly including the part which is actually hidden and cannot be seen. Similarly, FIG. 3 is a diagram illustrating the arrangement of each part when the chip resistor A is viewed from the lower surface side, and illustrates the outermost contour when the lower surface electrode 22 and the side electrode 24 are viewed in plan. It is. In addition, each part is expressed similarly including the part which is actually hidden and cannot be seen.

上記構成のチップ抵抗器Ａの製造方法について、図４、図５等を使用して説明する。まず、予め下面（裏面としてもよい）に一次スリットＪ１と二次スリットＪ２が設けられたアルミナ基板（このアルミナ基板は、複数のチップ抵抗器の絶縁基板の大きさを少なくとも有する大判のものである）５を用意する。つまり、アルミナ基板５の下面には、図５のＷ１に示すように、一次スリットＪ１と二次スリットＪ２とが設けられている。この一次スリットＪ１と二次スリットＪ２とは溝部状を呈し、互いに直角な方向に形成されている。 A method of manufacturing the chip resistor A having the above configuration will be described with reference to FIGS. First, an alumina substrate in which a primary slit J1 and a secondary slit J2 are provided in advance on the lower surface (which may be the back surface) (this alumina substrate is a large one having at least the size of an insulating substrate of a plurality of chip resistors). ) 5 is prepared. That is, the lower surface of the alumina substrate 5 is provided with a primary slit J1 and a secondary slit J2 as shown by W1 in FIG. The primary slit J1 and the secondary slit J2 have a groove shape and are formed in directions perpendicular to each other.

そして、該アルミナ基板５の下面に下面電極Ｇ２２を形成する（図４のＳ１１、図５のＷ２参照、下面電極形成工程）。つまり、下面電極用のペーストを印刷し、乾燥・焼成する。なお、この場合の下面電極用のペーストは任意であるが、例えば、金属有機物ペーストを用いる。なお、図５に示すように、この下面電極の形成に際しては、隣接するチップ抵抗器について同時に下面電極Ｇ２２を形成する。つまり、最終的にチップ抵抗器になった場合にＸ方向に隣接する２つのチップ抵抗器に対応するアルミナ基板５の領域について、境界位置（つまり、一次スリット）を跨ぐように１つの印刷領域で下面電極を形成する。さらには、Ｙ方向には、帯状に連続して下面電極を形成する。つまり、Ｙ方向には複数のチップ抵抗器分まとめて一連の帯状に下面電極を形成し、さらに、Ｘ方向に隣接する２つの下面電極については、その２つの下面電極をまとめて形成する。なお、図５のＷ１、Ｗ２は、アルミナ基板５を下面側から見た状態を示す図である。 And the lower surface electrode G22 is formed in the lower surface of this alumina substrate 5 (refer S11 of FIG. 4, W2 of FIG. 5, a lower surface electrode formation process). That is, the lower electrode paste is printed, dried and fired. In this case, the paste for the lower surface electrode is optional, but for example, a metal organic paste is used. As shown in FIG. 5, in forming the lower surface electrode, the lower surface electrode G22 is formed simultaneously for the adjacent chip resistors. That is, in the case of finally becoming a chip resistor, the area of the alumina substrate 5 corresponding to the two chip resistors adjacent in the X direction is one printing area so as to straddle the boundary position (that is, the primary slit). A bottom electrode is formed. Further, in the Y direction, a bottom electrode is formed continuously in a strip shape. That is, a plurality of chip resistors are collectively formed in the Y direction to form the bottom electrode in a series of strips, and two bottom electrodes adjacent to the X direction are formed together. Note that W1 and W2 in FIG. 5 are views showing a state in which the alumina substrate 5 is viewed from the lower surface side.

次に、該アルミナ基板５の上面に溝部状を呈する一次スリットＪ１を形成する（図４のＳ１２、図６のＷ３参照、一次スリット形成工程）。つまり、図６におけるＹ方向に一次スリットＪ１を形成する。この一次スリットは、一次分割用のスリットであり、Ｘ方向に隣接するチップ抵抗器の境界位置にＹ方向に一次スリットを形成する。つまり、二次スリットは形成せず、一次分割用のスリットのみを平行に形成する。 Next, a primary slit J1 having a groove shape is formed on the upper surface of the alumina substrate 5 (see S12 in FIG. 4, W3 in FIG. 6, primary slit forming step). That is, the primary slit J1 is formed in the Y direction in FIG. This primary slit is a slit for primary division, and forms a primary slit in the Y direction at the boundary position of the chip resistor adjacent in the X direction. That is, the secondary slit is not formed, and only the primary dividing slit is formed in parallel.

次に、抵抗体を形成する（図４のＳ１３、図６のＷ４参照、抵抗体形成工程）。つまり、抵抗体ペーストを印刷した後に乾燥・焼成して抵抗体Ｇ１２を形成する。なお、この抵抗体ペーストは、酸化ルテニウム系ペースト（例えば、酸化ルテニウム系メタルグレーズ）であり、これにより、抵抗体を厚膜に形成する。具体的には、厚さ３〜１２μｍの厚膜に形成する。なお、この抵抗体Ｇ１２は、Ｘ方向の複数の抵抗体１２分の抵抗体であり、抵抗体ペーストの印刷の際、アルミナ基板５においてＸ方向（上面電極間方向）に抵抗体ペーストを帯状に連続して印刷する。つまり、アルミナ基板５において、最終的に個々のチップ抵抗器となった場合のＸ方向に連なる一連の絶縁基板１０の領域（これを「集合領域」とする。この集合領域は、基板素体における個々のチップ抵抗器形成領域が直線状に複数連なる領域であるともいえる）において、該集合領域の一方の端部から他方の端部にまで１本の帯状に抵抗体ペーストを印刷する。つまり、Ｘ方向に複数のチップ抵抗器分まとめて一連の帯状に抵抗体ペーストを印刷する。このＸ方向が抵抗体形成方向である。なお、Ｙ方向には、抵抗体ペーストは、絶縁基板１０のＹ方向の幅よりも小さい幅に形成する。なお、図６においては、抵抗体Ｇ１２については見やすくするためにハッチングを付して示してある。また、図６は、アルミナ基板５を上面側から見た状態を示す図である。 Next, a resistor is formed (see S13 in FIG. 4, W4 in FIG. 6, resistor forming step). That is, after the resistor paste is printed, the resistor G12 is formed by drying and baking. This resistor paste is a ruthenium oxide paste (for example, ruthenium oxide metal glaze), and thereby forms the resistor in a thick film. Specifically, it is formed in a thick film having a thickness of 3 to 12 μm. The resistor G12 is a resistor corresponding to a plurality of resistors 12 in the X direction. When the resistor paste is printed, the resistor paste is striped in the X direction (the direction between the top electrodes) on the alumina substrate 5. Print continuously. That is, in the alumina substrate 5, a series of regions of the insulating substrate 10 connected in the X direction when finally becoming individual chip resistors (this is referred to as “aggregation region”. In each chip resistor formation region, it can be said that the region is a plurality of linearly connected regions), and the resistor paste is printed in a single band from one end to the other end of the aggregate region. That is, the resistor paste is printed in a series of strips together in a plurality of chip resistors in the X direction. This X direction is the resistor forming direction. In the Y direction, the resistor paste is formed with a width smaller than the width of the insulating substrate 10 in the Y direction. In FIG. 6, the resistor G12 is hatched for easy viewing. FIG. 6 is a view showing a state in which the alumina substrate 5 is viewed from the upper surface side.

次に、上面電極を形成する（図４のＳ１４、図６のＷ５参照、上面電極形成工程）。つまり、上面電極ペーストを印刷し、乾燥・焼成する。この場合の上面電極ペーストは、銀系ペースト（例えば、銀系メタルグレーズ）であり、これにより、上面電極を厚膜に形成する。具体的には、厚さ５〜１２μｍの厚膜に形成する。なお、この上面電極の形成に際しては、上面電極Ｇ１４を帯状に形成する。つまり、抵抗体Ｇ１２の形成方向とは直角の方向（つまり、Ｙ方向。このＹ方向が上面電極形成方向となる）に帯状に上面電極Ｇ１４を形成する。この上面電極Ｇ１４は、複数の上面電極１４分の上面電極であり、隣接するチップ抵抗器について同時に上面電極Ｇ１４を形成する。つまり、最終的にチップ抵抗器になった場合にＸ方向に隣接する２つのチップ抵抗器に対応するアルミナ基板５の領域について、境界位置（つまり、一次スリット）を跨ぐように１つの印刷領域で上面電極を形成する。さらには、Ｙ方向には、帯状に連続して上面電極を形成する。つまり、Ｙ方向には複数のチップ抵抗器分まとめて一連の帯状に上面電極を形成し、さらに、Ｘ方向に隣接する２つの上面電極については、その２つの上面電極をまとめて形成する。 Next, an upper surface electrode is formed (S14 in FIG. 4, refer to W5 in FIG. 6, upper surface electrode forming step). That is, the top electrode paste is printed, dried and fired. The upper surface electrode paste in this case is a silver-based paste (for example, silver-based metal glaze), thereby forming the upper surface electrode in a thick film. Specifically, it is formed in a thick film having a thickness of 5 to 12 μm. In forming the upper surface electrode, the upper surface electrode G14 is formed in a strip shape. That is, the upper surface electrode G14 is formed in a strip shape in a direction perpendicular to the formation direction of the resistor G12 (that is, the Y direction, which is the upper electrode formation direction). The upper surface electrode G14 is an upper surface electrode corresponding to a plurality of upper surface electrodes 14, and simultaneously forms the upper surface electrode G14 for adjacent chip resistors. That is, in the case of finally becoming a chip resistor, the area of the alumina substrate 5 corresponding to the two chip resistors adjacent in the X direction is one printing area so as to straddle the boundary position (that is, the primary slit). A top electrode is formed. Furthermore, in the Y direction, a top electrode is formed continuously in a strip shape. That is, a plurality of chip resistors are collectively formed in the Y direction to form a series of upper surface electrodes, and two upper surface electrodes adjacent to each other in the X direction are formed together.

次に、該アルミナ基板５の上面に二次スリットＪ２を形成する（図４のＳ１５、図６のＷ６参照、二次スリット形成工程）。つまり、図６におけるＸ方向に溝部状を呈する二次スリットＪ２を一次スリットＪ１と直角な方向に形成する。つまり、二次スリットＪ２をＹ方向に隣接するチップ抵抗器間の境界位置にＸ方向に形成する。二次スリットＪ２は、絶縁基板１０の上面及び上面電極Ｇ１４にも形成され、特に、上面電極Ｇ１４の形成領域においては、二次スリットが上面電極Ｇ１４を貫通して絶縁基板１０の上面に至る深さにまで形成する。つまり、この二次スリットＪ２により、上面電極Ｇ１４が、Ｙ方向のチップ抵抗器に対応する領域ごとに分割されるようにする。 Next, the secondary slit J2 is formed on the upper surface of the alumina substrate 5 (see S15 in FIG. 4, W6 in FIG. 6, secondary slit forming step). That is, the secondary slit J2 having a groove shape in the X direction in FIG. 6 is formed in a direction perpendicular to the primary slit J1. That is, the secondary slit J2 is formed in the X direction at the boundary position between the chip resistors adjacent in the Y direction. The secondary slit J2 is also formed on the upper surface of the insulating substrate 10 and the upper surface electrode G14. In particular, in the formation region of the upper surface electrode G14, the secondary slit penetrates the upper surface electrode G14 and reaches the upper surface of the insulating substrate 10. Form up to this. In other words, the upper surface electrode G14 is divided into regions corresponding to the chip resistors in the Y direction by the secondary slit J2.

次に、抵抗体１２をトリミングして抵抗値を調整する（図４のＳ１６参照）。この抵抗値の調整に際しては、Ｘ方向に隣接する上面電極にプローブを接触させて抵抗値を調整しながらトリミングを行う。なお、いわゆる４端子計測を行う場合には、Ｘ方向に隣接する上面電極の一方に２つのプローブを接触させるとともに、他方の上面電極に２つのプローブを接触させる。なお、４端子からなるプローブ群をＹ方向に複数用意しておき、Ｘ方向に隣接する上面電極については、Ｙ方向に一度に抵抗値の調整を行う。そして、Ｘ方向におけるある位置の抵抗値調整が完了したら、該複数のプローブ群をＸ方向にずらして、次の隣接する上面電極間にプローブを接触させて抵抗値を調整する。以上のような操作を繰り返して抵抗値を調整していく。 Next, the resistance value is adjusted by trimming the resistor 12 (see S16 in FIG. 4). In adjusting the resistance value, trimming is performed while adjusting the resistance value by bringing the probe into contact with the upper surface electrode adjacent in the X direction. When so-called four-terminal measurement is performed, two probes are brought into contact with one of the upper surface electrodes adjacent in the X direction, and the two probes are brought into contact with the other upper surface electrode. A plurality of probe groups each having four terminals are prepared in the Y direction, and the resistance value of the upper surface electrode adjacent in the X direction is adjusted at once in the Y direction. When the adjustment of the resistance value at a certain position in the X direction is completed, the plurality of probe groups are shifted in the X direction, and the resistance value is adjusted by bringing the probe into contact between the next adjacent upper surface electrodes. The resistance value is adjusted by repeating the above operation.

その後、保護膜を形成する（つまり、保護膜を印刷・乾燥・焼成（焼成ではなく硬化としてもよい）させる）（図４のＳ１７参照）。 Thereafter, a protective film is formed (that is, the protective film is printed, dried, and fired (or may be cured instead of fired)) (see S17 in FIG. 4).

そして、一次スリットＪ１に沿って一次分割する（図４のＳ１８参照、分割工程）。この分割に際しては、下面側を基点として、アルミナ基板５を折り曲げるようにして分割する。つまり、１つのチップ抵抗器分のアルミナ基板５の部分を直線状に配列してなる短冊状基板を隣接する短冊状基板に対して折り曲げるように上面側から下方に折曲させて分割する。 Then, primary division is performed along the primary slit J1 (see S18 in FIG. 4, division step). In this division, the alumina substrate 5 is bent with the lower surface side as a base point. That is, a strip-shaped substrate formed by linearly arranging portions of the alumina substrate 5 for one chip resistor is bent downward from the upper surface side so as to be bent with respect to the adjacent strip-shaped substrate.

その後、該短冊状基板に対して、側面電極を形成する（図４のＳ１９参照、側面電極形成工程）。つまり、スパッタ法により金属薄膜を形成する。なお、側面電極用ペーストを印刷し、乾燥・焼成（焼成ではなく硬化としてもよい）し、厚膜に形成してもよい。 Thereafter, side electrodes are formed on the strip substrate (see S19 in FIG. 4, side electrode forming step). That is, a metal thin film is formed by sputtering. The side electrode paste may be printed, dried and fired (or hardened instead of fired), and formed into a thick film.

その後、二次スリットＪ２に沿って二次分割する（図４のＳ２０参照）。そして、メッキを形成してチップ抵抗器とする（図４のＳ２１参照）。 Thereafter, secondary division is performed along the secondary slit J2 (see S20 in FIG. 4). Then, plating is formed into a chip resistor (see S21 in FIG. 4).

上記構成のチップ抵抗器Ａの配線基板への実装においては、図７に示すように行われる。つまり、チップ抵抗器Ａは、配線基板５４上に形成されたランド５２にハンダフィレット５０を介して実装される。 The chip resistor A having the above configuration is mounted on the wiring board as shown in FIG. That is, the chip resistor A is mounted on the land 52 formed on the wiring board 54 via the solder fillet 50.

以上のように本実施例のチップ抵抗器においては、上面電極を帯状に形成した後に分割するので、個々のチップ抵抗器領域において確実に所定の形状・大きさに形成することができ、電極間寸法も個々のチップ抵抗器で均一にでき、均一の抵抗特性を得ることができる。また、上面電極は、絶縁基板の幅方向（Ｙ方向、つまり、電極間方向とは直角の方向）と同一の幅に形成されるので、プローブの接触面積を広く得ることができ、プローブの接触位置が不良となることがなく、トリミングを正確に行うことができる。特に、上面電極をＹ方向に長く形成できるので、１つの上面電極に接触させる複数のプローブ間の距離も長くとることができ、より正確にトリミングを行うことができる。なお、図６のＷ６の状態において、二次スリットにより分割された１つの上面電極は、１つのチップ抵抗器における一方の上面電極の２つ分の面積を有することから、その点においても、プローブの接触面積を確保することができ、プローブの接触位置がＸ方向に若干ずれた場合でも正確にトリミングを行うことができる。また、上面電極を帯状に形成後に二次スリットにより分割するので、Ｙ方向に隣接する上面電極同士がトリミング時に接触していることがなく、正確なトリミングを行うことができる。 As described above, in the chip resistor of this embodiment, since the upper surface electrode is formed after being formed into a strip shape, it is divided, so that it can be reliably formed into a predetermined shape and size in each chip resistor region. The dimensions can be made uniform by individual chip resistors, and uniform resistance characteristics can be obtained. Further, since the upper surface electrode is formed to have the same width as the width direction of the insulating substrate (Y direction, that is, the direction perpendicular to the inter-electrode direction), the contact area of the probe can be widened, and the contact of the probe Trimming can be performed accurately without the position becoming defective. In particular, since the upper surface electrode can be formed long in the Y direction, the distance between a plurality of probes brought into contact with one upper surface electrode can be increased, and trimming can be performed more accurately. In addition, in the state of W6 in FIG. 6, one upper surface electrode divided by the secondary slit has an area equivalent to two of one upper surface electrode in one chip resistor. Therefore, even when the contact position of the probe is slightly shifted in the X direction, trimming can be performed accurately. In addition, since the upper surface electrode is formed in a strip shape and then divided by the secondary slit, the upper surface electrodes adjacent in the Y direction are not in contact with each other during trimming, and accurate trimming can be performed.

また、本実施例のチップ抵抗器の製造方法においては、帯状に上面電極を形成するので、個々に上面電極を形成する場合に比べて上面電極の厚さを薄くすることができ、よって、スパッタ法により側面電極を形成した場合でも、側面電極の上面側の端部の直線性を保つことができ、外観不良となることがない。 Further, in the chip resistor manufacturing method of the present embodiment, since the upper surface electrode is formed in a strip shape, the thickness of the upper surface electrode can be reduced compared with the case where the upper surface electrode is individually formed, and therefore, the sputtering is performed. Even when the side electrode is formed by the method, the linearity of the end portion on the upper surface side of the side electrode can be maintained, and the appearance is not deteriorated.

なお、上記の説明において、一次スリットＪ１は下面電極の形成と抵抗体の形成の間に行うとして説明したが、一次スリットＪ１を抵抗値調整の後で一次分割の前の時期（具体的には、抵抗値調整（Ｓ１６）と保護膜の形成（Ｓ１７）の間の時期）に行なうようにしてもよい。 In the above description, the primary slit J1 is described as being performed between the formation of the lower surface electrode and the resistor. However, the primary slit J1 is subjected to the time before the primary division after the resistance value adjustment (specifically, Further, it may be performed during the resistance value adjustment (S16) and the formation of the protective film (S17).

また、上記の説明において、下面電極を形成後に一次スリットを形成するものとして説明したが（図４のＳ１２参照）、この図４のステップＳ１２を省略して、その代わりに、予め下面側に一次スリットと二次スリットが形成されているとともに、上面側に一次スリットが形成されたアルミナ基板を用意して製造を行うようにしてもよい。つまり、そのようなアルミナ基板に対して、ステップＳ１１からステップＳ１３に進み、以下のステップを行うようにしてもよい。 In the above description, the primary slit is formed after the bottom electrode is formed (see S12 in FIG. 4). However, step S12 in FIG. 4 is omitted, and instead, the primary slit is formed on the bottom surface in advance. An alumina substrate having a slit and a secondary slit and a primary slit formed on the upper surface side may be prepared and manufactured. That is, for such an alumina substrate, the process may proceed from step S11 to step S13, and the following steps may be performed.

なお、上記の説明においては、チップ抵抗器Ａに側面電極２４が形成されているものとして説明したが、これには限られず、側面電極を形成せずにメッキを形成する場合であってもよい。つまり、この場合には、チップ抵抗器は、絶縁基板と、該絶縁基板の上面に形成された抵抗体で、メッキ形成側の端部が絶縁基板の上面のメッキ形成側の端部にまで至る抵抗体と、該抵抗体が形成された状態の絶縁基板における上面のメッキ形成側の端部領域にそれぞれ形成された上面電極で、メッキ形成側の端部が該絶縁基板及び抵抗体の上面の端部にまで至るとともに、メッキ間形成側とは直角の方向の端部が該絶縁基板の上面の端部にまで至る上面電極と、該抵抗体の側面と該上面電極の上面及び側面に形成されたメッキと、を有する構成となる。 In the above description, the side electrode 24 is formed on the chip resistor A. However, the present invention is not limited to this, and plating may be performed without forming the side electrode. . That is, in this case, the chip resistor is an insulating substrate and a resistor formed on the upper surface of the insulating substrate, and the end on the plating formation side reaches the end on the plating formation side of the upper surface of the insulating substrate. A resistor and an upper surface electrode formed on an end region on the plating formation side of the upper surface of the insulating substrate on which the resistor is formed, and an end on the plating formation side of the upper surface of the insulating substrate and the resistor Formed on the upper surface electrode that reaches the end and the end in the direction perpendicular to the inter-plating forming side reaches the end of the upper surface of the insulating substrate, the side surface of the resistor, and the upper surface and side surface of the upper electrode And a plated plating.

本発明の実施例に基づくチップ抵抗器の構成を示す縦断面図である。It is a longitudinal cross-sectional view which shows the structure of the chip resistor based on the Example of this invention. 本発明の実施例に基づくチップ抵抗器の要部の配置を概念的に示す説明図である。It is explanatory drawing which shows notionally arrangement | positioning of the principal part of the chip resistor based on the Example of this invention. 本発明の実施例に基づくチップ抵抗器の要部の配置を概念的に示す説明図である。It is explanatory drawing which shows notionally arrangement | positioning of the principal part of the chip resistor based on the Example of this invention. 本発明の実施例に基づくチップ抵抗器の製造工程を示す説明図である。It is explanatory drawing which shows the manufacturing process of the chip resistor based on the Example of this invention. 本発明の実施例に基づくチップ抵抗器の製造工程を示す説明図である。It is explanatory drawing which shows the manufacturing process of the chip resistor based on the Example of this invention. 本発明の実施例に基づくチップ抵抗器の製造工程を示す説明図である。It is explanatory drawing which shows the manufacturing process of the chip resistor based on the Example of this invention. 本発明の実施例に基づくチップ抵抗器の実装状態を示す縦断面図である。It is a longitudinal cross-sectional view which shows the mounting state of the chip resistor based on the Example of this invention. 従来におけるチップ抵抗器の問題点を説明するための説明図である。It is explanatory drawing for demonstrating the problem of the chip resistor in the past. 従来におけるチップ抵抗器の問題点を説明するための説明図である。It is explanatory drawing for demonstrating the problem of the chip resistor in the past. 従来におけるチップ抵抗器の問題点を説明するための説明図である。It is explanatory drawing for demonstrating the problem of the chip resistor in the past. 従来におけるチップ抵抗器の問題点を説明するための説明図である。It is explanatory drawing for demonstrating the problem of the chip resistor in the past.

Explanation of symbols

Ａチップ抵抗器
１０絶縁基板
１２抵抗体
１４上面電極
２０保護膜
２２下面電極
２４側面電極
２６メッキ
２８ニッケルメッキ
３０錫メッキ
４０電極部
４２下面側電極部
A Chip resistor 10 Insulating substrate 12 Resistor 14 Upper surface electrode 20 Protective film 22 Lower surface electrode 24 Side electrode 26 Plating 28 Nickel plating 30 Tin plating 40 Electrode portion 42 Lower surface side electrode portion

Claims

A method of manufacturing a chip resistor,
In a resistor body forming step of forming a resistor body on an upper surface of a substrate body having at least a size corresponding to a plurality of sizes of the insulating substrate, the resistor body in a strip shape. A resistor forming step including a step of printing a resistor paste for a plurality of chip resistors at a time by printing the paste; and
In the upper surface electrode forming step of forming the upper surface electrode on the upper surface of the substrate body and the upper surface of the resistor, the belt is formed in a strip shape in the upper electrode forming direction which is a direction perpendicular to the resistor forming direction which is the direction in which the resistor is formed. By printing the upper surface electrode paste, the upper surface is formed on the formation region having a plurality of chip resistors in the upper electrode formation direction and two adjacent upper surface electrode formation regions in the resistor formation direction. An upper surface electrode forming step including a step of printing an electrode paste;
A secondary slit forming step of forming a secondary slit, which is a slit for secondary division, at a boundary position between adjacent chip resistors in a direction perpendicular to the resistor forming direction, in parallel with the resistor forming direction, In the upper electrode formation region, a secondary slit forming step of forming a secondary slit having a depth reaching at least the substrate body;
In the resistance value adjustment process for adjusting the resistance value of the resistor, the resistance value adjustment is performed by adjusting the resistance value of the resistor in a state in which a terminal for measuring the resistance value is in contact with the upper surface electrode divided by the secondary slit. Process,
A method of manufacturing a chip resistor, comprising:

2. The method of manufacturing a chip resistor according to claim 1 , wherein in the secondary slit forming step, the secondary slit is formed by laser scribing.

In the primary slit forming step performed before the resistor forming step, the primary slit, which is a slit for primary division, is placed in a direction perpendicular to the resistor forming direction at the boundary position of the chip resistor adjacent to the resistor forming direction. a method of manufacturing a chip resistor according to claim 1 or 2, characterized in that it has a primary slit forming step of forming the substrate body.

In the primary slit forming step performed after the resistance value adjusting step, the primary slit, which is a slit for primary division, is placed in a direction perpendicular to the resistor forming direction at the boundary position of the chip resistor adjacent to the resistor forming direction. 3. A method of manufacturing a chip resistor according to claim 1, further comprising a step of forming a primary slit in the substrate body.

The substrate body has in advance a primary slit, which is a slit for primary division, at a boundary position of a chip resistor adjacent to the resistor forming direction in a direction perpendicular to the resistor forming direction. The method for manufacturing a chip resistor according to claim 1 or 2 , characterized in that: