JP2005191402A - Chip resistor, chip component, and manufacturing method thereof - Google Patents
Chip resistor, chip component, and manufacturing method thereof Download PDFInfo
- Publication number
- JP2005191402A JP2005191402A JP2003433087A JP2003433087A JP2005191402A JP 2005191402 A JP2005191402 A JP 2005191402A JP 2003433087 A JP2003433087 A JP 2003433087A JP 2003433087 A JP2003433087 A JP 2003433087A JP 2005191402 A JP2005191402 A JP 2005191402A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- resistor
- insulating substrate
- chip resistor
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
Description
本発明は、チップ部品とその製造方法に関するものであり、特に、チップ抵抗器とその製造方法に関するものである。 The present invention relates to a chip component and a manufacturing method thereof, and more particularly to a chip resistor and a manufacturing method thereof.
従来より、チップ部品においては、下面電極を有するものが存在するが、下面電極は厚さ約10μmの厚膜により形成したものがある。 Conventionally, some chip parts have a bottom electrode, but the bottom electrode is formed of a thick film having a thickness of about 10 μm.
この場合のチップ抵抗器の例を図8に示すと、チップ抵抗器Bは、絶縁基板110と、抵抗体112と、上面電極114と、保護膜120と、下面電極122と、側面電極124と、メッキ126とを有している。メッキ126は、ニッケルメッキ128と錫メッキ130とを有している。
An example of the chip resistor in this case is shown in FIG. 8. The chip resistor B includes the
ここで、上記上面電極114と下面電極122は、厚膜により形成されている。すなわち、抵抗体112は、例えば、酸化ルテニウム系メタルグレーズ厚膜により形成され、上面電極114は、銀系メタルグレーズ厚膜により形成され、下面電極122は、銀系メタルグレーズ厚膜により形成されている。
Here, the
この場合のチップ抵抗器Bの製造工程を概説すると以下のようになる。つまり、アルミナ基板の下面に下面電極を形成(この場合、隣接するチップ抵抗器について同時に下面電極を形成する。つまり、隣接する2つのチップ抵抗器について、境界位置を跨ぐように1つの下面電極を形成する)した後、アルミナ基板の上面に上面電極を形成する(この場合、隣接するチップ抵抗器について同時に上面電極を形成する。つまり、隣接する2つのチップ抵抗器について、境界位置を跨ぐように1つの上面電極を形成する)。その後、上面電極間を接続するように、抵抗体を形成する。その後、抵抗体のトリミングを行った後に、保護膜を形成する。保護膜を形成したら、一次分割用スリットに沿って短冊状に分割する(これを一次分割とする)。分割を行ったら、側面電極を形成する。この側面電極の形成に際しては、1つの短冊状基板においては、同時に側面電極を形成する。この側面電極形成後には分割を行い(これを二次分割とする)、分割を行ったらメッキを形成する。 An outline of the manufacturing process of the chip resistor B in this case is as follows. That is, the lower surface electrode is formed on the lower surface of the alumina substrate (in this case, the lower surface electrode is formed at the same time for the adjacent chip resistors. That is, one lower surface electrode is formed so as to straddle the boundary position between the two adjacent chip resistors. After forming the upper surface electrode on the upper surface of the alumina substrate (in this case, the upper surface electrode is formed at the same time for the adjacent chip resistors. That is, the two adjacent chip resistors are straddled across the boundary position). One top electrode is formed). Thereafter, a resistor is formed so as to connect the upper surface electrodes. Then, after trimming the resistor, a protective film is formed. When the protective film is formed, it is divided into strips along the primary dividing slit (this is referred to as primary division). After the division, side electrodes are formed. When forming the side electrode, the side electrode is formed simultaneously on one strip-shaped substrate. After this side electrode is formed, division is performed (this is referred to as secondary division), and plating is performed after the division.
一方、チップ抵抗器の上面電極と下面電極の両方を金属有機物電極ペーストにより薄膜形成するとともに、抵抗体を薄膜に形成するものが存在する(特許文献1参照)。
しかし、上記の上面電極と下面電極とを厚膜により形成する場合には、その製造工程において一次分割スリットに沿って分割を行う際に下面電極の端部にバリが発生するという問題がある。つまり、アルミナ基板を分割する際には、該アルミナ基板の下面側を基点として折り曲げるようにして分割するので、下面電極を厚膜により形成すると、下面電極の端部にバリが発生しやすく、チップ抵抗器の外形寸法に影響を与えるという問題があった。特に、チップ抵抗器の小型化が進んでいる昨今では、バリの発生は大きな影響を与える。 However, in the case where the upper electrode and the lower electrode are formed with a thick film, there is a problem that burrs are generated at the end of the lower electrode when dividing along the primary dividing slit in the manufacturing process. That is, when the alumina substrate is divided, the alumina substrate is divided so that the lower surface side of the alumina substrate is bent as a base point. Therefore, if the lower electrode is formed of a thick film, burrs are easily generated at the end of the lower electrode, and the chip There was a problem of affecting the external dimensions of the resistor. In particular, in recent years when chip resistors are being miniaturized, the generation of burrs has a great effect.
一方、上記特許文献1や特許文献2のように、抵抗体を薄膜にする場合には、抵抗体自体が薄膜に形成されるので、抵抗体に断線が発生するおそれがあるという問題があった。 On the other hand, as in Patent Document 1 and Patent Document 2, when the resistor is formed into a thin film, the resistor itself is formed into a thin film, and thus there is a problem that the resistor may be disconnected. .
そこで、本発明は、下面電極にバリが発生するおそれを少なくするとともに、抵抗体の断線のおそれを少なくすることができるチップ抵抗器を提供することを目的とするものである。 Accordingly, an object of the present invention is to provide a chip resistor that can reduce the risk of occurrence of burrs on the lower surface electrode and the risk of disconnection of the resistor.
本発明は上記問題点を解決するために創作されたものであって、第1には、チップ抵抗器であって、絶縁基板と、絶縁基板の上面側に形成された抵抗体で、厚さ3〜12μmの厚膜に形成された抵抗体と、絶縁基板の下面側に形成された下面電極で、該厚膜の厚さよりも薄く形成された下面電極と、を有することを特徴とする。 The present invention has been created to solve the above problems. First, a chip resistor is an insulating substrate and a resistor formed on the upper surface side of the insulating substrate. It has a resistor formed in a thick film of 3 to 12 μm, and a lower electrode formed on the lower surface side of the insulating substrate and formed thinner than the thickness of the thick film.
この第1の構成のチップ抵抗器においては、抵抗体が3〜12μmの厚膜に形成されているので、抵抗体の断線のおそれを小さくできる。また、下面電極が該厚膜の厚さよりも薄く形成されているので、チップ抵抗器の製造に際して、下面電極を基板に形成した後に分割した場合に、下面電極の端部にバリが発生するおそれを小さくすることができる。つまり、隣接するチップ抵抗器の下面電極とともに1つの形成領域で同時に形成する場合には、基板を分割する際に下面電極も分割することになるが、下面電極が薄膜に形成されているので、バリが発生するおそれを小さくすることができる。 In the chip resistor having the first configuration, the resistor is formed in a thick film having a thickness of 3 to 12 μm, so that the risk of disconnection of the resistor can be reduced. In addition, since the lower surface electrode is formed thinner than the thickness of the thick film, when manufacturing the chip resistor, if the lower surface electrode is divided after being formed on the substrate, burrs may occur at the end of the lower surface electrode. Can be reduced. In other words, in the case of forming simultaneously in one forming region together with the lower surface electrode of the adjacent chip resistor, the lower surface electrode is also divided when dividing the substrate, but the lower surface electrode is formed in a thin film, The risk of occurrence of burrs can be reduced.
なお、上記第1の構成を以下のようにしてもよい。すなわち、チップ抵抗器であって、絶縁基板と、厚さ8〜12μmの厚膜に形成された抵抗体と、該厚膜の厚さよりも薄く形成された下面電極と、を有することを特徴とするものとしてもよい。 The first configuration may be as follows. That is, the chip resistor includes an insulating substrate, a resistor formed in a thick film having a thickness of 8 to 12 μm, and a bottom electrode formed thinner than the thickness of the thick film. It is good to do.
また、第2には、チップ抵抗器であって、厚さ3〜12μmの厚膜に形成された抵抗体と、厚さ0.2〜0.4μmの薄膜に形成された下面電極と、を有することを特徴とする。 Second, the chip resistor includes a resistor formed in a thick film having a thickness of 3 to 12 μm, and a bottom electrode formed in a thin film having a thickness of 0.2 to 0.4 μm. It is characterized by having.
この第2の構成のチップ抵抗器においては、抵抗体が厚さ3〜12μmの厚膜に形成されているので、抵抗体の断線のおそれを小さくできる。また、下面電極が厚さ0.2〜0.4μmの薄膜に形成されているので、チップ抵抗器の製造に際して、下面電極を基板に形成した後に分割した場合に、下面電極の端部にバリが発生するおそれを小さくすることができる。つまり、隣接するチップ抵抗器の下面電極とともに1つの形成領域で同時に形成する場合には、基板を分割する際に下面電極も分割することになるが、下面電極が薄膜に形成されているので、バリが発生するおそれを小さくすることができる。 In the chip resistor having the second configuration, since the resistor is formed in a thick film having a thickness of 3 to 12 μm, the risk of disconnection of the resistor can be reduced. In addition, since the bottom electrode is formed as a thin film having a thickness of 0.2 to 0.4 μm, when the chip resistor is manufactured, when the bottom electrode is divided after being formed on the substrate, the end of the bottom electrode is variably formed. It is possible to reduce the possibility of the occurrence of In other words, in the case of forming simultaneously in one forming region together with the lower surface electrode of the adjacent chip resistor, the lower surface electrode is also divided when dividing the substrate, but the lower surface electrode is formed in a thin film, The risk of occurrence of burrs can be reduced.
なお、上記第2の構成を以下のようにしてもよい。すなわち、チップ抵抗器であって、厚さ8〜12μmの厚膜に形成された抵抗体と、厚さ0.2〜0.4μmの薄膜に形成された下面電極と、を有することを特徴とするものとしてもよい。 The second configuration may be as follows. That is, the chip resistor has a resistor formed in a thick film having a thickness of 8 to 12 μm and a bottom electrode formed in a thin film having a thickness of 0.2 to 0.4 μm. It is good also as what to do.
また、第3には、チップ抵抗器であって、絶縁基板と、絶縁基板の上面側に形成された抵抗体で、厚さ3〜12μmの厚膜に形成された抵抗体と、絶縁基板の下面側に形成された下面電極で、厚さ0.2〜0.4μmの薄膜に形成された下面電極と、を有することを特徴とする。 Third, a chip resistor is an insulating substrate, a resistor formed on the upper surface side of the insulating substrate, a resistor formed in a thick film having a thickness of 3 to 12 μm, and an insulating substrate. The lower surface electrode is formed on the lower surface side, and is formed on a thin film having a thickness of 0.2 to 0.4 μm.
この第3の構成のチップ抵抗器においては、抵抗体が厚さ3〜12μmの厚膜に形成されているので、抵抗体の断線のおそれを小さくできる。また、下面電極が厚さ0.2〜0.4μmの薄膜に形成されているので、チップ抵抗器の製造に際して、下面電極を基板に形成した後に分割した場合に、下面電極の端部にバリが発生するおそれを小さくすることができる。つまり、隣接するチップ抵抗器の下面電極とともに1つの形成領域で同時に形成する場合には、基板を分割する際に下面電極も分割することになるが、下面電極が薄膜に形成されているので、バリが発生するおそれを小さくすることができる。 In the chip resistor having the third configuration, since the resistor is formed in a thick film having a thickness of 3 to 12 μm, the risk of disconnection of the resistor can be reduced. In addition, since the bottom electrode is formed as a thin film having a thickness of 0.2 to 0.4 μm, when the chip resistor is manufactured, when the bottom electrode is divided after being formed on the substrate, the end of the bottom electrode is variably formed. It is possible to reduce the possibility of the occurrence of In other words, in the case of forming simultaneously in one forming region together with the lower surface electrode of the adjacent chip resistor, the lower surface electrode is also divided when dividing the substrate, but the lower surface electrode is formed in a thin film, The risk of occurrence of burrs can be reduced.
なお、上記第3の構成を以下のようにしてもよい。すなわち、チップ抵抗器であって、絶縁基板と、絶縁基板の上面側に形成された抵抗体で、厚さ8〜12μmの厚膜に形成された抵抗体と、絶縁基板の下面側に形成された下面電極で、厚さ0.2〜0.4μmの薄膜に形成された下面電極と、を有することを特徴とするものとしてもよい。 The third configuration may be as follows. That is, it is a chip resistor, which is formed on the insulating substrate, the resistor formed on the upper surface side of the insulating substrate, the resistor formed on a thick film having a thickness of 8 to 12 μm, and the lower surface side of the insulating substrate. A lower electrode formed on a thin film having a thickness of 0.2 to 0.4 μm.
また、第4には、上記第1又は第3の構成において、上記絶縁基板が略直方体形状を呈するとともに、下面電極が該絶縁基板の下面の相対する辺部に沿ってそれぞれ設けられ、該2つの下面電極における、該辺部に直角な方向で絶縁基板の下面に沿った方向である電極間方向の長さの合計が、絶縁基板の該電極間方向の長さの40%以上60%以下であることを特徴とする。 Fourthly, in the first or third configuration, the insulating substrate has a substantially rectangular parallelepiped shape, and a lower surface electrode is provided along opposite sides of the lower surface of the insulating substrate. The total length in the inter-electrode direction that is the direction along the lower surface of the insulating substrate in the direction perpendicular to the side portion of the two lower surface electrodes is 40% or more and 60% or less of the length in the inter-electrode direction of the insulating substrate. It is characterized by being.
よって、下面電極の長さが長く形成されているので、これに伴い、下面電極を含めた下側の電極部、すなわち、下面側電極部間の距離が短くなり、よって、配線基板に実装した場合でも、抗折力を高くすることができる。また、下面側電極部の下面の面積も大きくでき、よって、配線基板に実装した場合に、ハンダフィレットとの接触面積を大きくすることができ、これにより、チップ抵抗器の配線基板への固着性を高めることができる。また、下面電極の長さが長く形成されていることにより、チップ抵抗器を配線基板に実装してリフロー炉によりはんだ付けする際にチップ立ちを抑制するモーメントを高めることができるので、チップ抵抗器のチップ立ちの現象を防止することができる。 Therefore, since the length of the lower surface electrode is formed longer, the lower electrode portion including the lower surface electrode, that is, the distance between the lower surface side electrode portions is shortened accordingly, and thus mounted on the wiring board. Even in this case, the bending strength can be increased. In addition, the area of the lower surface of the lower surface side electrode portion can be increased, and therefore, when mounted on the wiring board, the contact area with the solder fillet can be increased, thereby fixing the chip resistor to the wiring board. Can be increased. In addition, since the bottom electrode is formed to be long, it is possible to increase the moment for suppressing chip standing when the chip resistor is mounted on a wiring board and soldered by a reflow furnace. The chip standing phenomenon can be prevented.
また、第5には、上記第1から第4までのいずれかの構成において、上記チップ抵抗器が、さらに、上記抵抗体の両側の端部領域に接続された上面電極で、厚さ5〜12μmの厚膜に形成された上面電極を有することを特徴とする。よって、抵抗体も上面電極もともに厚膜により形成されているので、抵抗体と上面電極の接合強度を強く保つことが可能となる。 Further, fifthly, in any one of the first to fourth configurations, the chip resistor is a top electrode connected to end regions on both sides of the resistor, and has a thickness of 5 to 5. It has a top electrode formed in a 12 μm thick film. Therefore, since both the resistor and the upper surface electrode are formed of a thick film, the bonding strength between the resistor and the upper surface electrode can be kept strong.
また、第6には、チップ抵抗器であって、略直方体形状を呈する絶縁基板と、該絶縁基板の上面側に設けられた抵抗体で、厚さ3〜12μmの厚膜に形成された抵抗体と、該絶縁基板の上面側に設けられた上面電極で、該抵抗体の両側の端部領域に接続してそれぞれ設けられた上面電極で、厚さ5〜12μmの厚膜に形成された上面電極と、該絶縁基板の下面側に設けられた下面電極で、該一対の上面電極間の方向である電極間方向の両側に設けられた下面電極で、厚さ0.2〜0.4μmの薄膜に形成された下面電極と、該絶縁基板の側面に形成された側面電極で、少なくとも該上面電極と該下面電極とに接続された側面電極と、を有することを特徴とする。 Sixth, a chip resistor is a resistor formed in a thick film having a thickness of 3 to 12 μm by an insulating substrate having a substantially rectangular parallelepiped shape and a resistor provided on the upper surface side of the insulating substrate. And the upper surface electrode provided on the upper surface side of the insulating substrate and connected to the end regions on both sides of the resistor, respectively, and formed into a thick film having a thickness of 5 to 12 μm. The upper surface electrode and the lower surface electrode provided on the lower surface side of the insulating substrate, the lower surface electrode provided on both sides in the inter-electrode direction which is the direction between the pair of upper surface electrodes, and has a thickness of 0.2 to 0.4 μm A bottom electrode formed on the thin film, and a side electrode formed on a side surface of the insulating substrate, and at least the side electrode connected to the top electrode and the bottom electrode.
この第6の構成のチップ抵抗器においては、抵抗体が厚さ3〜12μmの厚膜に形成されているので、抵抗体の断線のおそれを小さくできる。また、下面電極が厚さ0.2〜0.4μmの薄膜に形成されているので、チップ抵抗器の製造に際して、下面電極を基板に形成した後に分割した場合に、下面電極の端部にバリが発生するおそれを小さくすることができる。つまり、隣接するチップ抵抗器の下面電極とともに1つの形成領域で同時に形成する場合には、基板を分割する際に下面電極も分割することになるが、下面電極が薄膜に形成されているので、バリが発生するおそれを小さくすることができる。さらに、抵抗体も上面電極もともに厚膜により形成されているので、抵抗体と上面電極の接合強度を強く保つことが可能となる。 In the chip resistor having the sixth configuration, since the resistor is formed in a thick film having a thickness of 3 to 12 μm, the possibility of disconnection of the resistor can be reduced. In addition, since the bottom electrode is formed as a thin film having a thickness of 0.2 to 0.4 μm, when the chip resistor is manufactured, when the bottom electrode is divided after being formed on the substrate, the end of the bottom electrode is variably formed. It is possible to reduce the possibility of the occurrence of In other words, in the case of forming simultaneously in one forming region together with the lower surface electrode of the adjacent chip resistor, the lower surface electrode is also divided when dividing the substrate, but the lower surface electrode is formed in a thin film, The risk of occurrence of burrs can be reduced. Furthermore, since both the resistor and the upper electrode are formed of a thick film, the bonding strength between the resistor and the upper electrode can be kept strong.
なお、上記第6の構成を以下のようにしてもよい。すなわち、チップ抵抗器であって、略直方体形状を呈する絶縁基板と、該絶縁基板の上面側に設けられた抵抗体で、厚さ8〜12μmの厚膜に形成された抵抗体と、該絶縁基板の上面側に設けられた上面電極で、該抵抗体の両側の端部領域に接続してそれぞれ設けられた上面電極で、厚さ5〜12μmの厚膜に形成された上面電極と、該絶縁基板の下面側に設けられた下面電極で、該一対の上面電極間の方向である電極間方向の両側に設けられた下面電極で、厚さ0.2〜0.4μmの薄膜に形成された下面電極と、該絶縁基板の側面に形成された側面電極で、少なくとも該上面電極と該下面電極とに接続された側面電極と、を有することを特徴とするものとしてもよい。 The sixth configuration may be as follows. That is, a chip resistor, which is an insulating substrate having a substantially rectangular parallelepiped shape, a resistor provided on the upper surface side of the insulating substrate, formed in a thick film having a thickness of 8 to 12 μm, and the insulating film An upper surface electrode provided on the upper surface side of the substrate, connected to the end regions on both sides of the resistor, and an upper surface electrode formed in a thick film having a thickness of 5 to 12 μm; A lower electrode provided on the lower surface side of the insulating substrate, and formed on a thin film having a thickness of 0.2 to 0.4 μm with lower electrode provided on both sides in the inter-electrode direction which is the direction between the pair of upper electrode. The lower surface electrode and the side surface electrode formed on the side surface of the insulating substrate may include at least the upper surface electrode and the side surface electrode connected to the lower surface electrode.
また、第7には、上記第6の構成において、上記2つの下面電極における、該辺部に直角な方向で絶縁基板の下面に沿った方向である電極間方向の長さの合計が、絶縁基板の該電極間方向の長さの40%以上60%以下であることを特徴とする。 Seventhly, in the sixth configuration, the total length in the inter-electrode direction, which is the direction along the lower surface of the insulating substrate in the direction perpendicular to the side portion of the two lower surface electrodes, It is characterized by being 40% or more and 60% or less of the length of the substrate in the direction between the electrodes.
よって、下面電極の長さが長く形成されているので、これに伴い、下面電極を含めた下側の電極部、すなわち、下面側電極部間の距離が短くなり、よって、配線基板に実装した場合でも、抗折力を高くすることができる。また、下面側電極部の下面の面積も大きくでき、よって、配線基板に実装した場合に、ハンダフィレットとの接触面積を大きくすることができ、これにより、チップ抵抗器の配線基板への固着性を高めることができる。また、下面電極の長さが長く形成されていることにより、チップ抵抗器を配線基板に実装してリフロー炉によりはんだ付けする際にチップ立ちを抑制するモーメントを高めることができるので、チップ抵抗器のチップ立ちの現象を防止することができる。 Therefore, since the length of the lower surface electrode is formed longer, the lower electrode portion including the lower surface electrode, that is, the distance between the lower surface side electrode portions is shortened accordingly, and thus mounted on the wiring board. Even in this case, the bending strength can be increased. In addition, the area of the lower surface of the lower surface side electrode portion can be increased, and therefore, when mounted on the wiring board, the contact area with the solder fillet can be increased, thereby fixing the chip resistor to the wiring board. Can be increased. In addition, since the bottom electrode is formed to be long, it is possible to increase the moment for suppressing chip standing when the chip resistor is mounted on a wiring board and soldered by a reflow furnace. The chip standing phenomenon can be prevented.
また、第8には、上記第1から第7までのいずれかの構成において、上記下面電極が、金属有機物ペーストを用いて形成されたものであることを特徴とする。 Eighth, in any one of the first to seventh configurations, the lower surface electrode is formed using a metal organic paste.
また、第9には、チップ部品であって、厚さ5〜12μmの厚膜に形成された上面電極と、厚さ0.2〜0.4μmの薄膜に形成された下面電極と、を有することを特徴とする。 Ninth, the chip component has a top electrode formed in a thick film having a thickness of 5 to 12 μm and a bottom electrode formed in a thin film having a thickness of 0.2 to 0.4 μm. It is characterized by that.
この第9の構成のチップ部品においては、上面電極が厚さ5〜12μmの厚膜に形成されているので、これにより、上面電極に抵抗体を接続して形成する場合でも、抵抗体を厚膜に形成しやすく、よって、抵抗体の断線のおそれを小さくできる。また、下面電極が厚さ0.2〜0.4μmの薄膜に形成されているので、チップ抵抗器の製造に際して、下面電極を基板に形成した後に分割した場合に、下面電極の端部にバリが発生するおそれを小さくすることができる。つまり、隣接するチップ抵抗器の下面電極とともに1つの形成領域で同時に形成する場合には、基板を分割する際に下面電極も分割することになるが、下面電極が薄膜に形成されているので、バリが発生するおそれを小さくすることができる。 In the chip component having the ninth configuration, the upper surface electrode is formed in a thick film having a thickness of 5 to 12 μm. Therefore, even when the resistor is connected to the upper surface electrode, the resistor is made thick. It is easy to form on the film, and therefore the risk of breakage of the resistor can be reduced. Further, since the lower surface electrode is formed as a thin film having a thickness of 0.2 to 0.4 μm, when the chip resistor is manufactured, when the lower surface electrode is divided after being formed on the substrate, the end surface of the lower surface electrode is variably formed. It is possible to reduce the possibility of the occurrence of That is, in the case of forming simultaneously in one forming region together with the lower surface electrode of the adjacent chip resistor, the lower surface electrode is also divided when dividing the substrate, but the lower surface electrode is formed in a thin film, The risk of occurrence of burrs can be reduced.
また、第10には、チップ抵抗器の製造方法であって、絶縁基板の下面側に下面電極を厚さ0.2〜0.4μmの薄膜に形成する下面電極形成工程で、金属有機物ペーストを印刷し、印刷した金属有機物ペーストを乾燥した後に焼成する下面電極形成工程で、最終的にチップ抵抗器となった場合の隣接するチップ抵抗器の下面電極とともに1つの形成領域で形成する下面電極形成工程と、該下面電極形成工程の後に行われる抵抗体形成工程で、絶縁基板の上面側に抵抗体を厚さ3〜12μmの厚膜に形成する抵抗体形成工程と、上記絶縁基板を上記1つの形成領域で形成された下面電極とともに分割する分割工程と、を有することを特徴とする。 The tenth is a method for manufacturing a chip resistor, in which a metal organic paste is applied in a lower electrode forming step of forming a lower electrode on a lower surface side of an insulating substrate into a thin film having a thickness of 0.2 to 0.4 μm. Bottom electrode formation formed in one forming area together with the bottom electrode of the adjacent chip resistor in the bottom electrode forming step of printing and drying the printed metal organic paste after drying the printed metal organic paste A step of forming a resistor in a thickness of 3 to 12 μm on the upper surface side of the insulating substrate, and a step of forming the resistor after the lower surface electrode forming step; And a dividing step of dividing together with the lower surface electrode formed in one forming region.
この第10の構成のチップ抵抗器の製造方法においては、下面電極を厚さ0.2〜0.4μmの薄膜に形成するので、上記分割工程で分割を行った場合に、下面電極の端部にバリが発生するおそれを小さくすることができる。また、抵抗体が厚さ3〜12μmの厚膜に形成されるので、抵抗体の断線のおそれを小さくできる。 In the method of manufacturing the chip resistor having the tenth configuration, since the lower surface electrode is formed into a thin film having a thickness of 0.2 to 0.4 μm, when the division is performed in the dividing step, the end portion of the lower surface electrode is formed. It is possible to reduce the risk of occurrence of burrs. Further, since the resistor is formed in a thick film having a thickness of 3 to 12 μm, the risk of disconnection of the resistor can be reduced.
なお、この第10の構成における下面電極形成工程において、最終的にチップ抵抗器となった場合の一対の下面電極間方向に隣接する下面電極を1つの形成領域で形成するのみならず、該下面電極間方向に直角な方向に隣接する下面電極についても1つの形成領域で形成するべく、該下面電極間方向に直角な方向の帯状の形成領域によりまとめて下面電極を形成するようにしてもよい。 In the lower surface electrode forming step in the tenth configuration, not only the lower surface electrodes adjacent in the direction between the pair of lower surface electrodes when finally becoming a chip resistor are formed in one forming region, but also the lower surface electrode The lower surface electrodes adjacent to each other in the direction perpendicular to the inter-electrode direction may also be formed in one formation region, and the lower surface electrodes may be formed together by a band-shaped formation region in the direction perpendicular to the inter-lower electrode direction. .
また、上記第10の構成を以下のようにしてもよい。すなわち、チップ抵抗器の製造方法であって、絶縁基板の下面側に下面電極を厚さ0.2〜0.4μmの薄膜に形成する下面電極形成工程で、金属有機物ペーストを印刷し、印刷した金属有機物ペーストを乾燥した後に焼成する下面電極形成工程で、最終的にチップ抵抗器となった場合の隣接するチップ抵抗器の下面電極とともに1つの形成領域で形成する下面電極形成工程と、該下面電極形成工程の後に行われる抵抗体形成工程で、絶縁基板の上面側に抵抗体を厚さ8〜12μmの厚膜に形成する抵抗体形成工程と、上記絶縁基板を上記1つの形成領域で形成された下面電極とともに分割する分割工程と、を有することを特徴とするものとしてもよい。 Further, the tenth configuration may be as follows. That is, in the chip resistor manufacturing method, a metal organic paste is printed and printed in a lower surface electrode forming step in which a lower surface electrode is formed on a lower surface side of an insulating substrate into a thin film having a thickness of 0.2 to 0.4 μm. A bottom electrode forming step of forming the metal organic paste in a single formation region together with a bottom electrode of an adjacent chip resistor when finally forming a chip resistor in the bottom electrode forming step of firing after drying the metal organic paste; In the resistor forming step performed after the electrode forming step, a resistor forming step of forming a resistor in a thickness of 8 to 12 μm on the upper surface side of the insulating substrate, and forming the insulating substrate in the one formation region And a dividing step of dividing together with the bottom electrode made.
また、第11には、上記第10の構成において、上記抵抗体形成工程の後で、かつ、上記分割工程の前に行われる上面電極形成工程で、上記抵抗体の両側の端部領域に接続された上面電極を厚さ5〜12μmの厚膜に形成する上面電極形成工程を有することを特徴とする。よって、抵抗体も上面電極もともに厚膜により形成されているので、抵抗体と上面電極の接合強度を強く保つことが可能となる。 Eleventhly, in the tenth configuration, in the upper surface electrode forming step performed after the resistor forming step and before the dividing step, it is connected to the end regions on both sides of the resistor. And a top surface electrode forming step of forming the top surface electrode in a thick film having a thickness of 5 to 12 μm. Therefore, since both the resistor and the upper surface electrode are formed of a thick film, the bonding strength between the resistor and the upper surface electrode can be kept strong.
また、第12には、上記第10又は第11の構成において、上記絶縁基板が略直方体形状を呈し、上記2つの下面電極における、該辺部に直角な方向で絶縁基板の下面に沿った方向である電極間方向の長さの合計が、絶縁基板の該電極間方向の長さの40%以上60%以下となるように、下面電極形成工程において下面電極を絶縁基板の下面の相対する辺部に沿ってそれぞれ設けることを特徴とする。 Twelfth, in the tenth or eleventh configuration, the insulating substrate has a substantially rectangular parallelepiped shape, and a direction along the lower surface of the insulating substrate in a direction perpendicular to the side portion in the two lower surface electrodes. In the lower electrode forming step, the lower electrode is opposed to the opposite side of the lower surface of the insulating substrate so that the total length in the inter-electrode direction is 40% or more and 60% or less of the length in the inter-electrode direction of the insulating substrate. It is characterized by providing along each part.
よって、下面電極の長さが長く形成されるので、これに伴い、下面電極を含めた下側の電極部、すなわち、下面側電極部間の距離が短くなり、よって、配線基板に実装した場合でも、抗折力を高くすることができる。また、下面側電極部の下面の面積も大きくでき、よって、配線基板に実装した場合に、ハンダフィレットとの接触面積を大きくすることができ、これにより、チップ抵抗器の配線基板への固着性を高めることができる。また、下面電極の長さが長く形成されていることにより、チップ抵抗器を配線基板に実装してリフロー炉によりはんだ付けする際にチップ立ちを抑制するモーメントを高めることができるので、チップ抵抗器のチップ立ちの現象を防止することができる。 Therefore, since the length of the lower surface electrode is formed longer, the lower electrode portion including the lower surface electrode, that is, the distance between the lower surface side electrode portions is shortened accordingly, and thus when mounted on the wiring board However, the bending strength can be increased. In addition, the area of the lower surface of the lower surface side electrode portion can be increased, and therefore, when mounted on the wiring board, the contact area with the solder fillet can be increased, thereby fixing the chip resistor to the wiring board. Can be increased. In addition, since the bottom electrode is formed to be long, it is possible to increase the moment for suppressing chip standing when the chip resistor is mounted on a wiring board and soldered by a reflow furnace. The chip standing phenomenon can be prevented.
本発明に基づくチップ抵抗器、チップ部品及びチップ抵抗器の製造方法によれば、下面電極にバリが発生するおそれを少なくするとともに、抵抗体の断線のおそれを少なくすることができる。また、特に、下面電極における電極間方向の長さの合計が、絶縁基板の該電極間方向の長さの40%以上60%以下とすることにより、チップ抵抗器の抗折力を高くすることができ、また、配線基板に実装した場合に、ハンダフィレットとの接触面積を大きくすることができ、これにより、チップ抵抗器の配線基板への固着性を高めることができ、さらには、チップ抵抗器のチップ立ちの現象を防止することができる。 According to the chip resistor, the chip component, and the chip resistor manufacturing method according to the present invention, it is possible to reduce the risk of burrs occurring on the lower surface electrode and to reduce the risk of breakage of the resistor. In particular, the bending resistance of the chip resistor is increased by setting the total length in the inter-electrode direction of the lower surface electrode to 40% to 60% of the length in the inter-electrode direction of the insulating substrate. In addition, when mounted on a wiring board, it is possible to increase the contact area with the solder fillet, thereby improving the adhesion of the chip resistor to the wiring board, and further, the chip resistance. It is possible to prevent the chip standing phenomenon of the vessel.
本発明においては、下面電極にバリが発生するおそれを少なくするとともに、抵抗体の断線のおそれを少なくするという目的を以下のようにして実現した。 In the present invention, the object of reducing the risk of occurrence of burrs on the lower surface electrode and reducing the risk of disconnection of the resistor is realized as follows.
すなわち、本発明に基づく実施例におけるチップ抵抗器Aは、図1に示されるように、絶縁基板10と、抵抗体(「抵抗体層」としてもよい)(機能素子)12と、上面電極(「上面電極層」としてもよい)14と、保護膜(「保護層」としてもよい)20と、下面電極22と、側面電極24と、メッキ26と、を有している。
That is, as shown in FIG. 1, the chip resistor A in the embodiment according to the present invention includes an insulating
ここで、チップ抵抗器Aについてさらに詳しく説明すると、上記絶縁基板10は、含有率96%程度のアルミナにて形成された絶縁体である。この絶縁基板10は、直方体形状を呈しており、平面視すると、略長方形形状を呈している。この絶縁基板10は、上記チップ抵抗器Aの基礎部材、すなわち、基体として用いられている。
Here, the chip resistor A will be described in more detail. The insulating
また、抵抗体12は、図1に示すように、上記絶縁基板10上面に設けられている。つまり、抵抗体12は、長手方向(電極間方向、通電方向としてもよい))(X1−X2方向(図1参照))に帯状に形成され、具体的には、絶縁基板10のX1側の端部からX2側の端部にまで帯状に形成されている。この抵抗体12は、厚さ3〜12μmの厚膜に形成されていて、具体的には、酸化ルテニウム系厚膜(例えば、酸化ルテニウム系メタルグレーズ厚膜)である。つまり、抵抗体12の厚みは3〜12μmの範囲となっている。この抵抗体12は、上記チップ抵抗器Aとして電気的特性を担う機能素子である。
The
また、上面電極14は、図1に示すように、上記抵抗体12の上面の長手方向(X1−X2方向(図1参照))の両端部領域に一対形成されている。つまり、上面電極14は、絶縁基板10の上面のX1側の端部から所定の長さに形成されているとともに、上面電極14は、絶縁基板10の上面のX2側の端部から所定長さに形成されている。つまり、上面電極14は抵抗体12の上面に積層して形成されている。この上面電極14は、厚さ5〜12μmの厚膜に形成されていて、具体的には、銀系厚膜(銀系メタルグレーズ厚膜)により形成されている。また、上面電極14のY1−Y2方向(このY1−Y2方向は、X1−X2方向及びZ1−Z2方向に直角な方向である)の幅は、抵抗体12のY1−Y2方向の幅と略同一(同一としてもよい)に形成されていて、上面電極14のY1−Y2方向の端部は抵抗体12のY1−Y2方向の端部と上面視において一致している。
Further, as shown in FIG. 1, a pair of
また、保護膜20は、図1に示すように、上記抵抗体12の上面を被覆するように配設されている。すなわち、この保護膜20の配設位置をさらに詳しく説明すると、図2に示すように、Y1−Y2方向には、該絶縁基板10の幅と略同一(同一としてもよい)に形成され、さらに、X1−X2方向には、抵抗体12の露出部分と、両端に形成されている上記一対の上面電極14の一部を被覆するように設けられている。つまり、保護膜20は、図2のハッチング(つまり、左上から右下方向へのハッチング)に示す領域に設けられている。この保護膜20は、ほう珪酸鉛ガラス又は樹脂(エポキシ、フェノール、シリコン等)により形成されている。
Further, as shown in FIG. 1, the
また、下面電極22は、図1に示すように、上記絶縁基板10の下面の長手方向(X1−X2方向(図1参照))の両端部領域に一対形成されている。つまり、下面電極22は、絶縁基板10の下面のX1側の端部から所定の長さに形成されているとともに、下面電極22は、絶縁基板10の下面のX2側の端部から所定の長さに形成されている。なお、下面電極22のY1−Y2方向の幅は、絶縁基板10のY1−Y2方向の幅と略同一(同一としてもよい)に形成されている。すなわち、下面電極22は、図3のハッチング(つまり、左上から右下方向へのハッチング)に示す領域に設けられている。さらに、一方の下面電極22のX1−X2方向の長さα2と他方の下面電極22のX1−X2方向の長さα3とを合計した長さ、つまり、α2+α3は、絶縁基板10のX1−X2方向の長さα1の40%以上60%以下に形成されている。また、各下面電極22のX1−X2方向の長さは互いに略同一(同一としてもよい)に形成されている(つまり、図1において、α2=α3となっている)。また、この下面電極22は、厚さ0.2μm〜0.4μm(好適には0.3μm)の薄膜に形成されていて、具体的には、金属有機物ペーストを使用した金属薄膜により形成されている。つまり、下面電極22は、金属有機物ペーストを印刷・乾燥・焼成することにより形成されたものである。ここで、金属有機物としては、Auレジネート又はAgレジネートが挙げられる。
Further, as shown in FIG. 1, a pair of
また、側面電極24は、上面電極14の一部と、下面電極22の一部と、絶縁基板10の側面や下面の一部を被覆するように断面略コ字状に層状に形成されている。この側面電極24は、X1側の端部とX2側の端部にそれぞれ設けられている。この側面電極24は、薄膜により形成されている。この側面電極24の上面部分は、図2のハッチング(つまり、右上から左下方向へのハッチング)に示す領域に設けられており、また、側面電極24の下面部分は、図3のハッチング(つまり、右上から左下方向へのハッチング)に示す領域に設けられている。なお、この側面電極24は、、厚さ0.2μm〜0.4μm(好適には0.3μm)の薄膜に形成されていて、具体的には、金属薄膜により形成されている。
Further, the
また、メッキ26は、ニッケルメッキ28と、錫メッキ30とから構成されていて、X1側の端部とX2側の端部にそれぞれ設けられている。ニッケルメッキ28は、保護層20の一部と、上面電極14の一部と、側面電極24と、下面電極22の一部とを被覆するように形成されている。つまり、上面電極14と側面電極24と下面電極22の露出部分を被覆するように形成されている。このニッケルメッキ28は、電気メッキにより略均一の膜厚で配設されている。このニッケルメッキ28は、ニッケルにて形成されており、上面電極14等の内部電極のはんだ食われを防止するために形成されている。このニッケルメッキ28は、ニッケル以外にも銅メッキが用いられる場合もある。
The
また、錫メッキ30は、ニッケルメッキ28の上面を被覆するように略均一の膜厚で配設されている。この錫メッキ30は、上記チップ抵抗器Aの配線基板へのはんだ付けを良好に行うために形成されている。なお、この錫メッキ30は、錫メッキ以外に、はんだが用いられる場合もある。
Further, the tin plating 30 is disposed with a substantially uniform film thickness so as to cover the upper surface of the
なお、上記上面電極14と、下面電極22と、側面電極24と、メッキ26とで電極部40が形成されるが、この電極部40において絶縁基板10の下面側に位置する部分が下面側電極部42となる。
The
なお、図2は、チップ抵抗器Aを上面側から視認した場合の各部の配置を示す図であり、抵抗体12、上面電極14、保護膜20、側面電極24について平面視した際に、最外郭の輪郭を図示したものである。なお、実際には隠れて見えない部分を含めて、各部とも同様に表現している。同様に、図3は、チップ抵抗器Aを下面側から視認した場合の各部の配置を示す図であり、下面電極22、側面電極24について平面視した際に、最外郭の輪郭を図示したものである。なお、実際には隠れて見えない部分を含めて、各部とも同様に表現している。
2 is a diagram showing the arrangement of each part when the chip resistor A is viewed from the upper surface side. When the
上記構成のチップ抵抗器Aの製造方法について、図4、図5等を使用して説明する。まず、予め上面(表面としてもよい)と下面(裏面としてもよい)に一次スリットJ1や二次スリットJ2が設けられたアルミナ基板(このアルミナ基板は、複数のチップ抵抗器の絶縁基板の大きさを少なくとも有する大判のものである)の下面に下面電極G22を形成する(図4のS11、図5のW1参照、下面電極形成工程)。つまり、下面電極用のペーストを印刷し、乾燥・焼成する。この場合の下面電極用のペーストとしては、金属有機物ペーストを用いる。ここで、金属有機物としては、Auレジネート又はAgレジネートが挙げられる。また、この下面電極は、厚さ0.2μm〜0.4μm(好適には0.3μm)の薄膜に形成する。つまり、下面電極用のペーストが金属有機物ペーストであるので、薄膜に形成することが可能となる。なお、図5に示すように、この下面電極の形成に際しては、隣接するチップ抵抗器について同時に下面電極G22を形成する。つまり、X方向に隣接する2つのチップ抵抗器に対応するアルミナ基板の領域について、境界位置(つまり、一次スリット)を跨ぐように1つの印刷領域で下面電極を形成する。さらには、Y方向には、帯状に連続して下面電極を形成する。つまり、Y方向には複数のチップ抵抗器分まとめて一連の帯状に下面電極を形成し、さらに、X方向に隣接する2つの下面電極については、その2つの下面電極をまとめて形成する。なお、図5のW1は、アルミナ基板を下面側から見た状態を示す図である。 A method of manufacturing the chip resistor A having the above configuration will be described with reference to FIGS. First, an alumina substrate in which primary slits J1 and secondary slits J2 are provided in advance on the upper surface (which may be the front surface) and the lower surface (which may be the rear surface) (this alumina substrate is the size of an insulating substrate of a plurality of chip resistors). The lower surface electrode G22 is formed on the lower surface of the substrate having at least a large size (see S11 in FIG. 4, W1 in FIG. 5, lower electrode formation step). That is, the lower electrode paste is printed, dried and fired. In this case, a metal organic paste is used as the paste for the bottom electrode. Here, Au resinate or Ag resinate is mentioned as a metal organic substance. The lower electrode is formed as a thin film having a thickness of 0.2 μm to 0.4 μm (preferably 0.3 μm). That is, since the lower electrode paste is a metal organic paste, it can be formed into a thin film. As shown in FIG. 5, in forming the lower surface electrode, the lower surface electrode G22 is formed simultaneously for the adjacent chip resistors. That is, the lower electrode is formed in one printing region so as to straddle the boundary position (that is, the primary slit) in the alumina substrate region corresponding to two chip resistors adjacent in the X direction. Further, in the Y direction, a bottom electrode is formed continuously in a strip shape. That is, a plurality of chip resistors are collectively formed in the Y direction to form a lower surface electrode in a series of strips, and two lower surface electrodes adjacent to each other in the X direction are formed together. In addition, W1 of FIG. 5 is a figure which shows the state which looked at the alumina substrate from the lower surface side.
次に、該アルミナ基板の表側の面に抵抗体を形成する(図4のS12、図5のW2参照、抵抗体形成工程)。つまり、抵抗体ペーストを印刷した後に乾燥・焼成して抵抗体G12を形成する。なお、この抵抗体ペーストは、酸化ルテニウム系ペースト(例えば、酸化ルテニウム系メタルグレーズ)であり、これにより、抵抗体を厚膜に形成する。具体的には、厚さ3〜12μmの厚膜に形成する。なお、この抵抗体G12は、X方向の複数の抵抗体12分の抵抗体であり、抵抗体ペーストの印刷の際、アルミナ基板においてX方向(上面電極間方向)に抵抗体ペーストを帯状に連続して印刷する。つまり、アルミナ基板において、最終的に個々のチップ抵抗器となった場合のX方向に連なる一連の絶縁基板10の領域(これを「集合領域」とする。この集合領域は、基板素体における個々のチップ抵抗器形成領域が直線状に複数連なる領域であるともいえる)において、該集合領域の一方の端部から他方の端部にまで1本の帯状に抵抗体ペーストを印刷する。つまり、X方向に複数のチップ抵抗器分まとめて一連の帯状に抵抗体ペーストを印刷する。なお、Y方向には、抵抗体ペーストは、絶縁基板10のY方向の幅よりも小さい幅に形成する。なお、図5においては、抵抗体G12については見やすくするためにハッチングを付して示してある。また、図5のW2、W3は、アルミナ基板を上面側から見た状態を示す図である。
Next, a resistor is formed on the front surface of the alumina substrate (S12 in FIG. 4, W2 in FIG. 5, resistor forming step). That is, after the resistor paste is printed, the resistor G12 is formed by drying and baking. This resistor paste is a ruthenium oxide paste (for example, ruthenium oxide metal glaze), and thereby forms the resistor in a thick film. Specifically, it is formed in a thick film having a thickness of 3 to 12 μm. The resistor G12 is a resistor corresponding to a plurality of
次に、抵抗体12の上に上面電極G14を形成する(図4のS13、図5のW3参照、上面電極形成工程)。すなわち、個々のチップ抵抗器となった場合に抵抗体12となる領域の端部領域に上面電極を形成する。つまり、上面電極ペーストを印刷し、乾燥・焼成する。この場合の上面電極ペーストは、銀系ペースト(例えば、銀系メタルグレーズ)であり、これにより、上面電極を厚膜に形成する。具体的には、厚さ5〜12μmの厚膜に形成する。なお、図5において、上面電極G14は、チップ抵抗器Aにおける上面電極14の2つ分の上面電極である。つまり、チップ抵抗器となった場合に隣接するチップ抵抗器の上面電極で互いに隣接し合う上面電極については1つの印刷領域で形成する。
Next, the upper surface electrode G14 is formed on the resistor 12 (see S13 in FIG. 4, W3 in FIG. 5, upper surface electrode forming step). That is, the upper surface electrode is formed in the end region of the region that becomes the
その後は、抵抗体12をトリミングして抵抗値を調整し(図4のS14参照)、保護膜を形成し(つまり、保護膜を印刷・乾燥・焼成(焼成ではなく硬化としてもよい)させる)(図4のS15参照)。
Thereafter, the
そして、一次スリットJ1に沿って一次分割する(図4のS16参照、分割工程)。この分割に際しては、下面側を基点として、アルミナ基板を折り曲げるようにして分割する。つまり、1つのチップ抵抗器分のアルミナ基板の部分を直線状に配列してなる短冊状基板を隣接する短冊状基板に対して折り曲げるように上面側から下方に折曲させて分割する。その際、下面電極は金属薄膜により形成されているので、下面電極の端部にバリが発生するおそれを小さくすることができる。 Then, primary division is performed along the primary slit J1 (see S16 in FIG. 4, division step). In this division, the alumina substrate is bent with the lower surface side as a base point. That is, a strip-shaped substrate formed by linearly arranging the alumina substrate portions for one chip resistor is bent downward from the upper surface side so as to be bent with respect to the adjacent strip-shaped substrate. At this time, since the lower surface electrode is formed of a metal thin film, the risk of burrs occurring at the end of the lower surface electrode can be reduced.
その後、該短冊状基板に対して、側面電極を形成する(図4のS17参照、側面電極形成工程)。つまり、スパッタ法により金属薄膜を形成する。なお、側面電極用ペーストを印刷し、乾燥・焼成(焼成ではなく硬化としてもよい)し、厚膜に形成してもよい。 Then, a side electrode is formed with respect to this strip-shaped board | substrate (refer S17 of FIG. 4, side electrode formation process). That is, a metal thin film is formed by sputtering. The side electrode paste may be printed, dried and fired (or hardened instead of fired), and formed into a thick film.
その後、二次スリットJ2に沿って二次分割する(図4のS18参照)。そして、メッキを形成してチップ抵抗器とする(図4のS19参照)。 After that, secondary division is performed along the secondary slit J2 (see S18 in FIG. 4). Then, plating is formed into a chip resistor (see S19 in FIG. 4).
上記構成のチップ抵抗器Aの配線基板への実装においては、図7に示すように行われる。つまり、チップ抵抗器Aは、配線基板54上に形成されたランド52にハンダフィレット50を介して実装される。
The chip resistor A having the above configuration is mounted on the wiring board as shown in FIG. That is, the chip resistor A is mounted on the
以上のように本実施例のチップ抵抗器においては、下面電極を金属有機物を使用して形成するので、下面電極を薄膜に形成でき、よって、チップ抵抗器Aの製造に際して、下面電極の端部にバリが発生するおそれを小さくすることができる。つまり、一次分割に際して下面電極の端部にバリが発生するおそれを小さくできる。 As described above, in the chip resistor of the present embodiment, the lower surface electrode is formed using a metal organic material, so that the lower surface electrode can be formed into a thin film. Therefore, when the chip resistor A is manufactured, the end portion of the lower surface electrode is formed. It is possible to reduce the risk of occurrence of burrs. That is, it is possible to reduce the risk of burrs occurring at the end of the lower electrode during the primary division.
また、抵抗体12は厚膜により形成されるので、抵抗体12自身の断線のおそれを小さくすることが可能となる。ここで、上面電極14が厚膜により形成されるので、抵抗体12も厚膜に形成しやすい。つまり、上面電極14を薄膜とし、抵抗体12を厚膜とすると、抵抗体12と上面電極14との接合強度に問題が生じる場合があるが、本実施例のチップ抵抗器の場合にはそのような問題は生じない。
Moreover, since the
また、下面電極22の電極間方向の長さの合計(つまり、α2+α3)は、絶縁基板10の電極間方向の長さα1の40%以上60%以下に形成されているので、抗折力を高くすることができる。つまり、チップ抵抗器Aを配線基板等に実装した状態で上面側から力が加わった場合でもチップ抵抗器Aが折れにくくすることができる。すなわち、下面電極22の電極間方向の長さの合計を絶縁基板10の電極間方向の長さの40%以上60%以下として、下面電極の長さを通常よりは長くして、これにより、下面側電極部42間の距離L(図1参照)の長さを小さくできるので、その分、抗折力を大きくできる。具体的には、チップ抵抗器Aの中央部に外力Fが加わった場合のたわみ量は、Lの3乗に比例して大きくなるが、このLが小さくなることから、たわみ量も小さくでき、これにより、抗折力を大きくすることができる。
Further, the total length of the
また、下面電極22の電極間方向の長さを通常よりは長くするので、下面側電極部42の下面の面積も大きくでき、これにより、チップ抵抗器Aを配線基板に実装した際に、下面側電極部42とハンダフィレット50との接触面積を大きくすることができ、これにより、チップ抵抗器Aの配線基板への固着性を高めることができる。また、チップ抵抗器Aのチップ立ちの現象を防止することができる。つまり、下面電極22の電極間方向の長さが短い場合には、チップ立ちを抑制するモーメントが低く、これにより、チップ抵抗器の一方の端部が配線基板側から浮き上がって、チップ抵抗器の他方の端部の角部を支点としてチップ抵抗器が立ち上がってしまうおそれがあるが、本実施例のチップ抵抗器Aの場合には、下面電極22の長さ、ひいては下面側電極部42の長さを長くして、チップ抵抗器を配線基板に実装してリフロー炉によりはんだ付けする際にチップ立ちを抑制するモーメントを高めることができるので、そのようなチップ立ちの現象を防ぐことができる。
In addition, since the length of the
また、本実施例のチップ抵抗器Aにおいて、金属有機物を用いて形成したのは下面電極22のみであるので、金属有機物をAuレジネートとした場合には、下面電極22と上面電極14の両方を金属有機物を用いて形成する場合に比べて、安価に製造することが可能となる。つまり、Auレジネートは比較的高価であるので、下面電極と上面電極のうち下面電極のみをAuレジネートを用いて形成することにより製造コストを低減させることが可能となる。
In the chip resistor A of the present embodiment, only the
なお、下面電極22の合計の長さを絶縁基板10の長さの40〜60%としたが、下面側電極部42の電極間方向の長さの合計(つまり、β2+β3(図1参照))をチップ抵抗器Aの電極間方向の長さβ1の40%以上60%以下としてもよい。
Although the total length of the
また、上記の説明では、アルミナ基板の上面と下面の両方に予め一次スリットと二次スリットとが設けられた場合を例にとって説明したが、これには限られず、上面及び下面に一次スリットも二次スリットも設けられていない無垢のアルミナ基板を使用してもよい。その場合には、該基板の下面に下面電極を形成した後に、該アルミナ基板の下面に一次スリットと二次スリットを形成し、その後、該アルミナ基板の上面に一次スリットと二次スリットを形成した後に、抵抗体形成工程(S12)以降の工程を行うことになる。 In the above description, the case where the primary slit and the secondary slit are provided in advance on both the upper surface and the lower surface of the alumina substrate has been described as an example. However, the present invention is not limited to this, and there are two primary slits on the upper surface and the lower surface. A solid alumina substrate not provided with a next slit may be used. In that case, after forming the lower surface electrode on the lower surface of the substrate, the primary slit and the secondary slit were formed on the lower surface of the alumina substrate, and then the primary slit and the secondary slit were formed on the upper surface of the alumina substrate. Later, the resistor formation step (S12) and subsequent steps are performed.
また、上記の説明では、絶縁基板10の上面に抵抗体12が形成され、抵抗体12の上面に上面電極14が形成されている構成を例に取って説明したが、絶縁基板10の上面に一対の上面電極が形成され、各上面電極間を接続するように抵抗体を形成するようにしてもよい。その場合には、抵抗体の両端部は、上面電極に積層するように構成される。
Further, in the above description, the
なお、上記の説明では、チップ抵抗器を例に取って説明したが、抵抗体の構成以外の構成についてはチップ抵抗器以外のチップ部品に適用してもよい。例えば、下面電極と側面電極を薄膜とし、上面電極14を厚膜とする点をチップ抵抗器以外のチップ部品に適用してもよい。
In the above description, the chip resistor has been described as an example, but the configuration other than the configuration of the resistor may be applied to a chip component other than the chip resistor. For example, the point that the bottom electrode and the side electrode are thin films and the
なお、上記の説明において、抵抗体12の厚みを3〜12μmであるとして説明したが、抵抗体12の厚みを8〜12μmとしてもよい。
In the above description, the
A チップ抵抗器
10 絶縁基板
12 抵抗体
14 上面電極
20 保護膜
22 下面電極
24 側面電極
26 メッキ
28 ニッケルメッキ
30 錫メッキ
40 電極部
42 下面側電極部
A
Claims (12)
絶縁基板と、
絶縁基板の上面側に形成された抵抗体で、厚さ3〜12μmの厚膜に形成された抵抗体と、
絶縁基板の下面側に形成された下面電極で、該厚膜の厚さよりも薄く形成された下面電極と、
を有することを特徴とするチップ抵抗器。 A chip resistor,
An insulating substrate;
A resistor formed on the upper surface side of the insulating substrate and formed in a thick film having a thickness of 3 to 12 μm;
A lower electrode formed on the lower surface side of the insulating substrate, the lower electrode formed thinner than the thickness of the thick film;
A chip resistor comprising:
厚さ3〜12μmの厚膜に形成された抵抗体と、
厚さ0.2〜0.4μmの薄膜に形成された下面電極と、
を有することを特徴とするチップ抵抗器。 A chip resistor,
A resistor formed in a thick film having a thickness of 3 to 12 μm;
A bottom electrode formed in a thin film having a thickness of 0.2 to 0.4 μm;
A chip resistor comprising:
絶縁基板と、
絶縁基板の上面側に形成された抵抗体で、厚さ3〜12μmの厚膜に形成された抵抗体と、
絶縁基板の下面側に形成された下面電極で、厚さ0.2〜0.4μmの薄膜に形成された下面電極と、
を有することを特徴とするチップ抵抗器。 A chip resistor,
An insulating substrate;
A resistor formed on the upper surface side of the insulating substrate and formed in a thick film having a thickness of 3 to 12 μm;
A bottom electrode formed on a thin film having a thickness of 0.2 to 0.4 μm with a bottom electrode formed on the bottom surface side of the insulating substrate;
A chip resistor comprising:
上記抵抗体の両側の端部領域に接続された上面電極で、厚さ5〜12μmの厚膜に形成された上面電極を有することを特徴とする請求項1又は2又は3又は4に記載のチップ抵抗器。 The chip resistor further includes
5. The upper surface electrode connected to the end regions on both sides of the resistor, the upper surface electrode being formed in a thick film having a thickness of 5 to 12 [mu] m. Chip resistor.
略直方体形状を呈する絶縁基板と、
該絶縁基板の上面側に設けられた抵抗体で、厚さ3〜12μmの厚膜に形成された抵抗体と、
該絶縁基板の上面側に設けられた上面電極で、該抵抗体の両側の端部領域に接続してそれぞれ設けられた上面電極で、厚さ5〜12μmの厚膜に形成された上面電極と、
該絶縁基板の下面側に設けられた下面電極で、該一対の上面電極間の方向である電極間方向の両側に設けられた下面電極で、厚さ0.2〜0.4μmの薄膜に形成された下面電極と、
該絶縁基板の側面に形成された側面電極で、少なくとも該上面電極と該下面電極とに接続された側面電極と、
を有することを特徴とするチップ抵抗器。 A chip resistor,
An insulating substrate having a substantially rectangular parallelepiped shape;
A resistor provided on the upper surface side of the insulating substrate and formed in a thick film having a thickness of 3 to 12 μm;
An upper surface electrode provided on the upper surface side of the insulating substrate, connected to the end regions on both sides of the resistor, and an upper surface electrode formed in a thick film having a thickness of 5 to 12 μm; ,
Formed as a thin film having a thickness of 0.2 to 0.4 μm with the lower surface electrode provided on the lower surface side of the insulating substrate and the lower surface electrode provided on both sides in the inter-electrode direction that is the direction between the pair of upper surface electrodes. A bottom electrode,
A side electrode formed on a side surface of the insulating substrate, at least a side electrode connected to the upper surface electrode and the lower surface electrode;
A chip resistor comprising:
厚さ5〜12μmの厚膜に形成された上面電極と、
厚さ0.2〜0.4μmの薄膜に形成された下面電極と、
を有することを特徴とするチップ部品。 Chip parts,
An upper surface electrode formed in a thick film having a thickness of 5 to 12 μm;
A bottom electrode formed in a thin film having a thickness of 0.2 to 0.4 μm;
A chip component comprising:
絶縁基板の下面側に下面電極を厚さ0.2〜0.4μmの薄膜に形成する下面電極形成工程で、金属有機物ペーストを印刷し、印刷した金属有機物ペーストを乾燥した後に焼成する下面電極形成工程で、最終的にチップ抵抗器となった場合の隣接するチップ抵抗器の下面電極とともに1つの形成領域で形成する下面電極形成工程と、
該下面電極形成工程の後に行われる抵抗体形成工程で、絶縁基板の上面側に抵抗体を厚さ3〜12μmの厚膜に形成する抵抗体形成工程と、
上記絶縁基板を上記1つの形成領域で形成された下面電極とともに分割する分割工程と、
を有することを特徴とするチップ抵抗器の製造方法。 A method of manufacturing a chip resistor,
In the lower surface electrode forming step of forming the lower surface electrode on the lower surface side of the insulating substrate into a thin film having a thickness of 0.2 to 0.4 μm, the metal organic paste is printed, and the printed metal organic paste is dried and then fired. A bottom electrode forming step of forming in one forming region together with a bottom electrode of an adjacent chip resistor when finally becoming a chip resistor in the process;
A resistor forming step performed after the lower surface electrode forming step, and forming a resistor in a thickness of 3 to 12 μm on the upper surface side of the insulating substrate;
A dividing step of dividing the insulating substrate together with the lower surface electrode formed in the one formation region;
A method of manufacturing a chip resistor, comprising:
The insulating substrate has a substantially rectangular parallelepiped shape, and the total length in the inter-electrode direction that is a direction perpendicular to the side portion and along the lower surface of the insulating substrate in the two lower surface electrodes is the electrode of the insulating substrate. The lower surface electrode is provided along the opposite side portions of the lower surface of the insulating substrate in the lower surface electrode forming step so as to be 40% or more and 60% or less of the length in the inter-direction, respectively. The manufacturing method of the chip resistor of description.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003433087A JP2005191402A (en) | 2003-12-04 | 2003-12-26 | Chip resistor, chip component, and manufacturing method thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003405900 | 2003-12-04 | ||
JP2003433087A JP2005191402A (en) | 2003-12-04 | 2003-12-26 | Chip resistor, chip component, and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005191402A true JP2005191402A (en) | 2005-07-14 |
Family
ID=34797590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003433087A Pending JP2005191402A (en) | 2003-12-04 | 2003-12-26 | Chip resistor, chip component, and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005191402A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007173574A (en) * | 2005-12-22 | 2007-07-05 | Taiyosha Electric Co Ltd | Chip resistor |
JP2015050234A (en) * | 2013-08-30 | 2015-03-16 | ローム株式会社 | Chip resistor |
CN113990592A (en) * | 2020-07-27 | 2022-01-28 | 禾伸堂企业股份有限公司 | High-power resistor and manufacturing method thereof |
-
2003
- 2003-12-26 JP JP2003433087A patent/JP2005191402A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007173574A (en) * | 2005-12-22 | 2007-07-05 | Taiyosha Electric Co Ltd | Chip resistor |
JP2015050234A (en) * | 2013-08-30 | 2015-03-16 | ローム株式会社 | Chip resistor |
US9947443B2 (en) | 2013-08-30 | 2018-04-17 | Rohm Co., Ltd. | Chip resistor |
CN113990592A (en) * | 2020-07-27 | 2022-01-28 | 禾伸堂企业股份有限公司 | High-power resistor and manufacturing method thereof |
JP2022023781A (en) * | 2020-07-27 | 2022-02-08 | 禾伸堂企業股▲ふん▼有限公司 | High power resistor and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7782173B2 (en) | Chip resistor | |
JP4909077B2 (en) | Chip resistor | |
WO2007034759A1 (en) | Chip resistor | |
JP5115968B2 (en) | Chip resistor manufacturing method and chip resistor | |
JP2007073693A (en) | Chip resistor and method of manufacturing same | |
US10614946B2 (en) | Electronic component | |
JP2006310277A (en) | Chip type fuse | |
JP5255899B2 (en) | Chip resistor manufacturing method and chip resistor | |
JP2008182128A (en) | Chip resistor | |
JP2001015371A (en) | Chip-type ceramic electronic component and manufacture thereof | |
JP2005191402A (en) | Chip resistor, chip component, and manufacturing method thereof | |
JP2003068502A (en) | Chip resistor | |
JP4729398B2 (en) | Chip resistor | |
JP2006319260A (en) | Chip resistor | |
JP2007188971A (en) | Jumper chip component | |
JP4295035B2 (en) | Manufacturing method of chip resistor | |
JP2008117873A (en) | Chip resistor | |
JP2009246147A (en) | Method of manufacturing chip resistor | |
JP2005078874A (en) | Jumper chip component and manufacturing method therefor | |
JP2000269012A (en) | Chip-type electronic components with resistance element and its manufacture | |
WO2020170750A1 (en) | Resistor | |
JP3353037B2 (en) | Chip resistor | |
JP2011142117A (en) | Jumper chip component and method for manufacturing the same | |
JP3172673B2 (en) | Manufacturing method of chip resistor | |
JP4380398B2 (en) | Jumper chip component and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080527 |