JP2007173574A

JP2007173574A - Chip resistor

Info

Publication number: JP2007173574A
Application number: JP2005369938A
Authority: JP
Inventors: Hiroyasu Baba; 洋泰馬場
Original assignee: Taiyosha Electric Co Ltd
Current assignee: Taiyosha Electric Co Ltd
Priority date: 2005-12-22
Filing date: 2005-12-22
Publication date: 2007-07-05
Anticipated expiration: 2025-12-22
Also published as: JP4729398B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a chip resistor capable of suppressing a TCR of the whole chip resistor sufficiently low, while protecting a resistor. <P>SOLUTION: The chip resistor comprises a resistor 12 provided at a top face of an insulating substrate 10, a first protective coat 14 which covers a region except both ends regions in the resistor 12, and a pair of electrodes 40 provided in the state of being connected with the both ends regions of the resistor 12. The electrode 40 includes a top face electrode 16 and plating 24 or the like, the top face electrode 16 is formed so as to cover regions of both ends which are not covered with the first protective coat 14 in the resistor 12, a part thereof is formed in the state of mounting on the first protective coat 14, and moreover copper plating 26 is provided in the plating 24. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、チップ抵抗器に関するものであり、特に、低抵抗のチップ抵抗器に関するものである。 The present invention relates to a chip resistor, and more particularly to a low-resistance chip resistor.

従来のチップ抵抗器においては、一対の上面電極間に抵抗体が接続されているものが一般的である。従来のチップ抵抗器の一例を示すと、図８に示すように構成されている。すなわち、チップ抵抗器Ｂ１は、絶縁基板１１０と、抵抗体１１２と、上面電極１１６と、一次コート１１４と、保護膜（二次コート）１１８と、下面電極１２０と、側面電極１２２と、メッキ１２４とを有している。メッキ１２４は、内側から順に銅（Ｃｕ）メッキ１２６と、ニッケル（Ｎｉ）メッキ１２８と、錫（Ｓｎ）メッキ１３０とから構成されている。そして、上面電極１１６と側面電極１２２とメッキ１２４とで電極部１４０が構成される。 Conventional chip resistors generally have a resistor connected between a pair of upper surface electrodes. An example of a conventional chip resistor is configured as shown in FIG. That is, the chip resistor B1 includes the insulating substrate 110, the resistor 112, the upper surface electrode 116, the primary coat 114, the protective film (secondary coat) 118, the lower surface electrode 120, the side electrode 122, and the plating 124. And have. The plating 124 includes a copper (Cu) plating 126, a nickel (Ni) plating 128, and a tin (Sn) plating 130 in order from the inside. The upper surface electrode 116, the side surface electrode 122, and the plating 124 constitute an electrode part 140.

チップ抵抗器Ｂ１全体の抵抗値やＴＣＲ（抵抗温度特性）は、抵抗体１１２のみならず電極部１４０の抵抗値も影響し、抵抗体の抵抗値が電極部の抵抗値と比べて十分高い場合には、チップ抵抗器Ｂ１全体の抵抗値やＴＣＲとしては、電極部の存在を無視できるが、抵抗体の抵抗値が低い場合には、抵抗体以外の構成、すなわち、電極部の抵抗値やＴＣＲが問題となる。 When the resistance value and TCR (resistance temperature characteristics) of the entire chip resistor B1 are affected not only by the resistor 112 but also by the resistance value of the electrode part 140, the resistance value of the resistor is sufficiently higher than the resistance value of the electrode part As for the resistance value and TCR of the entire chip resistor B1, the presence of the electrode portion can be ignored, but when the resistance value of the resistor is low, the configuration other than the resistor, that is, the resistance value of the electrode portion, TCR is a problem.

なお、出願人が出願時に知得している先行技術文献として特許文献１や特許文献２が存在する。
特開２０００−１０６３０２号公報特開２００１−３５１８０９号公報 Note that Patent Document 1 and Patent Document 2 exist as prior art documents that the applicant has known at the time of filing.
JP 2000-106302 A JP 2001-351809 A

ここで、抵抗体１１２は、ＴＣＲが低いものが種々開発されているので、低抵抗値の抵抗体においてＴＣＲを低くすることができる。よって、図８において、抵抗体１１２における上面電極１１６との接続部分を除いた部分（つまり、抵抗体１１２の有効長部分）Ｒ１については、ＴＣＲを低くすることができる。 Here, since various resistors 112 having a low TCR have been developed, the TCR can be lowered in a resistor having a low resistance value. Therefore, in FIG. 8, the TCR can be lowered for a portion R1 of the resistor 112 excluding the connection portion with the upper surface electrode 116 (that is, the effective length portion of the resistor 112).

一方、上面電極１１６は、抵抗値は低いがＴＣＲは高いのが一般的であり、例えば、銀（Ａｇ）の場合にはＴＣＲは、約４０００×１０^-6／℃程度である。ここで、上面電極１１６の上方には銅メッキ１２６が設けられているので、これにより、上面電極１１６と側面電極１２２とメッキ１２４とからなる電極部１４０における上面側部分において、銅メッキ１２６が形成された領域Ｒ３については、銅メッキ１２６の存在により、抵抗値を低く抑えることができ、また、抵抗値を低くすることにより、領域Ｒ３のチップ抵抗器全体のＴＣＲに与える影響を小さくできるので、チップ抵抗器全体のＴＣＲを低くすることができる。また、メッキに銅メッキを用いない場合でも、メッキ厚を厚くすることによりメッキの抵抗値を低くできるので、これにより、結果として、領域Ｒ３のチップ抵抗器全体のＴＣＲに与える影響を小さくすることができる。つまり、上面電極１１６における保護膜１１８から露出した領域については、メッキを形成できるので、このメッキの抵抗値を低くすることにより、チップ抵抗器全体のＴＣＲを低くする対策を取ることができる。 On the other hand, the upper electrode 116 generally has a low resistance but a high TCR. For example, in the case of silver (Ag), the TCR is about 4000 × 10 ⁻⁶ / ° C. Here, since the copper plating 126 is provided above the upper surface electrode 116, the copper plating 126 is thereby formed on the upper surface side portion of the electrode portion 140 including the upper surface electrode 116, the side surface electrode 122, and the plating 124. For the region R3, the resistance value can be kept low due to the presence of the copper plating 126, and the effect on the TCR of the entire chip resistor in the region R3 can be reduced by reducing the resistance value. The TCR of the entire chip resistor can be lowered. Even when copper plating is not used for plating, the plating resistance value can be lowered by increasing the plating thickness. As a result, the influence on the TCR of the entire chip resistor in the region R3 is reduced. Can do. That is, since the region exposed from the protective film 118 in the upper surface electrode 116 can be plated, it is possible to take measures to lower the TCR of the entire chip resistor by lowering the resistance value of the plating.

しかし、上面電極１１６において保護膜１１８にカバーされている領域Ｒ２（この領域Ｒ２は、保護膜１１８にカバーされた上面電極１１６で、抵抗体１１２と接続した部分と、抵抗体１１２と接続されていない部分とからなる）は、上記のような対策を取ることができないことから、チップ抵抗器全体のＴＣＲを高くしてしまうという問題がある。特に、抵抗体１１２に銀パラジウム系の材料を用い、上面電極１１６に銀系の材料を用いた場合には、パラジウムが上面電極１１６に拡散するので、抵抗体１１２と上面電極１１６の接続部分の抵抗値が上面電極１１６自体の抵抗値よりも高くなり、結果として、該接続部分のチップ抵抗器全体のＴＣＲに与える影響が大きくなり、ＴＣＲを十分低くすることができないという問題がある。 However, the region R2 covered with the protective film 118 in the upper surface electrode 116 (this region R2 is the upper electrode 116 covered with the protective film 118 and connected to the resistor 112 and the resistor 112. However, there is a problem in that the TCR of the entire chip resistor is increased. In particular, when a silver palladium-based material is used for the resistor 112 and a silver-based material is used for the upper electrode 116, palladium diffuses into the upper electrode 116. As a result, the resistance value becomes higher than the resistance value of the upper surface electrode 116 itself. As a result, the influence of the connection portion on the TCR of the entire chip resistor is increased, and the TCR cannot be sufficiently lowered.

そのような問題に対する方法として、図９のチップ抵抗器Ｂ２に示すように、抵抗体１１２と上面電極１１６の接続部分では、上面電極１１６を抵抗体１１２の上面に積層させ、また、保護膜１１８が上面電極１１６をカバーしないように形成することにより、上面電極１１６が保護膜１１８にカバーされないようにできるので、ＴＣＲを低くする対策を取ることができない領域が形成されてしまうのを防止できるが、保護膜１１８が上面電極１１６に乗り上げないように精度よく形成するのは困難であり、保護膜１１８が上面電極１１６に乗り上げてしまうと保護膜１１８でカバーされた領域はＴＣＲを低く抑える対策を取ることができない。一方、保護膜１１８が上面電極１１６に乗り上げないように形成するために、保護膜１１８と上面電極１１６との間に隙間ができてしまうと、抵抗体１１２が露出してしまい、抵抗体１１２を保護することができず問題となる。 As a method for solving such a problem, as shown in the chip resistor B2 in FIG. 9, the upper surface electrode 116 is laminated on the upper surface of the resistor 112 at the connection portion between the resistor 112 and the upper surface electrode 116, and the protective film 118 is used. Forming the upper electrode 116 so as not to cover the upper electrode 116 can prevent the upper electrode 116 from being covered by the protective film 118, and thus can prevent the formation of a region in which measures for lowering the TCR cannot be taken. It is difficult to form the protective film 118 with high precision so that it does not run on the upper surface electrode 116. If the protective film 118 rides on the upper surface electrode 116, the region covered with the protective film 118 has a measure to keep TCR low. I can't take it. On the other hand, if a gap is formed between the protective film 118 and the upper surface electrode 116 in order to form the protective film 118 so as not to run on the upper surface electrode 116, the resistor 112 is exposed, and the resistor 112 is removed. It can not be protected and becomes a problem.

また、上記特許文献１においても、第１表電極層下層膜や第１表電極層上層膜の上方には銅により形成された第２表電極層が設けられているので、上方に第２表電極層が設けられた領域は、抵抗値を低くできるが、上方に第２表電極層が設けられていない領域は、そのような対策を取ることができないので、チップ抵抗器全体のＴＣＲを十分低くすることができないという問題がある。 Also in Patent Document 1, since the second surface electrode layer formed of copper is provided above the first surface electrode layer lower layer film and the first surface electrode layer upper layer film, the second surface electrode layer is formed above. The resistance value can be lowered in the region where the electrode layer is provided, but such a measure cannot be taken in the region where the second surface electrode layer is not provided above, so that the TCR of the entire chip resistor is sufficiently high. There is a problem that it cannot be lowered.

また、上記特許文献２においても、端子電極にはコートにカバーされた領域が存在するため、その領域ではＴＣＲを低く抑えるための対策を取ることができない。 Also in Patent Document 2, since the terminal electrode has a region covered with a coat, it is not possible to take measures to keep the TCR low in that region.

そこで、本発明は、抵抗体を保護しつつ、チップ抵抗器全体のＴＣＲを十分低く抑えることができるチップ抵抗器を提供することを目的とするものである。 Therefore, an object of the present invention is to provide a chip resistor that can keep the TCR of the entire chip resistor sufficiently low while protecting the resistor.

本発明は上記問題点を解決するために創作されたものであって、第１には、チップ抵抗器であって、絶縁基板と、絶縁基板の上面に設けられた抵抗体と、抵抗体における両端領域を除く領域を被覆する保護膜と、抵抗体の両端領域に接続して設けられた一対の電極部で、抵抗体における保護膜に被覆されていない両端領域を被覆するように形成され、一部が保護膜に乗り上げる状態で形成された一対の上面電極と、電極部の外側を構成するメッキと、を有する電極部と、を有することを特徴とする。 The present invention was created to solve the above-described problems. First, a chip resistor, which is an insulating substrate, a resistor provided on the upper surface of the insulating substrate, and a resistor A protective film that covers the region excluding both end regions, and a pair of electrode portions that are connected to both end regions of the resistor, are formed so as to cover both end regions that are not covered by the protective film in the resistor, It has an electrode part which has a pair of upper surface electrode formed in the state where a part rides on a protective film, and the plating which comprises the outer side of an electrode part.

この第１の構成のチップ抵抗器においては、保護膜が抵抗体の上面に形成され、さらに、上面電極が抵抗体の保護膜から露出した部分を被覆するとともに、保護膜に乗り上げる状態に形成されているので、上面電極は保護膜にカバーされておらず、また、電極部にはメッキが形成されているので、メッキの一部に抵抗値の低いメッキを設ける（例えば、銅メッキ）ことにより、電極部の抵抗値を低く抑えることができ、よって、電極部の全ての領域について、チップ抵抗器全体のＴＣＲに与える影響を小さくすることができ、結果として、チップ抵抗器全体のＴＣＲを十分小さくすることができる。つまり、上面電極は保護膜にカバーされていないので、ＴＣＲを低く抑えるための対策を取ることができない領域が存在せず、上面電極の全ての領域に対して、チップ抵抗器全体のＴＣＲを低く抑えるための対策を取ることができ、チップ抵抗器全体のＴＣＲを低く抑えることが可能となる。また、抵抗体は、保護膜や上面電極にカバーされているので、抵抗体を十分保護することが可能となる。よって、抵抗体を保護しつつ、チップ抵抗器全体のＴＣＲを十分低く抑えることができるチップ抵抗器を提供することができる。 In the chip resistor having the first structure, the protective film is formed on the upper surface of the resistor, and further, the upper surface electrode is formed so as to cover the portion exposed from the protective film of the resistor and to ride on the protective film. Therefore, the upper surface electrode is not covered with a protective film, and the electrode portion is plated. Therefore, by providing a plating with a low resistance value on a part of the plating (for example, copper plating) The resistance value of the electrode part can be kept low, and therefore, the influence on the TCR of the entire chip resistor can be reduced in all regions of the electrode part. As a result, the TCR of the entire chip resistor is sufficiently increased. Can be small. In other words, since the upper surface electrode is not covered with the protective film, there is no region in which no measures can be taken to keep TCR low, and the TCR of the entire chip resistor is reduced for all regions of the upper surface electrode. It is possible to take measures to suppress the TCR, and it is possible to reduce the TCR of the entire chip resistor. Further, since the resistor is covered with the protective film and the upper surface electrode, the resistor can be sufficiently protected. Therefore, it is possible to provide a chip resistor that can keep the TCR of the entire chip resistor sufficiently low while protecting the resistor.

また、第２には、上記第１の構成において、保護膜の上面には、保護膜の上面領域の一部を被覆する第２保護膜が設けられていることを特徴とする。よって、保護膜と抵抗体にトリミング溝を形成した場合に、トリミング溝を第２保護膜により被覆することが可能となる。 The second structure is characterized in that, in the first configuration, a second protective film is provided on the upper surface of the protective film so as to cover a part of the upper surface region of the protective film. Therefore, when the trimming groove is formed in the protective film and the resistor, the trimming groove can be covered with the second protective film.

また、第３には、上記第１又は第２の構成において、メッキが、複数のメッキ層を有し、複数のメッキ層における１つのメッキ層が銅メッキであることを特徴とする。つまり、銅はＮｉメッキやＳｎメッキに比べて抵抗値が低いので、メッキに銅を用いることにより、効率よく電極部の抵抗値を低くすることができる。 Thirdly, in the first or second configuration, the plating has a plurality of plating layers, and one plating layer in the plurality of plating layers is copper plating. That is, since copper has a lower resistance value than Ni plating or Sn plating, the resistance value of the electrode portion can be efficiently reduced by using copper for plating.

また、第４には、上記第１から第３までのいずれかの構成において、抵抗体を被覆する上記保護膜が、ガラス系厚膜により形成されていることを特徴とする。 According to a fourth aspect of the present invention, in any one of the first to third configurations, the protective film covering the resistor is formed of a glass-based thick film.

また、第５には、上記第１から第４までのいずれかの構成において、抵抗体が、銀パラジウム系厚膜により形成されていることを特徴とする。つまり、銀パラジウム（ＡｇＰｄ）のＴＣＲは、約０〜５０×１０^-6／℃程度と低いので、抵抗体を銀パラジウム系材料により構成することにより、チップ抵抗器全体のＴＣＲを低く抑えることができる。 In the fifth aspect, in any one of the first to fourth configurations, the resistor is formed of a silver-palladium thick film. That is, since the TCR of silver palladium (AgPd) is as low as about 0 to 50 × 10 ⁻⁶ / ° C., the TCR of the whole chip resistor can be kept low by configuring the resistor with a silver palladium-based material. it can.

また、第６の構成として以下の構成としてもよい。すなわち、「チップ抵抗器であって、絶縁基板と、絶縁基板の上面に設けられた抵抗体で、銀パラジウム系厚膜により形成された抵抗体と、抵抗体における両端領域を除く領域を被覆する第１保護膜で、ガラス系厚膜により形成された第１保護膜と、第１保護膜の上面領域の一部を被覆する第２保護膜と、抵抗体の両端領域に接続して設けられた一対の電極部で、抵抗体における第１保護膜に被覆されていない両端領域を被覆するように形成され、一部が第１保護膜に乗り上げる状態で形成された一対の上面電極で、銀系厚膜又は銀パラジウム系厚膜により形成された上面電極と、絶縁基板の下面の両側に形成された一対の下面電極と、上面電極と下面電極とに接続されるとともに断面略コ字状の側面電極と、上面電極と下面電極と側面電極とからなる構成の外面を被覆するように形成されたメッキで、複数のメッキ層からなり、最も内側のメッキ層が銅メッキであるメッキと、を有する電極部と、を有することを特徴とするチップ抵抗器。」としてもよい。 Further, the following configuration may be adopted as the sixth configuration. That is, “a chip resistor, an insulating substrate, a resistor provided on the upper surface of the insulating substrate, and a resistor formed of a silver-palladium-based thick film and a region excluding both end regions of the resistor. The first protective film is provided so as to be connected to the first protective film formed of a glass-based thick film, the second protective film covering a part of the upper surface region of the first protective film, and both end regions of the resistor. A pair of upper surface electrodes formed so as to cover both end regions of the resistor that are not covered with the first protective film, and a part of the upper electrode is formed on the first protective film. An upper surface electrode formed of a system thick film or a silver palladium system thick film, a pair of lower surface electrodes formed on both sides of the lower surface of the insulating substrate, and connected to the upper surface electrode and the lower surface electrode and having a substantially U-shaped cross section Side electrode, top electrode, bottom electrode and side electrode A chip comprising a plurality of plating layers, and an electrode portion having a plating in which the innermost plating layer is copper plating. It may be “resistor.”

また、第７の構成として、以下の構成としてもよい。すなわち、「チップ抵抗器の製造方法であって、チップ抵抗器における絶縁基板の素体となる基板素体で、絶縁基板の複数個分の大きさを少なくとも有する基板素体の上面に抵抗体を形成する抵抗体形成工程と、各チップ抵抗器ごとの抵抗体の両端領域を除く領域を被覆するように第１保護膜を形成する第１保護膜形成工程と、抵抗体の両端領域を被覆するとともに、第１保護膜に乗り上げる状態に一対の上面電極を形成する上面電極形成工程と、抵抗体と第１保護膜とをトリミングしてトリミング溝を形成することにより抵抗体の抵抗値を調整する抵抗値調整工程と、第１保護膜の上面に第２保護膜を形成する第２保護膜形成工程で、トリミング溝を被覆するように第２保護膜を形成する第２保護膜形成工程と、基板素体を一次分割して、短冊状基板を形成する一次分割工程と、短冊状基板に対して側面電極を形成する側面電極形成工程と、側面電極が形成された短冊状基板を二次分割して、チップ片を形成する二次分割工程と、形成されたチップ片に対して、複数のメッキ層で、そのうちの１つが銅メッキであるメッキ層からなるメッキを形成するメッキ工程と、を有することを特徴とするチップ抵抗器の製造方法。」としてもよい。 The seventh configuration may be the following configuration. That is, “a method for manufacturing a chip resistor, which is a substrate element that is an element of an insulating substrate in a chip resistor, and a resistor is provided on the upper surface of the substrate element that has at least the size of a plurality of insulating substrates. A resistor forming step to be formed, a first protective film forming step of forming a first protective film so as to cover a region excluding both end regions of the resistor for each chip resistor, and covering both end regions of the resistor In addition, the resistance value of the resistor is adjusted by forming a top surface electrode forming step for forming a pair of upper surface electrodes so as to run over the first protective film, and trimming the resistor and the first protective film to form a trimming groove. A resistance value adjusting step, and a second protective film forming step of forming a second protective film so as to cover the trimming groove in a second protective film forming step of forming a second protective film on the upper surface of the first protective film; The substrate body is divided into A primary dividing step for forming a booklet substrate, a side electrode forming step for forming side electrodes on the strip substrate, and a strip substrate on which the side electrodes are formed are secondarily divided to form chip pieces. A chip resistor comprising: a next dividing step; and a plating step of forming a plating composed of a plurality of plating layers, one of which is a copper plating, with respect to the formed chip piece. It is good also as a manufacturing method of.

上記第７の構成のチップ抵抗器の製造方法により製造されたチップ抵抗器によれば、第１保護膜が抵抗体の上面に形成され、さらに、上面電極が抵抗体の第１保護膜から露出した部分を被覆するとともに、第１保護膜に乗り上げる状態に形成されているので、上面電極は保護膜にカバーされておらず、また、電極部にはメッキが形成されているので、メッキの一部に抵抗値の低いメッキを設ける（例えば、銅メッキ）ことにより、電極部の抵抗値を低く抑えることができ、よって、電極部の全ての領域について、チップ抵抗器全体のＴＣＲに与える影響を小さくすることができ、結果として、チップ抵抗器全体のＴＣＲを十分小さくすることができる。つまり、上面電極は保護膜にカバーされていないので、ＴＣＲを低く抑えるための対策を取ることができない領域が存在せず、上面電極の全ての領域に対して、チップ抵抗器全体のＴＣＲを低く抑えるための対策を取ることができ、チップ抵抗器全体のＴＣＲを低く抑えることが可能となる。 According to the chip resistor manufactured by the chip resistor manufacturing method of the seventh configuration, the first protective film is formed on the upper surface of the resistor, and the upper surface electrode is exposed from the first protective film of the resistor. Since the upper electrode is not covered with the protective film and the electrode part is plated, the upper electrode is not covered with the protective film. By providing plating with a low resistance value on the part (for example, copper plating), the resistance value of the electrode part can be kept low, so that the influence on the TCR of the entire chip resistor is exerted on all regions of the electrode part. As a result, the TCR of the entire chip resistor can be made sufficiently small. In other words, since the upper surface electrode is not covered with the protective film, there is no region in which no measures can be taken to keep TCR low, and the TCR of the entire chip resistor is reduced for all regions of the upper surface electrode. It is possible to take measures to suppress the TCR, and it is possible to reduce the TCR of the entire chip resistor.

本発明に基づくチップ抵抗器によれば、保護膜が抵抗体の上面に形成され、さらに、上面電極が抵抗体の保護膜から露出した部分を被覆するとともに、保護膜に乗り上げる状態に形成されているので、上面電極は保護膜にカバーされておらず、また、電極部にはメッキが形成されているので、メッキの一部に抵抗値の低いメッキを設ける（例えば、銅メッキ）ことにより、電極部の抵抗値を低く抑えることができ、よって、電極部の全ての領域について、チップ抵抗器全体のＴＣＲに与える影響を小さくすることができ、結果として、チップ抵抗器全体のＴＣＲを十分小さくすることができる。また、抵抗体は、保護膜や上面電極にカバーされているので、抵抗体を十分保護することが可能となる。よって、抵抗体を保護しつつ、チップ抵抗器全体のＴＣＲを十分低く抑えることができるチップ抵抗器を提供することができる。 According to the chip resistor according to the present invention, the protective film is formed on the upper surface of the resistor, and further, the upper surface electrode is formed to cover the portion exposed from the protective film of the resistor and to run over the protective film. Therefore, the upper surface electrode is not covered with the protective film, and the electrode part is plated. Therefore, by providing a plating having a low resistance value on a part of the plating (for example, copper plating), The resistance value of the electrode part can be kept low, and therefore the influence on the TCR of the entire chip resistor can be reduced in all regions of the electrode part. As a result, the TCR of the entire chip resistor is sufficiently reduced. can do. Further, since the resistor is covered with the protective film and the upper surface electrode, the resistor can be sufficiently protected. Therefore, it is possible to provide a chip resistor that can keep the TCR of the entire chip resistor sufficiently low while protecting the resistor.

本発明においては、抵抗体を保護しつつ、チップ抵抗器全体のＴＣＲを十分低く抑えることができるチップ抵抗器を提供するという目的を以下のようにして実現した。なお、図面において、Ｙ１−Ｙ２方向は、Ｘ１−Ｘ２方向に直角な方向であり、Ｚ１−Ｚ２方向は、Ｘ１−Ｘ２方向及びＹ１−Ｙ２方向に直角な方向である。 In the present invention, the object of providing a chip resistor capable of keeping the TCR of the entire chip resistor sufficiently low while protecting the resistor is realized as follows. In the drawings, the Y1-Y2 direction is a direction perpendicular to the X1-X2 direction, and the Z1-Z2 direction is a direction perpendicular to the X1-X2 direction and the Y1-Y2 direction.

本発明に基づくチップ抵抗器Ａは、図１〜図３に示すように構成され、絶縁基板１０と、抵抗体１２と、第１保護膜１４と、上面電極１６と、第２保護膜１８と、下面電極２０と、側面電極２２と、メッキ２４とを有している。 The chip resistor A according to the present invention is configured as shown in FIGS. 1 to 3, and includes an insulating substrate 10, a resistor 12, a first protective film 14, an upper surface electrode 16, and a second protective film 18. , A bottom electrode 20, a side electrode 22, and a plating 24.

ここで、チップ抵抗器Ａについてさらに詳しく説明すると、絶縁基板１０は、含有率９６％程度のアルミナにて形成された絶縁体である。この絶縁基板１０は、直方体形状を呈しており、平面視すると、略長方形形状を呈している。この絶縁基板１０は、上記チップ抵抗器Ａの基礎部材、すなわち、基体として用いられている。 Here, the chip resistor A will be described in more detail. The insulating substrate 10 is an insulator formed of alumina having a content rate of about 96%. The insulating substrate 10 has a rectangular parallelepiped shape, and has a substantially rectangular shape in plan view. The insulating substrate 10 is used as a base member of the chip resistor A, that is, a base.

また、抵抗体１２は、図１に示すように、上記絶縁基板１０の上面に設けられている。つまり、抵抗体１２は、長手方向（電極間方向、通電方向としてもよい））（Ｘ１−Ｘ２方向）に矩形状の帯状に形成され、具体的には、絶縁基板１０のＸ１側の端部からＸ２側の端部にまで帯状に形成されている（図１、図２参照）。また、抵抗体１２は、Ｙ１−Ｙ２方向には、絶縁基板１０の幅よりも小さく形成されていて、絶縁基板１０の端部とは間隔が形成されている（図２参照）。この抵抗体１２は、具体的には、銀パラジウム（ＡｇＰｄ）系厚膜（例えば、銀とパラジウムの相対比率が、重量％において、Ａｇ：Ｐｄ＝４０：６０〜５０：５０（好適には、４５：５５重量％）の銀パラジウム系厚膜）である。この抵抗体１２は、上記チップ抵抗器Ａとして電気的特性を担う機能素子である。なお、この抵抗体１２には、トリミング溝Ｔ１が形成されている。 Further, the resistor 12 is provided on the upper surface of the insulating substrate 10 as shown in FIG. In other words, the resistor 12 is formed in a rectangular strip shape in the longitudinal direction (inter-electrode direction or may be the energization direction) (X1-X2 direction), specifically, the end portion of the insulating substrate 10 on the X1 side. To the end on the X2 side (see FIGS. 1 and 2). The resistor 12 is formed smaller than the width of the insulating substrate 10 in the Y1-Y2 direction, and is spaced from the end of the insulating substrate 10 (see FIG. 2). Specifically, the resistor 12 is a silver-palladium (AgPd) thick film (for example, Ag: Pd = 40: 60 to 50:50 (preferably, when the relative ratio of silver and palladium is% by weight). 45:55 wt.%) Of a silver-palladium thick film). The resistor 12 is a functional element that bears electrical characteristics as the chip resistor A. The resistor 12 has a trimming groove T1.

なお、抵抗体１２の材料としては、他の材料でもよく、例えば、酸化ルテニウム系厚膜（例えば、酸化ルテニウム系メタルグレーズ厚膜）又は銅ニッケル系厚膜としてもよい。 The material of the resistor 12 may be other materials, such as a ruthenium oxide thick film (for example, a ruthenium oxide metal glaze thick film) or a copper nickel thick film.

また、第１保護膜（保護膜）１４は、抵抗体１２の一部と絶縁基板１０の一部を被覆するように形成されている。すなわち、図１、図２に示すように、第１保護膜１４は、平面視においては矩形状に形成され、Ｙ１−Ｙ２方向には、該絶縁基板１０の幅と略同一（同一としてもよい）に形成され、さらに、Ｘ１−Ｘ２方向には、抵抗体１２の長さよりも短く形成され、抵抗体１２の両側は、第１保護膜１４から露出している。つまり、第１保護膜１４は、平面視において、図２のハッチング（つまり、右上から左下方向へのハッチング）に示す領域に設けられている。つまり、第１保護膜１４は、抵抗体１２の両端領域を除く領域を被覆している。すなわち、抵抗体１２において第１保護膜１４から露出した両側の端部領域が両端領域である。この第１保護膜１４は、高温焼成（例えば、８４０℃〜８６０℃（好適には８５０℃））のガラス（ガラス系厚膜）により形成されている。例えば、第１保護膜１４は、結晶化ガラス系厚膜により形成されている。なお、この第１保護膜１４には、トリミング溝Ｔ２が形成されていて、この第１保護膜１４は、トリミング可能な材料により形成されている。 The first protective film (protective film) 14 is formed to cover a part of the resistor 12 and a part of the insulating substrate 10. That is, as shown in FIGS. 1 and 2, the first protective film 14 is formed in a rectangular shape in a plan view, and is substantially the same (the same as the width of the insulating substrate 10) in the Y1-Y2 direction. Furthermore, in the X1-X2 direction, it is formed shorter than the length of the resistor 12, and both sides of the resistor 12 are exposed from the first protective film 14. That is, the first protective film 14 is provided in a region indicated by hatching in FIG. 2 (that is, hatching from the upper right to the lower left) in plan view. That is, the first protective film 14 covers a region excluding both end regions of the resistor 12. That is, both end regions exposed from the first protective film 14 in the resistor 12 are both end regions. The first protective film 14 is formed of glass (glass-based thick film) that is fired at a high temperature (for example, 840 ° C. to 860 ° C. (preferably 850 ° C.)). For example, the first protective film 14 is formed of a crystallized glass-based thick film. Note that a trimming trench T2 is formed in the first protective film 14, and the first protective film 14 is formed of a material that can be trimmed.

また、上面電極１６は、図１に示すように、主に、上記抵抗体１２の上面の長手方向（Ｘ１−Ｘ２方向（図１参照））の両端部領域に一対形成されている。つまり、上面電極１６は、抵抗体１２の上面のＸ１側の端部から所定の長さに形成されているとともに、上面電極１６は、抵抗体１２の上面のＸ２側の端部から所定長さに形成されている。この上面電極１６は、主として抵抗体１２の上面に積層して形成されているが、内側の領域は、第１保護膜１４に乗り上げる（つまり、積層する）状態で形成されている。また、上面電極１６のＹ１−Ｙ２方向の端部の領域の一部は、抵抗体１２からはみ出ている関係で絶縁基板１０の上面に形成されている。すなわち、上面電極１６のＹ１−Ｙ２方向の幅は、抵抗体１２のＹ１−Ｙ２方向の幅よりも若干大きく形成されていて、絶縁基板１０のＹ１−Ｙ２方向の幅よりも小さく形成されている。この上面電極１６は、銀（Ａｇ）系厚膜（具体的には、銀系メタルグレーズ厚膜）又は銀パラジウム系厚膜（具体的には、パラジウムの上面電極全体に対する含有率が、抵抗体よりは低い（例えば、パラジウムの含有率が０．５〜２５重量％の銀パラジウム系メタルグレーズ厚膜）により形成されている。 Further, as shown in FIG. 1, a pair of upper surface electrodes 16 is mainly formed in both end regions in the longitudinal direction (X1-X2 direction (see FIG. 1)) of the upper surface of the resistor 12. That is, the upper surface electrode 16 is formed to have a predetermined length from the end portion on the X1 side of the upper surface of the resistor 12, and the upper surface electrode 16 has a predetermined length from the end portion on the X2 side of the upper surface of the resistor 12. Is formed. The upper surface electrode 16 is mainly formed by being laminated on the upper surface of the resistor 12, but the inner region is formed so as to run over (that is, to be laminated) the first protective film 14. Further, a part of the end region in the Y1-Y2 direction of the upper surface electrode 16 is formed on the upper surface of the insulating substrate 10 so as to protrude from the resistor 12. That is, the width of the upper surface electrode 16 in the Y1-Y2 direction is slightly larger than the width of the resistor 12 in the Y1-Y2 direction, and is smaller than the width of the insulating substrate 10 in the Y1-Y2 direction. . The upper surface electrode 16 is made of a silver (Ag) -based thick film (specifically, a silver-based metal glaze thick film) or a silver-palladium-based thick film (specifically, the content of palladium with respect to the entire upper surface electrode is a resistor. (For example, a silver palladium-based metal glaze thick film having a palladium content of 0.5 to 25% by weight).

以上のように、第１保護膜１４が抵抗体１２の両側（つまり、両端領域）を除く領域をカバーし、さらに、上面電極１６が、第１保護膜１４から露出した抵抗体１２の領域、つまり、両端領域をカバーしているので、抵抗体１２を十分保護している。 As described above, the first protective film 14 covers a region excluding both sides (that is, both end regions) of the resistor 12, and the upper electrode 16 is a region of the resistor 12 exposed from the first protective film 14, That is, since both end regions are covered, the resistor 12 is sufficiently protected.

また、第２保護膜１８は、第１保護膜１４の上面の領域の一部を被覆するように形成されている。すなわち、図１、図２に示すように、第２保護膜１８は、平面視においては矩形状に形成され、Ｙ１−Ｙ２方向には、該絶縁基板１０の幅よりも小さく、抵抗体１２の幅よりも大きく形成されている。また、Ｘ１−Ｘ２方向には、一対の上面電極１６間の長さよりも短く形成されている。つまり、第２保護膜１８は、図２のハッチング（つまり、左上から右下方向へのハッチング）に示す領域に設けられている。すなわち、この第２保護膜１８は、第１保護膜１４のトリミング溝Ｔ２を被覆するために形成されるので、第１保護膜１４のトリミング溝Ｔ２をカバーできる領域に形成すればよい。また、第２保護膜１８は、ガラス（例えば、ホウ珪酸鉛ガラス系厚膜）又は樹脂（例えば、エポキシ、フェノール、シリコン等）により形成されている。なお、第２保護膜１８は、電極部４０を構成する各部（つまり、電極部４０は、上面電極１６と、下面電極２０と、側面電極２２と、メッキ２４とにより構成される）には接していないが、第２保護膜１８が第１保護膜１４よりも小さく形成されていれば、電極部４０を構成する各部と接していてもよい。 The second protective film 18 is formed so as to cover a part of the upper surface region of the first protective film 14. That is, as shown in FIGS. 1 and 2, the second protective film 18 is formed in a rectangular shape in a plan view, and is smaller than the width of the insulating substrate 10 in the Y1-Y2 direction. It is formed larger than the width. Further, it is shorter than the length between the pair of upper surface electrodes 16 in the X1-X2 direction. That is, the second protective film 18 is provided in a region shown by hatching in FIG. 2 (that is, hatching from the upper left to the lower right). That is, since the second protective film 18 is formed so as to cover the trimming groove T2 of the first protective film 14, it may be formed in a region that can cover the trimming groove T2 of the first protective film 14. The second protective film 18 is made of glass (for example, lead borosilicate glass-based thick film) or resin (for example, epoxy, phenol, silicon, etc.). The second protective film 18 is in contact with each part constituting the electrode part 40 (that is, the electrode part 40 is constituted by the upper surface electrode 16, the lower surface electrode 20, the side surface electrode 22, and the plating 24). However, as long as the second protective film 18 is formed smaller than the first protective film 14, the second protective film 18 may be in contact with each part constituting the electrode part 40.

また、下面電極２０は、図１に示すように、上記絶縁基板１０の下面の長手方向（Ｘ１−Ｘ２方向（図１参照））の両端部領域に一対形成されている。つまり、下面電極２０は、絶縁基板１０の下面のＸ１側の端部から所定の長さに形成されているとともに、下面電極２０は、絶縁基板１０の下面のＸ２側の端部から所定の長さに形成されている。なお、下面電極２０のＹ１−Ｙ２方向の幅は、絶縁基板１０のＹ１−Ｙ２方向の幅と略同一（同一としてもよい）に形成されている。すなわち、下面電極２０は、図３のハッチング（つまり、左上から右下方向へのハッチング）に示す領域に設けられている。この下面電極２０は、銀系厚膜（具体的には、銀系メタルグレーズ厚膜）又は銀パラジウム系厚膜（具体的には、パラジウムの含有率が、抵抗体よりは低い銀パラジウム系メタルグレーズ厚膜）により形成されている。 Further, as shown in FIG. 1, a pair of lower surface electrodes 20 are formed in both end regions of the lower surface of the insulating substrate 10 in the longitudinal direction (X1-X2 direction (see FIG. 1)). That is, the lower surface electrode 20 is formed to have a predetermined length from the end portion on the X1 side of the lower surface of the insulating substrate 10, and the lower surface electrode 20 is formed to have a predetermined length from the end portion on the X2 side of the lower surface of the insulating substrate 10. Is formed. Note that the width of the bottom electrode 20 in the Y1-Y2 direction is substantially the same (or may be the same) as the width of the insulating substrate 10 in the Y1-Y2 direction. That is, the lower surface electrode 20 is provided in a region shown by hatching in FIG. 3 (that is, hatching from the upper left to the lower right). The bottom electrode 20 is a silver-based thick film (specifically, a silver-based metal glaze thick film) or a silver-palladium-based thick film (specifically, a silver-palladium-based metal whose palladium content is lower than that of the resistor). Glaze thick film).

また、側面電極２２は、上面電極１６の一部と、下面電極２０の一部と、絶縁基板１０の上面の一部と、絶縁基板１０の側面と、絶縁基板１０の下面の一部を被覆するように断面略コ字状に層状に形成されている。この側面電極２２は、Ｘ１側の端部とＸ２側の端部にそれぞれ設けられている。この側面電極２２の上面部分は、Ｘ１−Ｘ２方向には上面電極１６の長さよりも短く形成され、Ｙ１−Ｙ２方向には、絶縁基板１０の幅と略同一（同一としてもよい）に形成されている。また、側面電極２０の側面部分は、絶縁基板１０の１つの側面（つまり、一方の側面電極２０においてはＸ１側の側面であり、他方の側面電極２０においてはＸ２側の側面）の全面と、Ｙ１側とＹ２側の側面の一部に形成されている。また、側面電極２２の下面部分は、Ｘ１−Ｘ２方向には下面電極２０の長さよりも短く形成され、Ｙ１−Ｙ２方向には、絶縁基板１０の幅と略同一（同一としてもよい）に形成されている。つまり、側面電極２２の下面部分は、図３のハッチング（つまり、右上から左下方向へのハッチング）に示す領域に設けられている。なお、側面電極２２は、銀系厚膜（具体的には、銀系メタルグレーズ厚膜）又は導電性樹脂（例えば、銀含有エポキシ樹脂）により形成されている。すなわち、焼成温度の関係で、第２保護膜１８をガラスにより形成する場合には、側面電極２２は銀系厚膜により形成されるが、第２保護膜１８を樹脂により形成する場合には、側面電極２２は該導電性樹脂により形成されることになる。 The side electrode 22 covers a part of the upper electrode 16, a part of the lower electrode 20, a part of the upper surface of the insulating substrate 10, a side surface of the insulating substrate 10, and a part of the lower surface of the insulating substrate 10. Thus, it is formed in a layered shape with a substantially U-shaped cross section. The side electrodes 22 are provided at the end on the X1 side and the end on the X2 side, respectively. The upper surface portion of the side electrode 22 is formed to be shorter than the length of the upper surface electrode 16 in the X1-X2 direction, and is formed to be substantially the same as (or the same as) the width of the insulating substrate 10 in the Y1-Y2 direction. ing. Further, the side surface portion of the side electrode 20 is an entire surface of one side surface of the insulating substrate 10 (that is, the side surface on the X1 side in the one side electrode 20 and the side surface on the X2 side in the other side electrode 20), It is formed on part of the side surface on the Y1 side and the Y2 side. Further, the lower surface portion of the side electrode 22 is formed to be shorter than the length of the lower surface electrode 20 in the X1-X2 direction, and substantially the same as (or the same as) the width of the insulating substrate 10 in the Y1-Y2 direction. Has been. That is, the lower surface portion of the side electrode 22 is provided in a region shown by hatching in FIG. 3 (that is, hatching from the upper right to the lower left). The side electrode 22 is formed of a silver-based thick film (specifically, a silver-based metal glaze thick film) or a conductive resin (for example, a silver-containing epoxy resin). That is, when the second protective film 18 is formed of glass due to the firing temperature, the side electrode 22 is formed of a silver-based thick film, but when the second protective film 18 is formed of resin, The side electrode 22 is formed of the conductive resin.

また、メッキ２４は、銅メッキ２６と、ニッケルメッキ２８と、錫メッキ３０とから構成されていて、Ｘ１側の端部とＸ２側の端部にそれぞれ設けられている。 The plating 24 includes a copper plating 26, a nickel plating 28, and a tin plating 30, and is provided at an end portion on the X1 side and an end portion on the X2 side, respectively.

銅メッキ２６は、上面電極１６の一部と、側面電極２２と、下面電極２０の一部とを被覆するように形成されている。つまり、上面電極１６と側面電極２２と下面電極２０の露出部分を被覆するように形成されている。この銅メッキ２６は、電気メッキにより略均一の膜厚で配設されている。この銅メッキ２６は、電極部４０の抵抗値を低く抑えて、チップ抵抗器全体のＴＣＲを低く抑えるために形成されている。 The copper plating 26 is formed so as to cover a part of the upper electrode 16, the side electrode 22, and a part of the lower electrode 20. That is, it is formed so as to cover the exposed portions of the upper electrode 16, the side electrode 22, and the lower electrode 20. The copper plating 26 is disposed with a substantially uniform film thickness by electroplating. The copper plating 26 is formed in order to keep the resistance value of the electrode part 40 low and to keep the TCR of the entire chip resistor low.

また、ニッケルメッキ２８は、銅メッキ２６の表面を被覆するように形成され、電気メッキにより略均一の膜厚で配設されている。このニッケルメッキ２８は、ニッケルにて形成されており、上面電極１６等の内部電極のはんだ食われを防止するために形成されている。 Further, the nickel plating 28 is formed so as to cover the surface of the copper plating 26 and is disposed with a substantially uniform film thickness by electroplating. The nickel plating 28 is made of nickel and is formed to prevent solder erosion of internal electrodes such as the upper surface electrode 16.

また、錫メッキ３０は、ニッケルメッキ２８の表面を被覆するように形成され、電気メッキにより略均一の膜厚で配設されている。この錫メッキ３０は、上記チップ抵抗器Ａの配線基板へのはんだ付けを良好に行うために形成されている。なお、この錫メッキ３０は、錫メッキ以外に、はんだが用いられる場合もある。 Further, the tin plating 30 is formed so as to cover the surface of the nickel plating 28, and is disposed with a substantially uniform film thickness by electroplating. The tin plating 30 is formed to satisfactorily solder the chip resistor A to the wiring board. In addition, this tin plating 30 may use solder other than tin plating.

なお、図１に示すように、電極部４０の上面の高さが、第２保護膜１８の上面の高さ以上の高さに形成する（又は、電極部４０の上面の高さを第２保護膜１８の上面の高さよりも高く形成する）のが好ましい。つまり、チップ抵抗器Ａを第２保護膜１８側を下向きにして配線基板に実装できるようにすることにより、チップ抵抗器Ａの抵抗体１２と配線基板間の電流経路を短くでき、結果として、はんだを含めた抵抗値やＴＣＲを低く抑えることが可能となる。 As shown in FIG. 1, the height of the upper surface of the electrode portion 40 is formed to be higher than the height of the upper surface of the second protective film 18 (or the height of the upper surface of the electrode portion 40 is the second height). Preferably, it is formed higher than the height of the upper surface of the protective film 18. That is, by enabling the chip resistor A to be mounted on the wiring board with the second protective film 18 facing downward, the current path between the resistor 12 of the chip resistor A and the wiring board can be shortened. It becomes possible to keep the resistance value including solder and TCR low.

なお、図２は、チップ抵抗器Ａを上面側から視認した場合の各部の配置を示す図であり、抵抗体１２、第１保護膜１４、上面電極１６、第２保護膜１８について平面視した際に、最外郭の輪郭を図示したものである。なお、実際には隠れて見えない部分を含めて、各部とも同様に表現している。同様に、図３は、チップ抵抗器Ａを下面側から視認した場合の各部の配置を示す図であり、下面電極２０、側面電極２２について平面視した際に、最外郭の輪郭を図示したものである。なお、実際には隠れて見えない部分を含めて、各部とも同様に表現している。 FIG. 2 is a diagram showing the arrangement of each part when the chip resistor A is viewed from the upper surface side, and the resistor 12, the first protective film 14, the upper surface electrode 16, and the second protective film 18 are viewed in plan. In this case, the outermost contour is illustrated. In addition, each part is expressed similarly including the part which is actually hidden and cannot be seen. Similarly, FIG. 3 is a diagram illustrating the arrangement of each part when the chip resistor A is viewed from the lower surface side, and illustrates the outermost contour when the lower surface electrode 20 and the side electrode 22 are viewed in plan. It is. In addition, each part is expressed similarly including the part which is actually hidden and cannot be seen.

上記構成のチップ抵抗器Ａの製造方法について、図４〜図６等を使用して説明する。まず、予め一次スリットと二次スリットとが表裏両面に設けられた無垢のアルミナ基板（このアルミナ基板は、複数のチップ抵抗器の絶縁基板の大きさを少なくとも有する大判のものである）（基板素体）を用意し、このアルミナ基板の下面（裏面、底面としてもよい）に下面電極を形成する（図４のＳ１１、下面電極形成工程）。つまり、下面電極用ペーストを印刷し、乾燥・焼成（８４０℃〜８６０℃（好適には８５０℃）による焼成）する。この場合の下面電極用ペーストは、銀系メタルグレーズペースト又は銀パラジウム系メタルグレーズペーストである。なお、この下面電極の形成に際しては、隣接するチップ抵抗器について同時に下面電極を形成する。つまり、Ｘ方向（このＸ方向は二次スリットの方向である）に隣接する２つのチップ抵抗器に対応するアルミナ基板の領域について、境界位置（つまり、一次スリット）となる位置を跨ぐように１つの印刷領域で下面電極を形成する。さらには、Ｙ方向（このＹ方向は一次スリットの方向であり、Ｘ方向とは直角の方向である）には、帯状に連続して下面電極を形成する。 A manufacturing method of the chip resistor A having the above configuration will be described with reference to FIGS. First, a solid alumina substrate in which primary and secondary slits are provided in advance on both front and back surfaces (this alumina substrate is a large one having at least the size of an insulating substrate of a plurality of chip resistors) (substrate element Body) and a lower surface electrode is formed on the lower surface (which may be the back surface or the bottom surface) of the alumina substrate (S11 in FIG. 4, lower surface electrode forming step). That is, the lower electrode paste is printed and dried and fired (baked at 840 ° C. to 860 ° C. (preferably 850 ° C.)). In this case, the lower electrode paste is a silver-based metal glaze paste or a silver-palladium-based metal glaze paste. In forming the lower surface electrode, the lower surface electrode is simultaneously formed for adjacent chip resistors. That is, the area of the alumina substrate corresponding to the two chip resistors adjacent to the X direction (the X direction is the direction of the secondary slit) is 1 so as to straddle the position that becomes the boundary position (that is, the primary slit). A bottom electrode is formed in one printing area. Furthermore, in the Y direction (this Y direction is the direction of the primary slit and is the direction perpendicular to the X direction), a bottom electrode is continuously formed in a strip shape.

次に、該アルミナ基板の表側の面（すなわち、上面）（図５のＷ１参照）に抵抗体を形成する（図４のＳ１２、図５のＷ２参照、抵抗体形成工程）。つまり、抵抗体ペーストを印刷した後に乾燥・焼成（８４０℃〜８６０℃（好適には８５０℃）による焼成）して抵抗体Ｇ１２を形成する。なお、この抵抗体ペーストは、銀パラジウム系ペースト（具体的には、銀パラジウム系メタルグレーズペースト）である。なお、他の材料により抵抗体を形成してもよい。この抵抗体Ｇ１２は、Ｘ方向の複数の抵抗体１２分の抵抗体であり、抵抗体ペーストの印刷の際、アルミナ基板においてＸ方向（上面電極間方向）に抵抗体ペーストを帯状に連続して印刷する。つまり、アルミナ基板において、最終的に個々のチップ抵抗器となった場合のＸ方向に連なる一連の絶縁基板１０の領域（これを「集合領域」とする。この集合領域は、基板素体における個々のチップ抵抗器形成領域が直線状に複数連なる領域であるともいえる）において、該集合領域の一方の端部から他方の端部にまで１本の帯状に抵抗体ペーストを印刷する。つまり、Ｘ方向に複数のチップ抵抗器分まとめて一連の帯状に抵抗体ペーストを印刷する。また、Ｙ方向には、抵抗体ペーストは、絶縁基板１０のＹ方向の幅よりも小さい幅に形成する。なお、図５においては、抵抗体Ｇ１２については見やすくするためにハッチングを付して示してある。また、図５、図６は、アルミナ基板を上面側から見た状態を示す図である。 Next, a resistor is formed on the front surface (that is, the upper surface) of the alumina substrate (see W1 in FIG. 5) (S12 in FIG. 4, W2 in FIG. 5, resistor forming step). That is, after the resistor paste is printed, the resistor G12 is formed by drying and firing (firing by 840 ° C. to 860 ° C. (preferably 850 ° C.)). The resistor paste is a silver palladium paste (specifically, a silver palladium metal glaze paste). Note that the resistor may be formed of other materials. The resistor G12 is a resistor corresponding to a plurality of resistors 12 in the X direction. When the resistor paste is printed, the resistor paste is continuously formed in a strip shape in the X direction (the direction between the top electrodes) on the alumina substrate. Print. That is, in the alumina substrate, a series of regions of the insulating substrate 10 that are continuous in the X direction when finally becoming individual chip resistors (this is referred to as an “aggregate region”. In this case, the resistor paste is printed in a single band from one end to the other end of the aggregate region. That is, the resistor paste is printed in a series of strips together in a plurality of chip resistors in the X direction. In the Y direction, the resistor paste is formed to have a width smaller than the width of the insulating substrate 10 in the Y direction. In FIG. 5, the resistor G12 is hatched for easy viewing. 5 and 6 are views showing the state of the alumina substrate viewed from the upper surface side.

次に、第１保護膜Ｇ１４を形成する（図４のＳ１３、図５のＷ３参照、第１保護膜形成工程）。つまり、一対の一次スリットＪ１間の所定領域にＹ方向に帯状に第１保護膜用ペーストを印刷した後に乾燥・焼成（８４０℃〜８６０℃（好適には８５０℃）による焼成）させる。なお、第１保護膜Ｇ１４の焼成温度は、抵抗体Ｇ１２の焼成温度と同じとするのが好ましい。この場合の第１保護膜用ペーストは、ガラスペーストである。以上のように、Ｙ方向には複数のチップ抵抗器分まとめて一連の帯状に第１保護膜を形成する。なお、第１保護膜Ｇ１４は、Ｘ方向には、１つのチップ抵抗器における抵抗体の両側が露出するように形成する。この第１保護膜Ｇ１４は、第１保護膜１４の複数分であるといえる。 Next, a first protective film G14 is formed (see S13 in FIG. 4, W3 in FIG. 5, first protective film forming step). That is, the first protective film paste is printed in a band shape in the Y direction in a predetermined region between the pair of primary slits J1, and then dried and fired (baking at 840 ° C. to 860 ° C. (preferably 850 ° C.)). Note that the firing temperature of the first protective film G14 is preferably the same as the firing temperature of the resistor G12. In this case, the first protective film paste is a glass paste. As described above, the first protective film is formed in a series of strips together in the Y direction for a plurality of chip resistors. The first protective film G14 is formed so that both sides of the resistor in one chip resistor are exposed in the X direction. It can be said that the first protective film G14 corresponds to a plurality of the first protective films 14.

次に、上面電極Ｇ１６を形成する（図４のＳ１４、図６のＷ４参照、上面電極形成工程）。すなわち、第１保護膜Ｇ１４から露出している抵抗体Ｇ１２をカバーし、一部が第１保護膜Ｇ１４に乗り上げる状態に上面電極Ｇ１６を矩形状に形成する。つまり、上面電極ペーストを印刷し、乾燥・焼成（８４０℃〜８６０℃（好適には８５０℃）による焼成）する。なお、上面電極Ｇ１６の焼成温度は、抵抗体Ｇ１２や第１保護膜Ｇ１４の焼成温度と同じとするのが好ましい。この場合の上面電極ペーストは、銀系メタルグレーズペースト又は銀パラジウム系メタルグレーズペーストである。なお、図６において、上面電極Ｇ１６は、チップ抵抗器Ａにおける上面電極１６の２つ分の上面電極である。つまり、チップ抵抗器となった場合に隣接するチップ抵抗器の上面電極で互いに隣接し合う上面電極については１つの印刷領域で形成する。また、上面電極Ｇ１６は、Ｙ方向には、抵抗体Ｇ１２の幅よりも若干大きく形成する。 Next, an upper surface electrode G16 is formed (see S14 in FIG. 4, W4 in FIG. 6, upper surface electrode forming step). That is, the upper surface electrode G16 is formed in a rectangular shape so as to cover the resistor G12 exposed from the first protective film G14 and partly run over the first protective film G14. That is, the upper surface electrode paste is printed and dried and fired (fired at 840 ° C. to 860 ° C. (preferably 850 ° C.)). Note that the firing temperature of the upper surface electrode G16 is preferably the same as the firing temperature of the resistor G12 and the first protective film G14. The upper electrode paste in this case is a silver metal glaze paste or a silver palladium metal glaze paste. In FIG. 6, the upper surface electrode G <b> 16 is an upper surface electrode for two of the upper surface electrodes 16 in the chip resistor A. That is, when the chip resistor is formed, the upper surface electrodes of the adjacent chip resistors adjacent to each other are formed by one printing region. The top electrode G16 is formed slightly larger than the width of the resistor G12 in the Y direction.

次に、抵抗体Ｇ１２をトリミングして抵抗値を調整する（図４のＳ１５、図６のＷ５参照、抵抗値調整工程）。つまり、レーザートリミングにより、第１保護膜Ｇ１４と抵抗体Ｇ１２とを同時にトリミングしてトリミング溝を形成する。 Next, the resistor G12 is trimmed to adjust the resistance value (S15 in FIG. 4, W5 in FIG. 6, resistance value adjusting step). That is, the trimming groove is formed by simultaneously trimming the first protective film G14 and the resistor G12 by laser trimming.

次に、第１保護膜Ｇ１４の上面の領域の一部を被覆するように第２保護膜１８を形成する（図４のＳ１６、図６のＷ６参照、第２保護膜形成工程）。つまり、個々のチップ抵抗器の領域ごとに１つの第２保護膜１８を矩形状に形成し、トリミング溝を被覆するようにする。つまり、個々のチップ抵抗器の領域ごとに第２保護膜用ペーストを印刷した後に乾燥・焼成（５９０℃〜６１０℃（好適には６００℃）による焼成）させる。この場合の第２保護膜用ペーストは、ガラスペーストである。なお、第２保護膜１８を樹脂により形成する場合には、樹脂ペーストを印刷し、乾燥・硬化（１９０℃〜２１０℃（好適には２００℃）による硬化）させる。 Next, the second protective film 18 is formed so as to cover a part of the region of the upper surface of the first protective film G14 (see S16 in FIG. 4, W6 in FIG. 6, second protective film forming step). That is, one second protective film 18 is formed in a rectangular shape for each region of the chip resistor so as to cover the trimming groove. That is, the second protective film paste is printed for each area of the chip resistor and then dried and fired (fired at 590 ° C. to 610 ° C. (preferably 600 ° C.)). In this case, the second protective film paste is a glass paste. In addition, when forming the 2nd protective film 18 with resin, a resin paste is printed, and it is made to dry and harden | cure (curing by 190 to 210 degreeC (preferably 200 degreeC)).

その後は、一次スリットＪ１に沿って一次分割する（図４のＳ１７参照、一次分割工程）。つまり、抵抗体Ｇ１２と第１保護膜Ｇ１４と上面電極Ｇ１６と第２保護膜１８とが形成されたアルミナ基板５を一次スリットＪ１に沿って分割して、１つの抵抗器分のアルミナ基板の部分を直線状に配列してなる短冊状基板を形成する。 Thereafter, primary division is performed along the primary slit J1 (see S17 in FIG. 4, primary division step). That is, the alumina substrate 5 on which the resistor G12, the first protective film G14, the upper surface electrode G16, and the second protective film 18 are formed is divided along the primary slit J1, and a portion of the alumina substrate corresponding to one resistor is formed. A strip-shaped substrate formed by linearly arranging the layers is formed.

次に、該短冊状基板に対して、側面電極を形成する（図４のＳ１８参照、側面電極形成工程）。つまり、側面電極用ペーストを印刷し、乾燥・焼成（５９０℃〜６１０℃（好適には６００℃）する。この場合の側面電極用ペーストは、銀系メタルグレーズペーストである。なお、第２保護膜１８を樹脂により形成する場合には、この側面電極も樹脂、つまり、導電性樹脂（例えば、銀含有エポキシ樹脂）により形成するので、側面電極用ペーストとしての導電性樹脂ペーストを印刷し、乾燥・硬化する。また、スパッタ法により側面電極を金属薄膜で形成してもよい。その後、二次スリットに沿って二次分割して、チップ片を形成する（図４のＳ１９参照、二次分割工程）。 Next, side electrodes are formed on the strip substrate (see S18 in FIG. 4, side electrode forming step). That is, the side electrode paste is printed, dried and fired (590 ° C. to 610 ° C. (preferably 600 ° C.). In this case, the side electrode paste is a silver-based metal glaze paste. When the film 18 is formed of a resin, the side electrode is also formed of a resin, that is, a conductive resin (for example, silver-containing epoxy resin). Therefore, the conductive resin paste as the side electrode paste is printed and dried. The side electrode may be formed of a metal thin film by sputtering, and then divided into secondary parts along the secondary slit to form chip pieces (see S19 in FIG. 4, secondary division). Process).

次に、形成されたチップ片に対して、メッキを形成して、チップ抵抗器Ａとする（図４のＳ２０参照、メッキ工程）。つまり、銅メッキを形成し、その後、ニッケルメッキを形成し、その後、錫メッキを形成して、チップ抵抗器Ａとする。 Next, plating is formed on the formed chip piece to form a chip resistor A (see S20 in FIG. 4, plating step). That is, copper plating is formed, then nickel plating is formed, and then tin plating is formed to form the chip resistor A.

上記のように構成されるチップ抵抗器Ａは、配線基板に実装して使用する。すなわち、通常のチップ抵抗器と同様に、チップ抵抗器Ａと配線基板との間にはんだを介在させてチップ抵抗器Ａを配線基板に接続させる。 The chip resistor A configured as described above is used by being mounted on a wiring board. That is, like a normal chip resistor, the chip resistor A is connected to the wiring board by interposing solder between the chip resistor A and the wiring board.

なお、チップ抵抗器Ａを配線基板に実装するに当たっては、チップ抵抗器Ａを第２保護膜１８を配線基板側として実装するのが好ましい。すなわち、第２保護膜１８を配線基板側とすることにより、電極部４０と配線基板間の電流経路を短くすることができ、よって、はんだの部分の温度変化による抵抗値変化の影響をなるべく小さくすることができ、結果として、チップ抵抗器Ａとはんだとからなる構成におけるＴＣＲを低く抑えることが可能となる。 In mounting the chip resistor A on the wiring board, the chip resistor A is preferably mounted with the second protective film 18 on the wiring board side. That is, by setting the second protective film 18 on the wiring board side, the current path between the electrode portion 40 and the wiring board can be shortened, and therefore the influence of the resistance value change due to the temperature change of the solder portion is made as small as possible. As a result, the TCR in the configuration composed of the chip resistor A and the solder can be kept low.

本実施例のチップ抵抗器Ａによれば、第１保護膜１４が抵抗体１２の上面に形成され、さらに、上面電極１６が抵抗体１２と第１保護膜１４の上面に形成されているので、上面電極１６は保護膜にカバーされておらず、また、上面電極１６の上方にメッキ２４が形成されているので、メッキの一部に抵抗値の低いメッキを設ける（つまり、銅メッキ２６がこれに当たる）ことにより、電極部４０の抵抗値を低く抑えることができ、よって、電極部４０の全ての領域について、チップ抵抗器Ａ全体のＴＣＲに与える影響を小さくすることができ、結果として、チップ抵抗器全体のＴＣＲを十分小さくすることができる。 According to the chip resistor A of the present embodiment, the first protective film 14 is formed on the upper surface of the resistor 12, and the upper electrode 16 is formed on the upper surfaces of the resistor 12 and the first protective film 14. The upper surface electrode 16 is not covered with a protective film, and since the plating 24 is formed above the upper surface electrode 16, a plating having a low resistance value is provided on a part of the plating (that is, the copper plating 26 is provided). By hitting this, the resistance value of the electrode part 40 can be kept low, and therefore the influence on the TCR of the entire chip resistor A can be reduced for all regions of the electrode part 40. As a result, The TCR of the entire chip resistor can be made sufficiently small.

つまり、上面電極１６は、保護膜にカバーされていないので、ＴＣＲを低く抑えるための対策を取ることができない領域が存在せず、上面電極１６の全ての領域に対して、チップ抵抗器全体のＴＣＲを低く抑えるための対策（例えば、メッキの抵抗値を低くしたり、メッキ厚を厚くする）を取ることができ、チップ抵抗器全体のＴＣＲを低く抑えることが可能となる。 That is, since the upper surface electrode 16 is not covered with the protective film, there is no region in which measures for suppressing the TCR can be kept low, and the entire chip resistor is not applied to all regions of the upper surface electrode 16. Measures (for example, lowering the plating resistance value or increasing the plating thickness) can be taken to keep the TCR low, and the TCR of the entire chip resistor can be kept low.

ここで、銅メッキ２６を設けた場合でも、上面電極１６自体の抵抗値やＴＣＲが低くなるわけではなく、また、電極部４０全体のＴＣＲが低くなるわけではないが、電極部４０の抵抗値を低くできるので、電極部４０自体のＴＣＲが低くならなくても、電極部４０のチップ抵抗器全体のＴＣＲに与える影響を小さくできるので、チップ抵抗器全体としてＴＣＲを低く抑えることができるのである。 Here, even when the copper plating 26 is provided, the resistance value and TCR of the upper surface electrode 16 itself are not lowered, and the TCR of the entire electrode part 40 is not lowered, but the resistance value of the electrode part 40 is not reduced. Therefore, even if the TCR of the electrode unit 40 itself does not decrease, the influence of the electrode unit 40 on the TCR of the entire chip resistor can be reduced, so that the TCR can be kept low as a whole chip resistor. .

特に、上面電極１６を銀系厚膜により形成した場合でも、銀自体のＴＣＲは高いものの、銅メッキ２６が設けられていることにより、電極部４０の抵抗値を低くでき、よって、電極部４０のチップ抵抗器全体のＴＣＲに与える影響を小さくできるので、チップ抵抗器全体としてＴＣＲを低く抑えることができるのである。 In particular, even when the upper electrode 16 is formed of a silver-based thick film, although the TCR of silver itself is high, the resistance value of the electrode part 40 can be reduced by providing the copper plating 26, and thus the electrode part 40. Since the influence on the TCR of the entire chip resistor can be reduced, the TCR can be kept low for the entire chip resistor.

また、抵抗体１２は、保護膜（つまり、第１保護膜１４と第２保護膜１８）と、電極部４０によりカバーされているので、抵抗体１２を十分保護することができる。 Further, since the resistor 12 is covered with the protective film (that is, the first protective film 14 and the second protective film 18) and the electrode portion 40, the resistor 12 can be sufficiently protected.

なお、上記の構成においては、抵抗体１２は、絶縁基板１０の上面の端部から端部まで形成されているとして説明したが、図７のチップ抵抗器Ａ’に示すように、抵抗体１２のＸ１の端部とＸ２側の端部が絶縁基板１０の上面の端部にまで形成されていない構成としてもよい。 In the above configuration, the resistor 12 has been described as being formed from the end to the end of the upper surface of the insulating substrate 10, but as shown in the chip resistor A ′ in FIG. The X1 end and the X2 end may not be formed up to the end of the upper surface of the insulating substrate 10.

この場合には、チップ抵抗器の製造に際しては、当然、抵抗体を各チップ抵抗器ごとに長方形状に独立して形成して、抵抗体が一次スリットに至らないようにすることになる。 In this case, when manufacturing the chip resistor, naturally, the resistor is independently formed in a rectangular shape for each chip resistor so that the resistor does not reach the primary slit.

また、上記の説明において、基本的に、抵抗体１２をＡｇＰｄ系厚膜、上面電極１６をＡｇ系厚膜として説明したが、これに限らず、抵抗体１２をＣｕＮｉ系厚膜、上面電極１６をＣｕ系厚膜としてもよい。 In the above description, the resistor 12 is basically described as an AgPd thick film and the upper electrode 16 is an Ag thick film. However, the present invention is not limited to this, and the resistor 12 is a CuNi thick film and the upper electrode 16. May be a Cu-based thick film.

また、上記の説明において、第１保護膜１４を高温焼成のガラスにより形成するものとしたが、低温焼成（具体的には、５９０℃〜６１０℃（好適には６００℃））のホウ珪酸鉛ガラスにより形成してもよい。なお、第１保護膜１４に低温焼成ガラスを使用する場合には、上面電極１６は、第１保護膜１４と同様の焼成温度の銀系厚膜若しくは銀パラジウム系厚膜とする。 In the above description, the first protective film 14 is formed of high-temperature-fired glass. However, low-temperature lead (specifically, 590 ° C. to 610 ° C. (preferably 600 ° C.)) lead borosilicate You may form with glass. When a low-temperature fired glass is used for the first protective film 14, the upper electrode 16 is a silver-based thick film or a silver-palladium thick film having a firing temperature similar to that of the first protective film 14.

本発明の実施例に基づくチップ抵抗器の構成を示す断面図である。It is sectional drawing which shows the structure of the chip resistor based on the Example of this invention. 本発明の実施例に基づくチップ抵抗器の要部の配置を概念的に示す説明図である。It is explanatory drawing which shows notionally arrangement | positioning of the principal part of the chip resistor based on the Example of this invention. 本発明の実施例に基づくチップ抵抗器の要部の配置を概念的に示す説明図である。It is explanatory drawing which shows notionally arrangement | positioning of the principal part of the chip resistor based on the Example of this invention. 本発明の実施例に基づくチップ抵抗器の製造工程を示すフローチャート図である。It is a flowchart figure which shows the manufacturing process of the chip resistor based on the Example of this invention. 本発明の実施例に基づくチップ抵抗器の製造工程を示す説明図である。It is explanatory drawing which shows the manufacturing process of the chip resistor based on the Example of this invention. 本発明の実施例に基づくチップ抵抗器の製造工程を示す説明図である。It is explanatory drawing which shows the manufacturing process of the chip resistor based on the Example of this invention. 本発明の他の実施例に基づくチップ抵抗器の構成を示す断面図である。It is sectional drawing which shows the structure of the chip resistor based on the other Example of this invention. 従来のチップ抵抗器の構成を示す断面図である。It is sectional drawing which shows the structure of the conventional chip resistor. 従来のチップ抵抗器の問題点を解決する方法として想定されるチップ抵抗器の構成を示す断面図である。It is sectional drawing which shows the structure of the chip resistor assumed as a method of solving the problem of the conventional chip resistor.

Explanation of symbols

Ａ、Ａ’、Ｂ１、Ｂ２チップ抵抗器
１０、１１０絶縁基板
１２、１１２抵抗体
１４第１保護膜
１６、１１６上面電極
１８第２保護膜
２０、１２０下面電極
２２、１２２側面電極
２４、１２４メッキ
２６、１２６銅メッキ
２８、１２８ニッケルメッキ
３０、１３０錫メッキ
１１８保護膜
A, A ′, B1, B2 Chip resistor 10, 110 Insulating substrate 12, 112 Resistor 14 First protective film 16, 116 Upper surface electrode 18 Second protective film 20, 120 Lower surface electrode 22, 122 Side electrode 24, 124 Plating 26, 126 Copper plating 28, 128 Nickel plating 30, 130 Tin plating 118 Protective film

Claims

A chip resistor,
An insulating substrate;
A resistor provided on the upper surface of the insulating substrate;
A protective film covering a region excluding both end regions of the resistor;
With a pair of electrode portions provided connected to both end regions of the resistor,
A pair of upper surface electrodes formed so as to cover both end regions of the resistor that are not covered with the protective film, and a part of which is placed on the protective film;
An electrode part having plating that forms the outside of the electrode part, and
A chip resistor comprising:

The chip resistor according to claim 1, wherein a second protective film that covers a part of the upper surface region of the protective film is provided on the upper surface of the protective film.

3. The chip resistor according to claim 1, wherein the plating has a plurality of plating layers, and one plating layer in the plurality of plating layers is a copper plating.

The chip resistor according to claim 1, wherein the protective film covering the resistor is formed of a glass-based thick film.

The chip resistor according to claim 1, 2, 3, or 4, wherein the resistor is formed of a silver-palladium thick film.