JP5503034B2 - Chip resistor - Google Patents

Chip resistor Download PDF

Info

Publication number
JP5503034B2
JP5503034B2 JP2013010435A JP2013010435A JP5503034B2 JP 5503034 B2 JP5503034 B2 JP 5503034B2 JP 2013010435 A JP2013010435 A JP 2013010435A JP 2013010435 A JP2013010435 A JP 2013010435A JP 5503034 B2 JP5503034 B2 JP 5503034B2
Authority
JP
Japan
Prior art keywords
electrode
resin
resistor
plating
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013010435A
Other languages
Japanese (ja)
Other versions
JP2013070108A (en
Inventor
身欣 林
洋泰 馬場
Original Assignee
太陽社電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 太陽社電気株式会社 filed Critical 太陽社電気株式会社
Priority to JP2013010435A priority Critical patent/JP5503034B2/en
Publication of JP2013070108A publication Critical patent/JP2013070108A/en
Application granted granted Critical
Publication of JP5503034B2 publication Critical patent/JP5503034B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、チップ抵抗器に関するものである。   The present invention relates to a chip resistor.

従来より、図11に示すチップ抵抗器が存在する。図11に示すチップ抵抗器Qは、絶縁基板310と、抵抗体320と、上面電極330と、下面電極340と、側面電極350と、メッキ360と、カバーコート370と、保護膜380とを有しており、メッキ360は、内側層のニッケルメッキ362と、外側層の錫メッキ364の2層により形成されている。なお、側面電極350は、通常、銀系メタルグレーズ厚膜により形成されている。   Conventionally, there is a chip resistor shown in FIG. The chip resistor Q shown in FIG. 11 includes an insulating substrate 310, a resistor 320, an upper surface electrode 330, a lower surface electrode 340, a side electrode 350, a plating 360, a cover coat 370, and a protective film 380. The plating 360 is formed by two layers of an inner layer nickel plating 362 and an outer layer tin plating 364. The side electrode 350 is usually formed of a silver-based metal glaze thick film.

このようなチップ抵抗器Qは、図12に示すように、配線基板200の表面に形成されたランド202にハンダフィレット210を介して実装される。つまり、チップ抵抗器Qの下面電極340側をランド202に載置し、ハンダフィレット210を介してランド202とメッキ360が接続される。   Such a chip resistor Q is mounted on a land 202 formed on the surface of the wiring board 200 via a solder fillet 210 as shown in FIG. That is, the lower electrode 340 side of the chip resistor Q is placed on the land 202, and the land 202 and the plating 360 are connected via the solder fillet 210.

また、従来におけるチップ抵抗器においては、メッキに銅(Cu)を用いたものが存在する。例えば、特許文献1に記載のチップ抵抗器においては、ニッケルめっき層と、銅めっき層と、ニッケルめっき層と、スズ又は半田めっき層の4層のめっき層が設けられ、また、特許文献2における抵抗器においては、メッキは、Ni膜とCu膜とNi膜とSn膜とが積層したものとなっている。また、特許文献3における抵抗器においては、ニッケルめっき層と、銅厚膜めっき層と、ニッケルめっき層と、錫めっき(または半田めっき層)を積層した外部電極層が設けられている。   Further, some conventional chip resistors use copper (Cu) for plating. For example, in the chip resistor described in Patent Literature 1, four plating layers of a nickel plating layer, a copper plating layer, a nickel plating layer, and a tin or solder plating layer are provided. In the resistor, the plating is a laminate of a Ni film, a Cu film, a Ni film, and a Sn film. In the resistor in Patent Document 3, an external electrode layer in which a nickel plating layer, a copper thick film plating layer, a nickel plating layer, and a tin plating (or solder plating layer) are stacked is provided.

また、出願人は、先行技術文献として、特許文献4、特許文献5、特許文献6に示す文献を知得している。   Moreover, the applicant has known the literature shown in patent document 4, patent document 5, and patent document 6 as a prior art document.

特開2003−45702号公報JP 2003-45702 A 特開2003−324002号公報JP 2003-324002 A 特開2004−56001号公報JP 2004-560001 A 特開2008−84905号公報JP 2008-84905 A 特開2008−53255号公報JP 2008-53255 A 特開2003−178901号公報JP 2003-178901 A

しかし、図11に示すチップ抵抗器においては、チップ抵抗器Qを図12に示すように、ハンダフィレット210を介して配線基板200のランド202に実装した場合に、チップ抵抗器Qへの通電が繰り返されることにより、ハンダフィレット210とチップ抵抗器Qとの接合部分に熱応力が発生し、該接合部にクラックが生じる可能性がある。つまり、チップ抵抗器Qを構成する絶縁基板310の熱膨張率(約7ppm)と配線基板を構成するFR4の熱膨張率(約14ppm)と大きく異なり、また、ニッケルメッキ362のヤング率が約20×1010Paと高いので、温度変化による応力がハンダフィレットに集中して、ハンダフィレット210とチップ抵抗器Qとの接合部分に熱応力が発生しやすくなる。クラックとしては、例えば、図12に示すように下面電極340の下方位置でクラックKが発生する。該接合部にクラックが発生すると、チップ抵抗器Qとハンダフィレット210の接合が十分でなくなり、チップ抵抗器の本体の特性を得られなくなる可能性がある。 However, in the chip resistor shown in FIG. 11, when the chip resistor Q is mounted on the land 202 of the wiring board 200 via the solder fillet 210 as shown in FIG. 12, the chip resistor Q is energized. By being repeated, thermal stress is generated in the joint portion between the solder fillet 210 and the chip resistor Q, and there is a possibility that a crack is generated in the joint portion. That is, the thermal expansion coefficient (about 7 ppm) of the insulating substrate 310 constituting the chip resistor Q and the thermal expansion coefficient (about 14 ppm) of the FR4 constituting the wiring board are greatly different, and the Young's modulus of the nickel plating 362 is about 20 Since it is as high as × 10 10 Pa, stress due to temperature change concentrates on the solder fillet, and thermal stress is likely to occur at the joint between the solder fillet 210 and the chip resistor Q. As the crack, for example, as shown in FIG. 12, the crack K occurs at a position below the lower surface electrode 340. If a crack occurs in the joint, the chip resistor Q and the solder fillet 210 may not be sufficiently joined, and the characteristics of the chip resistor main body may not be obtained.

また、特許文献1〜3の場合には、メッキに銅メッキが設けられており、銅はヤング率が低いことから熱応力を緩和することができるが、必ずしも銅メッキを設けるのみでは、クラックの発生を防止するためには十分ではない。   In the case of Patent Documents 1 to 3, the plating is provided with copper plating, and copper can relieve the thermal stress because of its low Young's modulus. It is not enough to prevent the occurrence.

そこで、本発明が解決しようとする問題点は、ハンダフィレットを介してプリント基板に実装した状態で通電を繰り返した場合でも、チップ抵抗器とハンダとの間の接合部にクラックが発生するのを十分防止することができるチップ抵抗器を提供することである。   Therefore, the problem to be solved by the present invention is that cracks occur at the joint between the chip resistor and the solder even when the current is repeatedly applied in a state where it is mounted on the printed circuit board via the solder fillet. To provide a chip resistor that can be sufficiently prevented.

本発明は上記問題点を解決するために創作されたものであって、第1には、絶縁基板と、該絶縁基板に設けられた抵抗体と、絶縁基板に設けられ抵抗体と接続した一対の電極部とを有するチップ抵抗器であって、樹脂系厚膜により形成された絶縁膜が、絶縁基板の下面における電極間方向の両側の端部領域のみに設けられ、一対の電極部における各電極部が、抵抗体と接続し、絶縁基板の上面に設けられた上面電極と、該絶縁膜の下面に形成された下面電極と、を有することを特徴とする。この第1の構成においては、下面電極側を配線基板側として配線基板に実装することにより、絶縁膜が絶縁基板とハンダフィレット間に配置され、絶縁膜は樹脂製であることから柔軟性があるので、この絶縁膜によって熱応力を緩和することができる。 The present invention was created to solve the above problems. First, a pair of an insulating substrate, a resistor provided on the insulating substrate, and a resistor provided on the insulating substrate and connected to the resistor. The insulating film formed of a resin-based thick film is provided only in the end regions on both sides in the inter-electrode direction on the lower surface of the insulating substrate. The electrode portion includes a top surface electrode connected to the resistor and provided on the top surface of the insulating substrate, and a bottom surface electrode formed on the bottom surface of the insulating film. In this first configuration, by mounting on the wiring board with the lower electrode side as the wiring board side, the insulating film is disposed between the insulating board and the solder fillet, and the insulating film is made of resin, so that there is flexibility. Therefore, thermal stress can be relieved by this insulating film.

また、第2には、上記第1の構成において、下面電極が、樹脂系の導電ペーストにより形成されていることを特徴とする。 Second , in the first configuration, the lower surface electrode is formed of a resin-based conductive paste.

また、第3には、上記第1又は第2の構成において、上面電極と接続し、絶縁基板の側面と下面電極の下面に設けられた側面電極を有することを特徴とする。また、第4には、上記第3の構成において、側面電極が、樹脂系の導電ペーストにより形成されていることを特徴とする。 A third aspect is characterized in that, in the first or second configuration, there is a side electrode provided on the side surface of the insulating substrate and the lower surface of the lower surface electrode, which is connected to the upper surface electrode. According to a fourth aspect, in the third configuration, the side electrode is formed of a resin-based conductive paste.

また、以下の構成としてもよい。すなわち、第5には、絶縁基板と、該絶縁基板に設けられた抵抗体と、絶縁基板に設けられ抵抗体と接続した一対の電極部とを有するチップ抵抗器であって、該電極部が、抵抗体と接続し、絶縁基板の上面に設けられた上面電極と、上面電極と接続し、絶縁基板の側面に設けられた側面電極で、樹脂系の導電ペーストにより形成された側面電極と、側面電極の表面に形成された銅メッキで、厚さが10〜30μmの銅メッキと、を有することを特徴とする。 The following configuration may also be used. That is, the fifth, and the insulating substrate, a resistive body provided on the insulating substrate, a chip resistor and a pair of electrode portions connected to the provided in the insulating substrate resistor, the electrode portion An upper electrode provided on the upper surface of the insulating substrate connected to the resistor, a side electrode provided on the side surface of the insulating substrate connected to the upper electrode, and a side electrode formed of a resin-based conductive paste; The copper plating formed on the surface of the side electrode has a thickness of 10 to 30 μm.

この第5の構成においては、銅メッキが設けられているので、熱応力を緩和することができ、さらに、銅メッキの内側の面に樹脂系の導電ペーストにより形成された側面電極が設けられているので、より熱応力が緩和され、ハンダフィレットを介してプリント基板に実装した状態で通電を繰り返した場合でも、チップ抵抗器とハンダとの間の接合部にクラックが発生するのを十分防止することができる。特に、銅メッキを構成する銅はヤング率が低いので、銅メッキを10〜30μmの厚みに形成することにより、熱応力を緩和することができる。さらに、側面電極には、樹脂が含まれていることにより柔軟性があるので、銅メッキと側面電極とが積層していることによる相乗効果により、熱応力を緩和することができる。なお、上記第5の構成において、側面電極の厚みが20〜30μmとするのが好ましい。 In the fifth configuration, since the copper plating is provided, the thermal stress can be relieved, and a side electrode formed of a resin-based conductive paste is provided on the inner surface of the copper plating. As a result, thermal stress is further relaxed, and even when energization is repeated while mounted on a printed circuit board via a solder fillet, the occurrence of cracks at the joint between the chip resistor and the solder is sufficiently prevented. be able to. In particular, since the copper constituting the copper plating has a low Young's modulus, the thermal stress can be alleviated by forming the copper plating to a thickness of 10 to 30 μm. Further, since the side electrode contains a resin, it has flexibility, so that the thermal stress can be relieved by a synergistic effect due to the lamination of the copper plating and the side electrode. In the fifth configuration, the thickness of the side electrode is preferably 20 to 30 μm.

また、第6には、上記第5の構成において、上記抵抗体を覆う保護膜で、樹脂ペーストにより形成された保護膜が設けられ、上記電極部が、上面電極及び保護膜の表面と側面電極の内側の面の間に形成された補助電極で、樹脂系の導電ペーストにより形成された補助電極を有し、銅メッキは、補助電極の側面電極からの露出部分の表面に形成されていることを特徴とする。 Sixthly, in the fifth configuration, the protective film covering the resistor is provided with a protective film formed of a resin paste, and the electrode portion includes the upper surface electrode, the surface of the protective film, and the side electrode. An auxiliary electrode formed between the inner surfaces of the electrode, having an auxiliary electrode formed of a resin-based conductive paste, and copper plating being formed on the surface of the exposed portion from the side electrode of the auxiliary electrode It is characterized by.

よって、保護膜側を配線基板側として配線基板に実装することにより、補助電極が絶縁基板とハンダフィレット間に配置され、補助電極は樹脂が含まれていることにより柔軟性があるので、この補助電極によっても熱応力を緩和することができる。また、保護膜についても、チップ抵抗器の配線基板への実装状態において、保護膜が絶縁基板とハンダフィレット間に配置され、保護膜が樹脂製で柔軟性があるので、この保護膜によっても熱応力を緩和することができる。   Therefore, by mounting the protective film side on the wiring board as the wiring board side, the auxiliary electrode is arranged between the insulating substrate and the solder fillet, and the auxiliary electrode is flexible because it contains resin. Thermal stress can also be relieved by the electrodes. As for the protective film, when the chip resistor is mounted on the wiring board, the protective film is disposed between the insulating substrate and the solder fillet, and the protective film is made of resin and is flexible. Stress can be relaxed.

また、第7には、上記第5の構成において、絶縁基板の下面における電極間方向の少なくとも端部領域に形成された絶縁膜で、樹脂ペーストにより形成された絶縁膜が設けられ、上記電極部は、該絶縁膜の下面に形成され、側面電極の内側の面に形成された下面電極で、樹脂系の導電ペーストにより形成された下面電極を有することを特徴とする。 Seventhly, in the fifth configuration, an insulating film formed of at least an end region in the inter-electrode direction on the lower surface of the insulating substrate is provided with an insulating film formed of a resin paste. Is a lower surface electrode formed on the lower surface of the insulating film and formed on the inner surface of the side electrode, and has a lower surface electrode formed of a resin-based conductive paste.

よって、下面電極側を配線基板側として配線基板に実装することにより、絶縁膜が絶縁基板とハンダフィレット間に配置され、絶縁膜は樹脂製であることから柔軟性があるので、この絶縁膜によっても熱応力を緩和することができる。また、下面電極が絶縁基板とハンダフィレット間に配置され、下面電極が樹脂が含まれていることにより柔軟性があるので、絶縁膜と下面電極と側面電極と銅メッキとが積層していることによる相乗効果により、熱応力を緩和することができる。   Therefore, by mounting on the wiring board with the lower electrode side as the wiring board side, the insulating film is disposed between the insulating board and the solder fillet, and since the insulating film is made of resin, there is flexibility. Can also relieve thermal stress. Also, since the bottom electrode is placed between the insulating substrate and the solder fillet and the bottom electrode contains resin, it is flexible, so that the insulating film, bottom electrode, side electrode, and copper plating are laminated. Thermal stress can be relieved by the synergistic effect.

また、第8には、前記第5から第7までのいずれかの構成において、上記電極部が、銅メッキの表面に形成されニッケルにより形成された中間メッキと、中間メッキの表面に形成され錫又はハンダにより形成された外側メッキとを有することを特徴とする。 Eighth , in any one of the fifth to seventh configurations, the electrode portion is formed by an intermediate plating formed on the surface of the copper plating with nickel, and a tin formed on the surface of the intermediate plating. Or it has the outer side plating formed with solder, It is characterized by the above-mentioned.

また、第9には、前記第5から第8までのいずれかの構成において、上記チップ抵抗器が、多連チップ抵抗器であり、上記電極部が複数対設けられていることを特徴とする。
Ninth , in any of the fifth to eighth configurations, the chip resistor is a multiple chip resistor, and a plurality of pairs of the electrode portions are provided. .

よって、多連チップ抵抗器の場合には、絶縁基板が横方向に大型化され、その分、絶縁基板の熱膨張が大きいが、銅メッキと側面電極により熱応力を緩和することができる。   Therefore, in the case of the multiple chip resistor, the insulating substrate is enlarged in the lateral direction, and the thermal expansion of the insulating substrate is correspondingly increased, but the thermal stress can be relieved by the copper plating and the side electrodes.

本発明に基づくチップ抵抗器によれば、下面電極側を配線基板側として配線基板に実装することにより、絶縁膜が絶縁基板とハンダフィレット間に配置され、絶縁膜は樹脂製であることから柔軟性があるので、この絶縁膜によって熱応力を緩和することができる。   According to the chip resistor according to the present invention, the insulating film is disposed between the insulating substrate and the solder fillet by mounting the lower electrode side on the wiring substrate with the lower electrode side as the wiring substrate side, and the insulating film is made of resin so that it is flexible. Therefore, this insulating film can relieve thermal stress.

実施例1のチップ抵抗器の構成を示す図であり、(a)は(b)のA−A断面図であり、(b)は平面図である。It is a figure which shows the structure of the chip resistor of Example 1, (a) is AA sectional drawing of (b), (b) is a top view. 実施例1のチップ抵抗器を配線基板に実装した状態を示す断面図である。It is sectional drawing which shows the state which mounted the chip resistor of Example 1 on the wiring board. 実施例2のチップ抵抗器の構成を示す平面図である。It is a top view which shows the structure of the chip resistor of Example 2. 図3におけるB−B断面図である。It is BB sectional drawing in FIG. 実施例2のチップ抵抗器を配線基板に実装した状態を示す断面図である。It is sectional drawing which shows the state which mounted the chip resistor of Example 2 on the wiring board. 実施例2の他の例におけるチップ抵抗器を示す斜視図である。6 is a perspective view showing a chip resistor in another example of Embodiment 2. FIG. 実施例3のチップ抵抗器の構成を示す図であり、(a)は(b)のD−D断面図であり、(b)は平面図である。It is a figure which shows the structure of the chip resistor of Example 3, (a) is DD sectional drawing of (b), (b) is a top view. 実施例3のチップ抵抗器を配線基板に実装した状態を示す断面図である。It is sectional drawing which shows the state which mounted the chip resistor of Example 3 on the wiring board. 実施例4のチップ抵抗器の構成を示す図であり、(a)は(b)のE−E断面図であり、(b)は平面図である。It is a figure which shows the structure of the chip resistor of Example 4, (a) is EE sectional drawing of (b), (b) is a top view. 実施例4のチップ抵抗器を配線基板に実装した状態を示す断面図である。It is sectional drawing which shows the state which mounted the chip resistor of Example 4 on the wiring board. 従来におけるチップ抵抗器の構成を示す断面図である。It is sectional drawing which shows the structure of the conventional chip resistor. 従来におけるチップ抵抗器を配線基板に実装した状態を示す断面図である。It is sectional drawing which shows the state which mounted the conventional chip resistor in the wiring board.

本発明においては、ハンダを介してプリント基板に実装した状態で通電を繰り返した場合でも、チップ抵抗器とハンダとの間の接合部にクラックが発生するのを十分防止することができるチップ抵抗器を提供するという目的を以下のようにして実現した。なお、図面において、Y1−Y2方向は、X1−X2方向に直角な方向であり、Z1−Z2方向は、X1−X2方向及びY1−Y2方向に直角な方向である。   In the present invention, even when energization is repeated in a state of being mounted on a printed circuit board through solder, a chip resistor that can sufficiently prevent the occurrence of cracks at the joint between the chip resistor and the solder The purpose of providing is realized as follows. In the drawings, the Y1-Y2 direction is a direction perpendicular to the X1-X2 direction, and the Z1-Z2 direction is a direction perpendicular to the X1-X2 direction and the Y1-Y2 direction.

本発明に基づくチップ抵抗器P1は、図1に示すように構成され、絶縁基板(基板)10と、抵抗体20と、一対の電極部30と、カバーコート(一次コート)70と、保護膜(二次コート)80と、を有している。   A chip resistor P1 according to the present invention is configured as shown in FIG. 1, and includes an insulating substrate (substrate) 10, a resistor 20, a pair of electrode portions 30, a cover coat (primary coat) 70, and a protective film. (Secondary coat) 80.

ここで、絶縁基板10は、含有率96%程度のアルミナにて形成された絶縁体である。この絶縁基板10は、直方体形状を呈しており、平面視すると、略長方形形状を呈している。この絶縁基板10は、上記チップ抵抗器P1の基礎部材、すなわち、基体として用いられている。なお、絶縁基板10の大きさは、平面視において、長辺が1.0mm〜7.0mm、短辺が0.5mm〜3.5mmとなっていて、具体的には、長辺が1.6mmで短辺が0.8mm、長辺が3.2mmで短辺が1.6mm、長辺が5.0mmで短辺が2.5mm、長辺が2.0mmで短辺が1.25mmの場合が挙げられる。   Here, the insulating substrate 10 is an insulator formed of alumina having a content rate of about 96%. The insulating substrate 10 has a rectangular parallelepiped shape, and has a substantially rectangular shape in plan view. The insulating substrate 10 is used as a base member of the chip resistor P1, that is, a base. The size of the insulating substrate 10 is 1.0 mm to 7.0 mm for the long side and 0.5 mm to 3.5 mm for the short side in plan view. 6mm, short side 0.8mm, long side 3.2mm, short side 1.6mm, long side 5.0mm, short side 2.5mm, long side 2.0mm, short side 1.25mm Is the case.

また、抵抗体20は、図1に示すように、絶縁基板10の上面に層状に設けられ、長手方向(X1−X2方向)(電極間方向(抵抗体20における一対の上面電極32との接続位置を結ぶ方向、他においても同じ)、通電方向としてもよい))に帯状に形成されていて、平面視において略長方形状に形成されている。この抵抗体20の電極間方向の端部は絶縁基板10の端部までは形成されておらず、抵抗体20の電極間方向の端部と絶縁基板10の電極間方向の端部との間には所定の間隔が形成されている。また、抵抗体20の幅方向(Y1−Y2方向)の端部は絶縁基板10の端部までは形成されておらず、抵抗体20の幅方向の端部と絶縁基板10の幅方向の端部との間には所定の間隔が形成されている。この抵抗体20は、図1に示すように、全体に方形状(具体的には、長方形状)を呈し、酸化ルテニウム系メタルグレーズ厚膜により形成されている。   As shown in FIG. 1, the resistor 20 is provided in a layered manner on the upper surface of the insulating substrate 10, and is arranged in the longitudinal direction (X1-X2 direction) (interelectrode direction (connection between the pair of upper surface electrodes 32 in the resistor 20). It is formed in a strip shape in the direction connecting the positions, the same in other directions), or in the energization direction)), and is formed in a substantially rectangular shape in plan view. The end of the resistor 20 in the interelectrode direction is not formed up to the end of the insulating substrate 10, and is between the end of the resistor 20 in the interelectrode direction and the end of the insulating substrate 10 in the interelectrode direction. Is formed with a predetermined interval. Further, the end of the resistor 20 in the width direction (Y1-Y2 direction) is not formed up to the end of the insulating substrate 10, and the end of the resistor 20 in the width direction and the end of the insulating substrate 10 in the width direction. A predetermined interval is formed between the parts. As shown in FIG. 1, the resistor 20 has a rectangular shape (specifically, a rectangular shape) as a whole, and is formed of a ruthenium oxide-based metal glaze thick film.

また、電極部30は、絶縁基板10における電極間方向の端部にそれぞれ設けられ、上面電極32と、下面電極40と、側面電極50と、メッキ60とを有している。   Moreover, the electrode part 30 is provided in the edge part of the direction between electrodes in the insulated substrate 10, respectively, and has the upper surface electrode 32, the lower surface electrode 40, the side electrode 50, and the plating 60. FIG.

上面電極32は、絶縁基板10の上面の長手方向(X1−X2方向(図1参照))の両端部領域に層状に一対形成されていて、平面視において略方形状を呈している。つまり、一方の上面電極32は、絶縁基板10の上面のX1側の端部から所定の長さに形成されているとともに、他方の上面電極32は、絶縁基板10の上面のX2側の端部から所定長さに形成されている。また、上面電極32の幅方向の幅は、抵抗体20の幅方向の幅よりも大きく、絶縁基板10の幅方向の幅よりも小さく形成され、上面電極32と絶縁基板10の端部には隙間が形成されているが、絶縁基板10の幅方向の幅と略同一に形成してもよい。この上面電極32は、具体的には、銀系厚膜(銀系メタルグレーズ厚膜)により形成されている。   A pair of upper surface electrodes 32 are formed in layers at both end regions in the longitudinal direction (X1-X2 direction (see FIG. 1)) of the upper surface of the insulating substrate 10 and have a substantially rectangular shape in plan view. That is, one upper surface electrode 32 is formed to a predetermined length from the end portion on the X1 side of the upper surface of the insulating substrate 10, and the other upper surface electrode 32 is an end portion on the X2 side of the upper surface of the insulating substrate 10. To a predetermined length. Further, the width in the width direction of the upper surface electrode 32 is formed to be larger than the width in the width direction of the resistor 20 and smaller than the width in the width direction of the insulating substrate 10. Although the gap is formed, the gap may be formed substantially the same as the width of the insulating substrate 10 in the width direction. Specifically, the upper electrode 32 is formed of a silver-based thick film (silver-based metal glaze thick film).

また、上面電極32の抵抗体20側の端部領域は、抵抗体20の端部領域の上面に積層して形成されている。つまり、上面電極32における外側の領域(絶縁基板10の端部(電極間方向の端部)側の領域)は、絶縁基板10の上面に形成されているが、内側の領域は、抵抗体20の上面に積層して形成されている。なお、抵抗体20の端部領域が上面電極32の端部領域の上面に積層した構成としてもよい。   The end region on the resistor 20 side of the upper surface electrode 32 is formed by being laminated on the upper surface of the end region of the resistor 20. In other words, the outer region (region on the end portion (end portion in the inter-electrode direction) side) of the upper surface electrode 32 is formed on the upper surface of the insulating substrate 10, but the inner region is the resistor 20. It is formed by laminating on the upper surface. The end region of the resistor 20 may be stacked on the upper surface of the end region of the upper surface electrode 32.

また、下面電極40は、図1に示すように、上記絶縁基板10の下面の長手方向の両端部領域に層状に一対形成されていて、底面視において略方形状を呈している。この下面電極40の長さ(電極間方向の長さ)は、上面電極32の長さより長く形成されているが、下面電極40の長さは任意としてもよい。また、下面電極40の幅方向(Y1−Y2方向)の長さは、絶縁基板10の幅方向の長さと略同一に形成されている。この下面電極40は、銀系厚膜(銀系メタルグレーズ厚膜)により形成されている。なお、この下面電極40の構成を省略して、側面電極50の下側部分により下面電極の代わりとしてもよい。   Further, as shown in FIG. 1, a pair of lower surface electrodes 40 are formed in layers at both end regions in the longitudinal direction of the lower surface of the insulating substrate 10, and have a substantially rectangular shape when viewed from the bottom. The length of the lower surface electrode 40 (the length in the inter-electrode direction) is longer than the length of the upper surface electrode 32, but the length of the lower surface electrode 40 may be arbitrary. Further, the length in the width direction (Y1-Y2 direction) of the lower surface electrode 40 is formed substantially the same as the length in the width direction of the insulating substrate 10. The lower surface electrode 40 is formed of a silver-based thick film (silver-based metal glaze thick film). The configuration of the lower surface electrode 40 may be omitted, and the lower portion of the side surface electrode 50 may be substituted for the lower surface electrode.

また、側面電極50は、上面電極32の一部と、保護膜80の一部と、下面電極40の一部と、絶縁基板10の側面(つまり、X1側の側面と、X2側の側面)を被覆するように断面略コ字状に層状に形成されている。この側面電極50は、X1側の端部とX2側の端部にそれぞれ設けられている。この側面電極50は、樹脂銀系厚膜により形成され、略均一の厚膜に形成されていて、20〜30μmの厚みに形成されている。   The side electrode 50 includes a part of the upper surface electrode 32, a part of the protective film 80, a part of the lower surface electrode 40, and a side surface of the insulating substrate 10 (that is, a side surface on the X1 side and a side surface on the X2 side). Is formed in a layered shape with a substantially U-shaped cross section. The side electrodes 50 are provided at the end on the X1 side and the end on the X2 side, respectively. The side electrode 50 is formed of a resin silver-based thick film, is formed into a substantially uniform thick film, and has a thickness of 20 to 30 μm.

この側面電極50は、樹脂と銀粉末とを含む樹脂銀系厚膜であり、具体的には、エポキシ樹脂と銀粉末とを均一に混練してなる側面電極用ペーストにより構成された熱硬化型の樹脂・銀系厚膜である。ここで、側面電極50全体における樹脂と銀との比率は、重量比で、樹脂が10〜25%(好適には、14〜16%)で、銀粉末が75〜90%(好適には84〜86%)であり、容積比では、樹脂が55〜65%で、銀粉末が35〜45%となっている。   The side electrode 50 is a resin silver-based thick film containing a resin and silver powder. Specifically, the side electrode 50 is a thermosetting type constituted by a side electrode paste formed by uniformly kneading an epoxy resin and silver powder. This is a resin-silver thick film. Here, the ratio of resin to silver in the entire side electrode 50 is 10 to 25% (preferably 14 to 16%) of resin and 75 to 90% (preferably 84) of silver powder in terms of weight ratio. In the volume ratio, the resin is 55 to 65% and the silver powder is 35 to 45%.

なお、側面電極50を構成する樹脂としては、エポキシ樹脂には限られず、フェノール樹脂でもよく、また、エポキシ樹脂とフェノール樹脂とを混合したもの等他の樹脂であってもよい。   In addition, as resin which comprises the side electrode 50, it is not restricted to an epoxy resin, A phenol resin may be sufficient, and other resin, such as what mixed the epoxy resin and the phenol resin, may be sufficient.

また、メッキ60は、側面電極50の外側と下面電極40の露出領域の外側に側面電極50と下面電極40の露出部分とを被覆して形成されている。つまり、メッキ60は、側面電極50の外側と下面電極40の露出領域の外側に側面電極50と下面電極40の露出部分とを被覆して形成された銅メッキ(Cuメッキ)62と、銅メッキ62の外側に銅メッキ62を被覆して形成されたニッケルメッキ(Niメッキ)64と、ニッケルメッキ64の外側にニッケルメッキ64を被覆して形成された錫メッキ(Snメッキ)66とから構成されていて、X1側の端部領域とX2側の端部領域にそれぞれ設けられている。つまり、チップ抵抗器の電極部の表面にメッキ60が設けられていて、内側層が銅メッキで、中間層がニッケルメッキで、外側層が錫メッキとなっている。銅メッキ62とニッケルメッキ64と錫メッキ66とは、それぞれ略均一の厚膜に形成されている。銅メッキ62とニッケルメッキ64と錫メッキ66は、例えば、電気メッキにより形成される。なお、メッキ60の保護膜80側の端部は、保護膜80に積層している。   The plating 60 is formed so as to cover the exposed portions of the side electrode 50 and the bottom electrode 40 on the outside of the side electrode 50 and the exposed region of the bottom electrode 40. That is, the plating 60 includes a copper plating (Cu plating) 62 formed by covering the outside of the side electrode 50 and the exposed area of the bottom electrode 40 with the exposed portion of the side electrode 50 and the bottom electrode 40, and copper plating. The nickel plating (Ni plating) 64 is formed by coating the copper plating 62 on the outside of the 62 and the tin plating (Sn plating) 66 formed by coating the nickel plating 64 on the outside of the nickel plating 64. Are provided in the end region on the X1 side and the end region on the X2 side, respectively. That is, the plating 60 is provided on the surface of the electrode portion of the chip resistor, the inner layer is copper plating, the intermediate layer is nickel plating, and the outer layer is tin plating. The copper plating 62, nickel plating 64, and tin plating 66 are each formed in a substantially uniform thick film. The copper plating 62, the nickel plating 64, and the tin plating 66 are formed by, for example, electroplating. The end of the plating 60 on the protective film 80 side is laminated on the protective film 80.

ここで、銅メッキ62は、10〜30μmの厚みに形成されている。また、ニッケルメッキ64は、上面電極32等の内部電極のはんだ食われを防止するために形成され、4〜12μmの厚みに形成されている。また、錫メッキ66は、3〜15μmの厚みに形成されている。なお、錫メッキ66の代わりに、ハンダメッキとしてもよい。   Here, the copper plating 62 is formed to a thickness of 10 to 30 μm. Further, the nickel plating 64 is formed to prevent solder erosion of internal electrodes such as the upper surface electrode 32, and has a thickness of 4 to 12 μm. The tin plating 66 is formed to a thickness of 3 to 15 μm. In place of the tin plating 66, solder plating may be used.

また、カバーコート70は、抵抗体20の上面に層状に形成され、抵抗体20へのトリミング時の熱衝撃を緩和するために形成される。このカバーコート70は、電極間方向には、トリミング溝形成位置の領域を被覆するとともに上面電極32に接して形成し、これにより、抵抗体20は、上面電極32とカバーコート70により被覆される。また、カバーコート70の幅方向の長さは、絶縁基板10の幅方向の長さと略同一に形成する。このカバーコート70は、ガラス系材料により形成され、具体的には、ホウ珪酸鉛ガラス系厚膜により形成される。なお、抵抗体20とカバーコート70には、トリミング溝90が形成されている。   The cover coat 70 is formed in a layered manner on the upper surface of the resistor 20 and is formed to alleviate the thermal shock during trimming of the resistor 20. The cover coat 70 is formed so as to cover the region where the trimming groove is formed and in contact with the upper surface electrode 32 in the inter-electrode direction, whereby the resistor 20 is covered with the upper surface electrode 32 and the cover coat 70. . Further, the length of the cover coat 70 in the width direction is formed substantially the same as the length of the insulating substrate 10 in the width direction. The cover coat 70 is formed of a glass-based material, specifically, a lead borosilicate glass-based thick film. A trimming groove 90 is formed in the resistor 20 and the cover coat 70.

また、保護膜80は、カバーコート70と、上面電極32の一部を被覆するように設けられている。この保護膜80の形成位置をさらに詳しく説明すると、幅方向には、絶縁基板10の幅と略同一に形成され、さらに、電極間方向には、抵抗体20の長さと略同一に形成され、保護膜80の電極間方向の端部位置は、抵抗体20の電極間方向の端部位置と水平方向において略同一の位置となっている。この保護膜80は、エポキシ樹脂系厚膜により形成されている。以上のように、保護膜80は、主として、抵抗体20を保護するものである。なお、保護膜80の厚み(最大厚み)は、20〜40μmとなっている。   The protective film 80 is provided so as to cover the cover coat 70 and a part of the upper surface electrode 32. The formation position of the protective film 80 will be described in more detail. The protective film 80 is formed in the width direction substantially the same as the width of the insulating substrate 10, and in the inter-electrode direction, is formed substantially the same as the length of the resistor 20, The end position in the interelectrode direction of the protective film 80 is substantially the same position in the horizontal direction as the end position in the interelectrode direction of the resistor 20. The protective film 80 is formed of an epoxy resin thick film. As described above, the protective film 80 mainly protects the resistor 20. The protective film 80 has a thickness (maximum thickness) of 20 to 40 μm.

上記構成のチップ抵抗器P1の製造方法について説明すると、まず、上面に一次スリットと二次スリットとが形成されたアルミナ基板(このアルミナ基板は、複数のチップ抵抗器の絶縁基板の大きさを少なくとも有する大判のものであり、平板状のグリーンシート(含有率96%程度のアルミナを含有するグリーンシート)を予め焼成したものである)(基板素体)を用意し、このアルミナ基板の裏面(すなわち、底面)に下面電極を形成する(下面電極形成工程)。つまり、下面電極用のペースト(例えば、銀系メタルグレーズ等の銀系ペースト)を印刷し、乾燥・焼成する。この銀系ペーストとしては、例えば、焼成温度が約850℃の銀系ペーストとする。なお、この下面電極の形成に際しては、一枚のスクリーンで縦横に複数個印刷する。   The manufacturing method of the chip resistor P1 having the above configuration will be described. First, an alumina substrate having a primary slit and a secondary slit formed on the upper surface (this alumina substrate has at least the size of the insulating substrate of the plurality of chip resistors). A large plate having a flat plate-like green sheet (a green sheet containing alumina with a content of about 96%) prepared beforehand (substrate body), and the back surface of this alumina substrate (ie The bottom electrode is formed on the bottom surface (bottom electrode forming step). That is, a paste for the lower surface electrode (for example, a silver-based paste such as silver-based metal glaze) is printed, dried and fired. As this silver paste, for example, a silver paste having a baking temperature of about 850 ° C. is used. In forming the lower surface electrode, a plurality of images are printed vertically and horizontally on a single screen.

次に、上記アルミナ基板の上面に抵抗体20を形成する(抵抗体形成工程)。つまり、抵抗体ペースト(例えば、酸化ルテニウム系ペースト(具体的には、酸化ルテニウム系メタルグレーズペースト))を印刷した後に乾燥・焼成して抵抗体20を形成する。   Next, the resistor 20 is formed on the upper surface of the alumina substrate (resistor forming step). That is, a resistor paste (for example, a ruthenium oxide paste (specifically, a ruthenium oxide metal glaze paste)) is printed and then dried and fired to form the resistor 20.

次に、アルミナ基板の上面に上面電極32を形成する(上面電極形成工程)。すなわち、上面電極ペーストをその一部が抵抗体に積層するように印刷し、乾燥・焼成する。この場合の上面電極ペーストは、銀系ペースト(例えば、銀系メタルグレーズペースト)である。この銀系ペーストとしては、例えば、焼成温度が約850℃の銀系ペーストとする。なお、チップ抵抗器となった場合に隣接するチップ抵抗器の上面電極で互いに隣接し合う上面電極については1つの印刷領域で形成する。   Next, the upper surface electrode 32 is formed on the upper surface of the alumina substrate (upper surface electrode forming step). That is, the top electrode paste is printed so that a part thereof is laminated on the resistor, dried and fired. The upper surface electrode paste in this case is a silver-based paste (for example, a silver-based metal glaze paste). As this silver paste, for example, a silver paste having a baking temperature of about 850 ° C. is used. In addition, when it becomes a chip resistor, the upper surface electrode which adjoins mutually by the upper surface electrode of an adjacent chip resistor is formed in one printing area | region.

次に、トリミングによる抵抗値調整の前にカバーコート70を形成する。つまり、ホウ珪酸鉛ガラス系のガラスペーストを印刷して焼成し、カバーコート70を形成する。この場合、カバーコート70は、電極間方向とは直角の方向であるカバーコート形成方向に帯状に形成し、該カバーコート形成方向にチップ抵抗器複数個分を有する形成領域に一度にカバーコートを形成して、チップ抵抗器複数個分のカバーコートを帯状に連続して形成してもよい。   Next, the cover coat 70 is formed before adjusting the resistance value by trimming. That is, the cover coat 70 is formed by printing and baking a lead borosilicate glass-based glass paste. In this case, the cover coat 70 is formed in a band shape in the cover coat forming direction which is a direction perpendicular to the inter-electrode direction, and the cover coat is applied to the formation region having a plurality of chip resistors in the cover coat forming direction at a time. The cover coat for a plurality of chip resistors may be formed continuously in a strip shape.

次に、抵抗体20にトリミング溝を形成してトリミングを行なうことにより抵抗値を調整する(抵抗体調整工程)。つまり、レーザートリミングにより抵抗体20にトリミング溝を形成する。   Next, a resistance value is adjusted by forming a trimming groove in the resistor 20 and performing trimming (resistor adjustment step). That is, a trimming groove is formed in the resistor 20 by laser trimming.

次に、保護膜80を形成する(保護膜形成工程)。つまり、カバーコート70の全体と上面電極32の一部(内側の領域)とを覆うように保護膜を形成する。つまり、保護膜用ペースト(エポキシ系の樹脂ペースト)を印刷し、乾燥・硬化させる。この場合、保護膜は、電極間方向とは直角の方向である保護膜形成方向に帯状に形成し、該保護膜形成方向にチップ抵抗器複数個分を有する形成領域に一度に保護膜を形成する。その後は、一次スリットに沿って一次分割して短冊状基板とする(一次分割工程)。   Next, a protective film 80 is formed (protective film forming step). That is, the protective film is formed so as to cover the entire cover coat 70 and a part (inner region) of the upper surface electrode 32. That is, a protective film paste (epoxy resin paste) is printed, dried and cured. In this case, the protective film is formed in a band shape in the protective film forming direction which is a direction perpendicular to the inter-electrode direction, and the protective film is formed at a time in a forming region having a plurality of chip resistors in the protective film forming direction. To do. After that, a strip-shaped substrate is formed by primary division along the primary slit (primary division step).

次に、上記短冊状基板に対して、側面電極50を形成する(側面電極形成工程)。つまり、側面電極用ペースト(樹脂銀ペースト)を短冊状基板に印刷し、乾燥・硬化させる。樹脂銀ペーストとしては、例えば、乾燥温度が約200℃の樹脂銀ペーストを用いる。   Next, the side electrode 50 is formed on the strip-shaped substrate (side electrode forming step). That is, the side electrode paste (resin silver paste) is printed on a strip-shaped substrate, dried and cured. As the resin silver paste, for example, a resin silver paste having a drying temperature of about 200 ° C. is used.

その後、二次スリットに沿って二次分割する(二次分割工程)。次に、メッキ60を形成する(メッキ工程)。つまり、厚さが10〜30μmの銅メッキを形成し、厚さが4〜12μmのニッケルメッキを形成し、その後、厚さが3〜15μmの錫メッキを形成する。以上のようにして、チップ抵抗器P1を形成する。   Then, secondary division is performed along the secondary slit (secondary division process). Next, the plating 60 is formed (plating process). That is, a copper plating having a thickness of 10 to 30 μm is formed, a nickel plating having a thickness of 4 to 12 μm is formed, and then a tin plating having a thickness of 3 to 15 μm is formed. The chip resistor P1 is formed as described above.

本実施例のチップ抵抗器P1の使用状態について説明すると、通常のチップ抵抗器と同様に、配線基板(プリント基板としてもよい)に実装して使用する。配線基板への実装においては、図2に示すように、チップ抵抗器P1は、配線基板200上に形成されたランド202に下面電極40がランド202側としてランド202に対向するようにして、ハンダフィレット210を介して実装される。なお、チップ抵抗器P1をハンダフィレット210を介して実装した状態では、錫メッキ66はハンダフィレット210と一体になるので、図2において、錫メッキ66は描かれていない。   The usage state of the chip resistor P1 of the present embodiment will be described. Like a normal chip resistor, it is mounted on a wiring board (may be a printed board). In mounting on the wiring board, as shown in FIG. 2, the chip resistor P1 is soldered so that the lower surface electrode 40 faces the land 202 on the land 202 formed on the wiring board 200 as the land 202 side. Implemented via fillet 210. In the state where the chip resistor P1 is mounted via the solder fillet 210, the tin plating 66 is integrated with the solder fillet 210, and therefore the tin plating 66 is not drawn in FIG.

本実施例のチップ抵抗器P1においては、メッキ60の内側層が銅メッキ62により形成されているので、熱応力を緩和することができ、さらに、銅メッキ62の内側の面に樹脂銀系厚膜により形成された側面電極50が接して積層しているので、より熱応力が緩和され、ハンダフィレットを介してプリント基板に実装した状態で通電を繰り返した場合でも、チップ抵抗器とハンダとの間の接合部にクラックが発生するのを防止することができる。つまり、銅メッキ62を構成する銅はヤング率が約13×1010Paと低いので、銅メッキ62を10〜30μmの厚みに形成することにより、熱応力を緩和することができる。さらに、側面電極50には、樹脂が含まれていることにより柔軟性がある(すなわち、ヤング率が低い)ので、銅メッキ62と側面電極50とが積層していることによる相乗効果により、熱応力を緩和することができる。特に、側面電極50を20〜30μmの厚みに形成することにより、さらに、熱応力を緩和することができる。特に、側面電極50と側面電極50の表面に形成された銅メッキ62とが、下面電極40から上面電極32にまで広く形成されているので、下面電極40の周辺以外の部分においてもクラックの発生を防止できる。 In the chip resistor P1 of the present embodiment, since the inner layer of the plating 60 is formed by the copper plating 62, the thermal stress can be relaxed, and the resin silver-based thickness is further formed on the inner surface of the copper plating 62. Since the side electrode 50 formed of a film is in contact with each other, the thermal stress is further relaxed, and even when energization is repeated in a state where it is mounted on a printed circuit board through a solder fillet, the chip resistor and the solder It is possible to prevent cracks from occurring at the joints between them. That is, since the copper constituting the copper plating 62 has a low Young's modulus of about 13 × 10 10 Pa, thermal stress can be alleviated by forming the copper plating 62 to a thickness of 10 to 30 μm. Furthermore, since the side electrode 50 is flexible due to the resin contained therein (that is, Young's modulus is low), the synergistic effect due to the lamination of the copper plating 62 and the side electrode 50 causes heat. Stress can be relaxed. In particular, the thermal stress can be further reduced by forming the side electrode 50 to a thickness of 20 to 30 μm. In particular, since the side electrode 50 and the copper plating 62 formed on the surface of the side electrode 50 are widely formed from the lower surface electrode 40 to the upper surface electrode 32, cracks are generated in portions other than the periphery of the lower surface electrode 40. Can be prevented.

例えば、銅メッキ62の厚み10μm未満の場合には、クラックの発生のおそれがあり、銅メッキ62の厚みを10〜30μmとすることにより、クラックの発生を小さくできるという結果となった。また、銅メッキ62の厚みを10〜30μmとした場合でも、側面電極50を樹脂銀系厚膜に形成することにより、よりクラックの発生を小さくでき、特に、側面電極50の厚みを20〜30μmに形成することにより、よりクラックの発生を小さくできる結果となった。なお、銅メッキ62の厚みが30μmを超える場合や、側面電極50の厚みが30μmを超える場合には、銅メッキ62の厚みが20〜30μmの場合や側面電極50の厚みが20〜30μmの場合と比較すると、クラックの発生率が同等であるという結果となり、銅メッキ62や側面電極50を必要以上に厚くしても、メッキ時間やペースト量の点等でコスト増となってしまう。   For example, when the thickness of the copper plating 62 is less than 10 μm, there is a risk of occurrence of cracks. By setting the thickness of the copper plating 62 to 10 to 30 μm, the generation of cracks can be reduced. Further, even when the thickness of the copper plating 62 is 10 to 30 μm, by forming the side electrode 50 in a resin silver-based thick film, the generation of cracks can be further reduced. In particular, the thickness of the side electrode 50 is 20 to 30 μm. As a result, it was possible to reduce the generation of cracks. When the thickness of the copper plating 62 exceeds 30 μm, the thickness of the side electrode 50 exceeds 30 μm, the thickness of the copper plating 62 is 20 to 30 μm, or the thickness of the side electrode 50 is 20 to 30 μm. As a result, the crack generation rate is the same, and even if the copper plating 62 and the side electrode 50 are made thicker than necessary, the cost increases in terms of plating time and paste amount.

なお、本実施例における上記の説明においては、電極部30を絶縁基板10の短辺側に形成するとしたが、電極部30を絶縁基板10の長辺側に形成してもよい。   In the above description of the present embodiment, the electrode portion 30 is formed on the short side of the insulating substrate 10, but the electrode portion 30 may be formed on the long side of the insulating substrate 10.

また、本実施例における上記の説明において、側面電極50は、樹脂銀系厚膜により形成されているとしたが、これには限らず、カーボン、ルテニウム、ニッケルにおける少なくともいずれかの導電性物質を混合した樹脂を用いてもよい。つまり、側面電極50は、樹脂系の導電ペーストにより構成されたものであればよい。   In the above description of the present embodiment, the side electrode 50 is formed of a resin silver-based thick film. However, the present invention is not limited to this, and at least one of the conductive materials of carbon, ruthenium, and nickel is used. A mixed resin may be used. That is, the side electrode 50 only needs to be composed of a resin-based conductive paste.

次に、実施例2のチップ抵抗器について説明する。実施例2のチップ抵抗器P2は、実施例1のチップ抵抗器P1と略同様の構成であるが、実施例2のチップ抵抗器P2が多連チップ抵抗器である点が異なる。   Next, the chip resistor of Example 2 will be described. The chip resistor P2 of the second embodiment has substantially the same configuration as the chip resistor P1 of the first embodiment, except that the chip resistor P2 of the second embodiment is a multiple chip resistor.

チップ抵抗器P2は、図3、図4に示すように構成され、絶縁基板(基板)110と、複数の抵抗体120と、複数対の電極部130と、カバーコート(一次コート)170と、保護膜(二次コート)180と、を有している。   The chip resistor P2 is configured as shown in FIGS. 3 and 4, and includes an insulating substrate (substrate) 110, a plurality of resistors 120, a plurality of pairs of electrode portions 130, a cover coat (primary coat) 170, And a protective film (secondary coat) 180.

ここで、絶縁基板110は、含有率96%程度のアルミナにて形成された絶縁体である。この絶縁基板110は、直方体形状における長手方向の側面に直方体形状の切欠部112が設けられた形状を呈し、平面視において、長方形状の長手辺に沿って方形状の凹部を形成した形状を呈している。これにより、切欠部112が形成されていない箇所に凸状部110aが形成されている。つまり、図3の例では、一つの長手方向の側面に沿って3つの切欠部112が間隔を介して形成され、4つの凸状部110aが形成されている。この絶縁基板110は、上記チップ抵抗器P2の基礎部材、すなわち、基体として用いられている。なお、絶縁基板110の大きさは、平面視において、長辺が2.0〜3.2mm、短辺が1.0mm〜1.6mmとなっていて、具体的には、長辺が3.2mmで短辺が1.6mm、長辺が2.0mmで短辺が1.0mmの場合が挙げられる。   Here, the insulating substrate 110 is an insulator formed of alumina having a content rate of about 96%. The insulating substrate 110 has a shape in which a rectangular parallelepiped notch 112 is provided on a side surface in a longitudinal direction of the rectangular parallelepiped shape, and has a shape in which a rectangular concave portion is formed along a rectangular long side in a plan view. ing. Thereby, the convex part 110a is formed in the location in which the notch part 112 is not formed. That is, in the example of FIG. 3, three notches 112 are formed at intervals along one side surface in the longitudinal direction, and four convex portions 110 a are formed. The insulating substrate 110 is used as a base member of the chip resistor P2, that is, a base. In addition, the size of the insulating substrate 110 is 2.0 to 3.2 mm for the long side and 1.0 mm to 1.6 mm for the short side in plan view. Examples include a case where the length is 2 mm, the short side is 1.6 mm, the long side is 2.0 mm, and the short side is 1.0 mm.

また、抵抗体120は、図3に示すように、絶縁基板110の上面に層状に設けられ、電極間方向(X1−X2方向)(抵抗体120における一対の上面電極132との接続位置を結ぶ方向、(他においても同じ)、通電方向としてもよい)に帯状に形成されていて、平面視において略長方形状に形成されている。この電極間方向は、絶縁基板110においては、短手方向となる。つまり、抵抗体120は、絶縁基板110の上面における一対の凸状部110a間の領域に形成されている。この抵抗体120の電極間方向の端部は絶縁基板110の端部までは形成されておらず、抵抗体120の電極間方向の端部と絶縁基板110の電極間方向の端部との間には所定の間隔が形成されている。また、抵抗体120の幅方向(Y1−Y2方向)の長さは、凸状部110aの幅方向の長さよりも短く形成されている。この抵抗体120は、図3に示すように、全体に方形状(具体的には、長方形状)を呈し、酸化ルテニウム系メタルグレーズ厚膜により形成されている。   Further, as shown in FIG. 3, the resistor 120 is provided in a layered manner on the upper surface of the insulating substrate 110, and connects the connection positions of the resistor 120 with the pair of upper surface electrodes 132 in the inter-electrode direction (X1-X2 direction). It is formed in a band shape in the direction, (the same applies in other cases), and in the energization direction, and is formed in a substantially rectangular shape in plan view. This inter-electrode direction is a short direction in the insulating substrate 110. That is, the resistor 120 is formed in a region between the pair of convex portions 110 a on the upper surface of the insulating substrate 110. The end of the resistor 120 in the interelectrode direction is not formed up to the end of the insulating substrate 110, and is between the end of the resistor 120 in the interelectrode direction and the end of the insulating substrate 110 in the interelectrode direction. Is formed with a predetermined interval. The length of the resistor 120 in the width direction (Y1-Y2 direction) is shorter than the length of the convex portion 110a in the width direction. As shown in FIG. 3, the resistor 120 has a rectangular shape (specifically, a rectangular shape) as a whole, and is formed of a ruthenium oxide-based metal glaze thick film.

また、電極部130は、絶縁基板110における切欠部112が設けられている辺部における切欠部112が設けられていない箇所(つまり、凸状部分)に一対ずつ設けられ、図3に示す例では、計4対の電極部130が設けられている。   Further, a pair of electrode portions 130 are provided at locations where the cutout portions 112 are not provided in the side portions of the insulating substrate 110 where the cutout portions 112 are provided (that is, convex portions). In the example shown in FIG. In total, four pairs of electrode portions 130 are provided.

各電極部130は、上面電極132と、下面電極140と、側面電極150と、メッキ160とを有している。   Each electrode unit 130 includes an upper surface electrode 132, a lower surface electrode 140, a side surface electrode 150, and a plating 160.

上面電極132は、絶縁基板110の上面の短手方向(X1−X2方向(図3参照))の両端部領域に層状に一対形成されていて、平面視において略方形状を呈している。つまり、一方の上面電極132は、絶縁基板110の凸状部110aの上面のX1側の端部から所定の長さに形成されているとともに、他方の上面電極132は、絶縁基板110の凸状部110aの上面のX2側の端部から所定長さに形成されている。また、上面電極132の幅方向の幅は、絶縁基板110の凸状部110aの幅よりも短く形成されている。この上面電極132は、具体的には、銀系厚膜(銀系メタルグレーズ厚膜)により形成されている。   A pair of upper surface electrodes 132 are formed in layers in both end regions of the upper surface of the insulating substrate 110 in the short direction (X1-X2 direction (see FIG. 3)) and have a substantially rectangular shape in plan view. That is, one upper surface electrode 132 is formed to have a predetermined length from the end portion on the X1 side of the upper surface of the convex portion 110a of the insulating substrate 110, and the other upper surface electrode 132 is a convex shape of the insulating substrate 110. A predetermined length is formed from the end of the upper surface of the portion 110a on the X2 side. Further, the width in the width direction of the upper surface electrode 132 is formed to be shorter than the width of the convex portion 110 a of the insulating substrate 110. Specifically, the upper surface electrode 132 is formed of a silver-based thick film (silver-based metal glaze thick film).

また、上面電極132の端部領域の上面には、抵抗体120の端部領域が積層して形成されている。なお、上面電極132の端部領域が抵抗体120の端部領域の上面に積層した構成としてもよい。   In addition, the end region of the resistor 120 is laminated on the upper surface of the end region of the upper surface electrode 132. Note that the end region of the upper surface electrode 132 may be stacked on the upper surface of the end region of the resistor 120.

また、下面電極140は、図4に示すように、上記絶縁基板110の下面の両端部領域に層状に一対形成されていて、一方の下面電極140は、凸状部110aの下面のX1側の端部から所定の長さに形成され、他方の下面電極140は、凸状部110aの下面のX2側の端部から所定の長さに形成されている。この下面電極140の長さ(電極間方向の長さ)は、上面電極132の長さと略同一に形成されているが、下面電極140の長さは任意としてもよい。また、下面電極140の幅方向(Y1−Y2方向)の長さは、絶縁基板110凸状部110aの幅方向の長さよりも短く形成されている。この下面電極140は、銀系厚膜(銀系メタルグレーズ厚膜)により形成されている。なお、この下面電極140の構成を省略して、側面電極150の下側部分により下面電極の代わりとしてもよい。   Further, as shown in FIG. 4, a pair of lower surface electrodes 140 are formed in layers at both end regions of the lower surface of the insulating substrate 110, and one lower surface electrode 140 is on the X1 side of the lower surface of the convex portion 110a. The other lower surface electrode 140 is formed with a predetermined length from the end portion, and the other lower surface electrode 140 is formed with a predetermined length from the end portion on the X2 side of the lower surface of the convex portion 110a. The length of the lower surface electrode 140 (length in the inter-electrode direction) is formed substantially the same as the length of the upper surface electrode 132, but the length of the lower surface electrode 140 may be arbitrary. Further, the length of the lower surface electrode 140 in the width direction (Y1-Y2 direction) is shorter than the length of the insulating substrate 110 convex portion 110a in the width direction. The lower surface electrode 140 is formed of a silver-based thick film (silver-based metal glaze thick film). The configuration of the lower surface electrode 140 may be omitted, and the lower portion of the side surface electrode 150 may be substituted for the lower surface electrode.

また、側面電極150は、上面電極132の一部と、保護膜180の一部と、下面電極140の一部と、絶縁基板110の側面(つまり、X1側の側面と、X2側の側面)を被覆するように断面略コ字状に層状に形成されている。この側面電極150は、X1側の端部とX2側の端部にそれぞれ設けられている。この側面電極150は、実施例1の側面電極50と同様の構成であり、樹脂銀系厚膜により形成され、略均一の厚膜に形成されていて、20〜30μmの厚みに形成されている。   The side electrode 150 includes a part of the upper surface electrode 132, a part of the protective film 180, a part of the lower surface electrode 140, and a side surface of the insulating substrate 110 (that is, a side surface on the X1 side and a side surface on the X2 side). Is formed in a layered shape with a substantially U-shaped cross section. The side electrodes 150 are provided at the end on the X1 side and the end on the X2 side, respectively. This side electrode 150 has the same configuration as the side electrode 50 of Example 1, is formed of a resin silver-based thick film, is formed in a substantially uniform thick film, and is formed in a thickness of 20 to 30 μm. .

この側面電極150は、樹脂と銀粉末とを含む樹脂銀系厚膜であり、具体的には、エポキシ樹脂と銀粉末とを均一に混練してなる側面電極用ペーストにより構成された熱硬化型の樹脂・銀系厚膜である。ここで、側面電極150全体における樹脂と銀との比率は、重量比で、樹脂が10〜25%(好適には、14〜16%)で、銀粉末が75〜90%(好適には84〜86%)であり、容積比では、樹脂が55〜65%で、銀粉末が35〜45%となっている。   The side electrode 150 is a resin silver-based thick film containing a resin and silver powder. Specifically, the side electrode 150 is a thermosetting type composed of a side electrode paste obtained by uniformly kneading an epoxy resin and silver powder. This is a resin-silver thick film. Here, the ratio of the resin and silver in the entire side electrode 150 is 10 to 25% (preferably 14 to 16%) of resin and 75 to 90% (preferably 84) of silver powder in terms of weight ratio. In the volume ratio, the resin is 55 to 65% and the silver powder is 35 to 45%.

なお、側面電極150を構成する樹脂としては、エポキシ樹脂には限られず、フェノール樹脂でもよく、また、エポキシ樹脂とフェノール樹脂とを混合したもの等他の樹脂であってもよい。   The resin constituting the side electrode 150 is not limited to an epoxy resin, and may be a phenol resin or another resin such as a mixture of an epoxy resin and a phenol resin.

また、メッキ160は、実施例1のメッキ60と同様の構成であり、側面電極150の外側に側面電極150を被覆して形成された銅メッキ(Cuメッキ)162と、銅メッキ162の外側に銅メッキ162を被覆して形成されたニッケルメッキ(Niメッキ)164と、ニッケルメッキ164の外側にニッケルメッキ164を被覆して形成された錫メッキ(Snメッキ)166とから構成されていて、X1側の端部領域とX2側の端部領域にそれぞれ設けられている。つまり、チップ抵抗器の電極部の表面にメッキ160が設けられていて、内側層が銅メッキで、中間層がニッケルメッキで、外側層が錫メッキとなっている。銅メッキ162とニッケルメッキ164と錫メッキ166とは、それぞれ略均一の厚膜に形成されている。なお、メッキ160の保護膜180側の端部は、保護膜180に積層している。   The plating 160 has the same configuration as that of the plating 60 of the first embodiment. The plating 160 is formed by coating the side electrode 150 on the outside of the side electrode 150, and on the outside of the copper plating 162. A nickel plating (Ni plating) 164 formed by covering the copper plating 162, and a tin plating (Sn plating) 166 formed by coating the nickel plating 164 on the outside of the nickel plating 164, X1 Side end region and X2 side end region. That is, the plating 160 is provided on the surface of the electrode portion of the chip resistor, the inner layer is copper plating, the intermediate layer is nickel plating, and the outer layer is tin plating. The copper plating 162, the nickel plating 164, and the tin plating 166 are each formed in a substantially uniform thick film. The end of the plating 160 on the protective film 180 side is laminated on the protective film 180.

ここで、銅メッキ162は、10〜30μmの厚みに形成されている。また、ニッケルメッキ164は、上面電極132等の内部電極のはんだ食われを防止するために形成され、4〜12μmの厚みに形成されている。また、錫メッキ166は、3〜15μmの厚みに形成されている。なお、錫メッキ166の代わりに、ハンダメッキとしてもよい。   Here, the copper plating 162 is formed to a thickness of 10 to 30 μm. The nickel plating 164 is formed to prevent solder erosion of internal electrodes such as the upper surface electrode 132 and is formed to a thickness of 4 to 12 μm. The tin plating 166 is formed to a thickness of 3 to 15 μm. Instead of tin plating 166, solder plating may be used.

また、カバーコート170は、抵抗体120の上面に層状に形成され、抵抗体120へのトリミング時の熱衝撃を緩和するために形成される。このカバーコート170の形成位置は、幅方向(Y1−Y2方向)には、絶縁基板110のY1−Y2方向の幅と略同一に形成され、電極間方向には、図4に示すように、抵抗体120の長さよりも短く形成され、上面電極132に接しないように形成されている。つまり、カバーコート170は、Y1−Y2方向に帯状に形成されている。このカバーコート170は、ガラス系材料により形成され、具体的には、ホウ珪酸鉛ガラス系厚膜により形成される。なお、抵抗体120とカバーコート170には、トリミング溝190が形成されている。   The cover coat 170 is formed in a layered manner on the upper surface of the resistor 120, and is formed in order to mitigate the thermal shock during trimming of the resistor 120. The cover coat 170 is formed in the width direction (Y1-Y2 direction) substantially the same as the width of the insulating substrate 110 in the Y1-Y2 direction, and in the inter-electrode direction, as shown in FIG. The resistor 120 is formed to be shorter than the length of the resistor 120 and is not in contact with the upper surface electrode 132. That is, the cover coat 170 is formed in a band shape in the Y1-Y2 direction. The cover coat 170 is formed of a glass-based material, specifically, a lead borosilicate glass-based thick film. A trimming groove 190 is formed in the resistor 120 and the cover coat 170.

また、保護膜180は、カバーコート170と、抵抗体120の露出部分と、上面電極132の一部を被覆するように設けられている。この保護膜180の形成位置をさらに詳しく説明すると、幅方向(Y1−Y2方向)には、絶縁基板110のY1−Y2方向の幅と略同一に形成され、さらに、電極間方向には、絶縁基板110の切欠部112が形成された位置におけるX1−X2方向の幅よりも若干短く形成され、平面視において方形状に形成されている。つまり、保護膜180は、Y1−Y2方向に帯状に形成されている。この保護膜180は、エポキシ樹脂系厚膜により形成されている。以上のように、保護膜180は、主として、抵抗体120を保護するものである。なお、保護膜180の厚み(最大厚み)は、20〜40μmとなっている。   The protective film 180 is provided so as to cover the cover coat 170, the exposed portion of the resistor 120, and a part of the upper surface electrode 132. The formation position of the protective film 180 will be described in more detail. In the width direction (Y1-Y2 direction), the insulating film 110 is formed to have substantially the same width as the Y1-Y2 direction. It is formed slightly shorter than the width in the X1-X2 direction at the position where the notch 112 of the substrate 110 is formed, and is formed in a square shape in plan view. That is, the protective film 180 is formed in a band shape in the Y1-Y2 direction. The protective film 180 is formed of an epoxy resin thick film. As described above, the protective film 180 mainly protects the resistor 120. In addition, the thickness (maximum thickness) of the protective film 180 is 20 to 40 μm.

上記構成のチップ抵抗器P2の製造方法について説明すると、まず、上面に一次スリットと二次スリットとが形成され、一次スリットに沿って四角柱状の穴部(一次スリットにより基板が分割されることにより、穴部が切欠部112となる。)を有するアルミナ基板(このアルミナ基板は、複数のチップ抵抗器の絶縁基板の大きさを少なくとも有する大判のものであり、平板状のグリーンシート(含有率96%程度のアルミナを含有するグリーンシート)を予め焼成したものである)(基板素体)を用意し、このアルミナ基板の裏面(すなわち、底面)に下面電極を形成する(下面電極形成工程)。つまり、下面電極用のペースト(例えば、銀系メタルグレーズ等の銀系ペースト)を印刷し、乾燥・焼成する。この銀系ペーストとしては、例えば、焼成温度が約850℃の銀系ペーストとする。なお、この下面電極の形成に際しては、一枚のスクリーンで縦横に複数個印刷する。   The manufacturing method of the chip resistor P2 having the above configuration will be described. First, a primary slit and a secondary slit are formed on the upper surface, and a rectangular pillar-shaped hole (the substrate is divided by the primary slit along the primary slit). , An alumina substrate having a hole (notch portion 112) (this alumina substrate is a large one having at least the size of an insulating substrate of a plurality of chip resistors, and is a flat green sheet (content 96). (A green sheet containing about% alumina) is prepared in advance (substrate body), and a lower electrode is formed on the back surface (that is, the bottom surface) of the alumina substrate (lower electrode forming step). That is, a paste for the lower surface electrode (for example, a silver-based paste such as silver-based metal glaze) is printed, dried and fired. As this silver paste, for example, a silver paste having a baking temperature of about 850 ° C. is used. In forming the lower surface electrode, a plurality of images are printed vertically and horizontally on a single screen.

次に、アルミナ基板の上面に上面電極132を形成する(上面電極形成工程)。すなわち、上面電極ペーストを絶縁基板110の上面に印刷し、乾燥・焼成する。この場合の上面電極ペーストは、銀系ペースト(例えば、銀系メタルグレーズペースト)である。この銀系ペーストとしては、例えば、焼成温度が約850℃の銀系ペーストとする。なお、チップ抵抗器となった場合に隣接するチップ抵抗器の上面電極で互いに隣接し合う上面電極については1つの印刷領域で形成する。   Next, the upper surface electrode 132 is formed on the upper surface of the alumina substrate (upper surface electrode forming step). That is, the upper surface electrode paste is printed on the upper surface of the insulating substrate 110, dried and fired. The upper surface electrode paste in this case is a silver-based paste (for example, a silver-based metal glaze paste). As this silver paste, for example, a silver paste having a baking temperature of about 850 ° C. is used. In addition, when it becomes a chip resistor, the upper surface electrode which adjoins mutually by the upper surface electrode of an adjacent chip resistor is formed in one printing area | region.

次に、上記アルミナ基板の上面及び一対の上面電極132の上面に抵抗体120を形成する(抵抗体形成工程)。つまり、抵抗体ペースト(例えば、酸化ルテニウム系ペースト(具体的には、酸化ルテニウム系メタルグレーズペースト))を印刷した後に乾燥・焼成して抵抗体120を形成する。   Next, the resistor 120 is formed on the upper surface of the alumina substrate and the upper surfaces of the pair of upper surface electrodes 132 (resistor forming step). That is, a resistor paste (for example, a ruthenium oxide paste (specifically, a ruthenium oxide metal glaze paste)) is printed and then dried and fired to form the resistor 120.

次に、トリミングによる抵抗値調整の前にカバーコート170を形成する。つまり、ホウ珪酸鉛ガラス系のガラスペーストを印刷して焼成し、カバーコート170を形成する。この場合、カバーコート170は、電極間方向とは直角の方向であるカバーコート形成方向に帯状に形成し、該カバーコート形成方向にチップ抵抗器複数個分を有する形成領域に一度にカバーコートを形成して、チップ抵抗器複数個分のカバーコートを帯状に連続して形成してもよい。   Next, the cover coat 170 is formed before adjusting the resistance value by trimming. That is, the cover coat 170 is formed by printing and baking a lead borosilicate glass-based glass paste. In this case, the cover coat 170 is formed in a band shape in the cover coat forming direction which is a direction perpendicular to the inter-electrode direction, and the cover coat is applied to the formation region having a plurality of chip resistors in the cover coat forming direction at a time. The cover coat for a plurality of chip resistors may be formed continuously in a strip shape.

次に、抵抗体120にトリミング溝を形成してトリミングを行なうことにより抵抗値を調整する(抵抗体調整工程)。つまり、レーザートリミングにより抵抗体120にトリミング溝を形成する。   Next, a resistance value is adjusted by forming a trimming groove in the resistor 120 and performing trimming (resistor adjustment step). That is, a trimming groove is formed in the resistor 120 by laser trimming.

次に、保護膜180を形成する(保護膜形成工程)。つまり、カバーコート170の全体と上面電極132の一部(内側の領域)とを覆うように保護膜を形成する。つまり、保護膜用ペースト(エポキシ系の樹脂ペースト)を印刷し、乾燥・硬化させる。この場合、保護膜は、電極間方向とは直角の方向である保護膜形成方向に帯状に形成し、該保護膜形成方向にチップ抵抗器複数個分を有する形成領域に一度に保護膜を形成する。その後は、一次スリットに沿って一次分割して短冊状基板とする(一次分割工程)。この一次分割により、基板に設けられた穴部が分割されて、切欠部112となる。   Next, the protective film 180 is formed (protective film forming step). That is, the protective film is formed so as to cover the entire cover coat 170 and part of the upper surface electrode 132 (inner region). That is, a protective film paste (epoxy resin paste) is printed, dried and cured. In this case, the protective film is formed in a band shape in the protective film forming direction which is a direction perpendicular to the inter-electrode direction, and the protective film is formed at a time in a forming region having a plurality of chip resistors in the protective film forming direction. To do. After that, a strip-shaped substrate is formed by primary division along the primary slit (primary division step). By this primary division, the hole provided in the substrate is divided into the cutout portion 112.

次に、上記短冊状基板に対して、側面電極150を形成する(側面電極形成工程)。つまり、側面電極用ペースト(樹脂銀ペースト)を短冊状基板に印刷し、乾燥・硬化させる。樹脂銀ペーストとしては、例えば、乾燥温度が約200℃の樹脂銀ペーストを用いる。   Next, the side electrode 150 is formed on the strip-shaped substrate (side electrode forming step). That is, the side electrode paste (resin silver paste) is printed on a strip-shaped substrate, dried and cured. As the resin silver paste, for example, a resin silver paste having a drying temperature of about 200 ° C. is used.

その後、二次スリットに沿って二次分割する(二次分割工程)。次に、メッキ160を形成する(メッキ工程)。つまり、厚さが10〜30μmの銅メッキを形成し、厚さが4〜12μmのニッケルメッキを形成し、その後、厚さが3〜15μmの錫メッキを形成する。以上のようにして、チップ抵抗器P2を形成する。   Then, secondary division is performed along the secondary slit (secondary division process). Next, the plating 160 is formed (plating process). That is, a copper plating having a thickness of 10 to 30 μm is formed, a nickel plating having a thickness of 4 to 12 μm is formed, and then a tin plating having a thickness of 3 to 15 μm is formed. The chip resistor P2 is formed as described above.

本実施例のチップ抵抗器P2の使用状態について説明すると、通常のチップ抵抗器と同様に、配線基板(プリント基板としてもよい)に実装して使用する。配線基板への実装においては、図5に示すように、チップ抵抗器P2は、配線基板200上に形成されたランド202に下面電極140がランド202側としてランド202に対向するようにしてハンダフィレット210を介して実装される。なお、チップ抵抗器P2をハンダフィレット210を介して実装した状態では、錫メッキ166はハンダフィレット210と一体になるので、図5おいて、錫メッキ166は描かれていない。   The usage state of the chip resistor P2 of the present embodiment will be described. Like a normal chip resistor, the chip resistor P2 is used by being mounted on a wiring board (may be a printed board). In mounting on a wiring board, as shown in FIG. 5, the chip resistor P <b> 2 includes a solder fillet such that the lower surface electrode 140 faces the land 202 on the land 202 formed on the wiring board 200 as the land 202 side. It is implemented via 210. In the state where the chip resistor P2 is mounted via the solder fillet 210, the tin plating 166 is integrated with the solder fillet 210, and therefore the tin plating 166 is not drawn in FIG.

本実施例のチップ抵抗器P2においては、メッキ160の内側層が銅メッキ162により形成されているので、熱応力を緩和することができ、さらに、銅メッキ162の内側の面に樹脂銀系厚膜により形成された側面電極150が接して積層しているので、より熱応力が緩和され、ハンダフィレットを介してプリント基板に実装した状態で通電を繰り返した場合でも、チップ抵抗器とハンダとの間の接合部にクラックが発生するのを防止することができる。つまり、銅メッキ162を構成する銅はヤング率が約13×1010Paと低いので、銅メッキ162を10〜30μmの厚みに形成することにより、熱応力を緩和することができる。さらに、側面電極150には、樹脂が含まれていることにより柔軟性がある(すなわち、ヤング率が低い)ので、銅メッキ162と側面電極150とが積層していることによる相乗効果により、熱応力を緩和することができる。特に、側面電極150を20〜30μmの厚みに形成することにより、さらに、熱応力を緩和することができる。特に、側面電極150と側面電極150の表面に形成された銅メッキと162が、下面電極140から上面電極132にまで広く形成されているので、下面電極140の周辺以外の部分においてもクラックの発生を防止できる。 In the chip resistor P2 of the present embodiment, since the inner layer of the plating 160 is formed by the copper plating 162, the thermal stress can be relieved, and the resin silver-based thickness is further formed on the inner surface of the copper plating 162. Since the side electrodes 150 formed of the film are in contact with each other, the thermal stress is further relaxed, and even when energization is repeated while being mounted on a printed circuit board via a solder fillet, the chip resistor and the solder It is possible to prevent cracks from occurring at the joints between them. That is, since the copper constituting the copper plating 162 has a low Young's modulus of about 13 × 10 10 Pa, thermal stress can be relaxed by forming the copper plating 162 to a thickness of 10 to 30 μm. Further, since the side electrode 150 is flexible because it contains a resin (that is, the Young's modulus is low), the side electrode 150 is heated by the synergistic effect of the copper plating 162 and the side electrode 150 being laminated. Stress can be relaxed. In particular, the thermal stress can be further reduced by forming the side electrode 150 to a thickness of 20 to 30 μm. In particular, since the side surface electrode 150 and the copper plating 162 formed on the surface of the side surface electrode 150 are widely formed from the lower surface electrode 140 to the upper surface electrode 132, cracks are also generated in portions other than the periphery of the lower surface electrode 140. Can be prevented.

また、特に、多連チップ抵抗器の場合には、図11に示す従来例のようなチップ抵抗器と比べて、絶縁基板が横方向に大型となり、また、複数の素子(抵抗体)が隣接していることから発熱量が大きいので、その分絶縁基板の熱膨張の度合いが大きく、また、電極部の形成領域は絶縁基板の切欠部によって縮小されるのに伴い電極部に形成されるハンダフィレットの体積も小さくなるので、熱応力によりチップ抵抗器とハンダとの間の接合部にクラックが発生するおそれが高いといえるが、本実施例のように、銅メッキ162と樹脂銀系厚膜により形成された側面電極150を設けることにより、熱応力を緩和して、チップ抵抗器とハンダとの間の接合部にクラックが発生するのを防止することができる。   In particular, in the case of a multiple chip resistor, the insulating substrate is larger in the lateral direction and a plurality of elements (resistors) are adjacent to each other as compared with the conventional chip resistor shown in FIG. Therefore, the amount of heat generated is large, so the degree of thermal expansion of the insulating substrate is correspondingly large, and the formation area of the electrode portion is reduced by the notch portion of the insulating substrate, and the solder formed on the electrode portion Since the volume of the fillet is also small, it can be said that there is a high risk of cracks occurring at the joint between the chip resistor and the solder due to thermal stress. However, as in this embodiment, the copper plating 162 and the resin silver-based thick film are used. By providing the side electrode 150 formed by the above, it is possible to relieve the thermal stress and prevent the occurrence of cracks at the joint between the chip resistor and the solder.

例えば、銅メッキ162の厚み10μm未満の場合には、クラックの発生のおそれがあり、銅メッキ162の厚みを10〜30μmとすることにより、クラックの発生を小さくできるという結果となった。また、銅メッキ162の厚みを10〜30μmとした場合でも、側面電極150を樹脂銀系厚膜に形成することにより、よりクラックの発生を小さくでき、特に、側面電極150の厚みを20〜30μmに形成することにより、よりクラックの発生を小さくできる結果となった。なお、銅メッキ162の厚みが30μmを超える場合や、側面電極150の厚みが30μmを超える場合には、チップ抵抗器P2としての強度が弱くなるという結果となった。   For example, when the thickness of the copper plating 162 is less than 10 μm, there is a risk of occurrence of cracks. By setting the thickness of the copper plating 162 to 10 to 30 μm, it was possible to reduce the occurrence of cracks. Moreover, even when the thickness of the copper plating 162 is 10 to 30 μm, by forming the side electrode 150 on the resin silver-based thick film, the generation of cracks can be further reduced, and in particular, the thickness of the side electrode 150 is 20 to 30 μm. As a result, it was possible to reduce the generation of cracks. In addition, when the thickness of the copper plating 162 exceeded 30 μm, or when the thickness of the side electrode 150 exceeded 30 μm, the result was that the strength as the chip resistor P2 was weakened.

なお、上記の説明において、側面電極150は、樹脂銀系厚膜により形成されているとしたが、これには限らず、カーボン、ルテニウム、ニッケルにおける少なくともいずれかの導電性物質を混合した樹脂を用いてもよい。つまり、側面電極150は、樹脂系の導電ペーストにより構成されたものであればよい。   In the above description, the side electrode 150 is formed of a resin silver-based thick film. However, the present invention is not limited to this, and a resin in which at least one of conductive materials of carbon, ruthenium, and nickel is mixed is used. It may be used. That is, the side electrode 150 may be formed of a resin-based conductive paste.

なお、上記の説明においては、絶縁基板110に切欠部112が形成されていて、凸状部110aが形成された形状のものを例にとって説明したが、図6に示すように、絶縁基板110に切欠部が設けられておらず、絶縁基板110が直方体形状の多連チップ抵抗器であってもよい。なお、図6に示すチップ抵抗器P2’におけるC−C断面も図4に示すように構成されるとともに、配線基板への実装状態は図5に示すように構成され、特に、側面電極150とメッキ160は、チップ抵抗器P2における上記側面電極150やメッキ160と同様に構成されている。   In the above description, the notched portion 112 is formed in the insulating substrate 110 and the convex portion 110a is formed as an example. However, as shown in FIG. The notched portion is not provided, and the insulating substrate 110 may be a rectangular parallelepiped multiple chip resistor. In addition, the CC cross section in the chip resistor P2 'shown in FIG. 6 is also configured as shown in FIG. 4, and the mounting state on the wiring board is configured as shown in FIG. The plating 160 is configured similarly to the side electrode 150 and the plating 160 in the chip resistor P2.

次に、実施例3のチップ抵抗器について説明する。本発明に基づくチップ抵抗器P3は、図7に示すように構成され、絶縁基板(基板)10と、抵抗体20と、一対の電極部30と、カバーコート(一次コート)70と、保護膜(二次コート)80と、を有している。   Next, the chip resistor of Example 3 will be described. A chip resistor P3 according to the present invention is configured as shown in FIG. 7, and includes an insulating substrate (substrate) 10, a resistor 20, a pair of electrode portions 30, a cover coat (primary coat) 70, and a protective film. (Secondary coat) 80.

ここで、絶縁基板10は、実施例1の絶縁基板10と同様の構成であるので詳しい説明を省略する。   Here, since the insulating substrate 10 has the same configuration as that of the insulating substrate 10 of the first embodiment, detailed description thereof is omitted.

また、抵抗体20は、図7に示すように、絶縁基板10の上面に層状に設けられ、電極間方向(X1−X2方向)(抵抗体20における一対の上面電極32との接続位置を結ぶ方向、(他においても同じ)、通電方向としてもよい)に帯状に形成されていて、平面視において略長方形状に形成されている。この抵抗体20の電極間方向の端部は絶縁基板10の端部までは形成されておらず、抵抗体20の電極間方向の端部と絶縁基板10の電極間方向の端部との間には所定の間隔が形成されている。また、抵抗体20の幅方向の端部は絶縁基板10の端部までは形成されておらず、抵抗体20の幅方向の端部と絶縁基板10の幅方向の端部との間には所定の間隔が形成されている。この抵抗体20は、図7に示すように、全体に方形状(具体的には、長方形状)を呈し、酸化ルテニウム系メタルグレーズ厚膜により形成されている。   Further, as shown in FIG. 7, the resistor 20 is provided in a layered manner on the upper surface of the insulating substrate 10, and connects the connection position between the pair of upper surface electrodes 32 in the inter-electrode direction (X1-X2 direction). It is formed in a band shape in the direction, (the same applies in other cases), and in the energization direction, and is formed in a substantially rectangular shape in plan view. The end of the resistor 20 in the interelectrode direction is not formed up to the end of the insulating substrate 10, and is between the end of the resistor 20 in the interelectrode direction and the end of the insulating substrate 10 in the interelectrode direction. Is formed with a predetermined interval. Further, the end of the resistor 20 in the width direction is not formed up to the end of the insulating substrate 10, and between the end of the resistor 20 in the width direction and the end of the insulating substrate 10 in the width direction. A predetermined interval is formed. As shown in FIG. 7, the resistor 20 has a rectangular shape (specifically, a rectangular shape) as a whole, and is formed of a ruthenium oxide-based metal glaze thick film.

また、電極部30は、絶縁基板10における電極間方向の端部にそれぞれ設けられ、上面電極32と、補助電極34と、下面電極40と、側面電極50と、メッキ60とを有している。   Moreover, the electrode part 30 is provided in the edge part of the direction between electrodes in the insulated substrate 10, respectively, and has the upper surface electrode 32, the auxiliary electrode 34, the lower surface electrode 40, the side electrode 50, and the plating 60. .

上面電極32は、絶縁基板10の上面の長手方向(X1−X2方向(図7参照))の両端部領域に層状に一対形成されていて、平面視において略方形状を呈している。つまり、一方の上面電極32は、絶縁基板10の上面のX1側の端部から所定の長さに形成されているとともに、他方の上面電極32は、絶縁基板10の上面のX2側の端部から所定長さに形成されている。また、上面電極32の幅方向の幅は、絶縁基板10の幅よりも小さく、抵抗体20の幅よりも若干大きく形成されている。この上面電極32は、具体的には、銀系厚膜(銀系メタルグレーズ厚膜)により形成されている。   A pair of upper surface electrodes 32 are formed in layers at both end regions in the longitudinal direction (X1-X2 direction (see FIG. 7)) of the upper surface of the insulating substrate 10 and have a substantially rectangular shape in plan view. That is, one upper surface electrode 32 is formed to a predetermined length from the end portion on the X1 side of the upper surface of the insulating substrate 10, and the other upper surface electrode 32 is an end portion on the X2 side of the upper surface of the insulating substrate 10. To a predetermined length. Further, the width in the width direction of the upper surface electrode 32 is smaller than the width of the insulating substrate 10 and slightly larger than the width of the resistor 20. Specifically, the upper electrode 32 is formed of a silver-based thick film (silver-based metal glaze thick film).

また、上面電極32の端部領域の上面には、抵抗体20の端部領域が積層して形成されている。なお、上面電極32の端部領域が抵抗体20の端部領域の上面に積層した構成としてもよい。   Further, the end region of the resistor 20 is laminated on the upper surface of the end region of the upper surface electrode 32. The end region of the upper surface electrode 32 may be stacked on the upper surface of the end region of the resistor 20.

また、補助電極34は、上面電極32の上面と保護膜80に積層して層状に一対形成されていて、平面視において略方形状を呈している。つまり、一方の補助電極34は、上面電極32の上面のX1側の端部から保護膜80の上面にまで形成され、他方の補助電極34は、上面電極32の上面のX2側の端部から保護膜80の上面にまで形成され、一対の補助電極34の内側の端部間には間隔が形成され、一方の補助電極34の表面に形成されたメッキ60と他方の補助電極34の表面に形成されたメッキ60とが接しないように形成されている。なお、補助電極34の幅方向の幅は、上面電極32の幅方向の幅と略同一となっているが、絶縁基板10の幅と略同一としてもよい。この補助電極34は、樹脂銀系厚膜により形成され、略均一の厚膜に形成されていて、10〜30μmの厚みに形成されている。   The auxiliary electrodes 34 are laminated in layers on the upper surface of the upper surface electrode 32 and the protective film 80, and are formed in a layer shape, and have a substantially rectangular shape in plan view. That is, one auxiliary electrode 34 is formed from the end portion on the X1 side of the upper surface of the upper surface electrode 32 to the upper surface of the protective film 80, and the other auxiliary electrode 34 is formed from the end portion on the X2 side of the upper surface of the upper surface electrode 32. It is formed up to the upper surface of the protective film 80, a space is formed between the inner ends of the pair of auxiliary electrodes 34, and the plating 60 formed on the surface of one auxiliary electrode 34 and the surface of the other auxiliary electrode 34 are formed. It is formed so as not to contact the formed plating 60. The width in the width direction of the auxiliary electrode 34 is substantially the same as the width in the width direction of the upper surface electrode 32, but may be substantially the same as the width of the insulating substrate 10. The auxiliary electrode 34 is formed of a resin silver-based thick film, is formed in a substantially uniform thick film, and has a thickness of 10 to 30 μm.

この補助電極34は、実施例1の側面電極50や実施例2の側面電極150と同様に、樹脂と銀粉末とを含む樹脂銀系厚膜であり、具体的には、エポキシ樹脂と銀粉末とを均一に混練してなる補助電極用ペーストにより構成された熱硬化型の樹脂・銀系厚膜である。ここで、補助電極34全体における樹脂と銀との比率は、重量比で、樹脂が10〜25%(好適には、14〜16%)で、銀粉末が75〜90%(好適には84〜86%)であり、容積比では、樹脂が55〜65%で、銀粉末が35〜45%となっている。   The auxiliary electrode 34 is a resin silver-based thick film containing a resin and silver powder, like the side electrode 50 of Example 1 and the side electrode 150 of Example 2, and specifically, an epoxy resin and silver powder. Is a thermosetting resin / silver thick film composed of auxiliary electrode paste. Here, the ratio of resin to silver in the entire auxiliary electrode 34 is 10 to 25% (preferably 14 to 16%) of resin and 75 to 90% (preferably 84) of silver powder in terms of weight ratio. In the volume ratio, the resin is 55 to 65% and the silver powder is 35 to 45%.

なお、補助電極34を構成する樹脂としては、エポキシ樹脂には限られず、フェノール樹脂でもよく、また、エポキシ樹脂とフェノール樹脂とを混合したもの等他の樹脂であってもよい。   The resin constituting the auxiliary electrode 34 is not limited to an epoxy resin, and may be a phenol resin, or may be another resin such as a mixture of an epoxy resin and a phenol resin.

なお、この補助電極34は、抵抗体20とは保護膜80により絶縁されているが、上面電極32において保護膜80から露出している領域と電気的に接続している。   The auxiliary electrode 34 is insulated from the resistor 20 by the protective film 80, but is electrically connected to a region exposed from the protective film 80 in the upper surface electrode 32.

また、側面電極50は、補助電極34の一部と、絶縁基板10の上面の一部と、下面電極40の一部と、絶縁基板10の側面(つまり、X1側の側面と、X2側の側面)を被覆するように断面略コ字状に層状に形成されている。この側面電極50は、X1側の端部とX2側の端部にそれぞれ設けられている。この側面電極50は、樹脂銀系厚膜により形成され、略均一の厚膜に形成されていて、20〜30μmの厚みに形成されている。   The side electrode 50 includes a part of the auxiliary electrode 34, a part of the upper surface of the insulating substrate 10, a part of the lower surface electrode 40, a side surface of the insulating substrate 10 (that is, a side surface on the X1 side, It is formed in a layer shape with a substantially U-shaped cross section so as to cover the side surface. The side electrodes 50 are provided at the end on the X1 side and the end on the X2 side, respectively. The side electrode 50 is formed of a resin silver-based thick film, is formed into a substantially uniform thick film, and has a thickness of 20 to 30 μm.

この側面電極50は、実施例1の側面電極50や実施例2の側面電極150と同様に、樹脂と銀粉末とを含む樹脂銀系厚膜であり、具体的には、エポキシ樹脂と銀粉末とを均一に混練してなる側面電極用ペーストにより構成された熱硬化型の樹脂・銀系厚膜である。ここで、側面電極50全体における樹脂と銀との比率は、重量比で、樹脂が10〜25%(好適には、14〜16%)で、銀粉末が75〜90%(好適には84〜86%)であり、容積比では、樹脂が55〜65%で、銀粉末が35〜45%となっている。   The side electrode 50 is a resin silver-based thick film containing a resin and silver powder as in the case of the side electrode 50 of Example 1 and the side electrode 150 of Example 2, and specifically, epoxy resin and silver powder. Is a thermosetting resin / silver-based thick film composed of a side electrode paste. Here, the ratio of resin to silver in the entire side electrode 50 is 10 to 25% (preferably 14 to 16%) of resin and 75 to 90% (preferably 84) of silver powder in terms of weight ratio. In the volume ratio, the resin is 55 to 65% and the silver powder is 35 to 45%.

なお、側面電極50を構成する樹脂としては、エポキシ樹脂には限られず、フェノール樹脂でもよく、また、エポキシ樹脂とフェノール樹脂とを混合したもの等他の樹脂であってもよい。   In addition, as resin which comprises the side electrode 50, it is not restricted to an epoxy resin, A phenol resin may be sufficient, and other resin, such as what mixed the epoxy resin and the phenol resin, may be sufficient.

また、メッキ60は、実施例1のメッキ60と同様の構成であり、側面電極50と下面電極40の露出部分とを被覆して形成された銅メッキ(Cuメッキ)62と、銅メッキ62の外側に銅メッキ62を被覆して形成されたニッケルメッキ(Niメッキ)64と、ニッケルメッキ64の外側にニッケルメッキ64を被覆して形成された錫メッキ(Snメッキ)66とから構成されていて、X1側の端部領域とX2側の端部領域にそれぞれ設けられている。つまり、チップ抵抗器の電極部の表面にメッキ60が設けられていて、内側層が銅メッキで、中間層がニッケルメッキで、外側層が錫メッキとなっている。銅メッキ62とニッケルメッキ64と錫メッキ66とは、それぞれ略均一の厚膜に形成されている。なお、メッキ60の保護膜80側の端部は、保護膜80に積層している。   The plating 60 has the same configuration as that of the plating 60 of the first embodiment, and includes a copper plating (Cu plating) 62 formed by covering the side surface electrode 50 and the exposed portion of the lower surface electrode 40, and a copper plating 62. It comprises a nickel plating (Ni plating) 64 formed by covering the outside with a copper plating 62 and a tin plating (Sn plating) 66 formed by coating the nickel plating 64 on the outside of the nickel plating 64. , X1 side end region and X2 side end region. That is, the plating 60 is provided on the surface of the electrode portion of the chip resistor, the inner layer is copper plating, the intermediate layer is nickel plating, and the outer layer is tin plating. The copper plating 62, nickel plating 64, and tin plating 66 are each formed in a substantially uniform thick film. The end of the plating 60 on the protective film 80 side is laminated on the protective film 80.

ここで、銅メッキ62は、10〜30μmの厚みに形成されている。また、ニッケルメッキ64は、上面電極32等の内部電極のはんだ食われを防止するために形成され、4〜12μmの厚みに形成されている。また、錫メッキ66は、3〜15μmの厚みに形成されている。なお、錫メッキ66の代わりに、ハンダメッキとしてもよい。   Here, the copper plating 62 is formed to a thickness of 10 to 30 μm. Further, the nickel plating 64 is formed to prevent solder erosion of internal electrodes such as the upper surface electrode 32, and has a thickness of 4 to 12 μm. The tin plating 66 is formed to a thickness of 3 to 15 μm. In place of the tin plating 66, solder plating may be used.

また、カバーコート70は、抵抗体20の上面に層状に形成され、抵抗体20へのトリミング時の熱衝撃を緩和するために形成される。このカバーコート70は、電極間方向には、トリミング溝形成位置の領域を被覆するとともに上面電極32に接して形成し、これにより、抵抗体20はカバーコート70により被覆される。また、カバーコート70の幅方向の長さは、絶縁基板10の幅方向の長さと略同一に形成する。このカバーコートは、ガラス系材料により形成され、具体的には、ホウ珪酸鉛ガラス系厚膜により形成される。なお、抵抗体20とカバーコート70には、トリミング溝90が形成されている。   The cover coat 70 is formed in a layered manner on the upper surface of the resistor 20 and is formed to alleviate the thermal shock during trimming of the resistor 20. The cover coat 70 is formed so as to cover the region of the trimming groove forming position and in contact with the upper surface electrode 32 in the inter-electrode direction, whereby the resistor 20 is covered with the cover coat 70. Further, the length of the cover coat 70 in the width direction is formed substantially the same as the length of the insulating substrate 10 in the width direction. This cover coat is formed of a glass-based material, specifically, a lead borosilicate glass-based thick film. A trimming groove 90 is formed in the resistor 20 and the cover coat 70.

また、保護膜80は、カバーコート70と、上面電極32の一部を被覆するように設けられている。この保護膜80の形成位置をさらに詳しく説明すると、幅方向には、絶縁基板10の幅と略同一に形成され、さらに、電極間方向には、絶縁基板10の長さよりも短く、抵抗体20の長さよりも長く形成され、保護膜80の電極間方向の端部位置は、抵抗体20の電極間方向の端部位置よりもやや外側となっている。この保護膜80は、エポキシ樹脂系厚膜により形成されている。以上のように、保護膜80は、主として、抵抗体20を保護するものであり、抵抗体20をカバーコート70を介して覆っている。なお、保護膜80の厚み(最大厚み)は、20〜40μmとなっている。   The protective film 80 is provided so as to cover the cover coat 70 and a part of the upper surface electrode 32. The formation position of the protective film 80 will be described in more detail. In the width direction, the protective film 80 is formed to be substantially the same as the width of the insulating substrate 10, and in the inter-electrode direction, the length of the insulating substrate 10 is shorter than the length of the insulating substrate 10. The end position of the protective film 80 in the interelectrode direction is slightly outside the end position of the resistor 20 in the interelectrode direction. The protective film 80 is formed of an epoxy resin thick film. As described above, the protective film 80 mainly protects the resistor 20 and covers the resistor 20 via the cover coat 70. The protective film 80 has a thickness (maximum thickness) of 20 to 40 μm.

上記構成のチップ抵抗器P3の製造方法は、実施例1のチップ抵抗器P1の製造方法と略同一であるが、補助電極34を形成する工程があるのが異なる。   The manufacturing method of the chip resistor P3 having the above configuration is substantially the same as the manufacturing method of the chip resistor P1 of the first embodiment, except that there is a step of forming the auxiliary electrode 34.

まず、上面に一次スリットと二次スリットとが形成されたアルミナ基板(このアルミナ基板は、複数のチップ抵抗器の絶縁基板の大きさを少なくとも有する大判のものであり、平板状のグリーンシート(含有率96%程度のアルミナを含有するグリーンシート)を予め焼成したものである)(基板素体)を用意し、このアルミナ基板の裏面(すなわち、底面)に下面電極を形成する(下面電極形成工程)。つまり、下面電極用のペースト(例えば、銀系メタルグレーズ等の銀系ペースト)を印刷し、乾燥・焼成する。この銀系ペーストとしては、例えば、焼成温度が約850℃の銀系ペーストとする。なお、この下面電極の形成に際しては、一枚のスクリーンで縦横に複数個印刷する。   First, an alumina substrate having a primary slit and a secondary slit formed on the upper surface (this alumina substrate is a large-sized one having at least the size of an insulating substrate of a plurality of chip resistors, a flat green sheet (containing (A green sheet containing alumina with a rate of about 96%) is prepared in advance (substrate body), and a lower electrode is formed on the back surface (that is, the bottom surface) of this alumina substrate (lower electrode forming step) ). That is, a paste for the lower surface electrode (for example, a silver-based paste such as silver-based metal glaze) is printed, dried and fired. As this silver paste, for example, a silver paste having a baking temperature of about 850 ° C. is used. In forming the lower surface electrode, a plurality of images are printed vertically and horizontally on a single screen.

次に、アルミナ基板の上面に上面電極32を形成する(上面電極形成工程)。すなわち、上面電極ペーストをその一部が抵抗体に積層するように印刷し、乾燥・焼成する。この場合の上面電極ペーストは、銀系ペースト(例えば、銀系メタルグレーズペースト)である。この銀系ペーストとしては、例えば、焼成温度が約850℃の銀系ペーストとする。なお、チップ抵抗器となった場合に隣接するチップ抵抗器の上面電極で互いに隣接し合う上面電極については1つの印刷領域で形成する。   Next, the upper surface electrode 32 is formed on the upper surface of the alumina substrate (upper surface electrode forming step). That is, the top electrode paste is printed so that a part thereof is laminated on the resistor, dried and fired. The upper surface electrode paste in this case is a silver-based paste (for example, a silver-based metal glaze paste). As this silver paste, for example, a silver paste having a baking temperature of about 850 ° C. is used. In addition, when it becomes a chip resistor, the upper surface electrode which adjoins mutually by the upper surface electrode of an adjacent chip resistor is formed in one printing area | region.

次に、上記アルミナ基板の上面及び一対の上面電極32の上面に抵抗体20を形成する(抵抗体形成工程)。つまり、抵抗体ペースト(例えば、酸化ルテニウム系ペースト(具体的には、酸化ルテニウム系メタルグレーズペースト))を印刷した後に乾燥・焼成して抵抗体20を形成する。   Next, the resistor 20 is formed on the upper surface of the alumina substrate and the upper surfaces of the pair of upper surface electrodes 32 (resistor forming step). That is, a resistor paste (for example, a ruthenium oxide paste (specifically, a ruthenium oxide metal glaze paste)) is printed and then dried and fired to form the resistor 20.

次に、トリミングによる抵抗値調整の前にカバーコート70を形成する。つまり、ホウ珪酸鉛ガラス系のガラスペーストを印刷して焼成し、カバーコート70を形成する。この場合、カバーコート70は、電極間方向とは直角の方向であるカバーコート形成方向に帯状に形成し、該カバーコート形成方向にチップ抵抗器複数個分を有する形成領域に一度にカバーコートを形成して、チップ抵抗器複数個分のカバーコートを帯状に連続して形成してもよい。   Next, the cover coat 70 is formed before adjusting the resistance value by trimming. That is, the cover coat 70 is formed by printing and baking a lead borosilicate glass-based glass paste. In this case, the cover coat 70 is formed in a band shape in the cover coat forming direction which is a direction perpendicular to the inter-electrode direction, and the cover coat is applied to the formation region having a plurality of chip resistors in the cover coat forming direction at a time. The cover coat for a plurality of chip resistors may be formed continuously in a strip shape.

次に、抵抗体20にトリミング溝を形成してトリミングを行なうことにより抵抗値を調整する(抵抗体調整工程)。つまり、レーザートリミングにより抵抗体20にトリミング溝を形成する。   Next, a resistance value is adjusted by forming a trimming groove in the resistor 20 and performing trimming (resistor adjustment step). That is, a trimming groove is formed in the resistor 20 by laser trimming.

次に、保護膜80を形成する(保護膜形成工程)。つまり、カバーコート70の全体と上面電極32の一部(内側の領域)とを覆うように保護膜を形成する。つまり、保護膜用ペースト(エポキシ系の樹脂ペースト)を印刷し、乾燥・硬化させる。この場合、保護膜は、電極間方向とは直角の方向である保護膜形成方向に帯状に形成し、該保護膜形成方向にチップ抵抗器複数個分を有する形成領域に一度に保護膜を形成する。   Next, a protective film 80 is formed (protective film forming step). That is, the protective film is formed so as to cover the entire cover coat 70 and a part (inner region) of the upper surface electrode 32. That is, a protective film paste (epoxy resin paste) is printed, dried and cured. In this case, the protective film is formed in a band shape in the protective film forming direction which is a direction perpendicular to the inter-electrode direction, and the protective film is formed at a time in a forming region having a plurality of chip resistors in the protective film forming direction. To do.

次に、上面電極32及び保護膜80の上面に補助電極34を形成する(補助電極形成工程)。つまり、補助電極用ペースト(樹脂銀ペースト)を上面電極32及び保護膜80の上面に印刷し、乾燥・硬化させる。樹脂銀ペーストとしては、例えば、乾燥温度が約200℃の樹脂銀ペーストを用いる。その後は、一次スリットに沿って一次分割して短冊状基板とする(一次分割工程)。   Next, the auxiliary electrode 34 is formed on the upper surfaces of the upper surface electrode 32 and the protective film 80 (auxiliary electrode forming step). That is, the auxiliary electrode paste (resin silver paste) is printed on the upper surface of the upper surface electrode 32 and the protective film 80, and dried and cured. As the resin silver paste, for example, a resin silver paste having a drying temperature of about 200 ° C. is used. After that, a strip-shaped substrate is formed by primary division along the primary slit (primary division step).

次に、上記短冊状基板に対して、側面電極50を形成する(側面電極形成工程)。つまり、側面電極用ペースト(樹脂銀ペースト)を短冊状基板に印刷し、乾燥・硬化させる。樹脂銀ペーストとしては、例えば、乾燥温度が約200℃の樹脂銀ペーストを用いる。   Next, the side electrode 50 is formed on the strip-shaped substrate (side electrode forming step). That is, the side electrode paste (resin silver paste) is printed on a strip-shaped substrate, dried and cured. As the resin silver paste, for example, a resin silver paste having a drying temperature of about 200 ° C. is used.

その後、二次スリットに沿って二次分割する(二次分割工程)。次に、メッキ60を形成する(メッキ工程)。つまり、厚さが10〜30μmの銅メッキを形成し、厚さが4〜12μmのニッケルメッキを形成し、その後、厚さが3〜15μmの錫メッキを形成する。以上のようにして、チップ抵抗器P3を形成する。   Then, secondary division is performed along the secondary slit (secondary division process). Next, the plating 60 is formed (plating process). That is, a copper plating having a thickness of 10 to 30 μm is formed, a nickel plating having a thickness of 4 to 12 μm is formed, and then a tin plating having a thickness of 3 to 15 μm is formed. The chip resistor P3 is formed as described above.

本実施例のチップ抵抗器P3の使用状態について説明すると、配線基板に実装して使用するが、図8に示すように、チップ抵抗器P3の上面側、つまり、抵抗体20や上面電極32や補助電極34が設けられている側を配線基板200のランド202側としてランドに対向するようにして、ハンダフィレット210を介して実装される。なお、チップ抵抗器P3をハンダフィレット210を介して実装した状態では、錫メッキ66はハンダフィレット210と一体になるので、図8において、錫メッキ66は描かれていない。   The usage state of the chip resistor P3 of this embodiment will be described. The chip resistor P3 is used by being mounted on a wiring board. As shown in FIG. 8, the upper surface side of the chip resistor P3, that is, the resistor 20, the upper electrode 32, and the like. Mounting is performed via the solder fillet 210 so that the side on which the auxiliary electrode 34 is provided faces the land 202 side of the wiring board 200. In the state where the chip resistor P3 is mounted via the solder fillet 210, the tin plating 66 is integrated with the solder fillet 210, and therefore the tin plating 66 is not drawn in FIG.

本実施例のチップ抵抗器P3においては、メッキ60の内側層が銅メッキ62により形成されているので、熱応力を緩和することができ、さらに、銅メッキ62の内側の面に樹脂銀系厚膜により形成された側面電極50が接して積層しているので、より熱応力が緩和され、さらには、樹脂銀系厚膜により形成された補助電極34と、樹脂により形成された保護膜80とが設けられているので、ハンダフィレットを介してプリント基板に実装した状態で通電を繰り返した場合でも、チップ抵抗器とハンダとの間の接合部にクラックが発生するのを防止することができる。   In the chip resistor P3 of this embodiment, since the inner layer of the plating 60 is formed by the copper plating 62, the thermal stress can be relaxed, and the resin silver-based thickness is further formed on the inner surface of the copper plating 62. Since the side electrodes 50 formed of the film are in contact with each other, the thermal stress is further reduced, and further, the auxiliary electrode 34 formed of a resin silver-based thick film, and the protective film 80 formed of a resin Therefore, even when energization is repeated in a state of being mounted on a printed board via a solder fillet, it is possible to prevent cracks from occurring at the joint between the chip resistor and the solder.

つまり、銅メッキ62を構成する銅はヤング率が約13×1010Paと低いので、銅メッキ62を10〜30μmの厚みに形成することにより、熱応力を緩和することができる。さらに、側面電極50には、樹脂が含まれていることにより柔軟性がある(すなわち、ヤング率が低い)ので、銅メッキ62と側面電極50とが積層していることによる相乗効果により、熱応力を緩和することができる。特に、側面電極50を20〜30μmの厚みに形成することにより、さらに、熱応力を緩和することができる。 That is, since the copper constituting the copper plating 62 has a low Young's modulus of about 13 × 10 10 Pa, thermal stress can be alleviated by forming the copper plating 62 to a thickness of 10 to 30 μm. Furthermore, since the side electrode 50 is flexible due to the resin contained therein (that is, Young's modulus is low), the synergistic effect due to the lamination of the copper plating 62 and the side electrode 50 causes heat. Stress can be relaxed. In particular, the thermal stress can be further reduced by forming the side electrode 50 to a thickness of 20 to 30 μm.

また、チップ抵抗器P3には補助電極34が設けられていて、チップ抵抗器P3の配線基板への実装状態において、補助電極34が絶縁基板10とハンダフィレット210間に広く配置され、補助電極34は、樹脂が含まれていることにより柔軟性がある(すなわち、ヤング率が低い)ので、この補助電極34によっても熱応力を緩和することができる。   The chip resistor P3 is provided with an auxiliary electrode 34. When the chip resistor P3 is mounted on the wiring board, the auxiliary electrode 34 is widely disposed between the insulating substrate 10 and the solder fillet 210, and the auxiliary electrode 34 is provided. Since the resin contains flexibility (that is, Young's modulus is low), the auxiliary electrode 34 can also relieve thermal stress.

さらに、チップ抵抗器P3においては、チップ抵抗器P3の配線基板への実装状態において、保護膜80が絶縁基板10とハンダフィレット210間に広く配置され、保護膜80が樹脂製で柔軟性がある(すなわち、ヤング率が低い)ので、この保護膜80によっても熱応力を緩和することができる。   Further, in the chip resistor P3, in a state where the chip resistor P3 is mounted on the wiring board, the protective film 80 is widely disposed between the insulating substrate 10 and the solder fillet 210, and the protective film 80 is made of resin and is flexible. Since the Young's modulus is low (ie, the Young's modulus is low), this protective film 80 can also relieve thermal stress.

なお、本実施例における上記の説明においては、電極部30を絶縁基板10の短辺側に形成するとしたが、電極部30を絶縁基板10の長辺側に形成してもよい。   In the above description of the present embodiment, the electrode portion 30 is formed on the short side of the insulating substrate 10, but the electrode portion 30 may be formed on the long side of the insulating substrate 10.

また、本実施例における上記の説明において、側面電極50や補助電極34は、樹脂銀系厚膜により形成されているとしたが、これには限らず、カーボン、ルテニウム、ニッケルにおける少なくともいずれかの導電性物質を混合した樹脂を用いてもよい。つまり、側面電極50や補助電極34は、樹脂系の導電ペーストにより構成されたものであればよい。   In the above description of the present embodiment, the side electrode 50 and the auxiliary electrode 34 are formed of a resin silver-based thick film. However, the present invention is not limited to this, and at least one of carbon, ruthenium, and nickel is used. A resin mixed with a conductive substance may be used. That is, the side electrode 50 and the auxiliary electrode 34 may be made of resin-based conductive paste.

次に、実施例4のチップ抵抗器について説明する。実施例4のチップ抵抗器P4は、実施例1のチップ抵抗器P1と略同様の構成であるが、絶縁基板10の下面の全面に樹脂系の絶縁膜12が設けられている点が異なる。   Next, the chip resistor of Example 4 will be described. The chip resistor P4 of the fourth embodiment has substantially the same configuration as the chip resistor P1 of the first embodiment, except that a resin-based insulating film 12 is provided on the entire lower surface of the insulating substrate 10.

すなわち、図9に示すように、絶縁膜12が絶縁基板10の下面の全面に層状に形成されている。この絶縁膜12は、樹脂系の絶縁体であり、樹脂系厚膜(例えば、エポキシ樹脂系厚膜)により形成されており、その厚みは、30〜100μmに形成されている。なお、絶縁膜12は、エポキシ樹脂に限らず、フェノール樹脂、シリコン樹脂、ポリイミド樹脂における少なくともいずれか等の他の樹脂であってもよい。   That is, as shown in FIG. 9, the insulating film 12 is formed in layers on the entire lower surface of the insulating substrate 10. The insulating film 12 is a resin-based insulator and is formed of a resin-based thick film (for example, an epoxy resin-based thick film), and has a thickness of 30 to 100 μm. The insulating film 12 is not limited to an epoxy resin, and may be another resin such as at least one of a phenol resin, a silicon resin, and a polyimide resin.

また、下面電極40は、上記絶縁膜12の下面の長手方向の両端部領域に層状に一対形成されていて、底面視において略方形状を呈している。この下面電極40の長さ(電極間方向の長さ)は、上面電極32の長さより長く形成されているが、下面電極40の長さは任意としてもよい。また、下面電極40の幅方向(Y1−Y2方向)の長さは、絶縁基板10の幅方向の長さと略同一に形成されている。下面電極40は、略均一の厚膜に形成されていて、20〜30μmの厚みに形成されている。   Further, a pair of lower electrodes 40 are formed in a layered manner in both end regions in the longitudinal direction of the lower surface of the insulating film 12 and have a substantially rectangular shape when viewed from the bottom. The length of the lower surface electrode 40 (the length in the inter-electrode direction) is longer than the length of the upper surface electrode 32, but the length of the lower surface electrode 40 may be arbitrary. Further, the length in the width direction (Y1-Y2 direction) of the lower surface electrode 40 is formed substantially the same as the length in the width direction of the insulating substrate 10. The lower surface electrode 40 is formed in a substantially uniform thick film and has a thickness of 20 to 30 μm.

この下面電極40は、上記側面電極50、150と同様に、樹脂と銀粉末とを含む樹脂銀系厚膜であり、具体的には、エポキシ樹脂と銀粉末とを均一に混練してなる側面電極用ペーストにより構成された熱硬化型の樹脂・銀系厚膜である。ここで、下面電極40全体における樹脂と銀との比率は、重量比で、樹脂が10〜25%(好適には、14〜16%)で、銀粉末が75〜90%(好適には84〜86%)であり、容積比では、樹脂が55〜65%で、銀粉末が35〜45%となっている。なお、下面電極40は、樹脂銀系厚膜により形成されているとしたが、これには限らず、カーボン、ルテニウム、ニッケルにおける少なくともいずれかの導電性物質を混合した樹脂を用いてもよい。つまり、下面電極40は、樹脂系の導電ペーストにより構成されたものであればよい。   The lower surface electrode 40 is a resin silver-based thick film containing a resin and silver powder as in the case of the side electrodes 50 and 150. Specifically, the lower surface electrode 40 is a side surface obtained by uniformly kneading an epoxy resin and silver powder. It is a thermosetting resin / silver-based thick film composed of an electrode paste. Here, the ratio of the resin and silver in the entire bottom electrode 40 is 10 to 25% (preferably 14 to 16%) of the resin and 75 to 90% (preferably 84) of the silver powder by weight. In the volume ratio, the resin is 55 to 65% and the silver powder is 35 to 45%. The lower electrode 40 is formed of a resin silver-based thick film. However, the present invention is not limited to this, and a resin in which at least one of conductive materials of carbon, ruthenium, and nickel is mixed may be used. That is, the lower surface electrode 40 may be formed of a resin-based conductive paste.

なお、この下面電極40の構成を省略して、側面電極50の下側部分により下面電極の代わりとしてもよい。   The configuration of the lower surface electrode 40 may be omitted, and the lower portion of the side surface electrode 50 may be substituted for the lower surface electrode.

また、側面電極50は、上面電極32の一部と、保護膜80の一部と、下面電極40の一部と、絶縁基板10の側面(つまり、X1側の側面と、X2側の側面)と絶縁膜12の側面(つまり、X1側の側面と、X2側の側面)を被覆するように断面略コ字状に層状に形成されている。この側面電極50は、X1側の端部とX2側の端部にそれぞれ設けられている。この側面電極50は、樹脂銀系厚膜により形成され、略均一の厚膜に形成されていて、20〜30μmの厚みに形成されている。   The side electrode 50 includes a part of the upper surface electrode 32, a part of the protective film 80, a part of the lower surface electrode 40, and a side surface of the insulating substrate 10 (that is, a side surface on the X1 side and a side surface on the X2 side). In addition, the insulating film 12 is formed in a layered shape with a substantially U-shaped cross section so as to cover the side surfaces of the insulating film 12 (that is, the X1 side surface and the X2 side surface). The side electrodes 50 are provided at the end on the X1 side and the end on the X2 side, respectively. The side electrode 50 is formed of a resin silver-based thick film, is formed into a substantially uniform thick film, and has a thickness of 20 to 30 μm.

この側面電極50は、樹脂と銀粉末とを含む樹脂銀系厚膜であり、具体的には、エポキシ樹脂と銀粉末とを均一に混練してなる側面電極用ペーストにより構成された熱硬化型の樹脂・銀系厚膜である。ここで、側面電極50全体における樹脂と銀との比率は、重量比で、樹脂が10〜25%(好適には、14〜16%)で、銀粉末が75〜90%(好適には84〜86%)であり、容積比では、樹脂が55〜65%で、銀粉末が35〜45%となっている。   The side electrode 50 is a resin silver-based thick film containing a resin and silver powder. Specifically, the side electrode 50 is a thermosetting type constituted by a side electrode paste formed by uniformly kneading an epoxy resin and silver powder. This is a resin-silver thick film. Here, the ratio of resin to silver in the entire side electrode 50 is 10 to 25% (preferably 14 to 16%) of resin and 75 to 90% (preferably 84) of silver powder in terms of weight ratio. In the volume ratio, the resin is 55 to 65% and the silver powder is 35 to 45%.

なお、側面電極50や下面電極40を構成する樹脂としては、エポキシ樹脂には限られず、フェノール樹脂でもよく、また、エポキシ樹脂とフェノール樹脂とを混合したもの等他の樹脂であってもよい。   In addition, as resin which comprises the side electrode 50 and the lower surface electrode 40, it is not restricted to an epoxy resin, A phenol resin may be sufficient, and other resin, such as what mixed the epoxy resin and the phenol resin, may be sufficient.

実施例4のチップ抵抗器P4における上記以外の構成は実施例1と同様であるので、詳しい説明を省略する。   Since the configuration of the chip resistor P4 of the fourth embodiment other than the above is the same as that of the first embodiment, detailed description thereof is omitted.

上記構成のチップ抵抗器P4の製造方法について説明すると、まず、上面に一次スリットと二次スリットとが形成されたアルミナ基板(このアルミナ基板は、複数のチップ抵抗器の絶縁基板の大きさを少なくとも有する大判のものであり、平板状のグリーンシート(含有率96%程度のアルミナを含有するグリーンシート)を予め焼成したものである)(基板素体)を用意し、このアルミナ基板の上面に抵抗体20を形成する(抵抗体形成工程)。つまり、抵抗体ペースト(例えば、酸化ルテニウム系ペースト(具体的には、酸化ルテニウム系メタルグレーズペースト))を印刷した後に乾燥・焼成して抵抗体20を形成する。   The manufacturing method of the chip resistor P4 having the above structure will be described. First, an alumina substrate having a primary slit and a secondary slit formed on the upper surface (this alumina substrate has at least the size of the insulating substrate of the plurality of chip resistors). Prepared in advance, a flat green sheet (a green sheet containing alumina with a content of about 96%) is prepared in advance (substrate body), and a resistance is applied to the upper surface of the alumina substrate. The body 20 is formed (resistor forming step). That is, a resistor paste (for example, a ruthenium oxide paste (specifically, a ruthenium oxide metal glaze paste)) is printed and then dried and fired to form the resistor 20.

次に、アルミナ基板の上面に上面電極32を形成する(上面電極形成工程)。すなわち、上面電極ペーストをその一部が抵抗体に積層するように印刷し、乾燥・焼成する。この場合の上面電極ペーストは、銀系ペースト(例えば、銀系メタルグレーズペースト)である。この銀系ペーストとしては、例えば、焼成温度が約850℃の銀系ペーストとする。なお、チップ抵抗器となった場合に隣接するチップ抵抗器の上面電極で互いに隣接し合う上面電極については1つの印刷領域で形成する。   Next, the upper surface electrode 32 is formed on the upper surface of the alumina substrate (upper surface electrode forming step). That is, the top electrode paste is printed so that a part thereof is laminated on the resistor, dried and fired. The upper surface electrode paste in this case is a silver-based paste (for example, a silver-based metal glaze paste). As this silver paste, for example, a silver paste having a baking temperature of about 850 ° C. is used. In addition, when it becomes a chip resistor, the upper surface electrode which adjoins mutually by the upper surface electrode of an adjacent chip resistor is formed in one printing area | region.

次に、トリミングによる抵抗値調整の前にカバーコート70を形成する。つまり、ホウ珪酸鉛ガラス系のガラスペーストを印刷して焼成し、カバーコート70を形成する。この場合、カバーコート70は、電極間方向とは直角の方向であるカバーコート形成方向に帯状に形成し、該カバーコート形成方向にチップ抵抗器複数個分を有する形成領域に一度にカバーコートを形成して、チップ抵抗器複数個分のカバーコートを帯状に連続して形成してもよい。   Next, the cover coat 70 is formed before adjusting the resistance value by trimming. That is, the cover coat 70 is formed by printing and baking a lead borosilicate glass-based glass paste. In this case, the cover coat 70 is formed in a band shape in the cover coat forming direction which is a direction perpendicular to the inter-electrode direction, and the cover coat is applied to the formation region having a plurality of chip resistors in the cover coat forming direction at a time. The cover coat for a plurality of chip resistors may be formed continuously in a strip shape.

次に、抵抗体20にトリミング溝を形成してトリミングを行なうことにより抵抗値を調整する(抵抗体調整工程)。つまり、レーザートリミングにより抵抗体20にトリミング溝を形成する。   Next, a resistance value is adjusted by forming a trimming groove in the resistor 20 and performing trimming (resistor adjustment step). That is, a trimming groove is formed in the resistor 20 by laser trimming.

次に、保護膜80を形成する(保護膜形成工程)。つまり、カバーコート70の全体と上面電極32の一部(内側の領域)とを覆うように保護膜を形成する。つまり、保護膜用ペースト(エポキシ系の樹脂ペースト)を印刷し、乾燥・硬化させる。この場合、保護膜は、電極間方向とは直角の方向である保護膜形成方向に帯状に形成し、該保護膜形成方向にチップ抵抗器複数個分を有する形成領域に一度に保護膜を形成する。   Next, a protective film 80 is formed (protective film forming step). That is, the protective film is formed so as to cover the entire cover coat 70 and a part (inner region) of the upper surface electrode 32. That is, a protective film paste (epoxy resin paste) is printed, dried and cured. In this case, the protective film is formed in a band shape in the protective film forming direction which is a direction perpendicular to the inter-electrode direction, and the protective film is formed at a time in a forming region having a plurality of chip resistors in the protective film forming direction. To do.

次に、アルミナ基板の裏面(すなわち、底面)の全面に絶縁膜を形成する(絶縁膜形成工程)。つまり、アルミナ基板の裏面の全面に樹脂系の絶縁膜用ペーストを印刷し、乾燥・硬化させる。   Next, an insulating film is formed on the entire back surface (that is, the bottom surface) of the alumina substrate (insulating film forming step). That is, a resin-based insulating film paste is printed on the entire back surface of the alumina substrate, and then dried and cured.

次に、絶縁膜の裏面に下面電極40を形成する(下面電極形成工程)。つまり、下面電極用のペースト(樹脂銀ペースト)を印刷し、乾燥・硬化させる。樹脂銀ペーストとしては、例えば、乾燥温度が約200℃の樹脂銀ペーストを用いる。なお、この下面電極の形成に際しては、一枚のスクリーンで縦横に複数個印刷する。
その後は、一次スリットに沿って一次分割して短冊状基板とする(一次分割工程)。
Next, the lower surface electrode 40 is formed on the back surface of the insulating film (lower surface electrode forming step). That is, the paste for the bottom electrode (resin silver paste) is printed, dried and cured. As the resin silver paste, for example, a resin silver paste having a drying temperature of about 200 ° C. is used. In forming the lower surface electrode, a plurality of images are printed vertically and horizontally on a single screen.
After that, a strip-shaped substrate is formed by primary division along the primary slit (primary division step).

次に、上記短冊状基板に対して、側面電極50を形成する(側面電極形成工程)。つまり、側面電極用ペースト(樹脂銀ペースト)を短冊状基板に印刷し、乾燥・硬化させる。樹脂銀ペーストとしては、例えば、乾燥温度が約200℃の樹脂銀ペーストを用いる。   Next, the side electrode 50 is formed on the strip-shaped substrate (side electrode forming step). That is, the side electrode paste (resin silver paste) is printed on a strip-shaped substrate, dried and cured. As the resin silver paste, for example, a resin silver paste having a drying temperature of about 200 ° C. is used.

その後、二次スリットに沿って二次分割する(二次分割工程)。次に、メッキ60を形成する(メッキ工程)。つまり、厚さが10〜30μmの銅メッキを形成し、厚さが4〜12μmのニッケルメッキを形成し、その後、厚さが3〜15μmの錫メッキを形成する。以上のようにして、チップ抵抗器P4を形成する。   Then, secondary division is performed along the secondary slit (secondary division process). Next, the plating 60 is formed (plating process). That is, a copper plating having a thickness of 10 to 30 μm is formed, a nickel plating having a thickness of 4 to 12 μm is formed, and then a tin plating having a thickness of 3 to 15 μm is formed. The chip resistor P4 is formed as described above.

本実施例のチップ抵抗器P4の使用状態について説明すると、通常のチップ抵抗器と同様に、配線基板(プリント基板としてもよい)に実装して使用する。配線基板への実装においては、図10に示すように、チップ抵抗器P4は、配線基板200上に形成されたランド202に下面電極40がランド202側としてランド202に対向するようにして、ハンダフィレット210を介して実装される。なお、チップ抵抗器P4をハンダフィレット210を介して実装した状態では、錫メッキ66はハンダフィレット210と一体になるので、図10において、錫メッキ66は描かれていない。   The usage state of the chip resistor P4 of the present embodiment will be described. Like a normal chip resistor, it is mounted and used on a wiring board (may be a printed board). In mounting on the wiring board, as shown in FIG. 10, the chip resistor P4 is soldered so that the lower surface electrode 40 faces the land 202 on the land 202 formed on the wiring board 200 as the land 202 side. Implemented via fillet 210. In the state where the chip resistor P4 is mounted via the solder fillet 210, the tin plating 66 is integrated with the solder fillet 210, and therefore the tin plating 66 is not drawn in FIG.

本実施例のチップ抵抗器P4においては、メッキ60の内側層が銅メッキ62により形成されているので、熱応力を緩和することができ、さらに、銅メッキ62の内側の面に樹脂銀系厚膜により形成された側面電極50が接して積層しているので、より熱応力が緩和され、さらには、樹脂により形成された絶縁膜12が設けられているので、ハンダフィレットを介してプリント基板に実装した状態で通電を繰り返した場合でも、チップ抵抗器とハンダとの間の接合部にクラックが発生するのを防止することができる。   In the chip resistor P4 of the present embodiment, since the inner layer of the plating 60 is formed by the copper plating 62, the thermal stress can be relaxed, and the resin silver-based thickness is further formed on the inner surface of the copper plating 62. Since the side electrodes 50 formed of the film are in contact with each other and laminated, the thermal stress is further relaxed, and furthermore, since the insulating film 12 formed of resin is provided, the printed circuit board is provided via the solder fillet. Even when energization is repeated in the mounted state, it is possible to prevent the occurrence of cracks at the joint between the chip resistor and the solder.

つまり、銅メッキ62を構成する銅はヤング率が約13×1010Paと低いので、銅メッキ62を10〜30μmの厚みに形成することにより、熱応力を緩和することができる。さらに、側面電極50には、樹脂が含まれていることにより柔軟性がある(すなわち、ヤング率が低い)ので、銅メッキ62と側面電極50とが積層していることによる相乗効果により、熱応力を緩和することができる。特に、側面電極50を20〜30μmの厚みに形成することにより、さらに、熱応力を緩和することができる。特に、側面電極50と側面電極50の表面に形成された銅メッキ62とが、下面電極40から上面電極32にまで広く形成されているので、下面電極40の周辺以外の部分においてもクラックの発生を防止できる。 That is, since the copper constituting the copper plating 62 has a low Young's modulus of about 13 × 10 10 Pa, thermal stress can be alleviated by forming the copper plating 62 to a thickness of 10 to 30 μm. Furthermore, since the side electrode 50 is flexible due to the resin contained therein (that is, Young's modulus is low), the synergistic effect due to the lamination of the copper plating 62 and the side electrode 50 causes heat. Stress can be relaxed. In particular, the thermal stress can be further reduced by forming the side electrode 50 to a thickness of 20 to 30 μm. In particular, since the side electrode 50 and the copper plating 62 formed on the surface of the side electrode 50 are widely formed from the lower surface electrode 40 to the upper surface electrode 32, cracks are generated in portions other than the periphery of the lower surface electrode 40. Can be prevented.

また、チップ抵抗器P4には絶縁膜12が設けられていて、チップ抵抗器P4の配線基板への実装状態において、絶縁膜12が絶縁基板10とハンダフィレット210間に広く配置され、絶縁膜12は樹脂製であることから柔軟性がある(すなわち、ヤング率が低い)ので、この絶縁膜12によっても熱応力を緩和することができる。   Further, the chip resistor P4 is provided with an insulating film 12. When the chip resistor P4 is mounted on the wiring substrate, the insulating film 12 is widely disposed between the insulating substrate 10 and the solder fillet 210. Since it is made of resin and has flexibility (that is, Young's modulus is low), thermal stress can be relieved also by this insulating film 12.

さらに、チップ抵抗器P4の配線基板への実装状態において、下面電極40が絶縁基板10とハンダフィレット210間に配置され、下面電極40が樹脂が含まれていることにより柔軟性がある(すなわち、ヤング率が低い)ので、絶縁膜12と下面電極40と側面電極50と銅メッキ62とが積層していることによる相乗効果により、熱応力を緩和することができる。   Furthermore, in the state where the chip resistor P4 is mounted on the wiring board, the lower surface electrode 40 is disposed between the insulating substrate 10 and the solder fillet 210, and the lower surface electrode 40 includes a resin so that it is flexible (that is, Since the Young's modulus is low), the thermal stress can be relieved by a synergistic effect due to the lamination of the insulating film 12, the lower electrode 40, the side electrode 50, and the copper plating 62.

なお、上記の説明においては、絶縁膜12は絶縁基板10の下面の全面に形成されているとしたが、下面電極40の領域のみに形成してもよい。つまり、絶縁基板10の下面における電極間方向の少なくとも端部領域に形成し、その絶縁膜の下面に下面電極40を形成してもよい。   In the above description, the insulating film 12 is formed on the entire lower surface of the insulating substrate 10, but may be formed only in the region of the lower electrode 40. That is, the lower electrode 40 may be formed on at least the end region in the inter-electrode direction on the lower surface of the insulating substrate 10 and on the lower surface of the insulating film.

なお、本実施例における上記の説明においては、電極部30を絶縁基板10の短辺側に形成するとしたが、電極部30を絶縁基板10の長辺側に形成してもよい。   In the above description of the present embodiment, the electrode portion 30 is formed on the short side of the insulating substrate 10, but the electrode portion 30 may be formed on the long side of the insulating substrate 10.

また、本実施例における上記の説明において、側面電極50や下面電極40は、樹脂銀系厚膜により形成されているとしたが、これには限らず、カーボン、ルテニウム、ニッケルにおける少なくともいずれかの導電性物質を混合した樹脂を用いてもよい。つまり、側面電極50や下面電極40は、樹脂系の導電ペーストにより構成されたものであればよい。   In the above description of the present embodiment, the side electrode 50 and the bottom electrode 40 are formed of a resin silver-based thick film. However, the present invention is not limited to this, and at least one of carbon, ruthenium, and nickel is used. A resin mixed with a conductive substance may be used. That is, the side electrode 50 and the bottom electrode 40 may be made of a resin conductive paste.

上記各実施例(実施例1〜4)において、保護膜80や保護膜180は、エポキシ樹脂系厚膜により形成されるとしたが、エポキシ樹脂に限らず、フェノール樹脂、シリコン樹脂、ポリイミド樹脂における少なくともいずれか等の他の樹脂であってもよい。   In each said Example (Examples 1-4), although the protective film 80 and the protective film 180 were formed with the epoxy resin type | system | group thick film, in not only an epoxy resin but a phenol resin, a silicon resin, and a polyimide resin Other resins such as at least one of them may be used.

また、実施例1、2、4においては、保護膜80は、樹脂に限らず、ホウ珪酸鉛ガラス系厚膜により形成してもよい。   In Examples 1, 2, and 4, the protective film 80 is not limited to resin, and may be formed of a lead borosilicate glass thick film.

P1、P2、P2’、P3、P4 チップ抵抗器
10、110 絶縁基板
12 絶縁膜
20、120 抵抗体
30、130 電極部
32、132 上面電極
34 補助電極
40、140 下面電極
50、150 側面電極
60、160 メッキ
62、162 銅メッキ
64、164 ニッケルメッキ
66、166 錫メッキ
80、180 保護膜
P1, P2, P2 ′, P3, P4 Chip resistor 10, 110 Insulating substrate 12 Insulating film 20, 120 Resistor 30, 130 Electrode portion 32, 132 Upper surface electrode 34 Auxiliary electrode 40, 140 Lower surface electrode 50, 150 Side electrode 60 , 160 plating 62, 162 copper plating 64, 164 nickel plating 66, 166 tin plating 80, 180 protective film

Claims (4)

  1. 絶縁基板と、該絶縁基板に設けられた抵抗体と、絶縁基板に設けられ抵抗体と接続した一対の電極部とを有するチップ抵抗器であって、
    樹脂系厚膜により形成された絶縁膜が、絶縁基板の下面における電極間方向の両側の端部領域のみに設けられ、
    一対の電極部における各電極部が、
    抵抗体と接続し、絶縁基板の上面に設けられた上面電極と、
    該絶縁膜の下面に形成された下面電極と、
    を有することを特徴とするチップ抵抗器。
    A chip resistor having an insulating substrate, a resistor provided on the insulating substrate, and a pair of electrode portions provided on the insulating substrate and connected to the resistor,
    The insulating film formed by the resin-based thick film is provided only in the end regions on both sides in the inter-electrode direction on the lower surface of the insulating substrate,
    Each electrode part in a pair of electrode parts is
    An upper surface electrode connected to the resistor and provided on the upper surface of the insulating substrate;
    A bottom electrode formed on the bottom surface of the insulating film;
    A chip resistor comprising:
  2. 下面電極が、樹脂系の導電ペーストにより形成されていることを特徴とする請求項1に記載のチップ抵抗器。 2. The chip resistor according to claim 1, wherein the lower surface electrode is formed of a resin-based conductive paste.
  3. 上面電極と接続し、絶縁基板の側面と下面電極の下面に設けられた側面電極を有することを特徴とする請求項1又は2に記載のチップ抵抗器。 Connected to the upper electrode, the chip resistor according to claim 1 or 2, characterized in that it has a side surface electrode provided on the lower surface side surface and the lower surface electrode of the insulating substrate.
  4. 側面電極が、樹脂系の導電ペーストにより形成されていることを特徴とする請求項に記載のチップ抵抗器。 The chip resistor according to claim 3 , wherein the side electrode is formed of a resin-based conductive paste.
JP2013010435A 2013-01-23 2013-01-23 Chip resistor Active JP5503034B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013010435A JP5503034B2 (en) 2013-01-23 2013-01-23 Chip resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013010435A JP5503034B2 (en) 2013-01-23 2013-01-23 Chip resistor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010024291 Division 2010-02-05

Publications (2)

Publication Number Publication Date
JP2013070108A JP2013070108A (en) 2013-04-18
JP5503034B2 true JP5503034B2 (en) 2014-05-28

Family

ID=48475335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013010435A Active JP5503034B2 (en) 2013-01-23 2013-01-23 Chip resistor

Country Status (1)

Country Link
JP (1) JP5503034B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041635A (en) * 2013-08-20 2015-03-02 ローム株式会社 Chip resistor
JP6159286B2 (en) * 2014-04-17 2017-07-05 太陽社電気株式会社 Chip resistor and manufacturing method of chip resistor
JP6503943B2 (en) * 2015-07-10 2019-04-24 株式会社村田製作所 Composite electronic component and resistor
JP6582648B2 (en) * 2015-07-10 2019-10-02 株式会社村田製作所 Composite electronic components
KR101883039B1 (en) * 2016-01-08 2018-07-27 삼성전기주식회사 Chip resistor
JP2017168817A (en) * 2016-03-15 2017-09-21 ローム株式会社 Chip resistor and manufacturing method for the same
CN109791840A (en) 2016-11-08 2019-05-21 株式会社村田制作所 Electronic component
WO2020059514A1 (en) * 2018-09-18 2020-03-26 パナソニックIpマネジメント株式会社 Chip resistor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255701A (en) * 1995-03-15 1996-10-01 Matsushita Electric Ind Co Ltd Chip-electronic component
JPH11317301A (en) * 1998-04-30 1999-11-16 Taiyosha Denki Kk Chip-type part and manufacture of the same
JP4358664B2 (en) * 2004-03-24 2009-11-04 ローム株式会社 Chip resistor and manufacturing method thereof
JP2008244211A (en) * 2007-03-28 2008-10-09 Matsushita Electric Ind Co Ltd Manufacturing method for thin-film chip resistor

Also Published As

Publication number Publication date
JP2013070108A (en) 2013-04-18

Similar Documents

Publication Publication Date Title
US9185785B2 (en) Electrostatic protection component
JP4953988B2 (en) Multilayer capacitor and capacitor mounting board
KR101983154B1 (en) Multi-Layered Ceramic Capacitor
US7782174B2 (en) Chip resistor
US9214283B2 (en) Multilayer capacitor and method of manufacturing same
US8891226B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP2012235080A (en) Chip-type coil component
US7782173B2 (en) Chip resistor
JP6044153B2 (en) Electronic components
JP5038634B2 (en) Noise filter and noise filter mounting structure
JP4909077B2 (en) Chip resistor
KR101514558B1 (en) Multi-Layered Ceramic Capacitor
JP5931044B2 (en) Multilayer ceramic electronic component for built-in substrate and printed circuit board with built-in multilayer ceramic electronic component
US7495885B2 (en) Multilayer capacitor
JP2008147581A (en) Feedthrough capacitor array
JP5598492B2 (en) Multilayer coil parts
US7495884B2 (en) Multilayer capacitor
JP6547569B2 (en) Electronic parts
US8325006B2 (en) Chip resistor and method of making the same
JP6107080B2 (en) Multilayer capacitor
JP2012235080A5 (en)
JP3993852B2 (en) Thermistor with symmetrical structure
JP5082919B2 (en) Electronic component mounting structure
US10026556B2 (en) Electronic component
KR20000011572A (en) Chip Thermistors and Methods of making same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

R150 Certificate of patent or registration of utility model

Ref document number: 5503034

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140313

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250