JP2011165752A - Chip resistor - Google Patents
Chip resistor Download PDFInfo
- Publication number
- JP2011165752A JP2011165752A JP2010024291A JP2010024291A JP2011165752A JP 2011165752 A JP2011165752 A JP 2011165752A JP 2010024291 A JP2010024291 A JP 2010024291A JP 2010024291 A JP2010024291 A JP 2010024291A JP 2011165752 A JP2011165752 A JP 2011165752A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- resin
- resistor
- plating
- chip resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、チップ抵抗器に関するものである。 The present invention relates to a chip resistor.
従来より、図１１に示すチップ抵抗器が存在する。図１１に示すチップ抵抗器Ｑは、絶縁基板３１０と、抵抗体３２０と、上面電極３３０と、下面電極３４０と、側面電極３５０と、メッキ３６０と、カバーコート３７０と、保護膜３８０とを有しており、メッキ３６０は、内側層のニッケルメッキ３６２と、外側層の錫メッキ３６４の２層により形成されている。なお、側面電極３５０は、通常、銀系メタルグレーズ厚膜により形成されている。
Conventionally, there is a chip resistor shown in FIG. The chip resistor Q shown in FIG. 11 includes an
このようなチップ抵抗器Ｑは、図１２に示すように、配線基板２００の表面に形成されたランド２０２にハンダフィレット２１０を介して実装される。つまり、チップ抵抗器Ｑの下面電極３４０側をランド２０２に載置し、ハンダフィレット２１０を介してランド２０２とメッキ３６０が接続される。
Such a chip resistor Q is mounted on a
また、従来におけるチップ抵抗器においては、メッキに銅（Ｃｕ）を用いたものが存在する。例えば、特許文献１に記載のチップ抵抗器においては、ニッケルめっき層と、銅めっき層と、ニッケルめっき層と、スズ又は半田めっき層の４層のめっき層が設けられ、また、特許文献２における抵抗器においては、メッキは、Ｎｉ膜とＣｕ膜とＮｉ膜とＳｎ膜とが積層したものとなっている。また、特許文献３における抵抗器においては、ニッケルめっき層と、銅厚膜めっき層と、ニッケルめっき層と、錫めっき（または半田めっき層）を積層した外部電極層が設けられている。
Further, some conventional chip resistors use copper (Cu) for plating. For example, in the chip resistor described in
また、出願人は、先行技術文献として、特許文献４、特許文献５、特許文献６に示す文献を知得している。
Moreover, the applicant has known the literature shown in
しかし、図１１に示すチップ抵抗器においては、チップ抵抗器Ｑを図１２に示すように、ハンダフィレット２１０を介して配線基板２００のランド２０２に実装した場合に、チップ抵抗器Ｑへの通電が繰り返されることにより、ハンダフィレット２１０とチップ抵抗器Ｑとの接合部分に熱応力が発生し、該接合部にクラックが生じる可能性がある。つまり、チップ抵抗器Ｑを構成する絶縁基板３１０の熱膨張率（約７ｐｐｍ）と配線基板を構成するＦＲ４の熱膨張率（約１４ｐｐｍ）と大きく異なり、また、ニッケルメッキ３６２のヤング率が約２０×１０10Ｐａと高いので、温度変化による応力がハンダフィレットに集中して、ハンダフィレット２１０とチップ抵抗器Ｑとの接合部分に熱応力が発生しやすくなる。クラックとしては、例えば、図１２に示すように下面電極３４０の下方位置でクラックＫが発生する。該接合部にクラックが発生すると、チップ抵抗器Ｑとハンダフィレット２１０の接合が十分でなくなり、チップ抵抗器の本体の特性を得られなくなる可能性がある。
However, in the chip resistor shown in FIG. 11, when the chip resistor Q is mounted on the
また、特許文献１〜３の場合には、メッキに銅メッキが設けられており、銅はヤング率が低いことから熱応力を緩和することができるが、必ずしも銅メッキを設けるのみでは、クラックの発生を防止するためには十分ではない。
In the case of
そこで、本発明が解決しようとする問題点は、ハンダフィレットを介してプリント基板に実装した状態で通電を繰り返した場合でも、チップ抵抗器とハンダとの間の接合部にクラックが発生するのを十分防止することができるチップ抵抗器を提供することである。 Therefore, the problem to be solved by the present invention is that cracks occur at the joint between the chip resistor and the solder even when the current is repeatedly applied in a state where it is mounted on the printed circuit board via the solder fillet. To provide a chip resistor that can be sufficiently prevented.
本発明は上記問題点を解決するために創作されたものであって、第１には、絶縁基板と、該絶縁基板に設けられた抵抗体と、絶縁基板に設けられ抵抗体と接続した一対の電極部とを有するチップ抵抗器であって、該電極部が、抵抗体と接続し、絶縁基板の上面に設けられた上面電極と、上面電極と接続し、絶縁基板の側面に設けられた側面電極で、樹脂系の導電ペーストにより形成された側面電極と、側面電極の表面に形成された銅メッキで、厚さが１０〜３０μｍの銅メッキと、を有することを特徴とする。 The present invention was created to solve the above problems. First, a pair of an insulating substrate, a resistor provided on the insulating substrate, and a resistor provided on the insulating substrate and connected to the resistor. A chip resistor having an electrode portion connected to the resistor, the upper surface electrode provided on the upper surface of the insulating substrate, and the upper surface electrode provided on the side surface of the insulating substrate. The side electrode includes a side electrode formed of a resin-based conductive paste and a copper plating formed on the surface of the side electrode and having a thickness of 10 to 30 μm.
この第１の構成においては、銅メッキが設けられているので、熱応力を緩和することができ、さらに、銅メッキの内側の面に樹脂系の導電ペーストにより形成された側面電極が設けられているので、より熱応力が緩和され、ハンダフィレットを介してプリント基板に実装した状態で通電を繰り返した場合でも、チップ抵抗器とハンダとの間の接合部にクラックが発生するのを十分防止することができる。特に、銅メッキを構成する銅はヤング率が低いので、銅メッキを１０〜３０μｍの厚みに形成することにより、熱応力を緩和することができる。さらに、側面電極には、樹脂が含まれていることにより柔軟性があるので、銅メッキと側面電極とが積層していることによる相乗効果により、熱応力を緩和することができる。 In this first configuration, since the copper plating is provided, the thermal stress can be relieved, and a side electrode formed of a resin-based conductive paste is provided on the inner surface of the copper plating. As a result, thermal stress is further relaxed, and even when energization is repeated while mounted on a printed circuit board via a solder fillet, the occurrence of cracks at the joint between the chip resistor and the solder is sufficiently prevented. be able to. In particular, since the copper constituting the copper plating has a low Young's modulus, the thermal stress can be alleviated by forming the copper plating to a thickness of 10 to 30 μm. Further, since the side electrode contains a resin, it has flexibility, so that the thermal stress can be relieved by a synergistic effect due to the lamination of the copper plating and the side electrode.
なお、上記第１の構成において、側面電極の厚みが２０〜３０μｍとするのが好ましい。 In the first configuration, the thickness of the side electrode is preferably 20 to 30 μm.
また、第２には、上記第１の構成において、上記抵抗体を覆う保護膜で、樹脂ペーストにより形成された保護膜が設けられ、上記電極部が、上面電極及び保護膜の表面と側面電極の内側の面の間に形成された補助電極で、樹脂系の導電ペーストにより形成された補助電極を有し、銅メッキは、補助電極の側面電極からの露出部分の表面に形成されていることを特徴とする。 Second, in the first configuration, a protective film that covers the resistor and is formed of a resin paste is provided, and the electrode portion includes an upper surface electrode, a surface of the protective film, and a side electrode. An auxiliary electrode formed between the inner surfaces of the electrode, having an auxiliary electrode formed of a resin-based conductive paste, and copper plating being formed on the surface of the exposed portion from the side electrode of the auxiliary electrode It is characterized by.
よって、保護膜側を配線基板側として配線基板に実装することにより、補助電極が絶縁基板とハンダフィレット間に配置され、補助電極は樹脂が含まれていることにより柔軟性があるので、この補助電極によっても熱応力を緩和することができる。また、保護膜についても、チップ抵抗器の配線基板への実装状態において、保護膜が絶縁基板とハンダフィレット間に配置され、保護膜が樹脂製で柔軟性があるので、この保護膜によっても熱応力を緩和することができる。 Therefore, by mounting the protective film side on the wiring board as the wiring board side, the auxiliary electrode is arranged between the insulating substrate and the solder fillet, and the auxiliary electrode is flexible because it contains resin. Thermal stress can also be relieved by the electrodes. As for the protective film, when the chip resistor is mounted on the wiring board, the protective film is disposed between the insulating substrate and the solder fillet, and the protective film is made of resin and is flexible. Stress can be relaxed.
また、第３には、上記第１の構成において、絶縁基板の下面における電極間方向の少なくとも端部領域に形成された絶縁膜で、樹脂ペーストにより形成された絶縁膜が設けられ、上記電極部は、該絶縁膜の下面に形成され、側面電極の内側の面に形成された下面電極で、樹脂系の導電ペーストにより形成された下面電極を有することを特徴とする。 Thirdly, in the first configuration, an insulating film formed of at least an end region in the inter-electrode direction on the lower surface of the insulating substrate is provided with an insulating film formed of a resin paste. Is a lower surface electrode formed on the lower surface of the insulating film and formed on the inner surface of the side electrode, and has a lower surface electrode formed of a resin-based conductive paste.
よって、下面電極側を配線基板側として配線基板に実装することにより、絶縁膜が絶縁基板とハンダフィレット間に配置され、絶縁膜は樹脂製であることから柔軟性があるので、この絶縁膜によっても熱応力を緩和することができる。また、下面電極が絶縁基板とハンダフィレット間に配置され、下面電極が樹脂が含まれていることにより柔軟性があるので、絶縁膜と下面電極と側面電極と銅メッキとが積層していることによる相乗効果により、熱応力を緩和することができる。 Therefore, by mounting on the wiring board with the lower electrode side as the wiring board side, the insulating film is disposed between the insulating board and the solder fillet, and since the insulating film is made of resin, there is flexibility. Can also relieve thermal stress. Also, since the bottom electrode is placed between the insulating substrate and the solder fillet and the bottom electrode contains resin, it is flexible, so that the insulating film, bottom electrode, side electrode, and copper plating are laminated. Thermal stress can be relieved by the synergistic effect.
また、第４には、前記第１から第３までのいずれかの構成において、上記電極部が、銅メッキの表面に形成されニッケルにより形成された中間メッキと、中間メッキの表面に形成され錫又はハンダにより形成された外側メッキとを有することを特徴とする。 Fourthly, in any one of the first to third configurations, the electrode portion is formed by an intermediate plating formed on the surface of the copper plating with nickel and a tin formed on the surface of the intermediate plating. Or it has the outer side plating formed with solder, It is characterized by the above-mentioned.
また、第５には、前記第１から第４までのいずれかの構成において、上記チップ抵抗器が、多連チップ抵抗器であり、上記電極部が複数対設けられていることを特徴とする。 According to a fifth aspect of the present invention, in any one of the first to fourth configurations, the chip resistor is a multiple chip resistor, and a plurality of pairs of the electrode portions are provided. .
よって、多連チップ抵抗器の場合には、絶縁基板が横方向に大型化され、その分、絶縁基板の熱膨張が大きいが、銅メッキと側面電極により熱応力を緩和することができる。 Therefore, in the case of the multiple chip resistor, the insulating substrate is enlarged in the lateral direction, and the thermal expansion of the insulating substrate is correspondingly increased, but the thermal stress can be relieved by the copper plating and the side electrodes.
本発明に基づくチップ抵抗器によれば、銅メッキが設けられているので、熱応力を緩和することができ、さらに、銅メッキの内側の面に樹脂系の導電ペーストにより形成された側面電極が設けられているので、より熱応力が緩和され、ハンダフィレットを介してプリント基板に実装した状態で通電を繰り返した場合でも、チップ抵抗器とハンダとの間の接合部にクラックが発生するのを防止することができる。特に、銅メッキを構成する銅はヤング率が低いので、銅メッキを１０〜３０μｍの厚みに形成することにより、熱応力を緩和することができる。さらに、側面電極には、樹脂が含まれていることにより柔軟性があるので、銅メッキと側面電極とが積層していることによる相乗効果により、熱応力を緩和することができる。 According to the chip resistor according to the present invention, since the copper plating is provided, the thermal stress can be relieved, and the side electrode formed of the resin-based conductive paste on the inner surface of the copper plating is further provided. Because it is provided, thermal stress is further relaxed, and cracks occur at the joint between the chip resistor and the solder even when the current is repeatedly applied while mounted on the printed circuit board via the solder fillet. Can be prevented. In particular, since the copper constituting the copper plating has a low Young's modulus, the thermal stress can be alleviated by forming the copper plating to a thickness of 10 to 30 μm. Further, since the side electrode contains a resin, it has flexibility, so that the thermal stress can be relieved by a synergistic effect due to the lamination of the copper plating and the side electrode.
本発明においては、ハンダを介してプリント基板に実装した状態で通電を繰り返した場合でも、チップ抵抗器とハンダとの間の接合部にクラックが発生するのを十分防止することができるチップ抵抗器を提供するという目的を以下のようにして実現した。なお、図面において、Ｙ１−Ｙ２方向は、Ｘ１−Ｘ２方向に直角な方向であり、Ｚ１−Ｚ２方向は、Ｘ１−Ｘ２方向及びＹ１−Ｙ２方向に直角な方向である。 In the present invention, even when energization is repeated in a state of being mounted on a printed circuit board through solder, a chip resistor that can sufficiently prevent the occurrence of cracks at the joint between the chip resistor and the solder The purpose of providing is realized as follows. In the drawings, the Y1-Y2 direction is a direction perpendicular to the X1-X2 direction, and the Z1-Z2 direction is a direction perpendicular to the X1-X2 direction and the Y1-Y2 direction.
本発明に基づくチップ抵抗器Ｐ１は、図１に示すように構成され、絶縁基板（基板）１０と、抵抗体２０と、一対の電極部３０と、カバーコート（一次コート）７０と、保護膜（二次コート）８０と、を有している。
A chip resistor P1 according to the present invention is configured as shown in FIG. 1, and includes an insulating substrate (substrate) 10, a
ここで、絶縁基板１０は、含有率９６％程度のアルミナにて形成された絶縁体である。この絶縁基板１０は、直方体形状を呈しており、平面視すると、略長方形形状を呈している。この絶縁基板１０は、上記チップ抵抗器Ｐ１の基礎部材、すなわち、基体として用いられている。なお、絶縁基板１０の大きさは、平面視において、長辺が１．０ｍｍ〜７．０ｍｍ、短辺が０．５ｍｍ〜３．５ｍｍとなっていて、具体的には、長辺が１．６ｍｍで短辺が０．８ｍｍ、長辺が３．２ｍｍで短辺が１．６ｍｍ、長辺が５．０ｍｍで短辺が２．５ｍｍ、長辺が２．０ｍｍで短辺が１．２５ｍｍの場合が挙げられる。
Here, the insulating
また、抵抗体２０は、図１に示すように、絶縁基板１０の上面に層状に設けられ、長手方向（Ｘ１−Ｘ２方向）（電極間方向（抵抗体２０における一対の上面電極３２との接続位置を結ぶ方向、他においても同じ）、通電方向としてもよい））に帯状に形成されていて、平面視において略長方形状に形成されている。この抵抗体２０の電極間方向の端部は絶縁基板１０の端部までは形成されておらず、抵抗体２０の電極間方向の端部と絶縁基板１０の電極間方向の端部との間には所定の間隔が形成されている。また、抵抗体２０の幅方向（Ｙ１−Ｙ２方向）の端部は絶縁基板１０の端部までは形成されておらず、抵抗体２０の幅方向の端部と絶縁基板１０の幅方向の端部との間には所定の間隔が形成されている。この抵抗体２０は、図１に示すように、全体に方形状（具体的には、長方形状）を呈し、酸化ルテニウム系メタルグレーズ厚膜により形成されている。
As shown in FIG. 1, the
また、電極部３０は、絶縁基板１０における電極間方向の端部にそれぞれ設けられ、上面電極３２と、下面電極４０と、側面電極５０と、メッキ６０とを有している。
Moreover, the
上面電極３２は、絶縁基板１０の上面の長手方向（Ｘ１−Ｘ２方向（図１参照））の両端部領域に層状に一対形成されていて、平面視において略方形状を呈している。つまり、一方の上面電極３２は、絶縁基板１０の上面のＸ１側の端部から所定の長さに形成されているとともに、他方の上面電極３２は、絶縁基板１０の上面のＸ２側の端部から所定長さに形成されている。また、上面電極３２の幅方向の幅は、抵抗体２０の幅方向の幅よりも大きく、絶縁基板１０の幅方向の幅よりも小さく形成され、上面電極３２と絶縁基板１０の端部には隙間が形成されているが、絶縁基板１０の幅方向の幅と略同一に形成してもよい。この上面電極３２は、具体的には、銀系厚膜（銀系メタルグレーズ厚膜）により形成されている。
A pair of
また、上面電極３２の抵抗体２０側の端部領域は、抵抗体２０の端部領域の上面に積層して形成されている。つまり、上面電極３２における外側の領域（絶縁基板１０の端部（電極間方向の端部）側の領域）は、絶縁基板１０の上面に形成されているが、内側の領域は、抵抗体２０の上面に積層して形成されている。なお、抵抗体２０の端部領域が上面電極３２の端部領域の上面に積層した構成としてもよい。
The end region on the
また、下面電極４０は、図１に示すように、上記絶縁基板１０の下面の長手方向の両端部領域に層状に一対形成されていて、底面視において略方形状を呈している。この下面電極４０の長さ（電極間方向の長さ）は、上面電極３２の長さより長く形成されているが、下面電極４０の長さは任意としてもよい。また、下面電極４０の幅方向（Ｙ１−Ｙ２方向）の長さは、絶縁基板１０の幅方向の長さと略同一に形成されている。この下面電極４０は、銀系厚膜（銀系メタルグレーズ厚膜）により形成されている。なお、この下面電極４０の構成を省略して、側面電極５０の下側部分により下面電極の代わりとしてもよい。
Further, as shown in FIG. 1, a pair of
また、側面電極５０は、上面電極３２の一部と、保護膜８０の一部と、下面電極４０の一部と、絶縁基板１０の側面（つまり、Ｘ１側の側面と、Ｘ２側の側面）を被覆するように断面略コ字状に層状に形成されている。この側面電極５０は、Ｘ１側の端部とＸ２側の端部にそれぞれ設けられている。この側面電極５０は、樹脂銀系厚膜により形成され、略均一の厚膜に形成されていて、２０〜３０μｍの厚みに形成されている。
The
この側面電極５０は、樹脂と銀粉末とを含む樹脂銀系厚膜であり、具体的には、エポキシ樹脂と銀粉末とを均一に混練してなる側面電極用ペーストにより構成された熱硬化型の樹脂・銀系厚膜である。ここで、側面電極５０全体における樹脂と銀との比率は、重量比で、樹脂が１０〜２５％（好適には、１４〜１６％）で、銀粉末が７５〜９０％（好適には８４〜８６％）であり、容積比では、樹脂が５５〜６５％で、銀粉末が３５〜４５％となっている。
The
なお、側面電極５０を構成する樹脂としては、エポキシ樹脂には限られず、フェノール樹脂でもよく、また、エポキシ樹脂とフェノール樹脂とを混合したもの等他の樹脂であってもよい。
In addition, as resin which comprises the
また、メッキ６０は、側面電極５０の外側と下面電極４０の露出領域の外側に側面電極５０と下面電極４０の露出部分とを被覆して形成されている。つまり、メッキ６０は、側面電極５０の外側と下面電極４０の露出領域の外側に側面電極５０と下面電極４０の露出部分とを被覆して形成された銅メッキ（Ｃｕメッキ）６２と、銅メッキ６２の外側に銅メッキ６２を被覆して形成されたニッケルメッキ（Ｎｉメッキ）６４と、ニッケルメッキ６４の外側にニッケルメッキ６４を被覆して形成された錫メッキ（Ｓｎメッキ）６６とから構成されていて、Ｘ１側の端部領域とＸ２側の端部領域にそれぞれ設けられている。つまり、チップ抵抗器の電極部の表面にメッキ６０が設けられていて、内側層が銅メッキで、中間層がニッケルメッキで、外側層が錫メッキとなっている。銅メッキ６２とニッケルメッキ６４と錫メッキ６６とは、それぞれ略均一の厚膜に形成されている。銅メッキ６２とニッケルメッキ６４と錫メッキ６６は、例えば、電気メッキにより形成される。なお、メッキ６０の保護膜８０側の端部は、保護膜８０に積層している。
The
ここで、銅メッキ６２は、１０〜３０μｍの厚みに形成されている。また、ニッケルメッキ６４は、上面電極３２等の内部電極のはんだ食われを防止するために形成され、４〜１２μｍの厚みに形成されている。また、錫メッキ６６は、３〜１５μｍの厚みに形成されている。なお、錫メッキ６６の代わりに、ハンダメッキとしてもよい。
Here, the copper plating 62 is formed to a thickness of 10 to 30 μm. Further, the nickel plating 64 is formed to prevent solder erosion of internal electrodes such as the
また、カバーコート７０は、抵抗体２０の上面に層状に形成され、抵抗体２０へのトリミング時の熱衝撃を緩和するために形成される。このカバーコート７０は、電極間方向には、トリミング溝形成位置の領域を被覆するとともに上面電極３２に接して形成し、これにより、抵抗体２０は、上面電極３２とカバーコート７０により被覆される。また、カバーコート７０の幅方向の長さは、絶縁基板１０の幅方向の長さと略同一に形成する。このカバーコート７０は、ガラス系材料により形成され、具体的には、ホウ珪酸鉛ガラス系厚膜により形成される。なお、抵抗体２０とカバーコート７０には、トリミング溝９０が形成されている。
The
また、保護膜８０は、カバーコート７０と、上面電極３２の一部を被覆するように設けられている。この保護膜８０の形成位置をさらに詳しく説明すると、幅方向には、絶縁基板１０の幅と略同一に形成され、さらに、電極間方向には、抵抗体２０の長さと略同一に形成され、保護膜８０の電極間方向の端部位置は、抵抗体２０の電極間方向の端部位置と水平方向において略同一の位置となっている。この保護膜８０は、エポキシ樹脂系厚膜により形成されている。以上のように、保護膜８０は、主として、抵抗体２０を保護するものである。なお、保護膜８０の厚み（最大厚み）は、２０〜４０μｍとなっている。
The
上記構成のチップ抵抗器Ｐ１の製造方法について説明すると、まず、上面に一次スリットと二次スリットとが形成されたアルミナ基板（このアルミナ基板は、複数のチップ抵抗器の絶縁基板の大きさを少なくとも有する大判のものであり、平板状のグリーンシート（含有率９６％程度のアルミナを含有するグリーンシート）を予め焼成したものである）（基板素体）を用意し、このアルミナ基板の裏面（すなわち、底面）に下面電極を形成する（下面電極形成工程）。つまり、下面電極用のペースト（例えば、銀系メタルグレーズ等の銀系ペースト）を印刷し、乾燥・焼成する。この銀系ペーストとしては、例えば、焼成温度が約８５０℃の銀系ペーストとする。なお、この下面電極の形成に際しては、一枚のスクリーンで縦横に複数個印刷する。 The manufacturing method of the chip resistor P1 having the above configuration will be described. First, an alumina substrate having a primary slit and a secondary slit formed on the upper surface (this alumina substrate has at least the size of the insulating substrate of the plurality of chip resistors). A large plate having a flat plate-like green sheet (a green sheet containing alumina with a content of about 96%) prepared beforehand (substrate body), and the back surface of this alumina substrate (ie The bottom electrode is formed on the bottom surface (bottom electrode forming step). That is, a paste for the lower surface electrode (for example, a silver-based paste such as silver-based metal glaze) is printed, dried and fired. As this silver paste, for example, a silver paste having a baking temperature of about 850 ° C. is used. In forming the lower surface electrode, a plurality of images are printed vertically and horizontally on a single screen.
次に、上記アルミナ基板の上面に抵抗体２０を形成する（抵抗体形成工程）。つまり、抵抗体ペースト（例えば、酸化ルテニウム系ペースト（具体的には、酸化ルテニウム系メタルグレーズペースト））を印刷した後に乾燥・焼成して抵抗体２０を形成する。
Next, the
次に、アルミナ基板の上面に上面電極３２を形成する（上面電極形成工程）。すなわち、上面電極ペーストをその一部が抵抗体に積層するように印刷し、乾燥・焼成する。この場合の上面電極ペーストは、銀系ペースト（例えば、銀系メタルグレーズペースト）である。この銀系ペーストとしては、例えば、焼成温度が約８５０℃の銀系ペーストとする。なお、チップ抵抗器となった場合に隣接するチップ抵抗器の上面電極で互いに隣接し合う上面電極については１つの印刷領域で形成する。
Next, the
次に、トリミングによる抵抗値調整の前にカバーコート７０を形成する。つまり、ホウ珪酸鉛ガラス系のガラスペーストを印刷して焼成し、カバーコート７０を形成する。この場合、カバーコート７０は、電極間方向とは直角の方向であるカバーコート形成方向に帯状に形成し、該カバーコート形成方向にチップ抵抗器複数個分を有する形成領域に一度にカバーコートを形成して、チップ抵抗器複数個分のカバーコートを帯状に連続して形成してもよい。
Next, the
次に、抵抗体２０にトリミング溝を形成してトリミングを行なうことにより抵抗値を調整する（抵抗体調整工程）。つまり、レーザートリミングにより抵抗体２０にトリミング溝を形成する。
Next, a resistance value is adjusted by forming a trimming groove in the
次に、保護膜８０を形成する（保護膜形成工程）。つまり、カバーコート７０の全体と上面電極３２の一部（内側の領域）とを覆うように保護膜を形成する。つまり、保護膜用ペースト（エポキシ系の樹脂ペースト）を印刷し、乾燥・硬化させる。この場合、保護膜は、電極間方向とは直角の方向である保護膜形成方向に帯状に形成し、該保護膜形成方向にチップ抵抗器複数個分を有する形成領域に一度に保護膜を形成する。その後は、一次スリットに沿って一次分割して短冊状基板とする（一次分割工程）。
Next, a
次に、上記短冊状基板に対して、側面電極５０を形成する（側面電極形成工程）。つまり、側面電極用ペースト（樹脂銀ペースト）を短冊状基板に印刷し、乾燥・硬化させる。樹脂銀ペーストとしては、例えば、乾燥温度が約２００℃の樹脂銀ペーストを用いる。
Next, the
その後、二次スリットに沿って二次分割する（二次分割工程）。次に、メッキ６０を形成する（メッキ工程）。つまり、厚さが１０〜３０μｍの銅メッキを形成し、厚さが４〜１２μｍのニッケルメッキを形成し、その後、厚さが３〜１５μｍの錫メッキを形成する。以上のようにして、チップ抵抗器Ｐ１を形成する。
Then, secondary division is performed along the secondary slit (secondary division process). Next, the
本実施例のチップ抵抗器Ｐ１の使用状態について説明すると、通常のチップ抵抗器と同様に、配線基板（プリント基板としてもよい）に実装して使用する。配線基板への実装においては、図２に示すように、チップ抵抗器Ｐ１は、配線基板２００上に形成されたランド２０２に下面電極４０がランド２０２側としてランド２０２に対向するようにして、ハンダフィレット２１０を介して実装される。なお、チップ抵抗器Ｐ１をハンダフィレット２１０を介して実装した状態では、錫メッキ６６はハンダフィレット２１０と一体になるので、図２において、錫メッキ６６は描かれていない。
The usage state of the chip resistor P1 of the present embodiment will be described. Like a normal chip resistor, it is mounted on a wiring board (may be a printed board). In mounting on the wiring board, as shown in FIG. 2, the chip resistor P1 is soldered so that the
本実施例のチップ抵抗器Ｐ１においては、メッキ６０の内側層が銅メッキ６２により形成されているので、熱応力を緩和することができ、さらに、銅メッキ６２の内側の面に樹脂銀系厚膜により形成された側面電極５０が接して積層しているので、より熱応力が緩和され、ハンダフィレットを介してプリント基板に実装した状態で通電を繰り返した場合でも、チップ抵抗器とハンダとの間の接合部にクラックが発生するのを防止することができる。つまり、銅メッキ６２を構成する銅はヤング率が約１３×１０10Ｐａと低いので、銅メッキ６２を１０〜３０μｍの厚みに形成することにより、熱応力を緩和することができる。さらに、側面電極５０には、樹脂が含まれていることにより柔軟性がある（すなわち、ヤング率が低い）ので、銅メッキ６２と側面電極５０とが積層していることによる相乗効果により、熱応力を緩和することができる。特に、側面電極５０を２０〜３０μｍの厚みに形成することにより、さらに、熱応力を緩和することができる。特に、側面電極５０と側面電極５０の表面に形成された銅メッキ６２とが、下面電極４０から上面電極３２にまで広く形成されているので、下面電極４０の周辺以外の部分においてもクラックの発生を防止できる。
In the chip resistor P1 of the present embodiment, since the inner layer of the
例えば、銅メッキ６２の厚み１０μｍ未満の場合には、クラックの発生のおそれがあり、銅メッキ６２の厚みを１０〜３０μｍとすることにより、クラックの発生を小さくできるという結果となった。また、銅メッキ６２の厚みを１０〜３０μｍとした場合でも、側面電極５０を樹脂銀系厚膜に形成することにより、よりクラックの発生を小さくでき、特に、側面電極５０の厚みを２０〜３０μｍに形成することにより、よりクラックの発生を小さくできる結果となった。なお、銅メッキ６２の厚みが３０μｍを超える場合や、側面電極５０の厚みが３０μｍを超える場合には、銅メッキ６２の厚みが２０〜３０μｍの場合や側面電極５０の厚みが２０〜３０μｍの場合と比較すると、クラックの発生率が同等であるという結果となり、銅メッキ６２や側面電極５０を必要以上に厚くしても、メッキ時間やペースト量の点等でコスト増となってしまう。
For example, when the thickness of the copper plating 62 is less than 10 μm, there is a risk of occurrence of cracks. By setting the thickness of the copper plating 62 to 10 to 30 μm, the generation of cracks can be reduced. Further, even when the thickness of the copper plating 62 is 10 to 30 μm, by forming the
なお、本実施例における上記の説明においては、電極部３０を絶縁基板１０の短辺側に形成するとしたが、電極部３０を絶縁基板１０の長辺側に形成してもよい。
In the above description of the present embodiment, the
また、本実施例における上記の説明において、側面電極５０は、樹脂銀系厚膜により形成されているとしたが、これには限らず、カーボン、ルテニウム、ニッケルにおける少なくともいずれかの導電性物質を混合した樹脂を用いてもよい。つまり、側面電極５０は、樹脂系の導電ペーストにより構成されたものであればよい。
In the above description of the present embodiment, the
次に、実施例２のチップ抵抗器について説明する。実施例２のチップ抵抗器Ｐ２は、実施例１のチップ抵抗器Ｐ１と略同様の構成であるが、実施例２のチップ抵抗器Ｐ２が多連チップ抵抗器である点が異なる。 Next, the chip resistor of Example 2 will be described. The chip resistor P2 of the second embodiment has substantially the same configuration as the chip resistor P1 of the first embodiment, except that the chip resistor P2 of the second embodiment is a multiple chip resistor.
チップ抵抗器Ｐ２は、図３、図４に示すように構成され、絶縁基板（基板）１１０と、複数の抵抗体１２０と、複数対の電極部１３０と、カバーコート（一次コート）１７０と、保護膜（二次コート）１８０と、を有している。
The chip resistor P2 is configured as shown in FIGS. 3 and 4, and includes an insulating substrate (substrate) 110, a plurality of
ここで、絶縁基板１１０は、含有率９６％程度のアルミナにて形成された絶縁体である。この絶縁基板１１０は、直方体形状における長手方向の側面に直方体形状の切欠部１１２が設けられた形状を呈し、平面視において、長方形状の長手辺に沿って方形状の凹部を形成した形状を呈している。これにより、切欠部１１２が形成されていない箇所に凸状部１１０ａが形成されている。つまり、図３の例では、一つの長手方向の側面に沿って３つの切欠部１１２が間隔を介して形成され、４つの凸状部１１０ａが形成されている。この絶縁基板１１０は、上記チップ抵抗器Ｐ２の基礎部材、すなわち、基体として用いられている。なお、絶縁基板１１０の大きさは、平面視において、長辺が２．０〜３．２ｍｍ、短辺が１．０ｍｍ〜１．６ｍｍとなっていて、具体的には、長辺が３．２ｍｍで短辺が１．６ｍｍ、長辺が２．０ｍｍで短辺が１．０ｍｍの場合が挙げられる。
Here, the insulating
また、抵抗体１２０は、図３に示すように、絶縁基板１１０の上面に層状に設けられ、電極間方向（Ｘ１−Ｘ２方向）（抵抗体１２０における一対の上面電極１３２との接続位置を結ぶ方向、（他においても同じ）、通電方向としてもよい）に帯状に形成されていて、平面視において略長方形状に形成されている。この電極間方向は、絶縁基板１１０においては、短手方向となる。つまり、抵抗体１２０は、絶縁基板１１０の上面における一対の凸状部１１０ａ間の領域に形成されている。この抵抗体１２０の電極間方向の端部は絶縁基板１１０の端部までは形成されておらず、抵抗体１２０の電極間方向の端部と絶縁基板１１０の電極間方向の端部との間には所定の間隔が形成されている。また、抵抗体１２０の幅方向（Ｙ１−Ｙ２方向）の長さは、凸状部１１０ａの幅方向の長さよりも短く形成されている。この抵抗体１２０は、図３に示すように、全体に方形状（具体的には、長方形状）を呈し、酸化ルテニウム系メタルグレーズ厚膜により形成されている。
Further, as shown in FIG. 3, the
また、電極部１３０は、絶縁基板１１０における切欠部１１２が設けられている辺部における切欠部１１２が設けられていない箇所（つまり、凸状部分）に一対ずつ設けられ、図３に示す例では、計４対の電極部１３０が設けられている。
Further, a pair of
各電極部１３０は、上面電極１３２と、下面電極１４０と、側面電極１５０と、メッキ１６０とを有している。
Each
上面電極１３２は、絶縁基板１１０の上面の短手方向（Ｘ１−Ｘ２方向（図３参照））の両端部領域に層状に一対形成されていて、平面視において略方形状を呈している。つまり、一方の上面電極１３２は、絶縁基板１１０の凸状部１１０ａの上面のＸ１側の端部から所定の長さに形成されているとともに、他方の上面電極１３２は、絶縁基板１１０の凸状部１１０ａの上面のＸ２側の端部から所定長さに形成されている。また、上面電極１３２の幅方向の幅は、絶縁基板１１０の凸状部１１０ａの幅よりも短く形成されている。この上面電極１３２は、具体的には、銀系厚膜（銀系メタルグレーズ厚膜）により形成されている。
A pair of
また、上面電極１３２の端部領域の上面には、抵抗体１２０の端部領域が積層して形成されている。なお、上面電極１３２の端部領域が抵抗体１２０の端部領域の上面に積層した構成としてもよい。
In addition, the end region of the
また、下面電極１４０は、図４に示すように、上記絶縁基板１１０の下面の両端部領域に層状に一対形成されていて、一方の下面電極１４０は、凸状部１１０ａの下面のＸ１側の端部から所定の長さに形成され、他方の下面電極１４０は、凸状部１１０ａの下面のＸ２側の端部から所定の長さに形成されている。この下面電極１４０の長さ（電極間方向の長さ）は、上面電極１３２の長さと略同一に形成されているが、下面電極１４０の長さは任意としてもよい。また、下面電極１４０の幅方向（Ｙ１−Ｙ２方向）の長さは、絶縁基板１１０凸状部１１０ａの幅方向の長さよりも短く形成されている。この下面電極１４０は、銀系厚膜（銀系メタルグレーズ厚膜）により形成されている。なお、この下面電極１４０の構成を省略して、側面電極１５０の下側部分により下面電極の代わりとしてもよい。
Further, as shown in FIG. 4, a pair of
また、側面電極１５０は、上面電極１３２の一部と、保護膜１８０の一部と、下面電極１４０の一部と、絶縁基板１１０の側面（つまり、Ｘ１側の側面と、Ｘ２側の側面）を被覆するように断面略コ字状に層状に形成されている。この側面電極１５０は、Ｘ１側の端部とＸ２側の端部にそれぞれ設けられている。この側面電極１５０は、実施例１の側面電極５０と同様の構成であり、樹脂銀系厚膜により形成され、略均一の厚膜に形成されていて、２０〜３０μｍの厚みに形成されている。
The
この側面電極１５０は、樹脂と銀粉末とを含む樹脂銀系厚膜であり、具体的には、エポキシ樹脂と銀粉末とを均一に混練してなる側面電極用ペーストにより構成された熱硬化型の樹脂・銀系厚膜である。ここで、側面電極１５０全体における樹脂と銀との比率は、重量比で、樹脂が１０〜２５％（好適には、１４〜１６％）で、銀粉末が７５〜９０％（好適には８４〜８６％）であり、容積比では、樹脂が５５〜６５％で、銀粉末が３５〜４５％となっている。
The
なお、側面電極１５０を構成する樹脂としては、エポキシ樹脂には限られず、フェノール樹脂でもよく、また、エポキシ樹脂とフェノール樹脂とを混合したもの等他の樹脂であってもよい。
The resin constituting the
また、メッキ１６０は、実施例１のメッキ６０と同様の構成であり、側面電極１５０の外側に側面電極１５０を被覆して形成された銅メッキ（Ｃｕメッキ）１６２と、銅メッキ１６２の外側に銅メッキ１６２を被覆して形成されたニッケルメッキ（Ｎｉメッキ）１６４と、ニッケルメッキ１６４の外側にニッケルメッキ１６４を被覆して形成された錫メッキ（Ｓｎメッキ）１６６とから構成されていて、Ｘ１側の端部領域とＸ２側の端部領域にそれぞれ設けられている。つまり、チップ抵抗器の電極部の表面にメッキ１６０が設けられていて、内側層が銅メッキで、中間層がニッケルメッキで、外側層が錫メッキとなっている。銅メッキ１６２とニッケルメッキ１６４と錫メッキ１６６とは、それぞれ略均一の厚膜に形成されている。なお、メッキ１６０の保護膜１８０側の端部は、保護膜１８０に積層している。
The
ここで、銅メッキ１６２は、１０〜３０μｍの厚みに形成されている。また、ニッケルメッキ１６４は、上面電極１３２等の内部電極のはんだ食われを防止するために形成され、４〜１２μｍの厚みに形成されている。また、錫メッキ１６６は、３〜１５μｍの厚みに形成されている。なお、錫メッキ１６６の代わりに、ハンダメッキとしてもよい。
Here, the copper plating 162 is formed to a thickness of 10 to 30 μm. The
また、カバーコート１７０は、抵抗体１２０の上面に層状に形成され、抵抗体１２０へのトリミング時の熱衝撃を緩和するために形成される。このカバーコート１７０の形成位置は、幅方向（Ｙ１−Ｙ２方向）には、絶縁基板１１０のＹ１−Ｙ２方向の幅と略同一に形成され、電極間方向には、図４に示すように、抵抗体１２０の長さよりも短く形成され、上面電極１３２に接しないように形成されている。つまり、カバーコート１７０は、Ｙ１−Ｙ２方向に帯状に形成されている。このカバーコート１７０は、ガラス系材料により形成され、具体的には、ホウ珪酸鉛ガラス系厚膜により形成される。なお、抵抗体１２０とカバーコート１７０には、トリミング溝１９０が形成されている。
The
また、保護膜１８０は、カバーコート１７０と、抵抗体１２０の露出部分と、上面電極１３２の一部を被覆するように設けられている。この保護膜１８０の形成位置をさらに詳しく説明すると、幅方向（Ｙ１−Ｙ２方向）には、絶縁基板１１０のＹ１−Ｙ２方向の幅と略同一に形成され、さらに、電極間方向には、絶縁基板１１０の切欠部１１２が形成された位置におけるＸ１−Ｘ２方向の幅よりも若干短く形成され、平面視において方形状に形成されている。つまり、保護膜１８０は、Ｙ１−Ｙ２方向に帯状に形成されている。この保護膜１８０は、エポキシ樹脂系厚膜により形成されている。以上のように、保護膜１８０は、主として、抵抗体１２０を保護するものである。なお、保護膜１８０の厚み（最大厚み）は、２０〜４０μｍとなっている。
The
上記構成のチップ抵抗器Ｐ２の製造方法について説明すると、まず、上面に一次スリットと二次スリットとが形成され、一次スリットに沿って四角柱状の穴部（一次スリットにより基板が分割されることにより、穴部が切欠部１１２となる。）を有するアルミナ基板（このアルミナ基板は、複数のチップ抵抗器の絶縁基板の大きさを少なくとも有する大判のものであり、平板状のグリーンシート（含有率９６％程度のアルミナを含有するグリーンシート）を予め焼成したものである）（基板素体）を用意し、このアルミナ基板の裏面（すなわち、底面）に下面電極を形成する（下面電極形成工程）。つまり、下面電極用のペースト（例えば、銀系メタルグレーズ等の銀系ペースト）を印刷し、乾燥・焼成する。この銀系ペーストとしては、例えば、焼成温度が約８５０℃の銀系ペーストとする。なお、この下面電極の形成に際しては、一枚のスクリーンで縦横に複数個印刷する。 The manufacturing method of the chip resistor P2 having the above configuration will be described. First, a primary slit and a secondary slit are formed on the upper surface, and a rectangular pillar-shaped hole (the substrate is divided by the primary slit along the primary slit). , An alumina substrate having a hole (notch portion 112) (this alumina substrate is a large one having at least the size of an insulating substrate of a plurality of chip resistors, and is a flat green sheet (content 96). (A green sheet containing about% alumina) is prepared in advance (substrate body), and a lower electrode is formed on the back surface (that is, the bottom surface) of the alumina substrate (lower electrode forming step). That is, a paste for the lower surface electrode (for example, a silver-based paste such as silver-based metal glaze) is printed, dried and fired. As this silver paste, for example, a silver paste having a baking temperature of about 850 ° C. is used. In forming the lower surface electrode, a plurality of images are printed vertically and horizontally on a single screen.
次に、アルミナ基板の上面に上面電極１３２を形成する（上面電極形成工程）。すなわち、上面電極ペーストを絶縁基板１１０の上面に印刷し、乾燥・焼成する。この場合の上面電極ペーストは、銀系ペースト（例えば、銀系メタルグレーズペースト）である。この銀系ペーストとしては、例えば、焼成温度が約８５０℃の銀系ペーストとする。なお、チップ抵抗器となった場合に隣接するチップ抵抗器の上面電極で互いに隣接し合う上面電極については１つの印刷領域で形成する。
Next, the
次に、上記アルミナ基板の上面及び一対の上面電極１３２の上面に抵抗体１２０を形成する（抵抗体形成工程）。つまり、抵抗体ペースト（例えば、酸化ルテニウム系ペースト（具体的には、酸化ルテニウム系メタルグレーズペースト））を印刷した後に乾燥・焼成して抵抗体１２０を形成する。
Next, the
次に、トリミングによる抵抗値調整の前にカバーコート１７０を形成する。つまり、ホウ珪酸鉛ガラス系のガラスペーストを印刷して焼成し、カバーコート１７０を形成する。この場合、カバーコート１７０は、電極間方向とは直角の方向であるカバーコート形成方向に帯状に形成し、該カバーコート形成方向にチップ抵抗器複数個分を有する形成領域に一度にカバーコートを形成して、チップ抵抗器複数個分のカバーコートを帯状に連続して形成してもよい。
Next, the
次に、抵抗体１２０にトリミング溝を形成してトリミングを行なうことにより抵抗値を調整する（抵抗体調整工程）。つまり、レーザートリミングにより抵抗体１２０にトリミング溝を形成する。
Next, a resistance value is adjusted by forming a trimming groove in the
次に、保護膜１８０を形成する（保護膜形成工程）。つまり、カバーコート１７０の全体と上面電極１３２の一部（内側の領域）とを覆うように保護膜を形成する。つまり、保護膜用ペースト（エポキシ系の樹脂ペースト）を印刷し、乾燥・硬化させる。この場合、保護膜は、電極間方向とは直角の方向である保護膜形成方向に帯状に形成し、該保護膜形成方向にチップ抵抗器複数個分を有する形成領域に一度に保護膜を形成する。その後は、一次スリットに沿って一次分割して短冊状基板とする（一次分割工程）。この一次分割により、基板に設けられた穴部が分割されて、切欠部１１２となる。
Next, the
次に、上記短冊状基板に対して、側面電極１５０を形成する（側面電極形成工程）。つまり、側面電極用ペースト（樹脂銀ペースト）を短冊状基板に印刷し、乾燥・硬化させる。樹脂銀ペーストとしては、例えば、乾燥温度が約２００℃の樹脂銀ペーストを用いる。
Next, the
その後、二次スリットに沿って二次分割する（二次分割工程）。次に、メッキ１６０を形成する（メッキ工程）。つまり、厚さが１０〜３０μｍの銅メッキを形成し、厚さが４〜１２μｍのニッケルメッキを形成し、その後、厚さが３〜１５μｍの錫メッキを形成する。以上のようにして、チップ抵抗器Ｐ２を形成する。
Then, secondary division is performed along the secondary slit (secondary division process). Next, the
本実施例のチップ抵抗器Ｐ２の使用状態について説明すると、通常のチップ抵抗器と同様に、配線基板（プリント基板としてもよい）に実装して使用する。配線基板への実装においては、図５に示すように、チップ抵抗器Ｐ２は、配線基板２００上に形成されたランド２０２に下面電極１４０がランド２０２側としてランド２０２に対向するようにしてハンダフィレット２１０を介して実装される。なお、チップ抵抗器Ｐ２をハンダフィレット２１０を介して実装した状態では、錫メッキ１６６はハンダフィレット２１０と一体になるので、図５おいて、錫メッキ１６６は描かれていない。
The usage state of the chip resistor P2 of the present embodiment will be described. Like a normal chip resistor, the chip resistor P2 is used by being mounted on a wiring board (may be a printed board). In mounting on a wiring board, as shown in FIG. 5, the chip resistor P <b> 2 includes a solder fillet such that the
本実施例のチップ抵抗器Ｐ２においては、メッキ１６０の内側層が銅メッキ１６２により形成されているので、熱応力を緩和することができ、さらに、銅メッキ１６２の内側の面に樹脂銀系厚膜により形成された側面電極１５０が接して積層しているので、より熱応力が緩和され、ハンダフィレットを介してプリント基板に実装した状態で通電を繰り返した場合でも、チップ抵抗器とハンダとの間の接合部にクラックが発生するのを防止することができる。つまり、銅メッキ１６２を構成する銅はヤング率が約１３×１０10Ｐａと低いので、銅メッキ１６２を１０〜３０μｍの厚みに形成することにより、熱応力を緩和することができる。さらに、側面電極１５０には、樹脂が含まれていることにより柔軟性がある（すなわち、ヤング率が低い）ので、銅メッキ１６２と側面電極１５０とが積層していることによる相乗効果により、熱応力を緩和することができる。特に、側面電極１５０を２０〜３０μｍの厚みに形成することにより、さらに、熱応力を緩和することができる。特に、側面電極１５０と側面電極１５０の表面に形成された銅メッキと１６２が、下面電極１４０から上面電極１３２にまで広く形成されているので、下面電極１４０の周辺以外の部分においてもクラックの発生を防止できる。
In the chip resistor P2 of the present embodiment, since the inner layer of the
また、特に、多連チップ抵抗器の場合には、図１１に示す従来例のようなチップ抵抗器と比べて、絶縁基板が横方向に大型となり、また、複数の素子（抵抗体）が隣接していることから発熱量が大きいので、その分絶縁基板の熱膨張の度合いが大きく、また、電極部の形成領域は絶縁基板の切欠部によって縮小されるのに伴い電極部に形成されるハンダフィレットの体積も小さくなるので、熱応力によりチップ抵抗器とハンダとの間の接合部にクラックが発生するおそれが高いといえるが、本実施例のように、銅メッキ１６２と樹脂銀系厚膜により形成された側面電極１５０を設けることにより、熱応力を緩和して、チップ抵抗器とハンダとの間の接合部にクラックが発生するのを防止することができる。
In particular, in the case of a multiple chip resistor, the insulating substrate is larger in the lateral direction and a plurality of elements (resistors) are adjacent to each other as compared with the conventional chip resistor shown in FIG. Therefore, the amount of heat generated is large, so the degree of thermal expansion of the insulating substrate is correspondingly large, and the formation area of the electrode portion is reduced by the notch portion of the insulating substrate, and the solder formed on the electrode portion Since the volume of the fillet is also small, it can be said that there is a high risk of cracks occurring at the joint between the chip resistor and the solder due to thermal stress. However, as in this embodiment, the copper plating 162 and the resin silver-based thick film are used. By providing the
例えば、銅メッキ１６２の厚み１０μｍ未満の場合には、クラックの発生のおそれがあり、銅メッキ１６２の厚みを１０〜３０μｍとすることにより、クラックの発生を小さくできるという結果となった。また、銅メッキ１６２の厚みを１０〜３０μｍとした場合でも、側面電極１５０を樹脂銀系厚膜に形成することにより、よりクラックの発生を小さくでき、特に、側面電極１５０の厚みを２０〜３０μｍに形成することにより、よりクラックの発生を小さくできる結果となった。なお、銅メッキ１６２の厚みが３０μｍを超える場合や、側面電極１５０の厚みが３０μｍを超える場合には、チップ抵抗器Ｐ２としての強度が弱くなるという結果となった。
For example, when the thickness of the copper plating 162 is less than 10 μm, there is a risk of occurrence of cracks. By setting the thickness of the copper plating 162 to 10 to 30 μm, it was possible to reduce the occurrence of cracks. Moreover, even when the thickness of the copper plating 162 is 10 to 30 μm, by forming the
なお、上記の説明において、側面電極１５０は、樹脂銀系厚膜により形成されているとしたが、これには限らず、カーボン、ルテニウム、ニッケルにおける少なくともいずれかの導電性物質を混合した樹脂を用いてもよい。つまり、側面電極１５０は、樹脂系の導電ペーストにより構成されたものであればよい。
In the above description, the
なお、上記の説明においては、絶縁基板１１０に切欠部１１２が形成されていて、凸状部１１０ａが形成された形状のものを例にとって説明したが、図６に示すように、絶縁基板１１０に切欠部が設けられておらず、絶縁基板１１０が直方体形状の多連チップ抵抗器であってもよい。なお、図６に示すチップ抵抗器Ｐ２’におけるＣ−Ｃ断面も図４に示すように構成されるとともに、配線基板への実装状態は図５に示すように構成され、特に、側面電極１５０とメッキ１６０は、チップ抵抗器Ｐ２における上記側面電極１５０やメッキ１６０と同様に構成されている。
In the above description, the notched
次に、実施例３のチップ抵抗器について説明する。本発明に基づくチップ抵抗器Ｐ３は、図７に示すように構成され、絶縁基板（基板）１０と、抵抗体２０と、一対の電極部３０と、カバーコート（一次コート）７０と、保護膜（二次コート）８０と、を有している。
Next, the chip resistor of Example 3 will be described. A chip resistor P3 according to the present invention is configured as shown in FIG. 7, and includes an insulating substrate (substrate) 10, a
ここで、絶縁基板１０は、実施例１の絶縁基板１０と同様の構成であるので詳しい説明を省略する。
Here, since the insulating
また、抵抗体２０は、図７に示すように、絶縁基板１０の上面に層状に設けられ、電極間方向（Ｘ１−Ｘ２方向）（抵抗体２０における一対の上面電極３２との接続位置を結ぶ方向、（他においても同じ）、通電方向としてもよい）に帯状に形成されていて、平面視において略長方形状に形成されている。この抵抗体２０の電極間方向の端部は絶縁基板１０の端部までは形成されておらず、抵抗体２０の電極間方向の端部と絶縁基板１０の電極間方向の端部との間には所定の間隔が形成されている。また、抵抗体２０の幅方向の端部は絶縁基板１０の端部までは形成されておらず、抵抗体２０の幅方向の端部と絶縁基板１０の幅方向の端部との間には所定の間隔が形成されている。この抵抗体２０は、図７に示すように、全体に方形状（具体的には、長方形状）を呈し、酸化ルテニウム系メタルグレーズ厚膜により形成されている。
Further, as shown in FIG. 7, the
また、電極部３０は、絶縁基板１０における電極間方向の端部にそれぞれ設けられ、上面電極３２と、補助電極３４と、下面電極４０と、側面電極５０と、メッキ６０とを有している。
Moreover, the
上面電極３２は、絶縁基板１０の上面の長手方向（Ｘ１−Ｘ２方向（図７参照））の両端部領域に層状に一対形成されていて、平面視において略方形状を呈している。つまり、一方の上面電極３２は、絶縁基板１０の上面のＸ１側の端部から所定の長さに形成されているとともに、他方の上面電極３２は、絶縁基板１０の上面のＸ２側の端部から所定長さに形成されている。また、上面電極３２の幅方向の幅は、絶縁基板１０の幅よりも小さく、抵抗体２０の幅よりも若干大きく形成されている。この上面電極３２は、具体的には、銀系厚膜（銀系メタルグレーズ厚膜）により形成されている。
A pair of
また、上面電極３２の端部領域の上面には、抵抗体２０の端部領域が積層して形成されている。なお、上面電極３２の端部領域が抵抗体２０の端部領域の上面に積層した構成としてもよい。
Further, the end region of the
また、補助電極３４は、上面電極３２の上面と保護膜８０に積層して層状に一対形成されていて、平面視において略方形状を呈している。つまり、一方の補助電極３４は、上面電極３２の上面のＸ１側の端部から保護膜８０の上面にまで形成され、他方の補助電極３４は、上面電極３２の上面のＸ２側の端部から保護膜８０の上面にまで形成され、一対の補助電極３４の内側の端部間には間隔が形成され、一方の補助電極３４の表面に形成されたメッキ６０と他方の補助電極３４の表面に形成されたメッキ６０とが接しないように形成されている。なお、補助電極３４の幅方向の幅は、上面電極３２の幅方向の幅と略同一となっているが、絶縁基板１０の幅と略同一としてもよい。この補助電極３４は、樹脂銀系厚膜により形成され、略均一の厚膜に形成されていて、１０〜３０μｍの厚みに形成されている。
The
この補助電極３４は、実施例１の側面電極５０や実施例２の側面電極１５０と同様に、樹脂と銀粉末とを含む樹脂銀系厚膜であり、具体的には、エポキシ樹脂と銀粉末とを均一に混練してなる補助電極用ペーストにより構成された熱硬化型の樹脂・銀系厚膜である。ここで、補助電極３４全体における樹脂と銀との比率は、重量比で、樹脂が１０〜２５％（好適には、１４〜１６％）で、銀粉末が７５〜９０％（好適には８４〜８６％）であり、容積比では、樹脂が５５〜６５％で、銀粉末が３５〜４５％となっている。
The
なお、補助電極３４を構成する樹脂としては、エポキシ樹脂には限られず、フェノール樹脂でもよく、また、エポキシ樹脂とフェノール樹脂とを混合したもの等他の樹脂であってもよい。
The resin constituting the
なお、この補助電極３４は、抵抗体２０とは保護膜８０により絶縁されているが、上面電極３２において保護膜８０から露出している領域と電気的に接続している。
The
また、側面電極５０は、補助電極３４の一部と、絶縁基板１０の上面の一部と、下面電極４０の一部と、絶縁基板１０の側面（つまり、Ｘ１側の側面と、Ｘ２側の側面）を被覆するように断面略コ字状に層状に形成されている。この側面電極５０は、Ｘ１側の端部とＸ２側の端部にそれぞれ設けられている。この側面電極５０は、樹脂銀系厚膜により形成され、略均一の厚膜に形成されていて、２０〜３０μｍの厚みに形成されている。
The
この側面電極５０は、実施例１の側面電極５０や実施例２の側面電極１５０と同様に、樹脂と銀粉末とを含む樹脂銀系厚膜であり、具体的には、エポキシ樹脂と銀粉末とを均一に混練してなる側面電極用ペーストにより構成された熱硬化型の樹脂・銀系厚膜である。ここで、側面電極５０全体における樹脂と銀との比率は、重量比で、樹脂が１０〜２５％（好適には、１４〜１６％）で、銀粉末が７５〜９０％（好適には８４〜８６％）であり、容積比では、樹脂が５５〜６５％で、銀粉末が３５〜４５％となっている。
The
なお、側面電極５０を構成する樹脂としては、エポキシ樹脂には限られず、フェノール樹脂でもよく、また、エポキシ樹脂とフェノール樹脂とを混合したもの等他の樹脂であってもよい。
In addition, as resin which comprises the
また、メッキ６０は、実施例１のメッキ６０と同様の構成であり、側面電極５０と下面電極４０の露出部分とを被覆して形成された銅メッキ（Ｃｕメッキ）６２と、銅メッキ６２の外側に銅メッキ６２を被覆して形成されたニッケルメッキ（Ｎｉメッキ）６４と、ニッケルメッキ６４の外側にニッケルメッキ６４を被覆して形成された錫メッキ（Ｓｎメッキ）６６とから構成されていて、Ｘ１側の端部領域とＸ２側の端部領域にそれぞれ設けられている。つまり、チップ抵抗器の電極部の表面にメッキ６０が設けられていて、内側層が銅メッキで、中間層がニッケルメッキで、外側層が錫メッキとなっている。銅メッキ６２とニッケルメッキ６４と錫メッキ６６とは、それぞれ略均一の厚膜に形成されている。なお、メッキ６０の保護膜８０側の端部は、保護膜８０に積層している。
The
ここで、銅メッキ６２は、１０〜３０μｍの厚みに形成されている。また、ニッケルメッキ６４は、上面電極３２等の内部電極のはんだ食われを防止するために形成され、４〜１２μｍの厚みに形成されている。また、錫メッキ６６は、３〜１５μｍの厚みに形成されている。なお、錫メッキ６６の代わりに、ハンダメッキとしてもよい。
Here, the copper plating 62 is formed to a thickness of 10 to 30 μm. Further, the nickel plating 64 is formed to prevent solder erosion of internal electrodes such as the
また、カバーコート７０は、抵抗体２０の上面に層状に形成され、抵抗体２０へのトリミング時の熱衝撃を緩和するために形成される。このカバーコート７０は、電極間方向には、トリミング溝形成位置の領域を被覆するとともに上面電極３２に接して形成し、これにより、抵抗体２０はカバーコート７０により被覆される。また、カバーコート７０の幅方向の長さは、絶縁基板１０の幅方向の長さと略同一に形成する。このカバーコートは、ガラス系材料により形成され、具体的には、ホウ珪酸鉛ガラス系厚膜により形成される。なお、抵抗体２０とカバーコート７０には、トリミング溝９０が形成されている。
The
また、保護膜８０は、カバーコート７０と、上面電極３２の一部を被覆するように設けられている。この保護膜８０の形成位置をさらに詳しく説明すると、幅方向には、絶縁基板１０の幅と略同一に形成され、さらに、電極間方向には、絶縁基板１０の長さよりも短く、抵抗体２０の長さよりも長く形成され、保護膜８０の電極間方向の端部位置は、抵抗体２０の電極間方向の端部位置よりもやや外側となっている。この保護膜８０は、エポキシ樹脂系厚膜により形成されている。以上のように、保護膜８０は、主として、抵抗体２０を保護するものであり、抵抗体２０をカバーコート７０を介して覆っている。なお、保護膜８０の厚み（最大厚み）は、２０〜４０μｍとなっている。
The
上記構成のチップ抵抗器Ｐ３の製造方法は、実施例１のチップ抵抗器Ｐ１の製造方法と略同一であるが、補助電極３４を形成する工程があるのが異なる。
The manufacturing method of the chip resistor P3 having the above configuration is substantially the same as the manufacturing method of the chip resistor P1 of the first embodiment, except that there is a step of forming the
まず、上面に一次スリットと二次スリットとが形成されたアルミナ基板（このアルミナ基板は、複数のチップ抵抗器の絶縁基板の大きさを少なくとも有する大判のものであり、平板状のグリーンシート（含有率９６％程度のアルミナを含有するグリーンシート）を予め焼成したものである）（基板素体）を用意し、このアルミナ基板の裏面（すなわち、底面）に下面電極を形成する（下面電極形成工程）。つまり、下面電極用のペースト（例えば、銀系メタルグレーズ等の銀系ペースト）を印刷し、乾燥・焼成する。この銀系ペーストとしては、例えば、焼成温度が約８５０℃の銀系ペーストとする。なお、この下面電極の形成に際しては、一枚のスクリーンで縦横に複数個印刷する。 First, an alumina substrate having a primary slit and a secondary slit formed on the upper surface (this alumina substrate is a large-sized one having at least the size of an insulating substrate of a plurality of chip resistors, a flat green sheet (containing (A green sheet containing alumina with a rate of about 96%) is prepared in advance (substrate body), and a lower electrode is formed on the back surface (that is, the bottom surface) of this alumina substrate (lower electrode forming step) ). That is, a paste for the lower surface electrode (for example, a silver-based paste such as silver-based metal glaze) is printed, dried and fired. As this silver paste, for example, a silver paste having a baking temperature of about 850 ° C. is used. In forming the lower surface electrode, a plurality of images are printed vertically and horizontally on a single screen.
次に、アルミナ基板の上面に上面電極３２を形成する（上面電極形成工程）。すなわち、上面電極ペーストをその一部が抵抗体に積層するように印刷し、乾燥・焼成する。この場合の上面電極ペーストは、銀系ペースト（例えば、銀系メタルグレーズペースト）である。この銀系ペーストとしては、例えば、焼成温度が約８５０℃の銀系ペーストとする。なお、チップ抵抗器となった場合に隣接するチップ抵抗器の上面電極で互いに隣接し合う上面電極については１つの印刷領域で形成する。
Next, the
次に、上記アルミナ基板の上面及び一対の上面電極３２の上面に抵抗体２０を形成する（抵抗体形成工程）。つまり、抵抗体ペースト（例えば、酸化ルテニウム系ペースト（具体的には、酸化ルテニウム系メタルグレーズペースト））を印刷した後に乾燥・焼成して抵抗体２０を形成する。
Next, the
次に、トリミングによる抵抗値調整の前にカバーコート７０を形成する。つまり、ホウ珪酸鉛ガラス系のガラスペーストを印刷して焼成し、カバーコート７０を形成する。この場合、カバーコート７０は、電極間方向とは直角の方向であるカバーコート形成方向に帯状に形成し、該カバーコート形成方向にチップ抵抗器複数個分を有する形成領域に一度にカバーコートを形成して、チップ抵抗器複数個分のカバーコートを帯状に連続して形成してもよい。
Next, the
次に、抵抗体２０にトリミング溝を形成してトリミングを行なうことにより抵抗値を調整する（抵抗体調整工程）。つまり、レーザートリミングにより抵抗体２０にトリミング溝を形成する。
Next, a resistance value is adjusted by forming a trimming groove in the
次に、保護膜８０を形成する（保護膜形成工程）。つまり、カバーコート７０の全体と上面電極３２の一部（内側の領域）とを覆うように保護膜を形成する。つまり、保護膜用ペースト（エポキシ系の樹脂ペースト）を印刷し、乾燥・硬化させる。この場合、保護膜は、電極間方向とは直角の方向である保護膜形成方向に帯状に形成し、該保護膜形成方向にチップ抵抗器複数個分を有する形成領域に一度に保護膜を形成する。
Next, a
次に、上面電極３２及び保護膜８０の上面に補助電極３４を形成する（補助電極形成工程）。つまり、補助電極用ペースト（樹脂銀ペースト）を上面電極３２及び保護膜８０の上面に印刷し、乾燥・硬化させる。樹脂銀ペーストとしては、例えば、乾燥温度が約２００℃の樹脂銀ペーストを用いる。その後は、一次スリットに沿って一次分割して短冊状基板とする（一次分割工程）。
Next, the
次に、上記短冊状基板に対して、側面電極５０を形成する（側面電極形成工程）。つまり、側面電極用ペースト（樹脂銀ペースト）を短冊状基板に印刷し、乾燥・硬化させる。樹脂銀ペーストとしては、例えば、乾燥温度が約２００℃の樹脂銀ペーストを用いる。
Next, the
その後、二次スリットに沿って二次分割する（二次分割工程）。次に、メッキ６０を形成する（メッキ工程）。つまり、厚さが１０〜３０μｍの銅メッキを形成し、厚さが４〜１２μｍのニッケルメッキを形成し、その後、厚さが３〜１５μｍの錫メッキを形成する。以上のようにして、チップ抵抗器Ｐ３を形成する。
Then, secondary division is performed along the secondary slit (secondary division process). Next, the
本実施例のチップ抵抗器Ｐ３の使用状態について説明すると、配線基板に実装して使用するが、図８に示すように、チップ抵抗器Ｐ３の上面側、つまり、抵抗体２０や上面電極３２や補助電極３４が設けられている側を配線基板２００のランド２０２側としてランドに対向するようにして、ハンダフィレット２１０を介して実装される。なお、チップ抵抗器Ｐ３をハンダフィレット２１０を介して実装した状態では、錫メッキ６６はハンダフィレット２１０と一体になるので、図８において、錫メッキ６６は描かれていない。
The usage state of the chip resistor P3 of this embodiment will be described. The chip resistor P3 is used by being mounted on a wiring board. As shown in FIG. 8, the upper surface side of the chip resistor P3, that is, the
本実施例のチップ抵抗器Ｐ３においては、メッキ６０の内側層が銅メッキ６２により形成されているので、熱応力を緩和することができ、さらに、銅メッキ６２の内側の面に樹脂銀系厚膜により形成された側面電極５０が接して積層しているので、より熱応力が緩和され、さらには、樹脂銀系厚膜により形成された補助電極３４と、樹脂により形成された保護膜８０とが設けられているので、ハンダフィレットを介してプリント基板に実装した状態で通電を繰り返した場合でも、チップ抵抗器とハンダとの間の接合部にクラックが発生するのを防止することができる。
In the chip resistor P3 of this embodiment, since the inner layer of the
つまり、銅メッキ６２を構成する銅はヤング率が約１３×１０10Ｐａと低いので、銅メッキ６２を１０〜３０μｍの厚みに形成することにより、熱応力を緩和することができる。さらに、側面電極５０には、樹脂が含まれていることにより柔軟性がある（すなわち、ヤング率が低い）ので、銅メッキ６２と側面電極５０とが積層していることによる相乗効果により、熱応力を緩和することができる。特に、側面電極５０を２０〜３０μｍの厚みに形成することにより、さらに、熱応力を緩和することができる。
That is, since the copper constituting the copper plating 62 has a low Young's modulus of about 13 × 10 10 Pa, thermal stress can be alleviated by forming the copper plating 62 to a thickness of 10 to 30 μm. Furthermore, since the
また、チップ抵抗器Ｐ３には補助電極３４が設けられていて、チップ抵抗器Ｐ３の配線基板への実装状態において、補助電極３４が絶縁基板１０とハンダフィレット２１０間に広く配置され、補助電極３４は、樹脂が含まれていることにより柔軟性がある（すなわち、ヤング率が低い）ので、この補助電極３４によっても熱応力を緩和することができる。
The chip resistor P3 is provided with an
さらに、チップ抵抗器Ｐ３においては、チップ抵抗器Ｐ３の配線基板への実装状態において、保護膜８０が絶縁基板１０とハンダフィレット２１０間に広く配置され、保護膜８０が樹脂製で柔軟性がある（すなわち、ヤング率が低い）ので、この保護膜８０によっても熱応力を緩和することができる。
Further, in the chip resistor P3, in a state where the chip resistor P3 is mounted on the wiring board, the
なお、本実施例における上記の説明においては、電極部３０を絶縁基板１０の短辺側に形成するとしたが、電極部３０を絶縁基板１０の長辺側に形成してもよい。
In the above description of the present embodiment, the
また、本実施例における上記の説明において、側面電極５０や補助電極３４は、樹脂銀系厚膜により形成されているとしたが、これには限らず、カーボン、ルテニウム、ニッケルにおける少なくともいずれかの導電性物質を混合した樹脂を用いてもよい。つまり、側面電極５０や補助電極３４は、樹脂系の導電ペーストにより構成されたものであればよい。
In the above description of the present embodiment, the
次に、実施例４のチップ抵抗器について説明する。実施例４のチップ抵抗器Ｐ４は、実施例１のチップ抵抗器Ｐ１と略同様の構成であるが、絶縁基板１０の下面の全面に樹脂系の絶縁膜１２が設けられている点が異なる。
Next, the chip resistor of Example 4 will be described. The chip resistor P4 of the fourth embodiment has substantially the same configuration as the chip resistor P1 of the first embodiment, except that a resin-based insulating
すなわち、図９に示すように、絶縁膜１２が絶縁基板１０の下面の全面に層状に形成されている。この絶縁膜１２は、樹脂系の絶縁体であり、樹脂系厚膜（例えば、エポキシ樹脂系厚膜）により形成されており、その厚みは、３０〜１００μｍに形成されている。なお、絶縁膜１２は、エポキシ樹脂に限らず、フェノール樹脂、シリコン樹脂、ポリイミド樹脂における少なくともいずれか等の他の樹脂であってもよい。
That is, as shown in FIG. 9, the insulating
また、下面電極４０は、上記絶縁膜１２の下面の長手方向の両端部領域に層状に一対形成されていて、底面視において略方形状を呈している。この下面電極４０の長さ（電極間方向の長さ）は、上面電極３２の長さより長く形成されているが、下面電極４０の長さは任意としてもよい。また、下面電極４０の幅方向（Ｙ１−Ｙ２方向）の長さは、絶縁基板１０の幅方向の長さと略同一に形成されている。下面電極４０は、略均一の厚膜に形成されていて、２０〜３０μｍの厚みに形成されている。
Further, a pair of
この下面電極４０は、上記側面電極５０、１５０と同様に、樹脂と銀粉末とを含む樹脂銀系厚膜であり、具体的には、エポキシ樹脂と銀粉末とを均一に混練してなる側面電極用ペーストにより構成された熱硬化型の樹脂・銀系厚膜である。ここで、下面電極４０全体における樹脂と銀との比率は、重量比で、樹脂が１０〜２５％（好適には、１４〜１６％）で、銀粉末が７５〜９０％（好適には８４〜８６％）であり、容積比では、樹脂が５５〜６５％で、銀粉末が３５〜４５％となっている。なお、下面電極４０は、樹脂銀系厚膜により形成されているとしたが、これには限らず、カーボン、ルテニウム、ニッケルにおける少なくともいずれかの導電性物質を混合した樹脂を用いてもよい。つまり、下面電極４０は、樹脂系の導電ペーストにより構成されたものであればよい。
The
なお、この下面電極４０の構成を省略して、側面電極５０の下側部分により下面電極の代わりとしてもよい。
The configuration of the
また、側面電極５０は、上面電極３２の一部と、保護膜８０の一部と、下面電極４０の一部と、絶縁基板１０の側面（つまり、Ｘ１側の側面と、Ｘ２側の側面）と絶縁膜１２の側面（つまり、Ｘ１側の側面と、Ｘ２側の側面）を被覆するように断面略コ字状に層状に形成されている。この側面電極５０は、Ｘ１側の端部とＸ２側の端部にそれぞれ設けられている。この側面電極５０は、樹脂銀系厚膜により形成され、略均一の厚膜に形成されていて、２０〜３０μｍの厚みに形成されている。
The
この側面電極５０は、樹脂と銀粉末とを含む樹脂銀系厚膜であり、具体的には、エポキシ樹脂と銀粉末とを均一に混練してなる側面電極用ペーストにより構成された熱硬化型の樹脂・銀系厚膜である。ここで、側面電極５０全体における樹脂と銀との比率は、重量比で、樹脂が１０〜２５％（好適には、１４〜１６％）で、銀粉末が７５〜９０％（好適には８４〜８６％）であり、容積比では、樹脂が５５〜６５％で、銀粉末が３５〜４５％となっている。
The
なお、側面電極５０や下面電極４０を構成する樹脂としては、エポキシ樹脂には限られず、フェノール樹脂でもよく、また、エポキシ樹脂とフェノール樹脂とを混合したもの等他の樹脂であってもよい。
In addition, as resin which comprises the
実施例４のチップ抵抗器Ｐ４における上記以外の構成は実施例１と同様であるので、詳しい説明を省略する。 Since the configuration of the chip resistor P4 of the fourth embodiment other than the above is the same as that of the first embodiment, detailed description thereof is omitted.
上記構成のチップ抵抗器Ｐ４の製造方法について説明すると、まず、上面に一次スリットと二次スリットとが形成されたアルミナ基板（このアルミナ基板は、複数のチップ抵抗器の絶縁基板の大きさを少なくとも有する大判のものであり、平板状のグリーンシート（含有率９６％程度のアルミナを含有するグリーンシート）を予め焼成したものである）（基板素体）を用意し、このアルミナ基板の上面に抵抗体２０を形成する（抵抗体形成工程）。つまり、抵抗体ペースト（例えば、酸化ルテニウム系ペースト（具体的には、酸化ルテニウム系メタルグレーズペースト））を印刷した後に乾燥・焼成して抵抗体２０を形成する。
The manufacturing method of the chip resistor P4 having the above structure will be described. First, an alumina substrate having a primary slit and a secondary slit formed on the upper surface (this alumina substrate has at least the size of the insulating substrate of the plurality of chip resistors). Prepared in advance, a flat green sheet (a green sheet containing alumina with a content of about 96%) is prepared in advance (substrate body), and a resistance is applied to the upper surface of the alumina substrate. The
次に、アルミナ基板の上面に上面電極３２を形成する（上面電極形成工程）。すなわち、上面電極ペーストをその一部が抵抗体に積層するように印刷し、乾燥・焼成する。この場合の上面電極ペーストは、銀系ペースト（例えば、銀系メタルグレーズペースト）である。この銀系ペーストとしては、例えば、焼成温度が約８５０℃の銀系ペーストとする。なお、チップ抵抗器となった場合に隣接するチップ抵抗器の上面電極で互いに隣接し合う上面電極については１つの印刷領域で形成する。
Next, the
次に、トリミングによる抵抗値調整の前にカバーコート７０を形成する。つまり、ホウ珪酸鉛ガラス系のガラスペーストを印刷して焼成し、カバーコート７０を形成する。この場合、カバーコート７０は、電極間方向とは直角の方向であるカバーコート形成方向に帯状に形成し、該カバーコート形成方向にチップ抵抗器複数個分を有する形成領域に一度にカバーコートを形成して、チップ抵抗器複数個分のカバーコートを帯状に連続して形成してもよい。
Next, the
次に、抵抗体２０にトリミング溝を形成してトリミングを行なうことにより抵抗値を調整する（抵抗体調整工程）。つまり、レーザートリミングにより抵抗体２０にトリミング溝を形成する。
Next, a resistance value is adjusted by forming a trimming groove in the
次に、保護膜８０を形成する（保護膜形成工程）。つまり、カバーコート７０の全体と上面電極３２の一部（内側の領域）とを覆うように保護膜を形成する。つまり、保護膜用ペースト（エポキシ系の樹脂ペースト）を印刷し、乾燥・硬化させる。この場合、保護膜は、電極間方向とは直角の方向である保護膜形成方向に帯状に形成し、該保護膜形成方向にチップ抵抗器複数個分を有する形成領域に一度に保護膜を形成する。
Next, a
次に、アルミナ基板の裏面（すなわち、底面）の全面に絶縁膜を形成する（絶縁膜形成工程）。つまり、アルミナ基板の裏面の全面に樹脂系の絶縁膜用ペーストを印刷し、乾燥・硬化させる。 Next, an insulating film is formed on the entire back surface (that is, the bottom surface) of the alumina substrate (insulating film forming step). That is, a resin-based insulating film paste is printed on the entire back surface of the alumina substrate, and then dried and cured.
次に、絶縁膜の裏面に下面電極４０を形成する（下面電極形成工程）。つまり、下面電極用のペースト（樹脂銀ペースト）を印刷し、乾燥・硬化させる。樹脂銀ペーストとしては、例えば、乾燥温度が約２００℃の樹脂銀ペーストを用いる。なお、この下面電極の形成に際しては、一枚のスクリーンで縦横に複数個印刷する。
その後は、一次スリットに沿って一次分割して短冊状基板とする（一次分割工程）。
Next, the
After that, a strip-shaped substrate is formed by primary division along the primary slit (primary division step).
次に、上記短冊状基板に対して、側面電極５０を形成する（側面電極形成工程）。つまり、側面電極用ペースト（樹脂銀ペースト）を短冊状基板に印刷し、乾燥・硬化させる。樹脂銀ペーストとしては、例えば、乾燥温度が約２００℃の樹脂銀ペーストを用いる。
Next, the
その後、二次スリットに沿って二次分割する（二次分割工程）。次に、メッキ６０を形成する（メッキ工程）。つまり、厚さが１０〜３０μｍの銅メッキを形成し、厚さが４〜１２μｍのニッケルメッキを形成し、その後、厚さが３〜１５μｍの錫メッキを形成する。以上のようにして、チップ抵抗器Ｐ４を形成する。
Then, secondary division is performed along the secondary slit (secondary division process). Next, the
本実施例のチップ抵抗器Ｐ４の使用状態について説明すると、通常のチップ抵抗器と同様に、配線基板（プリント基板としてもよい）に実装して使用する。配線基板への実装においては、図１０に示すように、チップ抵抗器Ｐ４は、配線基板２００上に形成されたランド２０２に下面電極４０がランド２０２側としてランド２０２に対向するようにして、ハンダフィレット２１０を介して実装される。なお、チップ抵抗器Ｐ４をハンダフィレット２１０を介して実装した状態では、錫メッキ６６はハンダフィレット２１０と一体になるので、図１０において、錫メッキ６６は描かれていない。
The usage state of the chip resistor P4 of the present embodiment will be described. Like a normal chip resistor, it is mounted and used on a wiring board (may be a printed board). In mounting on the wiring board, as shown in FIG. 10, the chip resistor P4 is soldered so that the
本実施例のチップ抵抗器Ｐ４においては、メッキ６０の内側層が銅メッキ６２により形成されているので、熱応力を緩和することができ、さらに、銅メッキ６２の内側の面に樹脂銀系厚膜により形成された側面電極５０が接して積層しているので、より熱応力が緩和され、さらには、樹脂により形成された絶縁膜１２が設けられているので、ハンダフィレットを介してプリント基板に実装した状態で通電を繰り返した場合でも、チップ抵抗器とハンダとの間の接合部にクラックが発生するのを防止することができる。
In the chip resistor P4 of the present embodiment, since the inner layer of the
つまり、銅メッキ６２を構成する銅はヤング率が約１３×１０10Ｐａと低いので、銅メッキ６２を１０〜３０μｍの厚みに形成することにより、熱応力を緩和することができる。さらに、側面電極５０には、樹脂が含まれていることにより柔軟性がある（すなわち、ヤング率が低い）ので、銅メッキ６２と側面電極５０とが積層していることによる相乗効果により、熱応力を緩和することができる。特に、側面電極５０を２０〜３０μｍの厚みに形成することにより、さらに、熱応力を緩和することができる。特に、側面電極５０と側面電極５０の表面に形成された銅メッキ６２とが、下面電極４０から上面電極３２にまで広く形成されているので、下面電極４０の周辺以外の部分においてもクラックの発生を防止できる。
That is, since the copper constituting the copper plating 62 has a low Young's modulus of about 13 × 10 10 Pa, thermal stress can be alleviated by forming the copper plating 62 to a thickness of 10 to 30 μm. Furthermore, since the
また、チップ抵抗器Ｐ４には絶縁膜１２が設けられていて、チップ抵抗器Ｐ４の配線基板への実装状態において、絶縁膜１２が絶縁基板１０とハンダフィレット２１０間に広く配置され、絶縁膜１２は樹脂製であることから柔軟性がある（すなわち、ヤング率が低い）ので、この絶縁膜１２によっても熱応力を緩和することができる。
Further, the chip resistor P4 is provided with an insulating
さらに、チップ抵抗器Ｐ４の配線基板への実装状態において、下面電極４０が絶縁基板１０とハンダフィレット２１０間に配置され、下面電極４０が樹脂が含まれていることにより柔軟性がある（すなわち、ヤング率が低い）ので、絶縁膜１２と下面電極４０と側面電極５０と銅メッキ６２とが積層していることによる相乗効果により、熱応力を緩和することができる。
Furthermore, in the state where the chip resistor P4 is mounted on the wiring board, the
なお、上記の説明においては、絶縁膜１２は絶縁基板１０の下面の全面に形成されているとしたが、下面電極４０の領域のみに形成してもよい。つまり、絶縁基板１０の下面における電極間方向の少なくとも端部領域に形成し、その絶縁膜の下面に下面電極４０を形成してもよい。
In the above description, the insulating
なお、本実施例における上記の説明においては、電極部３０を絶縁基板１０の短辺側に形成するとしたが、電極部３０を絶縁基板１０の長辺側に形成してもよい。
In the above description of the present embodiment, the
また、本実施例における上記の説明において、側面電極５０や下面電極４０は、樹脂銀系厚膜により形成されているとしたが、これには限らず、カーボン、ルテニウム、ニッケルにおける少なくともいずれかの導電性物質を混合した樹脂を用いてもよい。つまり、側面電極５０や下面電極４０は、樹脂系の導電ペーストにより構成されたものであればよい。
In the above description of the present embodiment, the
上記各実施例（実施例１〜４）において、保護膜８０や保護膜１８０は、エポキシ樹脂系厚膜により形成されるとしたが、エポキシ樹脂に限らず、フェノール樹脂、シリコン樹脂、ポリイミド樹脂における少なくともいずれか等の他の樹脂であってもよい。
In each said Example (Examples 1-4), although the
また、実施例１、２、４においては、保護膜８０は、樹脂に限らず、ホウ珪酸鉛ガラス系厚膜により形成してもよい。
In Examples 1, 2, and 4, the
Ｐ１、Ｐ２、Ｐ２’、Ｐ３、Ｐ４ チップ抵抗器
１０、１１０ 絶縁基板
１２ 絶縁膜
２０、１２０ 抵抗体
３０、１３０ 電極部
３２、１３２ 上面電極
３４ 補助電極
４０、１４０ 下面電極
５０、１５０ 側面電極
６０、１６０ メッキ
６２、１６２ 銅メッキ
６４、１６４ ニッケルメッキ
６６、１６６ 錫メッキ
８０、１８０ 保護膜
P1, P2, P2 ′, P3,
Claims (5)
該電極部が、
抵抗体と接続し、絶縁基板の上面に設けられた上面電極と、
上面電極と接続し、絶縁基板の側面に設けられた側面電極で、樹脂系の導電ペーストにより形成された側面電極と、
側面電極の表面に形成された銅メッキで、厚さが１０〜３０μｍの銅メッキと、
を有することを特徴とするチップ抵抗器。 A chip resistor having an insulating substrate, a resistor provided on the insulating substrate, and a pair of electrode portions provided on the insulating substrate and connected to the resistor,
The electrode part is
An upper surface electrode connected to the resistor and provided on the upper surface of the insulating substrate;
A side electrode connected to the upper surface electrode and provided on the side surface of the insulating substrate with a resin-based conductive paste;
Copper plating formed on the surface of the side electrode, with a thickness of 10 to 30 μm,
A chip resistor comprising:
上記電極部が、上面電極及び保護膜の表面と側面電極の内側の面の間に形成された補助電極で、樹脂系の導電ペーストにより形成された補助電極を有し、銅メッキは、補助電極の側面電極からの露出部分の表面に形成されていることを特徴とする請求項１に記載のチップ抵抗器。 In the protective film covering the resistor, a protective film formed of a resin paste is provided,
The electrode portion is an auxiliary electrode formed between the surface of the upper surface electrode and the protective film and the inner surface of the side electrode, and has an auxiliary electrode formed of a resin-based conductive paste. The chip resistor according to claim 1, wherein the chip resistor is formed on a surface of an exposed portion from the side electrode.
上記電極部は、該絶縁膜の下面に形成され、側面電極の内側の面に形成された下面電極で、樹脂系の導電ペーストにより形成された下面電極を有することを特徴とする請求項１に記載のチップ抵抗器。 An insulating film formed in at least an end region in the inter-electrode direction on the lower surface of the insulating substrate, and provided with an insulating film formed of a resin paste,
2. The electrode portion according to claim 1, wherein the electrode portion is a lower surface electrode formed on a lower surface of the insulating film and formed on the inner surface of the side electrode, and has a lower surface electrode formed of a resin-based conductive paste. Chip resistor described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010024291A JP2011165752A (en) | 2010-02-05 | 2010-02-05 | Chip resistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010024291A JP2011165752A (en) | 2010-02-05 | 2010-02-05 | Chip resistor |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013010435A Division JP5503034B2 (en) | 2013-01-23 | 2013-01-23 | Chip resistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011165752A true JP2011165752A (en) | 2011-08-25 |
Family
ID=44596114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010024291A Pending JP2011165752A (en) | 2010-02-05 | 2010-02-05 | Chip resistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011165752A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013099572A1 (en) * | 2011-12-26 | 2013-07-04 | ローム株式会社 | Chip resistor and electronic device |
| WO2014109224A1 (en) * | 2013-01-11 | 2014-07-17 | コーア株式会社 | Chip resistor |
| JP2015207609A (en) * | 2014-04-17 | 2015-11-19 | 太陽社電気株式会社 | Chip resistor and manufacturing method of the same |
| JP2017045861A (en) * | 2015-08-26 | 2017-03-02 | Koa株式会社 | Chip resistor and manufacturing method for chip resistor |
| JP2017050455A (en) * | 2015-09-03 | 2017-03-09 | Koa株式会社 | Chip resistor and manufacturing method for chip resistor |
| CN107359033A (en) * | 2016-03-15 | 2017-11-17 | 罗姆股份有限公司 | Chip resister and its manufacture method |
| WO2018123419A1 (en) * | 2016-12-27 | 2018-07-05 | ローム株式会社 | Chip resistor and method for manufacturing same |
| WO2019017237A1 (en) * | 2017-07-19 | 2019-01-24 | パナソニックＩｐマネジメント株式会社 | Chip resistor |
| WO2020189217A1 (en) * | 2019-03-18 | 2020-09-24 | ローム株式会社 | Chip resistor |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08255701A (en) * | 1995-03-15 | 1996-10-01 | Matsushita Electric Ind Co Ltd | Chip-electronic component |
| JP2002025802A (en) * | 2000-07-10 | 2002-01-25 | Rohm Co Ltd | Chip resistor |
| JP2003045702A (en) * | 2001-07-31 | 2003-02-14 | Koa Corp | Chip resistor and manufacturing method therefor |
| JP2007173574A (en) * | 2005-12-22 | 2007-07-05 | Taiyosha Electric Co Ltd | Chip resistor |
-
2010
- 2010-02-05 JP JP2010024291A patent/JP2011165752A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08255701A (en) * | 1995-03-15 | 1996-10-01 | Matsushita Electric Ind Co Ltd | Chip-electronic component |
| JP2002025802A (en) * | 2000-07-10 | 2002-01-25 | Rohm Co Ltd | Chip resistor |
| JP2003045702A (en) * | 2001-07-31 | 2003-02-14 | Koa Corp | Chip resistor and manufacturing method therefor |
| JP2007173574A (en) * | 2005-12-22 | 2007-07-05 | Taiyosha Electric Co Ltd | Chip resistor |
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9508473B2 (en) | 2011-12-26 | 2016-11-29 | Rohm Co., Ltd. | Chip resistor and electronic device |
| JP2013153137A (en) * | 2011-12-26 | 2013-08-08 | Rohm Co Ltd | Chip resistor and electronic device |
| US9775247B2 (en) | 2011-12-26 | 2017-09-26 | Rohm Co., Ltd. | Chip resistor and electronic device |
| WO2013099572A1 (en) * | 2011-12-26 | 2013-07-04 | ローム株式会社 | Chip resistor and electronic device |
| JP2014135427A (en) * | 2013-01-11 | 2014-07-24 | Koa Corp | Chip resistor |
| WO2014109224A1 (en) * | 2013-01-11 | 2014-07-17 | コーア株式会社 | Chip resistor |
| JP2015207609A (en) * | 2014-04-17 | 2015-11-19 | 太陽社電気株式会社 | Chip resistor and manufacturing method of the same |
| JP2017045861A (en) * | 2015-08-26 | 2017-03-02 | Koa株式会社 | Chip resistor and manufacturing method for chip resistor |
| WO2017033793A1 (en) * | 2015-08-26 | 2017-03-02 | Koa株式会社 | Chip resistor and method for manufacturing chip resistor |
| JP2017050455A (en) * | 2015-09-03 | 2017-03-09 | Koa株式会社 | Chip resistor and manufacturing method for chip resistor |
| CN107359033A (en) * | 2016-03-15 | 2017-11-17 | 罗姆股份有限公司 | Chip resister and its manufacture method |
| WO2018123422A1 (en) * | 2016-03-15 | 2018-07-05 | ローム株式会社 | Chip resistor and method of producing same |
| JP7063820B2 (en) | 2016-03-15 | 2022-05-09 | ローム株式会社 | Chip resistors and their manufacturing methods |
| JPWO2018123422A1 (en) * | 2016-03-15 | 2019-10-31 | ローム株式会社 | Chip resistor and manufacturing method thereof |
| CN110114842A (en) * | 2016-12-27 | 2019-08-09 | 罗姆股份有限公司 | Chip resistor and its manufacturing method |
| WO2018123419A1 (en) * | 2016-12-27 | 2018-07-05 | ローム株式会社 | Chip resistor and method for manufacturing same |
| JPWO2018123419A1 (en) * | 2016-12-27 | 2019-10-31 | ローム株式会社 | Chip resistor and manufacturing method thereof |
| JP7461422B2 (en) | 2016-12-27 | 2024-04-03 | ローム株式会社 | Chip Resistors |
| JP7385358B2 (en) | 2016-12-27 | 2023-11-22 | ローム株式会社 | chip resistor |
| CN110114842B (en) * | 2016-12-27 | 2022-05-27 | 罗姆股份有限公司 | Chip resistor and method for manufacturing the same |
| US10811174B2 (en) | 2016-12-27 | 2020-10-20 | Rohm Co., Ltd. | Chip resistor and method for manufacturing same |
| JPWO2019017237A1 (en) * | 2017-07-19 | 2020-05-28 | パナソニックＩｐマネジメント株式会社 | Chip resistor |
| CN110637346B (en) * | 2017-07-19 | 2021-10-26 | 松下知识产权经营株式会社 | Chip resistor |
| US10964457B2 (en) | 2017-07-19 | 2021-03-30 | Panasonic Intellectual Property Management Co., Ltd. | Chip resistor |
| WO2019017237A1 (en) * | 2017-07-19 | 2019-01-24 | パナソニックＩｐマネジメント株式会社 | Chip resistor |
| CN110637346A (en) * | 2017-07-19 | 2019-12-31 | 松下知识产权经营株式会社 | Chip resistor |
| CN113597649A (en) * | 2019-03-18 | 2021-11-02 | 罗姆股份有限公司 | Chip resistor |
| WO2020189217A1 (en) * | 2019-03-18 | 2020-09-24 | ローム株式会社 | Chip resistor |
| CN113597649B (en) * | 2019-03-18 | 2023-01-13 | 罗姆股份有限公司 | Chip resistor |
| US11688532B2 (en) | 2019-03-18 | 2023-06-27 | Rohm Co., Ltd. | Chip resistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5503034B2 (en) | Chip resistor | |
| JP2011165752A (en) | Chip resistor | |
| US7495884B2 (en) | Multilayer capacitor | |
| JP6044153B2 (en) | Electronic components | |
| KR101971912B1 (en) | Multi-Layered Ceramic Electronic Component and Manufacturing Method of the Same | |
| US7420795B2 (en) | Multilayer capacitor | |
| JP6446840B2 (en) | Capacitor module | |
| JP2009200421A (en) | Mounting structure of electronic component | |
| JP2018157029A (en) | Electronic component | |
| US9984822B2 (en) | Electronic component | |
| JP2016139742A (en) | Coil component | |
| WO2014109224A1 (en) | Chip resistor | |
| US10614946B2 (en) | Electronic component | |
| WO2016158240A1 (en) | Chip resistor | |
| JP2008053255A (en) | Chip resistor | |
| WO2015104868A1 (en) | Temperature sensor | |
| JP2013165181A (en) | Multi-layered electronic member | |
| JP6688025B2 (en) | Chip resistor and method of manufacturing chip resistor | |
| JP6159286B2 (en) | Chip resistor and manufacturing method of chip resistor | |
| WO2016121203A1 (en) | Chip resistor | |
| JP4729398B2 (en) | Chip resistor | |
| JP2017059597A (en) | Chip resistor | |
| JP2010080751A (en) | Chip type electronic part | |
| KR101771836B1 (en) | Chip resistor and chip resistor assembly | |
| JP7468341B2 (en) | Electronic Components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140325 |