JP2007173281A - Method of manufacturing electronic component - Google Patents
Method of manufacturing electronic component Download PDFInfo
- Publication number
- JP2007173281A JP2007173281A JP2005364593A JP2005364593A JP2007173281A JP 2007173281 A JP2007173281 A JP 2007173281A JP 2005364593 A JP2005364593 A JP 2005364593A JP 2005364593 A JP2005364593 A JP 2005364593A JP 2007173281 A JP2007173281 A JP 2007173281A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- electrode
- fixing tape
- manufacturing
- dicing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
Description
本発明は電子部品の製造方法に関するものであり、特に微小のチップ形電子部品の製造方法に関するものである。 The present invention relates to a method for manufacturing an electronic component, and more particularly to a method for manufacturing a minute chip-type electronic component.
以下、従来の電子部品の製造方法について、図面を参照しながら説明する。 Hereinafter, a conventional method for manufacturing an electronic component will be described with reference to the drawings.
図6(a)〜(d)は従来の電子部品の一つであるチップ抵抗器の製造工程図を示したもので、この図6(a)〜(d)に基づいて、その製造方法を以下に説明する。 6 (a) to 6 (d) show a manufacturing process diagram of a chip resistor which is one of the conventional electronic components. Based on FIGS. 6 (a) to 6 (d), the manufacturing method is shown. This will be described below.
まず、図6(a)に示すように、アルミナ等の絶縁基板1の上面に、複数の上面電極2と複数の抵抗体3をスクリーン印刷工法で、規則的に整列された升目状に形成する。この場合、抵抗体3はその両端部を上面電極2に重ねて電気的に接続するようにする。スクリーン印刷工法で形成した上面電極2や抵抗体3は、通常、その厚みが5〜20μmとなる。
First, as shown in FIG. 6A, a plurality of
次に、図6(b)に示すように、絶縁基板1の裏面側が固定フィルム4に接するように貼り付け、上面電極2と抵抗体3からなる列と直交する方向に、上面電極2が切断されるように、絶縁基板1にダイシングによる第1のスリット溝5を形成する。この場合、第1のスリット溝5は絶縁基板1を貫通するが絶縁基板1を完全に横断しないように形成して、絶縁基板1が分割されないようにする。
Next, as shown in FIG. 6B, the
次に、図6(c)の断面図に示すように、上面電極2と第1のスリット溝5の切削端面および絶縁基板1の裏面における第1のスリット溝5の近傍に、端面電極膜6をスパッタおよびめっき技術で形成する。
Next, as shown in the sectional view of FIG. 6C, the end
最後に、図6(d)に示すように、固定テープ(図示せず)上に端面電極膜6を形成した絶縁基板1を貼り、そして上面電極2と抵抗体3からなる列と平行な方向に第2のスリット溝7を形成して個片に分割することにより、従来のチップ抵抗器を製造していた。
Finally, as shown in FIG. 6D, an
なお、上記第1のスリット溝5および第2のスリット溝7を絶縁基板1に形成する時に絶縁基板1を貼り付ける固定テープは、一般にポリオレフィンなどの樹脂製の基材の片面にアクリル系の粘着層を設けたUVテープを用いているもので、このUVテープはUV照射(紫外線光の照射)を施すと粘着力が急激に低下するものである。第1のスリット溝5および第2のスリット溝7を形成する時は、個片状になった基板が固定テープから取れて飛散するのを防ぐために、固定テープには紫外線光を当てずに粘着力がある状態となるようにし、そして第1のスリット溝5および第2のスリット溝7を形成して個片状になった基板を固定テープから取り外す場合は、固定テープに紫外線光を当てて粘着力を低下させることにより、個片状になった基板を剥離しやすくしている。
A fixing tape for attaching the
また、ダイシング時に絶縁基板を保持する方法としては、上記した方法以外に、ワックスなどの液体系の接着剤でガラスなどに貼り付ける方法が知られているが、この場合は、接着剤を除去するための洗浄工程に多大なコストがかかり、また、接着剤を完全に除去するのも困難であることから、固定テープを用いる場合に比べてコストならびに信頼性の面で不利であった。 Moreover, as a method for holding the insulating substrate at the time of dicing, in addition to the above-described method, a method of attaching to a glass or the like with a liquid adhesive such as wax is known. In this case, the adhesive is removed. Therefore, it is difficult to remove the adhesive completely, which is disadvantageous in terms of cost and reliability as compared with the case of using a fixing tape.
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
上記した従来のチップ形電子部品においては、上面電極2は延性に富む銀や金などの金属材料を主成分とする厚膜電極材料で構成されているため、ダイシングで切断した部分に、図7に示すようなバリ8が生じやすく、その結果、表面形状が不安定で実装率の低下が生じやすいという課題を有していた。この課題は、特に高精度の寸法精度を要求される微小のチップ形電子部品にとっては、歩留まりの悪化や設備稼働率の低下による製造コストの上昇などを招く要因となっていた。また、ダイシング時に用いる回転ブレードは上面電極2を絶縁基板1から離す方向に力を加えるため、図8に示すような上面電極2の剥がれ9が発生する場合があり、その結果、電気的導通が不安定になって信頼性が低下するという課題を有していた。
In the above-described conventional chip-type electronic component, the
なお、ダイシングによる上面電極2のバリを防止する方法としては、上面電極2におけるダイシングされる部分の膜厚を部分的に薄くすることも知られているが、この場合は、上面電極2が薄くなることによる電極部の抵抗値の増加という不具合が生じるだけでなく、部分的に厚さを変えるために印刷を2回行う必要がある等コスト的にも不利である。
In addition, as a method for preventing the burr of the
本発明は上記従来の課題を解決するもので、厚膜で形成した上面電極をダイシングにより切断した場合のバリの発生や剥がれを抑えることができ、これにより、上面電極の形状安定性と接続信頼性が優れている電子部品の製造方法を提供することを目的とするものである。 The present invention solves the above-described conventional problems, and can suppress the generation and peeling of burrs when the upper surface electrode formed of a thick film is cut by dicing, thereby improving the shape stability and connection reliability of the upper surface electrode. An object of the present invention is to provide a method of manufacturing an electronic component having excellent properties.
上記目的を達成するために、本発明は以下の構成を有するものである。 In order to achieve the above object, the present invention has the following configuration.
本発明の請求項1に記載の発明は、シート状の絶縁基板の上面に厚膜からなる上面電極を形成する工程と、前記絶縁基板をその上面側が固定テープに接するように固定テープに貼り付ける工程と、前記固定テープに貼り付けられた絶縁基板の上面電極を含む領域をダイシングで切断する工程とを備えたもので、この製造方法によれば、絶縁基板の上面に形成した上面電極が固定テープに接するように絶縁基板を固定テープに貼り付けて絶縁基板の上面電極を含む領域をダイシングするようにしているため、このダイシング時においては、上面電極は絶縁基板と固定テープとの間に隙間がない状態で挟まれており、これにより、バリが成長する空間もないため、バリが発生することはなく、また、上面電極を絶縁基板から引き剥がす力も固定テープによって抑えることができるため、上面電極の剥がれも発生せず、その結果、上面電極の形状安定性と接続信頼性が優れている電子部品を製造できるという作用効果を有するものである。 According to the first aspect of the present invention, a step of forming a top electrode made of a thick film on the upper surface of a sheet-like insulating substrate, and the insulating substrate is affixed to the fixing tape so that the upper surface side is in contact with the fixing tape. And a step of cutting the region including the upper surface electrode of the insulating substrate affixed to the fixing tape by dicing. According to this manufacturing method, the upper surface electrode formed on the upper surface of the insulating substrate is fixed. Since the insulating substrate is attached to the fixing tape so as to be in contact with the tape and the region including the upper surface electrode of the insulating substrate is diced, the upper surface electrode has a gap between the insulating substrate and the fixing tape. As a result, there is no space for burrs to grow.Therefore, no burrs are generated, and the force for peeling the top electrode from the insulating substrate is fixed. Since it is possible to suppress the flop, peeling of the upper electrode does not occur, as a result, and has a effect that can manufacture an electronic component shape stability and connection reliability of the upper electrode is superior.
本発明の請求項2に記載の発明は、特に、絶縁基板の裏面に厚さ1μm以下の裏面電極を形成した後に前記絶縁基板を固定テープに貼り付ける工程と、前記裏面電極をダイシングで切断する工程とを備えたもので、この製造方法によれば、裏面電極の膜厚を薄くしているため、裏面電極を固定テープで固定しない側に貼り付けてもバリが発生することはなく、これにより、絶縁基板の両面共にバリや剥がれのない上面電極および裏面電極を容易に得ることができるという作用効果を有するものである。
In the invention according to
本発明の請求項3に記載の発明は、特に、裏面電極をスパッタで形成したもので、この製造方法によれば、容易に膜厚の薄い裏面電極を形成できるとともに、裏面電極の膜厚が薄いため、裏面電極を固定テープで固定しない側に貼り付けもバリが発生することはなく、これにより、絶縁基板の両面共にバリや剥がれのない上面電極および裏面電極を容易に得ることができるという作用効果を有するものである。
In the invention according to
本発明の請求項4に記載の発明は、特に、裏面電極をレジネートペーストの印刷・焼成工法で形成したもので、この製造方法によれば、容易に膜厚の薄い裏面電極を形成できるとともに、裏面電極の膜厚が薄いため、裏面電極を固定テープで固定しない側に貼り付けてもバリが発生することはなく、これにより、絶縁基板の両面共にバリや剥がれのない上面電極および裏面電極を容易に得ることができるという作用効果を有するものである。
In the invention according to
以上のように本発明の電子部品の製造方法は、シート状の絶縁基板の上面に厚膜からなる上面電極を形成する工程と、前記絶縁基板をその上面側が固定テープに接するように固定テープに貼り付ける工程と、前記固定テープに貼り付けられた絶縁基板の上面電極を含む領域をダイシングで切断する工程とを備えているため、ダイシング時においては、厚膜からなる上面電極は絶縁基板と固定テープとの間に隙間がない状態で挟まれており、これにより、バリが成長する空間もないため、バリが発生することはなく、また、上面電極を絶縁基板から引き剥がす力も固定テープによって抑えることができるため、上面電極の剥がれも発生せず、その結果、上面電極の形状安定性と接続信頼性が優れている電子部品を製造できるという優れた効果を奏するものである。 As described above, the method of manufacturing an electronic component according to the present invention includes a step of forming an upper electrode made of a thick film on the upper surface of a sheet-like insulating substrate, and the fixing tape so that the upper surface of the insulating substrate is in contact with the fixing tape. And a step of cutting the region including the upper electrode of the insulating substrate attached to the fixing tape by dicing, so that the upper electrode made of a thick film is fixed to the insulating substrate during dicing. Since there is no space for burr to grow, there is no space for burr to grow, and the force to peel off the top electrode from the insulating substrate is also suppressed by the fixing tape. As a result, it is possible to manufacture an electronic component having excellent shape stability and connection reliability of the upper surface electrode. It is intended to.
以下、本発明の一実施の形態におけるチップ形電子部品の製造方法について、図面を参照しながら説明する。 Hereinafter, a method for manufacturing a chip-type electronic component according to an embodiment of the present invention will be described with reference to the drawings.
図1(a)〜(c)、図2(a)〜(d)、図3(a)〜(c)および図4(a)〜(d)は本発明の一実施の形態におけるチップ形電子部品の一例であるチップ抵抗器の製造方法を示す製造工程図である。 1 (a)-(c), 2 (a)-(d), 3 (a)-(c), and 4 (a)-(d) are chip shapes according to an embodiment of the present invention. It is a manufacturing process figure which shows the manufacturing method of the chip resistor which is an example of an electronic component.
まず、図1(a)に示すように、アルミナ等の磁器からなる絶縁性を有するシート状の絶縁基板11を用意する。この絶縁基板11は、その周辺部に貫通穴12を2箇所以上設けておく。そしてこのシート状の絶縁基板11の上面に、銀を主成分とする電極ペーストをスクリーン印刷し、ピーク温度850℃の焼成プロファイルで焼成することにより、複数の上面電極13を升目状に並べて形成する。なお、絶縁基板11の貫通穴12と上面電極13は、常に一定の位置関係となるように形成するとともに、シート状の絶縁基板11の周辺部には、上面電極13を形成しない領域を設けておく。ここで、上面電極13の厚さは約6μmである。
First, as shown in FIG. 1A, an insulating sheet-like
次に、図1(b)に示すように、シート状の絶縁基板11の裏面の上面電極13と対向する位置に、貫通穴12を基準にして金を主成分とするレジネートペーストをスクリーン印刷し、ピーク温度850℃の焼成プロファイルで焼成することにより、厚さが1μm以下の裏面電極14を升目状に並べて形成する。なお、レジネートペーストは非常に薄い膜を形成するのに適しているので、このレジネートペーストを使用すれば容易に1μm以下の裏面電極14を形成できる。また、この裏面電極14はめっきの下地となるもので、膜厚が薄いため、抵抗値が高くても特性的な問題は生じないものである。
Next, as shown in FIG. 1B, a resinate paste containing gold as a main component is screen-printed at a position facing the
次に、図1(c)に示すように、複数の上面電極13に一部が重なるように、すなわち複数の上面電極13と電気的に接続されるように、スクリーン印刷工法により酸化ルテニウム系の複数の抵抗体15を前記シート状の絶縁基板11の上面に形成し、ピーク温度850℃の焼成プロファイルで焼成することにより、抵抗体15を安定な膜とする。この抵抗体15の形成により、抵抗体15と上面電極13は一列につながって形成されるもので、この列を多数、平行に並んだ状態で形成する。
Next, as shown in FIG. 1C, a ruthenium oxide-based material is screen-printed so as to partially overlap the plurality of
次に、図2(a)に示すように、抵抗体15を覆うようにスクリーン印刷工法によりガラスからなるプリコートガラス16を形成し、ピーク温度600℃の焼成プロフィルで焼成することにより、プリコートガラス16を安定な膜とした後、複数の上面電極13間の抵抗体15の抵抗値を一定の値に調整するために、レーザトリミング工法によりプリコートガラス16の上から抵抗体15にトリミングを行って、トリミング溝17を形成する。
Next, as shown in FIG. 2A, a
次に、図2(b)に示すように、複数の抵抗体15とプリコートガラス16を覆うように、スクリーン印刷工法によりエポキシ系樹脂を主成分とする保護膜18を形成し、ピーク温度200℃の硬化プロファイルで硬化することにより、保護膜18を安定な膜とする。
Next, as shown in FIG. 2B, a
次に、図2(c)の断面図に示すように、シート状の絶縁基板11を上面電極13を形成した面が粘着層19bと接するように固定テープ19に貼り付ける。ここで固定テープ19は、基材19aの表面に紫外線光の照射(以下UV照射と称す)で硬化する粘着層19bを有する構成である。次に、高速回転するブレード20で切断するダイシング工法により、抵抗体15と上面電極13からなる列と直交する方向に、上面電極13と裏面電極14が切断されるようにシート状の絶縁基板11に第1のスリット溝21を形成する。この第1のスリット溝21は、貫通穴12を基準にして位置決めすることにより規定の位置に形成される。この場合、上面電極13は絶縁基板11と固定テープ19との間に挟まれた状態となっているため、その厚みが厚くても上面電極13にバリが発生したり、上面電極13が剥がれたりすることはない。また、裏面電極14は1μm以下と非常に薄く形成されているため、裏面電極14にバリが発生したり、裏面電極14が剥がれたりすることはない。
Next, as shown in the cross-sectional view of FIG. 2C, the sheet-like insulating
なお、固定テープ19の粘着層19bは、上面電極13や保護膜18などを形成したことによるシート状の絶縁基板11の上面の凹凸を吸収して隙間なく密着するように、少なくとも印刷パターンの最大厚みよりも厚くすることが望ましく、印刷パターンの最大厚みの2倍以上にすれば、より密着性が向上して顕著な効果が得られるものである。
The adhesive layer 19b of the fixing
次に、図2(d)の断面図に示すように、固定テープ19にUV照射を施すことにより固定テープ19の粘着層19bを硬化させる。この時、粘着層19bの硬化を促進させるため、粘着層19b側の面は、窒素雰囲気状態にしておく。
Next, as shown in the sectional view of FIG. 2D, the adhesive layer 19b of the fixing
次に、図3(a)に示すように、シート状の絶縁基板11を固定テープ19から引き剥がす。
Next, as shown in FIG. 3A, the sheet-like insulating
次に、図3(b)の断面図に示すように、メタルマスク22によってシート状の絶縁基板11の上面側の保護膜18をマスクした状態で、シート状の絶縁基板11の上面側から薄膜形成技術であるスパッタを行うことにより、シート状の絶縁基板11の上面の一部と第1のスリット溝21の壁面にスパッタ膜23を形成する。このスパッタ膜23は、クロムからなる第1層と、銅ニッケル合金からなる第2層の2層構造となっている。なお、このスパッタ膜23は、例えば、ニッケルクロム合金の1層構造など、他の材料で形成してもよい。
Next, as shown in the cross-sectional view of FIG. 3B, a thin film is formed from the upper surface side of the sheet-like insulating
次に、図3(c)の断面図に示すように、固定テープ19に、シート状の絶縁基板11を抵抗体15が形成された面を上にして貼り付け、そして固定テープ19の基材19a側の面からUV照射を施すことにより固定テープ19の粘着層19bを硬化させる。この時、粘着層19bの硬化を促進させるため、粘着層19b側の面は、窒素雰囲気状態にしておく。
Next, as shown in the sectional view of FIG. 3C, the sheet-like insulating
次に、図4(a)の断面図に示すように、貫通穴12を基準にして、高速回転するブレード20によるダイシング工法により、抵抗体15と上面電極13からなる列と平行な方向に、抵抗体15を切断しないようにシート状の絶縁基板11に第2のスリット溝24を形成する。この第2のスリット溝24が形成されると、図4(b)に示すように、シート状の絶縁基板11は個片化された複数の基板11aに分離される。
Next, as shown in the cross-sectional view of FIG. 4A, the dicing method using the
次に、固定テープ19から、第1のスリット溝21と第2のスリット溝24の形成により切断されて個片化された複数の基板11aを剥離して、図4(c)に示すような個片化されたチップ抵抗器本体11bを得る。
Next, the plurality of substrates 11a cut and separated by the formation of the
最後に、図4(d)に示すように、チップ抵抗器本体11bにおける上面電極13の露出部分と裏面電極14とスパッタ膜23の表面とに、ニッケルめっき層と、はんだめっき層またはスズめっき層からなるめっき層25を形成して、チップ抵抗器を製造する。
Finally, as shown in FIG. 4D, a nickel plating layer, a solder plating layer, or a tin plating layer is formed on the exposed portion of the
ここで、裏面電極14の厚みとダイシングにより発生するバリの高さとの関係を示す図を図5に示す。この図5からも明らかなように、上方に空間のある状態で厚膜電極材料をダイシングで切断すると、通常の5〜20μmという裏面電極14の膜厚では図7に示すようなバリ8が生じてしまうが、バリの高さは裏面電極14の厚みが薄くなるほど小さくなり、1μm以下ではほとんどバリが発生しないことがわかる。また、裏面電極14の膜厚が薄いほどダイシングブレードから裏面電極14が受ける力も弱くなるため、1μm以下の裏面電極14の膜厚では剥がれも発生しないものである。
FIG. 5 shows a relationship between the thickness of the
なお、上記本発明の一実施の形態においては、裏面電極14をレジネートペーストの印刷・焼成により形成した場合について説明したが、厚みが1μm以下であれば他の方法で形成してもダイシングによるバリの発生を抑制することができるもので、特にスパッタ工法による裏面電極14の形成は、寸法精度や密着力などの点で優れており、この場合も上記本発明の一実施の形態と同様の作用効果が得られるものである。
In the above-described embodiment of the present invention, the case where the
また、上記本発明の一実施の形態においては、機能素子として抵抗体15を有するチップ抵抗器に適用したものについて説明したが、抵抗体以外の機能素子、例えばコイルやコンデンサなどを有する電子部品にも適用できるもので、この場合も上記本発明の一実施の形態と同様の作用効果が得られるものである。
Further, in the above-described embodiment of the present invention, the description has been given of the case where it is applied to the chip resistor having the
また、上記本発明の一実施の形態においては、シート状の絶縁基板11をダイシング工法によって切断する場合に適用したものについて説明したが、短冊状の基板をダイシング工法によって切断する場合にも本発明は適用できるものである。
In the above-described embodiment of the present invention, the case where the sheet-like insulating
そしてまた、上記本発明の一実施の形態においては絶縁基板11の上面から形成したスパッタ膜23で端面電極を形成しているが、絶縁基板11の裏面からスパッタを行ったり、導電性樹脂等を塗布する方法で端面電極を形成してもよいものである。
In the embodiment of the present invention, the end face electrode is formed by the sputtered
さらに、上記本発明の一実施の形態においては、上面電極13が形成された面を上にしてシート状の絶縁基板11を固定テープ19に貼り、そしてこの状態で第2のスリット溝24を形成するようにしているが、シート状の絶縁基板11を貼る向きを逆向き、すなわち、裏面電極14が形成された面を上にしてシート状の絶縁基板11を固定テープ19に貼って第2のスリット溝24を形成した場合においても、上記本発明の一実施の形態と同様の効果が得られるものである。
Furthermore, in the above-described embodiment of the present invention, the sheet-like insulating
さらにまた、上記本発明の一実施の形態においては、第1のスリット溝21を形成した後に粘着層19bの硬化を行った場合について説明したが、粘着層19bの硬化後に第1のスリット溝21を形成してもよく、この場合、粘着層19bが硬くなり変形しにくい状態でダイシングによる上面電極13の切断が行われるため、上面電極13のバリの発生をさらに抑制できるという効果が得られる。しかしながら、粘着層19bを硬化した状態でダイシングを行った場合は、ダイシングを行うブレード20の摩耗が促進されるため、頻繁にブレード20の交換を行う必要があり、製造コスト的には不利となる。
Furthermore, in the embodiment of the present invention, the case where the adhesive layer 19b is cured after the
また、UV硬化型の粘着層19bを持つ固定テープ19で絶縁基板11を固定してダイシングする例で説明したが、熱発砲タイプなどその他の固定テープを用いた場合でも、上記本発明の一実施の形態と同様の効果が得られるものである。
Further, the example in which the insulating
以上のように本発明のチップ形電子部品は、厚膜で形成した上面電極をダイシングにより切断した場合のバリの発生や剥がれを抑えることができるもので、上面電極の形状安定性と接続信頼性が優れているため、特に微小の電子部品に適用することにより有用となるものである。 As described above, the chip-type electronic component according to the present invention can suppress the generation and peeling of burrs when the upper surface electrode formed with a thick film is cut by dicing, and the shape stability and connection reliability of the upper surface electrode. Is particularly useful when applied to minute electronic components.
11 絶縁基板
13 上面電極
14 裏面電極
15 抵抗体
19 固定テープ
19a 固定テープの基材
19b 固定テープの粘着層
20 ブレード
21 第1のスリット溝
DESCRIPTION OF
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005364593A JP2007173281A (en) | 2005-12-19 | 2005-12-19 | Method of manufacturing electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005364593A JP2007173281A (en) | 2005-12-19 | 2005-12-19 | Method of manufacturing electronic component |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007173281A true JP2007173281A (en) | 2007-07-05 |
Family
ID=38299483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005364593A Pending JP2007173281A (en) | 2005-12-19 | 2005-12-19 | Method of manufacturing electronic component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007173281A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010267813A (en) * | 2009-05-14 | 2010-11-25 | Toshiba Corp | Light emitting device, and method for manufacturing the same |
JP2017011041A (en) * | 2015-06-18 | 2017-01-12 | Koa株式会社 | Method for manufacturing chip resistor |
JP2017112326A (en) * | 2015-12-18 | 2017-06-22 | Koa株式会社 | Method for manufacturing chip resistor |
-
2005
- 2005-12-19 JP JP2005364593A patent/JP2007173281A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010267813A (en) * | 2009-05-14 | 2010-11-25 | Toshiba Corp | Light emitting device, and method for manufacturing the same |
US8618562B2 (en) | 2009-05-14 | 2013-12-31 | Kabushiki Kaisha Toshiba | Light emitting device and method for manufacturing same |
JP2017011041A (en) * | 2015-06-18 | 2017-01-12 | Koa株式会社 | Method for manufacturing chip resistor |
JP2017112326A (en) * | 2015-12-18 | 2017-06-22 | Koa株式会社 | Method for manufacturing chip resistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6476417B2 (en) | Resistor manufacturing method | |
JP3958532B2 (en) | Manufacturing method of chip resistor | |
JP4904825B2 (en) | Manufacturing method of chip resistor | |
KR20030088496A (en) | Method for manufacturing chip resistor | |
JP2007173282A (en) | Method of manufacturing electronic component | |
JP2007173281A (en) | Method of manufacturing electronic component | |
JP4277633B2 (en) | Manufacturing method of chip resistor | |
JPH11204315A (en) | Manufacture of resistor | |
JP2010062407A (en) | Method for manufacturing thin-film chip resistor | |
JP2011211022A (en) | Method of manufacturing resistor | |
JP5261947B2 (en) | Low resistance chip resistor and manufacturing method thereof | |
JP4635436B2 (en) | Manufacturing method of chip-type electronic component | |
JP5891342B2 (en) | Manufacturing method of chip resistor | |
JP4741355B2 (en) | Chip-type electronic components | |
JPH10189306A (en) | Chip resistor | |
JP2005191405A5 (en) | ||
JP2005191406A (en) | Chip resistor, and manufacturing method thereof | |
JP2007189122A (en) | Chip-type electronic component | |
JP2005108865A (en) | Chip resistor and manufacturing method thereof | |
JP2937774B2 (en) | Manufacturing method of ceramic electronic components | |
JP2007220860A (en) | Manufacturing method of chip-type electronic part | |
JP5135745B2 (en) | Chip component and manufacturing method thereof | |
JP2009194128A (en) | Chip type jumper and method of manufacturing the same | |
JP3905030B2 (en) | Resistor manufacturing method | |
JP2002231505A (en) | Chip resistor and its manufacturing method |