JP5135745B2 - Chip component and manufacturing method thereof - Google Patents
Chip component and manufacturing method thereof Download PDFInfo
- Publication number
- JP5135745B2 JP5135745B2 JP2006254321A JP2006254321A JP5135745B2 JP 5135745 B2 JP5135745 B2 JP 5135745B2 JP 2006254321 A JP2006254321 A JP 2006254321A JP 2006254321 A JP2006254321 A JP 2006254321A JP 5135745 B2 JP5135745 B2 JP 5135745B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- electrode
- surface electrode
- electrically connected
- chip component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
本発明はチップ部品、特に微小のジャンパーチップ部品およびその製造方法に関するものである。 The present invention relates to a chip component, in particular, a minute jumper chip component and a manufacturing method thereof.
以下、従来のチップ部品の製造方法について、図面を参照しながら説明する。 A conventional chip component manufacturing method will be described below with reference to the drawings.
図7(a)〜(c)および図8(a)〜(e)は従来のチップ部品の一例であるジャンパーチップ部品の製造工程図を示したもので、この図7(a)〜(c)および図8(a)〜(e)に基づいて、その製造方法を以下に説明する。 7 (a) to (c) and FIGS. 8 (a) to (e) show manufacturing process diagrams of jumper chip parts which are examples of conventional chip parts. FIGS. 7 (a) to (c) ) And FIGS. 8A to 8E, the manufacturing method will be described below.
まず、図7(a)に示すように、1次分割ライン1と2次分割ライン2を有し、かつ純度96%のアルミナからなるシート状の絶縁基板3の上面に、複数の上面電極4をスクリーン印刷工法で、1次分割ライン1を跨ぐように形成する。
First, as shown in FIG. 7A, a plurality of
次に、図7(b)に示すように、1次分割ライン1と2次分割ライン2で囲まれた個片領域内、複数の上面電極4に電気的に接続されるように複数の導体5を複数の上面電極4に重ねて形成する。
Next, as shown in FIG. 7 (b), a plurality of conductors are electrically connected to the plurality of
次に、図7(c)に示すように、複数の導体5の全面を覆うようにスクリーン印刷工法により樹脂保護層6を形成する。
Next, as shown in FIG. 7C, a resin
次に、図8(a)に示すように、複数の上面電極4を切断するようにシート状の絶縁基板3を1次分割ライン1に沿ってダイシングで切断することにより、図8(b)に示すような短冊状の基板7を得る。
Next, as shown in FIG. 8A, the sheet-like insulating substrate 3 is cut by dicing along the primary dividing
次に、図8(c)に示すように、短冊状の基板7の端面に上面電極4と電気的に接続されるようにスパッタ等を用いて端面電極8を形成する。
Next, as shown in FIG. 8C, the
最後に、図8(d)に示すように、2次分割ライン2に沿って短冊状の基板7を分割することにより個片状の基板9を形成し、その後、図8(e)に示すようにバレルめっき法を用いて端面電極8の表面にニッケルめっき層(図示せず)と錫めっき層10を形成することによって、従来のチップ部品を製造していた。
Finally, as shown in FIG. 8 (d), the strip-shaped substrate 7 is divided along the secondary dividing
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。
上記した従来のチップ部品の製造方法においては、上面電極4を構成する材料と導体5を構成する材料が異なる場合、両者の重なり部分において合金化反応を起こして導体5の抵抗値が上昇するもので、特に低い抵抗値が要求されるジャンパーチップ部品においては特性が不安定になるものであった。特に、上面電極4はダイシング時のバリ発生を抑制する目的で金系の材料を用いて薄く印刷形成しており、また導体5は抵抗値の低い銀系の材料で構成することが多く、この場合、金系の上面電極4と銀系の導体5の重なり部分においては合金化反応が促進され、そしてこの合金化した部分で抵抗値が上昇するものである。この場合、従来のチップ部品は、導体5の全面が樹脂保護層6で覆われているため、めっき層を上面電極4に形成する場合、めっき層は抵抗値が上昇している合金化された部分に形成されることになり、その結果、安定した低い抵抗値を有するチップ部品が得られないという課題を有していた。
In the above-described conventional method for manufacturing a chip component, when the material constituting the
本発明は上記従来の課題を解決するもので、上面電極と導体の合金化反応による抵抗値の上昇の影響を受けることなく、微小サイズで安定した低い抵抗値が得られるチップ部品およびその製造方法を提供することを目的とするものである。 SUMMARY OF THE INVENTION The present invention solves the above-described conventional problems, and provides a chip component capable of obtaining a stable and low resistance value in a small size without being affected by an increase in resistance value due to an alloying reaction between the upper surface electrode and a conductor, and a method for manufacturing the chip component. Is intended to provide.
上記目的を達成するために、本発明は以下の構成を有するものである。 In order to achieve the above object, the present invention has the following configuration.
本発明の請求項1に記載の発明は、絶縁基板の上面の四隅に印刷および焼成により形成された金を主成分とする上面電極と、この上面電極に電気的に接続されるように印刷および焼成により形成された銀を主成分とする導体と、前記導体における上面電極と重ならない部分を露出させるようにこの導体の一部のみを覆う保護膜と、前記上面電極と電気的に接続されるように前記絶縁基板の裏面および端面にスパッタにより形成された端面電極と、前記上面電極と前記導体および前記端面電極に電気的に接続されるようにスパッタにより形成された補助上面電極と、前記端面電極および補助上面電極に電気的に接続されるように形成されためっき層とを備えたもので、この構成によれば、前記保護膜が前記導体の一部のみを覆う構成とすることにより、前記導体における上面電極と重ならない部分を露出させるように構成しているため、上面電極と電気的に接続される導体は上面電極と重ならない部分が保護膜から大きくはみ出すことになり、そしてこの保護膜からはみ出した導体部分は上面電極と合金化されていないため、上面電極と導体の重なる部分が合金化して抵抗値が上昇した場合でも、上面電極と重ならずに合金化されていない導体にめっき層を直接電気的に接続されるように形成することができ、これにより、安定した低い抵抗値を有するチップ部品が得られるという作用効果を有するものである。 According to a first aspect of the present invention, printing and the upper electrode composed mainly of gold formed by printing and firing a four corners of the upper surface of the insulating substrate, so as to be electrically connected to the upper electrode And a conductor mainly composed of silver formed by firing, a protective film covering only a part of the conductor so as to expose a portion of the conductor that does not overlap with the upper surface electrode, and electrically connected to the upper surface electrode. An end surface electrode formed by sputtering on the back surface and end surface of the insulating substrate, an auxiliary upper surface electrode formed by sputtering so as to be electrically connected to the upper surface electrode, the conductor, and the end surface electrode; which was a plated layer formed so as to be electrically connected to the end surface electrode and the auxiliary upper electrode, according to this configuration, that the protective film is configured to cover only a part of the conductor Further, since the portion that does not overlap with the upper surface electrode in the conductor is exposed, the portion of the conductor that is electrically connected to the upper surface electrode does not protrude from the protective film greatly, Since the conductor portion protruding from the protective film is not alloyed with the upper surface electrode, even when the overlapping portion of the upper surface electrode and the conductor is alloyed and the resistance value is increased, it is not alloyed without overlapping with the upper surface electrode. The plating layer can be formed so as to be directly electrically connected to the conductor, thereby having the effect of obtaining a chip component having a stable low resistance value.
本発明の請求項2に記載の発明は、特に、前記保護膜はガラスであるもので、この構成によれば、保護膜をガラスで形成しているため、保護膜を樹脂で形成した場合に生じる樹脂のブリーディング(滲み出し)がなくなり、これにより、導体と補助上面電極および/またはめっき層との間にブリーディング膜が介在することがなくなるため、安定した低い抵抗値を有するチップ部品が得られるという作用効果を有するものである。
The invention according to
本発明の請求項3に記載の発明は、1次分割ラインと2次分割ラインを有するシート状の絶縁基板の上面に複数の上面電極を前記1次分割ラインと2次分割ラインの交点を跨ぐように印刷および焼成により形成する工程と、前記複数の上面電極と電気的に接続されるように前記1次分割ラインと2次分割ラインで囲まれた複数の個片領域内に印刷および焼成により導体を形成する工程と、前記導体を覆うように保護膜を形成する工程と、前記シート状の絶縁基板を前記1次分割ラインに沿って1次ダイシングする工程と、前記シート状の絶縁基板の裏面と前記1次ダイシングによって得られた端面に前記複数の上面電極と導体に電気的に接続されるように端面電極をスパッタにより形成する工程と、前記上面電極と導体および端面電極に電気的に接続されるように補助上面電極をスパッタで形成する工程と、前記2次分割ラインに沿って絶縁基板を分割し個片状の基板を得る工程と、前記個片状の基板の両端面に前記端面電極と補助上面電極の全面を覆うようにめっき層を形成する工程とを備え、前記導体を覆うように保護膜を形成する工程において、前記保護膜が前記導体の一部のみを覆う構成とすることにより、前記導体における上面電極と重ならない部分を露出させるようにしたもので、この製造方法によれば、導体を覆うように保護膜を形成する工程において、前記保護膜が導体の一部のみを覆う構成とすることにより、前記導体における上面電極と重ならない部分を露出させるように構成しているため、上面電極と電気的に接続される導体は上面電極と重ならない部分が保護膜から大きくはみ出すことになり、そしてこの保護膜からはみ出した導体部分は上面電極と合金化されていないため、上面電極と導体の重なる部分が合金化して抵抗値が上昇した場合でも、上面電極と重ならずに合金化されていない導体にめっき層を補助上面電極を介して直接電気的に接続されるように形成することができ、これにより、安定した低い抵抗値を有するチップ部品が得られるという作用効果を有するものである。 According to a third aspect of the present invention, a plurality of upper surface electrodes are disposed on the upper surface of a sheet-like insulating substrate having a primary division line and a secondary division line so as to straddle the intersection of the primary division line and the secondary division line. forming by printing and firing as, by printing and firing the primary split line and a plurality of pieces in the region surrounded by the second division line so that the connected plurality of upper surface electrodes electrically A step of forming a conductor, a step of forming a protective film so as to cover the conductor, a step of primary dicing the sheet-like insulating substrate along the primary dividing line, and a step of forming the sheet-like insulating substrate. forming by sputtering the edge electrode to be electrically connected to the plurality of top electrodes and the conductor on the end surface obtained by the back surface and the primary dicing, electricity to the upper electrode and the conductor, and the end surface electrode Forming an auxiliary upper surface electrode by sputtering so as to be connected to the substrate, dividing the insulating substrate along the secondary dividing line to obtain a piece-like substrate, and forming both sides of the piece-like substrate A step of forming a plating layer so as to cover the entire surface of the end face electrode and the auxiliary upper surface electrode, and the protective film covers only a part of the conductor in the step of forming a protective film so as to cover the conductor with, which was so as to expose the portions not overlapping the upper electrode in the conductor, according to this manufacturing method, in the step of forming a protective film so as to cover the conductor, wherein the protective film is conductive one Since the portion that does not overlap the upper surface electrode in the conductor is exposed by covering only the portion, the portion of the conductor that is electrically connected to the upper surface electrode does not overlap the upper surface electrode. Since the conductor part that protrudes from the protective film is not alloyed with the upper surface electrode, even if the resistance value rises due to alloying of the overlapping part of the upper surface electrode and the conductor, the upper surface electrode The plating layer can be formed so as to be directly electrically connected to the non-alloyed conductor without overlapping with the auxiliary upper surface electrode, thereby obtaining a chip component having a stable low resistance value. It has the effect that it is.
以上のように本発明のチップ部品は、導体を覆う保護膜が導体の一部のみを覆う構成とすることにより、前記導体における上面電極と重ならない部分を露出させるように構成しているため、上面電極と電気的に接続される導体は上面電極と重ならない部分が保護膜から大きくはみ出すことになり、そしてこの保護膜からはみ出した導体部分は上面電極と合金化されていないため、上面電極と導体の重なる部分が合金化して抵抗値が上昇した場合でも、上面電極と重ならずに合金化されていない導体にめっき層を直接電気的に接続されるように形成することができ、これにより、安定した低い抵抗値を有するチップ部品が得られるという優れた効果を奏するものである。 As described above, the chip component of the present invention is configured so that the protective film covering the conductor covers only a part of the conductor, thereby exposing a portion that does not overlap the upper surface electrode in the conductor. The portion of the conductor that is electrically connected to the upper surface electrode does not overlap the protective film, and the portion of the conductor that protrudes from the protective film is not alloyed with the upper surface electrode. Even when the overlapping portion of the conductor is alloyed and the resistance value is increased, the plating layer can be formed so as to be directly electrically connected to the non-alloyed conductor without overlapping with the upper surface electrode. Thus, an excellent effect is obtained in that a chip component having a stable low resistance value can be obtained.
以下、本発明の一実施の形態におけるチップ部品の製造方法について、図面を参照しながら説明する。 Hereinafter, a chip part manufacturing method according to an embodiment of the present invention will be described with reference to the drawings.
図1は本発明の一実施の形態におけるチップ部品の一例であるジャンパーチップ部品の断面図、図2(a)〜(c)、図3(a)〜(c)および図4(a)〜(c)は同ジャンパーチップ部品の製造方法を示す製造工程図である。 FIG. 1 is a cross-sectional view of a jumper chip part which is an example of a chip part in an embodiment of the present invention, FIGS. 2 (a) to (c), FIGS. 3 (a) to (c), and FIG. 4 (a) to FIG. (C) is a manufacturing process figure which shows the manufacturing method of the jumper chip component.
図1において、11は純度96%のアルミナからなる矩形状の絶縁基板、12は絶縁基板11の上面の両端部に設けられた金を主成分とする上面電極、13は上面電極12と電気的に接続されるように設けられた銀を主成分とする導体、14は導体13の一部を覆うように設けられた保護層である。15は絶縁基板11の裏面から端面にかけて設けられ、かつ前記上面電極12と電気的に接続される端面電極、16は前記上面電極12と導体13および端面電極15に電気的に接続されるように形成された補助上面電極である。17は前記端面電極15と補助上面電極16の上に形成されたニッケルめっき層、18はニッケルめっき層17の上に形成された錫めっき層である。
In FIG. 1, 11 is a rectangular insulating substrate made of alumina with a purity of 96%, 12 is an upper surface electrode mainly composed of gold provided at both ends of the upper surface of the
次に、図2(a)〜(c)、図3(a)〜(c)および図4(a)〜(c)を用いて、本発明の一実施の形態におけるジャンパーチップ部品の製造方法を説明する。 Next, referring to FIGS. 2A to 2C, FIGS. 3A to 3C, and FIGS. 4A to 4C, a method of manufacturing a jumper chip component according to an embodiment of the present invention. Will be explained.
まず、図2(a)に示すように、1次分割ライン11aと2次分割ライン11bを有する純度96%のアルミナ等からなるシート状の絶縁基板11cを用意し、そしてこのシート状の絶縁基板11cの上面に、金レジネート等の金を主成分とする材料からなる複数の上面電極12を、1次分割ライン11aと2次分割ライン11bの交点を跨ぐように升目状にスクリーン印刷し、ピーク温度850℃の焼成プロファイルで焼成する。なお、上面電極12を金レジネートを用いて形成すると薄く印刷することができるため、後述する1次ダイシングで上面電極12を切断する際にもバリが発生し難いものである。また、1次分割ライン11aと2次分割ライン11bはスリット状の分割溝としてあらかじめシート状の絶縁基板11cの上面および/または裏面に形成しておいてもよいものであるが、製造する部品が小型化して1次分割ライン11aと2次分割ライン11bで囲まれる領域(以下、個片領域とする)が狭くなると、スリット状の分割溝をあらかじめ設けておくことはシート状の絶縁基板11cの強度低下を招いてものづくりが困難になるため、通常は1次分割ライン11aと2次分割ライン11bにあらかじめスリット状の分割溝は設けないものである。
First, as shown in FIG. 2A, a sheet-like
次に、図2(b)に示すように、シート状の絶縁基板11cの上面に、1次分割ライン11aと2次分割ライン11bで囲まれた複数の個片領域内に上面電極12と電気的に接続されるように、銀パラジウム合金等の銀を主成分とする導電性ペーストからなる導体13を形成し、ピーク温度850℃の焼成プロファイルで焼成する。この場合、前記上面電極12は、前述したように1次分割ライン11aと2次分割ライン11bで囲まれた複数の個片領域内の四隅に形成しているため、導体13の印刷位置が1次分割ライン11aの方向にずれた場合でも、導体13はいずれか一対の上面電極12と確実に接続されることになり、導通不良は生じないものである。
Next, as shown in FIG. 2 (b), the
次に、図2(c)に示すように、複数の導体13の一部のみを覆うように1次分割ライン11aと平行に複数の保護膜14を形成する。ここで保護膜14を樹脂で形成すると、樹脂のブリーディング膜が形成されて導体13と後述するめっき層との接合が不安定になるため、保護膜14はガラスで形成するのが好ましい。また保護膜14は、導体13における露出部分をできるだけ広く確保するために、上面電極12と導体13の重なり部分を覆わないように図2(c)に示すように幅を狭くして形成しているものである。
Next, as shown in FIG. 2C, a plurality of
次に、図3(a)に示すように、1次分割ライン11aに沿ってシート状の絶縁基板11cをダイシングすることにより、図3(b)に示すような短冊状の基板11dを得る。このダイシング時においては、1次分割ライン11aの上には金を主成分とする上面電極12のみが薄く形成されているだけであるため、ダイシング時のバリは発生し難いものである。
Next, as shown in FIG. 3A, the sheet-like insulating
次に、図3(c)に示すように、短冊状の基板11dの裏面側からニッケルクロム合金等よりなるスパッタを施すことにより、短冊状の基板11dの裏面(図示せず)と端面に上面電極12と電気的に接続される端面電極15を形成する。なお、この端面電極15はニッケルクロム合金のスパッタ膜に限定されるものではなく他の材料で形成してもよいもので、例えばクロムからなる第1層と銅ニッケル合金からなる第2層の2層構造で形成してもよく、あるいは短冊状の基板11dの裏面と端面に導電性ペーストを塗布して形成してもよいものである。また、この端面電極15は、短冊状の基板11dの裏面中央部を覆うようにメタルマスクを設置し、そしてこの設置状態で形成することにより所望の形状を得ることができるが、シート状の絶縁基板11cを1次分割ライン11aに沿って1次ダイシングで分割する際に、1次ダイシングのスリットをシート状の絶縁基板11cの端部まで貫通させないようにし、そしてこの1次ダイシングのスリットが形成された状態のシート状の絶縁基板11cの裏面にメタルマスクを配置して裏面からスパッタを施すようにすれば、複数の短冊状の基板11dについて端面電極15の形成を同時に行うことができるものである。
Next, as shown in FIG. 3C, the back surface (not shown) and the end surface of the strip-shaped
次に、図4(a)に示すように、短冊状の基板11dの上面からニッケルクロム合金等からなるスパッタを施すことにより、短冊状の基板11dの上面と端面に上面電極12と導体13および端面電極15に電気的に接続される補助上面電極16を形成する。なお、この補助上面電極16は、短冊状の基板11dの上面中央部(保護膜14の形成部分)を覆うようにメタルマスクを設置することによって所望の形状を得ることができるが、シート状の絶縁基板11cを1次分割ライン11aに沿って1次ダイシングで分割する際に、1次ダイシングのスリットをシート状の絶縁基板11cの端部まで貫通させないようにし、そしてこの1次ダイシングのスリットが形成された状態のシート状の絶縁基板11cの上面にメタルマスクを配置して上面からスパッタを施すようにすれば、複数の短冊状の基板11dについて補助上面電極16の形成を同時に行うことができるものである。また、図4(a)においては、補助上面電極16が上面電極12と導体13を完全に覆うとともに、保護膜14の一部を覆うように形成されているが、保護膜14を覆わずに導体13の一部を露出させるようにしてもよいものである。
Next, as shown in FIG. 4A, the
次に、短冊状の基板11dを図4(a)に示す2次分割ライン11bに沿って分割することにより、図4(b)に示すような個片状の基板11eを得る。
Next, the strip-shaped
最後に、図4(c)に示すように、個片状の基板11eにおける端面電極15および補助上面電極16の露出部分に、ニッケルめっき層17(図示せず)と錫めっき層18からなるめっき層を形成して、本発明の一実施の形態におけるジャンパーチップ部品を製造するものである。
Finally, as shown in FIG. 4C, the exposed portion of the
上記した本発明の一実施の形態におけるチップ部品の製造方法によって製造されたジャンパーチップ部品は、保護膜14が導体13の一部のみを覆う構成とすることにより、導体13における上面電極12と重ならない部分を露出させるように構成しているため、上面電極12と電気的に接続される導体13は上面電極12と重ならない部分が保護膜14から大きくはみ出すことになり、そしてこの保護膜14からはみ出した導体13の部分は上面電極12と合金化されていないため、上面電極12と導体13の重なる部分が合金化して抵抗値が上昇した場合でも、上面電極12と重ならずに合金化されていない導体13にめっき層14を補助上面電極16を介して直接電気的に接続されるように形成することができ、これにより、安定した低い抵抗値を有するチップ部品を提供することができるという効果が得られるものである。また、保護膜14をガラスで形成しているため、保護膜14を樹脂で形成した場合に生じる樹脂のブリーディング(滲み出し)がなくなり、これにより、導体13と補助上面電極16および/またはニッケルめっき層17との間にブリーディング膜が介在することがなくなるため、特にジャンパーチップ部品に要求される低い抵抗値が安定して得られるものである。
The jumper chip component manufactured by the chip component manufacturing method according to the embodiment of the present invention described above is configured such that the
図5は、従来のチップ部品の一例であるジャンパーチップ部品と本発明の一実施の形態におけるチップ部品の一例であるジャンパーチップ部品の特性を比較した図を示したもので、この図5において、横軸は初期抵抗値、縦軸は100サイクルの熱衝撃試験を実施した後の抵抗値変化率を示す。上面電極12を絶縁基板11の上面の四隅に配置するとともに、保護膜14にガラスを用いてなる〇印で示された本発明の一実施の形態におけるチップ部品は、初期抵抗値が30mΩ付近で安定して低く、かつ熱衝撃試験後の抵抗値変化率も10%以下と低いもので、ジャンパーチップ部品に要求される低い抵抗値が安定して得られる特性を十分に満足しているものである。一方、上面電極を絶縁基板の上面の両端部に配置するとともに、保護膜に樹脂を用いてなる□印で示された従来例1と、上面電極を絶縁基板の上面の両端部に配置するとともに、保護膜にガラスを用いてなる△印で示された従来例2においては、初期抵抗値が40〜100mΩと高く、特に従来例1では保護膜に樹脂を用いているため、図6に示すような樹脂のブリーディング膜19が形成されて導体13と補助上面電極16との間の導通が不安定になり、これにより、抵抗値変化率が大きくなるものである。特に、ブリーディング膜19が緻密に形成されてしまうと、導体13と錫めっき層18との間の導電経路が必ず上面電極12を通ることになり、この場合、上面電極12は抵抗値の高い金レジネートで形成されているため、その影響により抵抗値が高くなってしまうものである。
FIG. 5 shows a comparison of the characteristics of a jumper chip part, which is an example of a conventional chip part, and a jumper chip part, which is an example of a chip part in an embodiment of the present invention. The horizontal axis represents the initial resistance value, and the vertical axis represents the resistance value change rate after the thermal shock test of 100 cycles. The chip component according to the embodiment of the present invention indicated by the circle mark in which the
なお、上記本発明の一実施の形態においては、チップ部品の一例としてジャンパーチップ部品を例に説明したが、特に、このジャンパーチップ部品に限定されるものではなく、導体13をレーザートリミング等で切削して抵抗値を調整することにより、低い抵抗値を有する高精度のチップ抵抗器に適用することもできるものである。
In the above-described embodiment of the present invention, the jumper chip component is described as an example of the chip component. However, the jumper chip component is not particularly limited, and the
本発明に係るチップ部品およびその製造方法は、上面電極と導体の重なる部分が合金化して抵抗値が上昇した場合でも、上面電極と重ならずに合金化されていない導体にめっき層を直接電気的に接続されるように形成することができるため、安定した低い抵抗値が得られるという効果を有するものであり、特に微小サイズのジャンパーチップ部品の製造方法に適用することにより有用となるものである。 In the chip component and the manufacturing method thereof according to the present invention, even when the overlapping portion of the upper surface electrode and the conductor is alloyed and the resistance value is increased, the plating layer is directly applied to the non-alloyed conductor without overlapping the upper surface electrode. Since it can be formed so as to be connected to each other, it has an effect that a stable low resistance value can be obtained, and is particularly useful when applied to a manufacturing method of a micro jumper chip component. is there.
11 絶縁基板
11a 1次分割ライン
11b 2次分割ライン
11c シート状の絶縁基板
11d 短冊状の基板
11e 個片状の基板
12 上面電極
13 導体
14 保護膜
15 端面電極
16 補助上面電極
17 ニッケルめっき層
18 錫めっき層
DESCRIPTION OF
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006254321A JP5135745B2 (en) | 2006-09-20 | 2006-09-20 | Chip component and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006254321A JP5135745B2 (en) | 2006-09-20 | 2006-09-20 | Chip component and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008078293A JP2008078293A (en) | 2008-04-03 |
JP5135745B2 true JP5135745B2 (en) | 2013-02-06 |
Family
ID=39350074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006254321A Active JP5135745B2 (en) | 2006-09-20 | 2006-09-20 | Chip component and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5135745B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010003800A (en) * | 2008-06-19 | 2010-01-07 | Murata Mfg Co Ltd | Chip component, method for manufacturing thereof, module with built-in component, and method for manufacturing thereof |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01166414A (en) * | 1987-12-23 | 1989-06-30 | Matsushita Electric Ind Co Ltd | Manufacture of chip-form jumper element |
JP4051783B2 (en) * | 1998-11-19 | 2008-02-27 | 松下電器産業株式会社 | Jumper resistor |
JP2005079235A (en) * | 2003-08-29 | 2005-03-24 | Taiyosha Electric Co Ltd | Jumper chip component and its manufacturing method |
JP4380398B2 (en) * | 2004-04-14 | 2009-12-09 | パナソニック株式会社 | Jumper chip component and manufacturing method thereof |
US7786842B2 (en) * | 2005-03-02 | 2010-08-31 | Rohm Co., Ltd. | Chip resistor and manufacturing method thereof |
-
2006
- 2006-09-20 JP JP2006254321A patent/JP5135745B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008078293A (en) | 2008-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4909077B2 (en) | Chip resistor | |
JPWO2018123419A1 (en) | Chip resistor and manufacturing method thereof | |
CN111276305A (en) | Chip resistor and method for manufacturing the same | |
JP4904825B2 (en) | Manufacturing method of chip resistor | |
JP5135745B2 (en) | Chip component and manufacturing method thereof | |
JP2007227718A (en) | Electronic component having resistive element and manufacturing method thereof | |
JP5261947B2 (en) | Low resistance chip resistor and manufacturing method thereof | |
JP4780689B2 (en) | Chip resistor | |
JP2002140975A (en) | Fuse element and its manufacturing method | |
JP2008078294A (en) | Chip component and manufacturing method thereof | |
WO2019082523A1 (en) | Chip resistor and method for manufacturing chip resistor | |
JP2008204684A (en) | Jumper chip component and its manufacturing method | |
JP4867487B2 (en) | Manufacturing method of chip resistor | |
JP4295035B2 (en) | Manufacturing method of chip resistor | |
JP2000269012A (en) | Chip-type electronic components with resistance element and its manufacture | |
JP4729398B2 (en) | Chip resistor | |
JP2007335488A5 (en) | ||
JP3608569B2 (en) | Resistor manufacturing method | |
CN110911069B (en) | Electronic assembly and method of manufacturing the same | |
JP2007165358A (en) | Chip-type capacitor | |
WO2020170750A1 (en) | Resistor | |
JP2009088368A (en) | Method of manufacturing low-resistance chip resistor | |
JP2008244211A (en) | Manufacturing method for thin-film chip resistor | |
JP6650572B2 (en) | Manufacturing method of circuit protection element | |
JP4383912B2 (en) | Chip-type fuse and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090603 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121029 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5135745 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |