JP2017152576A - Manufacturing method of chip resistor - Google Patents

Manufacturing method of chip resistor Download PDF

Info

Publication number
JP2017152576A
JP2017152576A JP2016034609A JP2016034609A JP2017152576A JP 2017152576 A JP2017152576 A JP 2017152576A JP 2016034609 A JP2016034609 A JP 2016034609A JP 2016034609 A JP2016034609 A JP 2016034609A JP 2017152576 A JP2017152576 A JP 2017152576A
Authority
JP
Japan
Prior art keywords
resistor
substrate
large substrate
protective film
slit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016034609A
Other languages
Japanese (ja)
Other versions
JP6615637B2 (en
Inventor
松本 健太郎
Kentaro Matsumoto
健太郎 松本
淳一 大塚
Junichi Otsuka
淳一 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2016034609A priority Critical patent/JP6615637B2/en
Publication of JP2017152576A publication Critical patent/JP2017152576A/en
Application granted granted Critical
Publication of JP6615637B2 publication Critical patent/JP6615637B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of chip resistor capable of dealing with compaction with good production efficiency.SOLUTION: After forming a front electrode 2 and a resistor 3 on the surface, a large-sized board 10 is irradiated with laser light in the primary division direction and secondary division direction, while sticking the back of the large-sized board 10 to a fixed base material 12, thus forming a through slit 13 having a lattice shape in plan view, penetrating the large-sized board 10 and reaching the way of the fixed base material 12. Thereafter, a protective film 4 is formed to cover the resistor 3 while keeping the state of the large-sized board 10, before taking individualized multiple single chips 10A by exfoliating the large-sized board 10 from the fixed base material 12.SELECTED DRAWING: Figure 4

Description

本発明は、大判基板に複数組の電極や抵抗体等を形成した後、その大判基板を格子状に分割して個片化するようにしたチップ抵抗器の製造方法に関するものである。   The present invention relates to a method of manufacturing a chip resistor in which a plurality of sets of electrodes, resistors, and the like are formed on a large substrate, and then the large substrate is divided into a lattice and separated into pieces.

チップ抵抗器は、セラミックスからなる直方体形状の絶縁基板と、絶縁基板の表面に所定間隔を存して対向配置された一対の表電極と、絶縁基板の裏面に所定間隔を存して対向配置された一対の裏電極と、表電極と裏電極を橋絡する端面電極と、対をなす表電極どうしを橋絡する抵抗体と、抵抗体を覆う絶縁性の保護膜等によって主に構成されている。   The chip resistor is a rectangular parallelepiped insulating substrate made of ceramics, a pair of front electrodes disposed opposite to each other on the surface of the insulating substrate with a predetermined interval, and disposed opposite to the back surface of the insulating substrate with a predetermined interval. A pair of back electrodes, an end face electrode that bridges the front electrode and the back electrode, a resistor that bridges the pair of front electrodes, and an insulating protective film that covers the resistor. Yes.

一般的に、このようなチップ抵抗器を製造する場合、大判基板に対して多数個分の電極と抵抗体および保護膜等を一括して形成した後、この大判基板を格子状に延びる1次分割溝と2次分割溝に沿って分割(ブレイク)することにより、個片化されたチップ単体を多数個取りするようになっている。これら1次分割溝と2次分割溝は大判基板に予め形成されたものであり、その形成方法としては、焼成前の大判基板(グリーンシート)に断面V字状の金型を型押してから焼成するという方法や、焼成後の大判基板にレーザー光を照射するという方法(レーザースクライブ法)が知られている。   In general, when manufacturing such a chip resistor, a large number of electrodes, resistors, protective films, and the like are collectively formed on a large substrate, and then the large substrate is extended in a lattice shape. By dividing (breaking) along the dividing groove and the secondary dividing groove, a large number of individual chips are taken. These primary division grooves and secondary division grooves are formed in advance on a large-sized substrate, and as a method for forming them, a mold having a V-shaped cross section is embossed on a large-sized substrate (green sheet) before baking. And a method (laser scribing method) in which a large-sized substrate after firing is irradiated with laser light are known.

また、このような分割溝を用いたブレイク方法の代わりに、特許文献1に記載されているように、分割溝が設けられていない大判基板に対して多数個分の電極と抵抗体および保護膜等を一括して形成した後、この大判基板を支持台に固定した状態で、ダイシングブレードを用いて大判基板を格子状に切断することによって、個片化されたチップ単体を多数個取りするというダイシング方法も知られている。   Further, instead of such a break method using the division grooves, as described in Patent Document 1, a large number of electrodes, resistors, and protective films are provided for a large substrate having no division grooves. Etc. are formed in a lump, and then the large substrate is fixed to a support base, and a large substrate is cut into a lattice using a dicing blade, thereby obtaining a large number of individual chips. Dicing methods are also known.

特開2007−173281号公報JP 2007-173281 A

しかし、大判基板に予め設けられた分割溝をブレイクするという分割方法では、断面V字状の分割溝を開くような曲げ応力を大判基板に加えてブレイクするため、分割溝の底部と基板面との間に存するセラミックスが基板面に対して直角にブレイクされず、当該部分が基板面に対してランダムな斜め方向にブレイク(変形割れ)されてしまい、それに伴ってチップ抵抗器の外形寸法にバラツキが発生することがある。このようなバラツキは外形寸法の大きなチップ抵抗器では寸法誤差範囲に収まるが、0402mmサイズや0201mmサイズといった超小型のチップ抵抗器の場合においては無視できないものとなる。   However, in the dividing method in which the dividing groove provided in advance on the large substrate is broken, a bending stress that opens the dividing groove having a V-shaped cross section is applied to the large substrate to cause a break. Ceramics existing between the two are not broken at right angles to the substrate surface, and the part is broken (deformed cracking) in a random oblique direction with respect to the substrate surface, and the external dimensions of the chip resistor vary accordingly. May occur. Such a variation is within a dimensional error range for a chip resistor having a large outer dimension, but cannot be ignored in the case of an ultra-small chip resistor such as 0402 mm size or 0201 mm size.

一方、特許文献1等に開示されたダイシングによる分割方法では、高速回転するダイヤモンドブレード等を用いて大判基板を切断するようになっているため、形状については高い寸法精度で加工することができる。しかし、高速回転するブレードを大判基板の一辺から対向辺まで走査することで1本の切断線が形成され、このような切断工程を1次分割と2次分割のそれぞれについて複数回行う必要があるため、全ての切断工程を終了させるのに多くのタクト時間が掛かってしまいという難点がある。また、ダイシングによってブレードの厚みに相当する切断代が大判基板から切除され、このような切断代を1次分割と2次分割のダイシング本数に合わせて大判基板に確保しておく必要があるため、生産効率が非常に悪いという問題もある。   On the other hand, in the dividing method by dicing disclosed in Patent Document 1 and the like, a large substrate is cut using a diamond blade or the like that rotates at high speed, so that the shape can be processed with high dimensional accuracy. However, one cutting line is formed by scanning a blade that rotates at high speed from one side of the large substrate to the opposite side, and it is necessary to perform such a cutting process a plurality of times for each of the primary division and the secondary division. Therefore, there is a problem that it takes a lot of tact time to finish all the cutting steps. In addition, the cutting allowance corresponding to the thickness of the blade is cut from the large substrate by dicing, and it is necessary to secure such a cutting allowance on the large substrate in accordance with the number of dicing of the primary division and the secondary division. There is also a problem that production efficiency is very poor.

本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、生産効率が良く小型化にも対応可能なチップ抵抗器の製造方法を提供することにある。   The present invention has been made in view of the actual situation of the prior art, and an object of the present invention is to provide a method of manufacturing a chip resistor that has high production efficiency and can cope with downsizing.

上記の目的を達成する第1手段として、本発明によるチップ抵抗器の製造方法は、格子状に延びる第1分割予想ラインと第2分割予想ラインが設定された大判基板の表面に、前記第1分割予想ラインに重なる複数対の電極を形成すると共に、対をなす前記電極間に跨る複数の抵抗体を形成する工程と、前記電極および前記抵抗体が形成された前記大判基板の裏面を基台に貼り付ける工程と、前記大判基板の表面に前記第1分割予想ラインおよび前記第2分割予想ラインに沿ってレーザー光を照射して前記基台の途中まで達する貫通スリットを形成する工程と、前記貫通スリットの形成後に前記抵抗体を覆うように絶縁性樹脂からなる保護膜を形成する工程と、前記保護膜の形成後に前記大判基板を前記基台から剥離して多数のチップ単体に個片化する工程と、を含むことを特徴とする。   As a first means for achieving the above object, a method for manufacturing a chip resistor according to the present invention is characterized in that the first divided predicted line and the second divided predicted line extending in a lattice shape are formed on the surface of a large-sized substrate. Forming a plurality of pairs of electrodes overlapping the expected division line and forming a plurality of resistors straddling the pair of electrodes; and a back surface of the large substrate on which the electrodes and the resistors are formed A step of attaching to the surface of the large substrate, forming a through-slit reaching the middle of the base by irradiating a laser beam along the first predicted division line and the second predicted division line, A step of forming a protective film made of an insulating resin so as to cover the resistor after the formation of the through slit; and, after the formation of the protective film, the large substrate is peeled off from the base to form a single chip. Characterized in that it comprises a a step of reduction.

このように大判基板の表面に電極と抵抗体を形成した後、この大判基板の裏面を基台に貼り付けた状態で、大判基板の表面にレーザー光を照射して基台の途中まで達する貫通スリットを形成すれば、貫通スリットの形成後に大判基板の状態のまま一括で保護膜を形成できると共に、保護膜の材料である樹脂がレーザー光の熱によって損傷してしまうことを防止でき、保護膜の形成後に大判基板を基台から外すだけで個片化したチップ単体を多数個取りすることができる。また、1次分割方向と2次分割方向の分割が両方ともレーザースクライブで行われるため、レーザー光で切断した部分の基板分割を高い寸法精度にて行うことができると共に、当該部分の分割に伴う切断代はほとんど発生しなくなるため、生産効率が良く小型化にも好適なチップ抵抗器を提供することができる。   After forming electrodes and resistors on the surface of the large substrate in this way, with the back surface of the large substrate attached to the base, the surface of the large substrate is irradiated with laser light to reach the middle of the base If a slit is formed, a protective film can be formed in a batch after the through slit is formed, and the protective film can be prevented from being damaged by the heat of the laser beam. After removing the large substrate, a large number of chips can be obtained simply by removing the large substrate from the base. In addition, since the division in the primary division direction and the secondary division direction are both performed by laser scribing, it is possible to perform substrate division of the portion cut by the laser light with high dimensional accuracy and accompanying the division of the portion. Since almost no cutting allowance is generated, a chip resistor with high production efficiency and suitable for downsizing can be provided.

また、上記の目的を達成する第2手段として、本発明によるチップ抵抗器の製造方法は、格子状に延びる第1分割予想ラインと第2分割予想ラインが設定された大判基板の表面に、前記第1分割予想ラインに重なる複数対の電極を形成すると共に、対をなす前記電極間に跨る複数の抵抗体を形成する工程と、前記電極および前記抵抗体が形成された前記大判基板の裏面を基台に貼り付ける工程と、前記大判基板の表面に前記第2分割予想ラインに沿ってレーザー光を照射して前記基台の途中まで達する貫通スリットを形成する工程と、前記貫通スリットの形成後に前記電極と前記抵抗体を覆うように絶縁性樹脂からなる保護膜を形成する工程と、前記大判基板を前記保護膜の上から前記第1分割予想ラインに沿ってダイシングすることにより、前記電極を2分して前記基台の途中まで達する分割溝を形成する工程と、前記貫通スリットと前記分割溝が形成された前記大判基板を前記基台から剥離して多数のチップ単体に個片化する工程と、を含むことを特徴とする。   In addition, as a second means for achieving the above object, the chip resistor manufacturing method according to the present invention is characterized in that the surface of the large substrate on which the first divided predicted line and the second divided predicted line extending in a lattice shape are set. Forming a plurality of pairs of electrodes overlying the first expected division line and forming a plurality of resistors straddling the pair of electrodes; and a back surface of the large substrate on which the electrodes and the resistors are formed A step of affixing to a base, a step of forming a through slit reaching the middle of the base by irradiating the surface of the large substrate with the laser beam along the second expected division line, and after the formation of the through slit Forming a protective film made of an insulating resin so as to cover the electrode and the resistor, and dicing the large substrate along the first expected division line from above the protective film; Forming the dividing groove reaching the middle of the base by dividing the electrode into two, and separating the large substrate on which the through slit and the dividing groove are formed from the base into a plurality of single chips. And singulation.

この第2手段によるチップ抵抗器の製造方法では、基台に貼り付けた状態の大判基板を格子状に延びる分割ラインに沿って切断する際、一方向の分割をレーザースクライブで行い、他方向の分割をダイシングで行うようにしているため、前述した第1手段と比較すると、一方向の分割をダイシングで行う分だけタクト時間は幾分長くなるが、ダイシングによる平滑な切断面を確保することができ、第1手段とほぼ同様の効果を奏することができる。   In the manufacturing method of the chip resistor by the second means, when cutting the large-sized substrate attached to the base along the dividing lines extending in a lattice shape, dividing in one direction is performed by laser scribing, and in the other direction. Since the division is performed by dicing, the tact time is somewhat longer than the first means described above by the amount of division in one direction by dicing, but it is possible to ensure a smooth cut surface by dicing. It is possible to achieve substantially the same effect as the first means.

上記の製造方法において、レーザースクライブによる貫通スリットの形成が抵抗体の抵抗値をトリミングする前に行われると、貫通スリットの形成時にレーザーの熱で抵抗体の抵抗値が変化してしまったとしても、その後の工程で抵抗値のトリミング調整が行われるため問題なくなる。   In the above manufacturing method, if the through slit is formed by laser scribing before trimming the resistance value of the resistor, even if the resistance value of the resistor is changed by the heat of the laser when the through slit is formed, Since the trimming adjustment of the resistance value is performed in the subsequent process, there is no problem.

また、上記の製造方法において、保護膜が大判基板と同系色であると、貫通スリットの形成後に形成される保護膜が貫通スリット内に流れ込んだとしても、チップ抵抗器の分割面に露出する保護膜が目立ちにくくなるため、バルク実装に好適なチップ抵抗器を実現することができる。   Further, in the above manufacturing method, when the protective film has the same color as the large-sized substrate, even if the protective film formed after the through slit is formed flows into the through slit, the protective film is exposed on the divided surface of the chip resistor. Since the film is less noticeable, a chip resistor suitable for bulk mounting can be realized.

本発明によれば、生産効率が良く小型化にも対応可能なチップ抵抗器の製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the chip resistor which can respond to size reduction with good production efficiency can be provided.

本発明の第1実施形態例に係るチップ抵抗器の平面図である。It is a top view of the chip resistor concerning the example of a 1st embodiment of the present invention. 図1のII−II線に沿う断面図である。It is sectional drawing which follows the II-II line of FIG. 図1のIII−III線に沿う断面図である。It is sectional drawing which follows the III-III line of FIG. 該チップ抵抗器の製造工程を示す平面図である。It is a top view which shows the manufacturing process of this chip resistor. 該チップ抵抗器の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of this chip resistor. 該チップ抵抗器の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of this chip resistor. 本発明の第2実施形態例に係るチップ抵抗器の断面図である。It is sectional drawing of the chip resistor which concerns on the example of 2nd Embodiment of this invention. 該チップ抵抗器の製造工程を示す平面図である。It is a top view which shows the manufacturing process of this chip resistor. 該チップ抵抗器の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of this chip resistor. 該チップ抵抗器の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of this chip resistor.

発明の実施の形態について図面を参照して説明する。図1〜図3に示すように、本発明の第1実施形態例に係るチップ抵抗器は、直方体形状の絶縁基板1と、絶縁基板1の表面における長手方向両端部に設けられた一対の表電極2と、これら表電極2に接続するように設けられた長方形状の抵抗体3と、両表電極2の一部分と抵抗体3の全面を被覆する絶縁性の保護膜4と、絶縁基板1の裏面における長手方向両端部に設けられた一対の裏電極5と、絶縁基板1の長手方向両端部に設けられた一対の端面電極6と、これら端面電極6と表電極2および裏電極5の表面に被着された一対の外部電極7とによって主に構成されている。   Embodiments of the invention will be described with reference to the drawings. As shown in FIGS. 1 to 3, the chip resistor according to the first embodiment of the present invention includes a rectangular parallelepiped insulating substrate 1 and a pair of tables provided at both ends in the longitudinal direction on the surface of the insulating substrate 1. An electrode 2, a rectangular resistor 3 provided so as to be connected to these surface electrodes 2, an insulating protective film 4 covering a part of both surface electrodes 2 and the entire surface of the resistor 3, and an insulating substrate 1 A pair of back electrodes 5 provided at both ends in the longitudinal direction on the back surface, a pair of end face electrodes 6 provided at both ends in the longitudinal direction of the insulating substrate 1, and the end face electrodes 6, the front electrode 2 and the back electrode 5 It is mainly composed of a pair of external electrodes 7 deposited on the surface.

絶縁基板1はセラミックスからなるアルミナ基板であり、この絶縁基板1は後述する大判基板を縦横に延びる1次分割予想ラインと2次分割予想ラインに沿ってレーザースクライブにより切断して多数個取りされたものである。   The insulating substrate 1 is an alumina substrate made of ceramics, and this insulating substrate 1 was cut by a laser scribing along a primary division prediction line and a secondary division prediction line extending in the horizontal and vertical directions, and a large number of substrates were taken. Is.

一対の表電極2と一対の裏電極5はAg系ペーストをスクリーン印刷して乾燥・焼成させたものであり、抵抗体3は酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものである。この抵抗体3の長手方向の両端部はそれぞれ表電極2に重なっており、図示省略されているが、抵抗体3には抵抗値を調整するためのトリミング溝が形成されている。   The pair of front electrodes 2 and the pair of back electrodes 5 are obtained by screen-printing Ag-based paste and drying and firing. The resistor 3 is obtained by screen-printing resistance paste such as ruthenium oxide and drying and firing. It is. Both ends in the longitudinal direction of the resistor 3 overlap the surface electrode 2 and are not shown, but the resistor 3 is formed with trimming grooves for adjusting the resistance value.

保護膜4はアンダーコート層とオーバーコート層の2層構造からなり、そのうちアンダーコート層はガラスペーストをスクリーン印刷して乾燥・焼成させたものであり、オーバーコート層はエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたものである。   The protective film 4 has a two-layer structure of an undercoat layer and an overcoat layer, of which the undercoat layer is a screen paste of glass paste dried and fired, and the overcoat layer is a screen print of an epoxy resin paste. And heat-cured.

一対の端面電極6はAgペーストを塗布して乾燥・焼成させたものであり、これら端面電極6は絶縁基板1の端面に形成されて表電極2と裏電極5を導通している。   The pair of end face electrodes 6 are obtained by applying an Ag paste, drying and firing, and these end face electrodes 6 are formed on the end face of the insulating substrate 1 to electrically connect the front electrode 2 and the back electrode 5.

一対の外部電極7はバリヤー層と外部接続層の2層構造からなり、そのうちバリヤー層は電解メッキによって形成されたNiメッキ層であり、外部接続層は電解メッキによって形成されたSnメッキ層である。   The pair of external electrodes 7 has a two-layer structure of a barrier layer and an external connection layer, of which the barrier layer is a Ni plating layer formed by electrolytic plating, and the external connection layer is a Sn plating layer formed by electrolytic plating. .

次に、上記の如く構成されたチップ抵抗器の製造方法について、図4〜図6を参照しながら説明する。なお、図5は図4のX−X線に沿った断面図を示し、図6は図4のY−Y線に沿った断面図をそれぞれ示している。   Next, a manufacturing method of the chip resistor configured as described above will be described with reference to FIGS. 5 shows a cross-sectional view along the line XX in FIG. 4, and FIG. 6 shows a cross-sectional view along the line YY in FIG.

まず、絶縁基板1が多数個取りされるセラミックスからなる大判基板10を準備する。この大判基板10に1次分割溝や2次分割溝は形成されていないが、図4(d)に示す後工程で大判基板10は縦横方向に延びる第1分割予想ラインと第2分割予想ラインに沿ってレーザースクライブされ、これら両分割予想ラインによって区切られたマス目の1つ1つが1個分のチップ形成領域となる。   First, a large-sized substrate 10 made of ceramic from which a large number of insulating substrates 1 are taken is prepared. Although the large divided substrate 10 is not formed with a primary divided groove or a secondary divided groove, the large divided substrate 10 has a first divided predicted line and a second divided predicted line that extend in the vertical and horizontal directions in the post-process shown in FIG. Each of the squares which are laser-scribed along the two divided prediction lines is a chip formation region for one piece.

そして、このような大判基板10の表面にAg系ペーストを印刷して乾燥・焼成させることにより、図4,5,6(a)に示すように、大判基板10の表面に所定間隔を存して複数の表電極2を形成する。また、これに前後して大判基板10の裏面にAg系ペーストを印刷して乾燥・焼成させることにより、大判基板10の裏面に所定間隔を存して複数の裏電極5を形成する。   Then, by printing an Ag-based paste on the surface of the large-sized substrate 10 and drying and baking it, a predetermined interval exists on the surface of the large-sized substrate 10 as shown in FIGS. Thus, a plurality of front electrodes 2 are formed. Also, before and after this, an Ag-based paste is printed on the back surface of the large substrate 10 and dried and fired to form a plurality of back electrodes 5 on the back surface of the large substrate 10 with a predetermined interval.

次に、大判基板10の表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成させることにより、図4,5,6(b)に示すように、対をなす表電極2間に跨る複数の抵抗体3を形成する。なお、表電極2と抵抗体3の形成順序は上記と逆であっても良い。   Next, a resistor paste such as ruthenium oxide is screen-printed on the surface of the large-sized substrate 10 and then dried and fired, so that a pair of front electrodes 2 are formed as shown in FIGS. A plurality of resistor bodies 3 are formed to straddle. In addition, the formation order of the surface electrode 2 and the resistor 3 may be reverse to the above.

次に、トリミング溝形成時の抵抗体3へのダメージを軽減するものとして、ガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体3を覆う図示せぬアンダーコート層を形成した後、このアンダーコート層の上から抵抗体3にトリミング溝を形成して抵抗値を調整する。   Next, after reducing the damage to the resistor 3 at the time of trimming groove formation, after forming an undercoat layer (not shown) covering the resistor 3 by screen-printing glass paste, drying and firing, A trimming groove is formed in the resistor 3 from above the undercoat layer to adjust the resistance value.

次に、図4,5,6(c)に示すように、大判基板10の裏面全体に接着剤11を塗布し、この接着剤11を介して固定基材12を大判基板10に貼り付けた後、接着剤11を熱硬化させる。接着剤11としては特定の溶剤によって洗浄可能なものが好ましく、本実施形態例の場合はアルコール系溶剤で溶けるシェラック樹脂が用いられている。また、固定基材12としては0.1mm以上の厚みを有するガラス等の硬質材料が好ましく、本実施形態例の場合は大判基板10の材料と同じセラミックス基板(厚みは0.3mm)が用いられている。   Next, as shown in FIGS. 4, 5, and 6 (c), an adhesive 11 is applied to the entire back surface of the large substrate 10, and the fixing base 12 is attached to the large substrate 10 through the adhesive 11. Thereafter, the adhesive 11 is thermally cured. The adhesive 11 is preferably one that can be washed with a specific solvent. In the case of this embodiment, a shellac resin that is soluble in an alcohol solvent is used. The fixed base 12 is preferably a hard material such as glass having a thickness of 0.1 mm or more. In the present embodiment, the same ceramic substrate (thickness is 0.3 mm) as the material of the large substrate 10 is used. ing.

次に、大判基板10の表面側からレーザー光を照射し、このレーザー光を表電極2の中央部を通る1次分割予想ラインと抵抗体3を挟んで延びる2次分割予想ラインに沿ってそれぞれ走査することにより、図4,5,6(d)に示すように、大判基板10を貫通して固定基材12の途中まで達する平面視格子状の貫通スリット13を形成する。これら貫通スリット13はレーザー光で切断するレーザースクライブ法によって形成されたものであるため、大判基板10の所定位置(1次分割予想ラインと2次分割予想ライン)に短時間で多数本の貫通スリット13を高精度に形成することができる。   Next, laser light is irradiated from the surface side of the large-sized substrate 10, and this laser light is respectively projected along a primary division prediction line passing through the central portion of the surface electrode 2 and a secondary division prediction line extending across the resistor 3. By scanning, as shown in FIGS. 4, 5, and 6 (d), through-hole slits 13 in a planar view that penetrate the large substrate 10 and reach the middle of the fixed base 12 are formed. Since these through slits 13 are formed by a laser scribing method that cuts with laser light, a large number of through slits are formed in a short time at predetermined positions (primary division prediction lines and secondary division prediction lines) of the large-sized substrate 10. 13 can be formed with high accuracy.

なお、図5,6(d)中には比較的傾斜角の大きなV字形状の貫通スリット13が示されているが、実際は傾斜角が非常に小さい直線状の貫通スリット13が形成される。   5 and 6 (d) show the V-shaped through slit 13 having a relatively large inclination angle, the straight through slit 13 having a very small inclination angle is actually formed.

次に、アンダーコート層の上からエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図4,5,6(e)に示すように、図の横方向(X−X方向)に延びる貫通スリット13を跨いで縦方向(Y−Y方向)に配列された各抵抗体3を帯状に覆う複数の保護膜4を形成する。この保護膜4の形成は固定基材12に貼り付けられた状態の大判基板10に対して行われるため、樹脂ペーストを加熱硬化する際の熱収縮によって大判基板10に反りが発生することを抑制できる。特に、貫通スリット13を形成した後の固定基材12の最薄部(貫通スリット13の先端から固定基材12の下面に至る部分)の厚みが0.08mm以上であれば、大判基板10の反りを確実に防止することができて好ましい。また、保護膜4の形成が固定基材12に貼り付けられた状態の大判基板10に対して行われるため、レーザースクライブ法によって大判基板10が個々のチップ形成領域毎に分断されていても、一括で保護膜4を形成することができる。   Next, an epoxy resin paste is screen printed from above the undercoat layer and cured by heating, thereby extending in the horizontal direction (XX direction) as shown in FIGS. A plurality of protective films 4 are formed to cover the resistors 3 arranged in the longitudinal direction (YY direction) across the through slit 13 in a strip shape. Since the formation of the protective film 4 is performed on the large-sized substrate 10 attached to the fixed base 12, it is possible to suppress the warping of the large-sized substrate 10 due to thermal contraction when the resin paste is heat-cured. it can. In particular, if the thickness of the thinnest part (the part extending from the tip of the through slit 13 to the lower surface of the fixed base 12) after the through slit 13 is formed is 0.08 mm or more, the large substrate 10 Warpage can be reliably prevented, which is preferable. Further, since the formation of the protective film 4 is performed on the large-sized substrate 10 in a state of being attached to the fixed base material 12, even if the large-sized substrate 10 is divided for each chip formation region by the laser scribing method, The protective film 4 can be formed collectively.

このように大判基板10にレーザースクライブによって格子状の貫通スリット13を形成した後、アルコール系溶剤で接着剤(シェラック樹脂)11を洗浄して固定基材12を大判基板10から剥離することにより、図4,5,6(f)に示すように、大判基板10からチップ抵抗器と同等の大きさの多数のチップ単体10Aを得る。   After forming the lattice-like through slits 13 on the large substrate 10 by laser scribing in this way, the adhesive (shellac resin) 11 is washed with an alcohol solvent and the fixing base 12 is peeled off from the large substrate 10. As shown in FIGS. 4, 5, 6 (f), a large number of single chips 10 </ b> A having the same size as the chip resistors are obtained from the large-sized substrate 10.

図示省略されているが、しかる後、個々のチップ単体10Aの端面にAgペーストを塗布して乾燥・焼成させることにより、チップ単体10Aの両端面に表電極2と裏電極5を導通する端面電極を形成する。最後に、個々のチップ単体10Aに対してNi,Sn等の電解メッキを施すことにより、端面電極と表電極2および裏電極5を被覆する外部電極を形成し、図1〜図3に示すようなチップ抵抗器が完成する。   Although not shown in the drawing, after that, an end surface electrode that conducts the front electrode 2 and the back electrode 5 on both end surfaces of the chip unit 10A is obtained by applying an Ag paste to the end surface of each chip unit 10A, drying and firing. Form. Finally, by applying electrolytic plating of Ni, Sn, etc. to each chip single body 10A, external electrodes that cover the end face electrode and the front electrode 2 and the back electrode 5 are formed, as shown in FIGS. Complete chip resistor.

以上説明したように、本実施形態例に係るチップ抵抗器の製造方法では、大判基板10の表面に表電極2と抵抗体3を形成した後、この大判基板10の裏面を固定基材(基台)12に貼り付けた状態で、レーザー光を1次分割方向と2次分割方向に沿って照射することにより、大判基板10を貫通して固定基材12の途中まで達する貫通スリット13を形成するようにしたので、貫通スリット13の形成後に大判基板10の状態のまま一括で保護膜4を形成することができると共に、保護膜4の材料である樹脂がレーザー光の熱によって損傷してしまうことを防止でき、保護膜4の形成後に大判基板10を固定基材12から剥離するだけで個片化したチップ単体10Aを多数個取りすることができる。また、1次分割方向と2次分割方向の分割が両方ともレーザースクライブで行われるため、レーザー光で切断した部分の基板分割を高い寸法精度にて行うことができると共に、当該部分の分割に伴う切断代はほとんど発生しなくなり、生産効率が良く小型化にも好適なチップ抵抗器を提供することができる。   As described above, in the chip resistor manufacturing method according to this embodiment, after the surface electrode 2 and the resistor 3 are formed on the surface of the large substrate 10, the back surface of the large substrate 10 is fixed to the fixed base (base material). In a state of being attached to the base 12, the laser beam is irradiated along the primary division direction and the secondary division direction to form a through slit 13 that penetrates the large substrate 10 and reaches the middle of the fixed base 12. As a result, the protective film 4 can be formed in a lump in the state of the large substrate 10 after the through slit 13 is formed, and the resin that is the material of the protective film 4 is damaged by the heat of the laser light. It is possible to prevent this, and it is possible to obtain a large number of chip single-pieces 10 </ b> A that are separated by simply peeling the large substrate 10 from the fixed base 12 after the protective film 4 is formed. In addition, since the division in the primary division direction and the secondary division direction are both performed by laser scribing, it is possible to perform substrate division of the portion cut by the laser light with high dimensional accuracy and accompanying the division of the portion. A cutting resistor is hardly generated, and a chip resistor with high production efficiency and suitable for downsizing can be provided.

図7は本発明の第2実施形態例に係るチップ抵抗器の断面図であり、このチップ抵抗器は、直方体形状の絶縁基板1と、絶縁基板1の表面における長手方向両端部に設けられた一対の表電極2と、これら表電極2に接続するように設けられた長方形状の抵抗体3と、両表電極2と抵抗体3の全面を被覆する絶縁性の保護膜4と、絶縁基板1の裏面における長手方向両端部に設けられた一対の裏電極5と、絶縁基板1の端面から保護膜4の上面まで回り込むように設けられた一対の端面電極6と、これら端面電極6および裏電極5の表面に被着された一対の外部電極7とによって主に構成されている。   FIG. 7 is a cross-sectional view of a chip resistor according to a second embodiment of the present invention. The chip resistor is provided at a rectangular parallelepiped insulating substrate 1 and both longitudinal ends of the surface of the insulating substrate 1. A pair of front electrodes 2, a rectangular resistor 3 provided so as to be connected to the front electrodes 2, an insulating protective film 4 that covers the entire surfaces of the front electrodes 2 and the resistor 3, and an insulating substrate A pair of back electrodes 5 provided at both ends in the longitudinal direction on the back surface of the substrate 1, a pair of end surface electrodes 6 provided so as to go from the end surface of the insulating substrate 1 to the upper surface of the protective film 4, and the end surface electrodes 6 and the back It is mainly composed of a pair of external electrodes 7 attached to the surface of the electrode 5.

図7に示す第2実施形態例が前述した第1実施形態例と相違する点は、保護膜4が表電極2と抵抗体3の全面を被覆していることと、この保護膜4の上面まで回り込むように端面電極が断面L字状に形成されていることにあり、それ以外の構成は基本的に同様であるため、図1〜図3に対応する部分に同一符号を付すことで重複する説明は省略することとする。   The second embodiment shown in FIG. 7 differs from the first embodiment described above in that the protective film 4 covers the entire surface of the surface electrode 2 and the resistor 3 and the upper surface of the protective film 4. The end face electrode is formed in an L-shaped cross section so as to wrap around, and the other configuration is basically the same, so that the same reference numerals are given to the portions corresponding to FIGS. The description to be omitted will be omitted.

次に、第2実施形態例に係るチップ抵抗器の製造方法について、図8〜図10を参照しながら説明する。なお、図9は図8のX−X線に沿った断面図を示し、図10は図8のY−Y線に沿った断面図をそれぞれ示している。   Next, a manufacturing method of the chip resistor according to the second embodiment will be described with reference to FIGS. 9 shows a cross-sectional view along the line XX in FIG. 8, and FIG. 10 shows a cross-sectional view along the line YY in FIG.

まず、絶縁基板1が多数個取りされるセラミックスからなる大判基板10を準備する。この大判基板10に1次分割溝や2次分割溝は形成されていないが、図8(d),(g)に示す後工程で大判基板10は縦横方向に延びる第1分割予想ラインと第2分割予想ラインに沿って分割され、これら両分割予想ラインによって区切られたマス目の1つ1つが1個分のチップ形成領域となる。   First, a large-sized substrate 10 made of ceramic from which a large number of insulating substrates 1 are taken is prepared. Although the large divided substrate 10 is not formed with a primary divided groove or a secondary divided groove, the large divided substrate 10 has a first divided expected line and a first divided line extending in the vertical and horizontal directions in the subsequent processes shown in FIGS. Each of the squares divided by the two-divided prediction lines and divided by the two-divided prediction lines is a chip formation region.

そして、このような大判基板10の表面に第1分割予想ラインと重なるようにAg系ペーストを印刷して乾燥・焼成させることにより、図8,9,10(a)に示すように、大判基板10の表面に帯状に延びる複数対の表電極2を所定間隔を存して形成する。また、これに前後して大判基板10の裏面に第1分割予想ラインと重なるようにAg系ペーストを印刷して乾燥・焼成させることにより、大判基板10の裏面に帯状に延びる複数対の裏電極5を所定間隔を存して形成する。   Then, an Ag-based paste is printed on the surface of the large-sized substrate 10 so as to overlap with the first expected division line, and is then dried and fired. As shown in FIGS. A plurality of pairs of front electrodes 2 extending in a band shape are formed on the surface of 10 at a predetermined interval. Also, before and after this, a plurality of pairs of back electrodes extending in a strip shape on the back surface of the large-sized substrate 10 by printing an Ag-based paste on the back surface of the large-sized substrate 10 so as to overlap the first expected division line, and drying and firing. 5 are formed at predetermined intervals.

次に、大判基板10の表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成させることにより、図8,9,10(b)に示すように、対をなす表電極2間に跨る複数の抵抗体3を形成する。   Next, a resistor paste such as ruthenium oxide is screen-printed on the surface of the large-sized substrate 10 and then dried and fired, so that a pair of front electrodes 2 are formed as shown in FIGS. A plurality of resistor bodies 3 are formed to straddle.

次に、ガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体3を覆う図示せぬアンダーコート層を形成する。ただし、この時点ではアンダーコート層を形成するだけであり、抵抗体3のトリミング調整は行わない。   Next, a glass paste is screen-printed, dried and fired to form an undercoat layer (not shown) that covers the resistor 3. However, at this time, only the undercoat layer is formed, and trimming adjustment of the resistor 3 is not performed.

次に、図8,9,10(c)に示すように、大判基板10の裏面全体に接着剤11を塗布し、この接着剤11を介して固定基材12を大判基板10に貼り付けた後、接着剤11を熱硬化させる。これら接着剤11と固定基材12は第1実施形態例で用いられたものと同じである。   Next, as shown in FIGS. 8, 9, and 10 (c), the adhesive 11 is applied to the entire back surface of the large-sized substrate 10, and the fixing base material 12 is attached to the large-sized substrate 10 through the adhesive 11. Thereafter, the adhesive 11 is thermally cured. The adhesive 11 and the fixing base 12 are the same as those used in the first embodiment.

次に、大判基板10の表面側からレーザー光を照射し、このレーザー光を抵抗体3を挟んで1次分割予想ラインと直交方向へ延びる2次分割予想ラインに沿って走査することにより、図8,9,10(d)に示すように、大判基板10を貫通して固定基材12の途中まで達する貫通スリット14を形成する。   Next, a laser beam is irradiated from the surface side of the large-sized substrate 10, and this laser beam is scanned along a secondary division prediction line extending in a direction orthogonal to the primary division prediction line with the resistor 3 interposed therebetween. As shown in 8, 9, 10 (d), a through slit 14 that penetrates the large substrate 10 and reaches the middle of the fixed base 12 is formed.

しかる後、前述したアンダーコート層の上から抵抗体3にトリミング溝を形成して抵抗値を調整する。このように抵抗体3の近傍を通る貫通スリット14を形成した後に抵抗値調整を行うと、貫通スリット14の形成時にレーザーの熱で抵抗体3の抵抗値が変化してしまったとしても、その後の工程で抵抗値のトリミング調整が行われるため問題はなくなる。   Thereafter, a trimming groove is formed in the resistor 3 from above the undercoat layer described above to adjust the resistance value. If the resistance value is adjusted after forming the through slit 14 passing through the vicinity of the resistor 3 in this way, even if the resistance value of the resistor 3 is changed by the heat of the laser when the through slit 14 is formed, Since the trimming adjustment of the resistance value is performed in this step, there is no problem.

次に、図8,9,10(e)に示すように、大判基板10のチップ形成領域上にエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図8,9,10(e)に示すように、全ての表電極2と抵抗体3を覆う保護膜4を形成する。第1実施形態例と同様に、この保護膜4の形成は固定基材12に貼り付けられた状態の大判基板10に対して行われるため、保護膜4の樹脂ペーストを加熱硬化する際の熱収縮によって大判基板10に反りが発生することを抑制できると共に、レーザースクライブ法によって大判基板10が個々のチップ形成領域毎に分断されていても、一括で保護膜4を形成することができる。   Next, as shown in FIGS. 8, 9, and 10 (e), an epoxy resin paste is screen-printed on the chip-forming region of the large-sized substrate 10 and cured by heating, whereby FIGS. As shown in FIG. 2, a protective film 4 covering all the surface electrodes 2 and the resistors 3 is formed. As in the first embodiment, the formation of the protective film 4 is performed on the large-sized substrate 10 that is attached to the fixed base 12, and therefore the heat when the resin paste of the protective film 4 is heat-cured. The warping of the large substrate 10 due to the shrinkage can be suppressed, and the protective film 4 can be formed in a lump even if the large substrate 10 is divided into individual chip formation regions by the laser scribing method.

次に、図8,9,10(f)に示すように、保護膜4の上から第1分割予想ラインと重なるようにマスク材料を印刷またはスパッタすることにより、保護膜4上に内部の抵抗体3とほぼ同一幅の帯状のマスキング材15を形成する。   Next, as shown in FIGS. 8, 9, and 10 (f), a mask material is printed or sputtered from above the protective film 4 so as to overlap with the first expected division line, whereby an internal resistance is formed on the protective film 4. A strip-shaped masking material 15 having the same width as that of the body 3 is formed.

次に、大判基板10の表面側から1次分割予想ラインに沿ってダイシングブレードで切断することにより、図8,9,10(g)に示すように、帯状の表電極2を長手方向に沿って2つに切断して固定基材12に達する分割溝16を形成する。   Next, by cutting with a dicing blade along the primary division predicted line from the surface side of the large substrate 10, the strip-shaped surface electrode 2 is moved along the longitudinal direction as shown in FIGS. The dividing groove 16 reaching the fixed base 12 is formed by cutting into two.

次に、大判基板10の表面側からニッケルクロム(Ni/Cr)をスパッタすることにより、図8,9,10(h)に示すように、分割溝16内に露出する表電極2と裏電極5の端面どうしを橋絡し、かつ保護膜4とマスキング材15上に回り込む端面スパッタ17を形成する。   Next, by sputtering nickel chrome (Ni / Cr) from the front surface side of the large substrate 10, the front electrode 2 and the back electrode exposed in the dividing groove 16 as shown in FIGS. 5, end face sputtering 17 is formed which bridges the end faces 5 and wraps around the protective film 4 and the masking material 15.

しかる後、アルコール系溶剤で接着剤11を洗浄して固定基材12を大判基板10から剥離し、それと同時にマスキング材15を除去することにより、チップ抵抗器と同等の大きさの多数のチップ単体を得る。その結果、これらチップ単体に両端面から保護膜4の上面まで回り込む断面L字状の端面電極6が形成される。最後に、個々のチップに対してNi,Sn等の電解メッキを施すことにより、端面電極6と裏電極5を被覆する外部電極7を形成し、図7に示すようなチップ抵抗器が完成する。   Thereafter, the adhesive 11 is washed with an alcohol solvent, the fixing base 12 is peeled off from the large substrate 10, and at the same time, the masking material 15 is removed, so that a large number of single chips having the same size as the chip resistors are removed. Get. As a result, an end face electrode 6 having an L-shaped cross section that extends from both end faces to the upper surface of the protective film 4 is formed on these chips alone. Finally, electrolytic plating of Ni, Sn, etc. is performed on each chip to form the external electrode 7 that covers the end face electrode 6 and the back electrode 5, thereby completing the chip resistor as shown in FIG. .

以上説明したように、第2実施形態例に係るチップ抵抗器の製造方法では、大判基板10の表面に表電極2と抵抗体3を形成した後、この大判基板10の裏面を固定基材12に貼り付けた状態で、レーザー光を2次分割予想ラインに沿って照射することにより、大判基板10を貫通して固定基材12の途中まで達する貫通スリット14を形成するようにしたので、貫通スリット14の形成後に大判基板10の状態のまま保護膜4を形成することができると共に、保護膜4の形成後に大判基板10を固定基材12から剥離するだけで個片化したチップ単体10Aを多数個取りすることができる。   As described above, in the chip resistor manufacturing method according to the second embodiment, after the surface electrode 2 and the resistor 3 are formed on the surface of the large substrate 10, the back surface of the large substrate 10 is fixed to the fixed base material 12. Since the penetration slit 14 that penetrates the large substrate 10 and reaches the middle of the fixed base material 12 is formed by irradiating the laser beam along the predicted secondary division line while being attached to The protective film 4 can be formed in the state of the large substrate 10 after the formation of the slits 14, and the single chip 10 </ b> A separated into pieces by simply peeling the large substrate 10 from the fixed base 12 after the formation of the protective film 4 is obtained. A large number can be taken.

また、第2実施形態例では、レーザースクライブによって大判基板10に貫通スリット14を形成して2次分割方向の切断を行い、1次分割方向についてはダイシングブレードで大判基板10に分割溝16を形成するようにしたので、1次分割方向と2次分割方向の両方をレーザースクライブで行った第1実施形態例に比べると、1次分割方向をダイシングで行った分だけタクト時間は幾分長くなるが、生産効率が良好で小型化に好適なチップ抵抗器を提供することができる。しかも、ダイシングで切断される前の表電極2を帯状に形成することができるため、チップ抵抗器の小型化に伴って電極を微小パターン印刷する場合でも、電極間の直線性を高めて抵抗値を安定化することができると共に、ダイシングによる平滑な切断面が確保されるため、端面電極6の形成を上面からのスパッタにて形成することができる。   In the second embodiment, a through slit 14 is formed in the large substrate 10 by laser scribing to cut in the secondary division direction, and a division groove 16 is formed in the large substrate 10 with a dicing blade in the primary division direction. Therefore, compared with the first embodiment in which both the primary division direction and the secondary division direction are performed by laser scribing, the tact time is somewhat longer by the amount that the primary division direction is performed by dicing. However, it is possible to provide a chip resistor with good production efficiency and suitable for downsizing. In addition, since the surface electrode 2 before being cut by dicing can be formed in a strip shape, even when the electrode pattern is printed with the miniaturization of the chip resistor, the linearity between the electrodes is increased and the resistance value is increased. Can be stabilized, and a smooth cut surface is ensured by dicing, so that the end face electrode 6 can be formed by sputtering from the upper surface.

また、第2実施形態例においては、レーザースクライブによる貫通スリット14の形成工程を抵抗体3のトリミング調整前に行うようにしたので、貫通スリット14の形成時にレーザーの熱で抵抗体3の抵抗値が変化してしまったとしても、その後のトリミング工程で抵抗体3の抵抗値が目標値に調整されるため問題はなくなる。   In the second embodiment, since the through slit 14 is formed by laser scribing before trimming adjustment of the resistor 3, the resistance value of the resistor 3 is generated by the heat of the laser when the through slit 14 is formed. Even if has changed, there is no problem because the resistance value of the resistor 3 is adjusted to the target value in the subsequent trimming process.

なお、上記第1および第2実施形態例では、貫通スリット13,14の形成後に保護膜4を形成するようにしているため、保護膜4の材料である樹脂ペーストが貫通スリット13,14の内部に流れ込むと、大判基板10を固定基材12から外してチップ単体10Aに個片化したとき、貫通スリット13,14に沿った分割面に保護膜4の一部が露出してしまうことになる。その場合、保護膜4として大判基板10の材料(セラミックス)と同じような白色系の樹脂を用いれば、絶縁基板1の分割面に露出する保護膜4が目立ちにくくなるため、バルク実装に好適なチップ抵抗器を実現することができる。   In the first and second embodiments, since the protective film 4 is formed after the through slits 13 and 14 are formed, the resin paste that is the material of the protective film 4 is formed inside the through slits 13 and 14. When the large-sized substrate 10 is removed from the fixed base material 12 and separated into single chips 10A, a part of the protective film 4 is exposed on the divided surfaces along the through slits 13 and 14. . In that case, if a white resin similar to the material (ceramics) of the large substrate 10 is used as the protective film 4, the protective film 4 exposed on the dividing surface of the insulating substrate 1 becomes less conspicuous, which is suitable for bulk mounting. A chip resistor can be realized.

1 絶縁基板
2 表電極
3 抵抗体
4 保護膜
5 裏電極
6 端面電極
7 外部電極
10 大判基板
10A チップ単体
11 接着剤
12 固定基材(基台)
15 マスキング材
13,14 貫通スリット
16 分割溝
17 端面スパッタ
DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Front electrode 3 Resistor 4 Protective film 5 Back electrode 6 End surface electrode 7 External electrode 10 Large format board 10A Chip unit 11 Adhesive 12 Fixed base material (base)
15 Masking material 13, 14 Through slit 16 Dividing groove 17 End face sputtering

Claims (4)

格子状に延びる第1分割予想ラインと第2分割予想ラインが設定された大判基板の表面に、前記第1分割予想ラインに重なる複数対の電極を形成すると共に、対をなす前記電極間に跨る複数の抵抗体を形成する工程と、
前記電極および前記抵抗体が形成された前記大判基板の裏面を基台に貼り付ける工程と、
前記大判基板の表面に前記第1分割予想ラインおよび前記第2分割予想ラインに沿ってレーザー光を照射して前記基台の途中まで達する貫通スリットを形成する工程と、
前記貫通スリットの形成後に前記抵抗体を覆うように絶縁性樹脂からなる保護膜を形成する工程と、
前記保護膜の形成後に前記大判基板を前記基台から剥離して多数のチップ単体に個片化する工程と、
を含むことを特徴とするチップ抵抗器の製造方法。
A plurality of pairs of electrodes overlapping the first divided predicted line are formed on the surface of the large substrate on which the first divided predicted line and the second divided predicted line extending in a lattice shape are set, and straddling between the paired electrodes. Forming a plurality of resistors;
Attaching the back surface of the large substrate on which the electrode and the resistor are formed to a base;
Forming a through slit reaching the middle of the base by irradiating a laser beam along the first expected division line and the second expected division line on the surface of the large substrate;
Forming a protective film made of an insulating resin so as to cover the resistor after the formation of the through slit;
Separating the large substrate from the base after the formation of the protective film and dividing it into a large number of single chips;
A method for manufacturing a chip resistor, comprising:
格子状に延びる第1分割予想ラインと第2分割予想ラインが設定された大判基板の表面に、前記第1分割予想ラインに重なる複数対の電極を形成すると共に、対をなす前記電極間に跨る複数の抵抗体を形成する工程と、
前記電極および前記抵抗体が形成された前記大判基板の裏面を基台に貼り付ける工程と、
前記大判基板の表面に前記第2分割予想ラインに沿ってレーザー光を照射して前記基台の途中まで達する貫通スリットを形成する工程と、
前記貫通スリットの形成後に前記電極と前記抵抗体を覆うように絶縁性樹脂からなる保護膜を形成する工程と、
前記大判基板を前記保護膜の上から前記第1分割予想ラインに沿ってダイシングすることにより、前記電極を2分して前記基台の途中まで達する分割溝を形成する工程と、
前記貫通スリットと前記分割溝が形成された前記大判基板を前記基台から剥離して多数のチップ単体に個片化する工程と、
を含むことを特徴とするチップ抵抗器の製造方法。
A plurality of pairs of electrodes overlapping the first divided predicted line are formed on the surface of the large substrate on which the first divided predicted line and the second divided predicted line extending in a lattice shape are set, and straddling between the paired electrodes. Forming a plurality of resistors;
Attaching the back surface of the large substrate on which the electrode and the resistor are formed to a base;
Forming a through slit reaching the middle of the base by irradiating the surface of the large substrate with laser light along the second division prediction line;
Forming a protective film made of an insulating resin so as to cover the electrode and the resistor after the formation of the through slit;
Dicing the large substrate from above the protective film along the first expected division line to form a dividing groove reaching the middle of the base by dividing the electrode into two parts;
Separating the large substrate having the through slits and the dividing grooves from the base and separating them into a large number of single chips;
A method for manufacturing a chip resistor, comprising:
請求項1または2の記載において、前記貫通スリットは前記抵抗体の抵抗値をトリミングする前に形成されることを特徴とするチップ抵抗器の製造方法。   3. The method of manufacturing a chip resistor according to claim 1, wherein the through slit is formed before trimming a resistance value of the resistor. 請求項1または2の記載において、前記保護膜は前記大判基板と同系色であることを特徴とするチップ抵抗器の製造方法。   3. The method of manufacturing a chip resistor according to claim 1, wherein the protective film has a color similar to that of the large substrate.
JP2016034609A 2016-02-25 2016-02-25 Manufacturing method of chip resistor Active JP6615637B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016034609A JP6615637B2 (en) 2016-02-25 2016-02-25 Manufacturing method of chip resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016034609A JP6615637B2 (en) 2016-02-25 2016-02-25 Manufacturing method of chip resistor

Publications (2)

Publication Number Publication Date
JP2017152576A true JP2017152576A (en) 2017-08-31
JP6615637B2 JP6615637B2 (en) 2019-12-04

Family

ID=59739208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016034609A Active JP6615637B2 (en) 2016-02-25 2016-02-25 Manufacturing method of chip resistor

Country Status (1)

Country Link
JP (1) JP6615637B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108436283A (en) * 2018-04-11 2018-08-24 大族激光科技产业集团股份有限公司 Laser marking machine and its marking method
CN112935570A (en) * 2021-03-22 2021-06-11 丽智电子(南通)有限公司 Method for manufacturing alloy resistor based on laser

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086408A (en) * 2001-09-11 2003-03-20 Mitsubishi Materials Corp Method of manufacturing chip resistor
JP2003133101A (en) * 2001-10-26 2003-05-09 Matsushita Electric Ind Co Ltd Resistor
JP2003264101A (en) * 2002-03-08 2003-09-19 Koa Corp Bifacial mountable resistor
JP2005259892A (en) * 2004-03-10 2005-09-22 Koa Corp Manufacturing method of chip component
JP2015023095A (en) * 2013-07-17 2015-02-02 コーア株式会社 Manufacturing method of chip resistor
WO2015019590A1 (en) * 2013-08-07 2015-02-12 パナソニックIpマネジメント株式会社 Resistor and method for manufacturing same
JP2017112326A (en) * 2015-12-18 2017-06-22 Koa株式会社 Method for manufacturing chip resistor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086408A (en) * 2001-09-11 2003-03-20 Mitsubishi Materials Corp Method of manufacturing chip resistor
JP2003133101A (en) * 2001-10-26 2003-05-09 Matsushita Electric Ind Co Ltd Resistor
JP2003264101A (en) * 2002-03-08 2003-09-19 Koa Corp Bifacial mountable resistor
JP2005259892A (en) * 2004-03-10 2005-09-22 Koa Corp Manufacturing method of chip component
JP2015023095A (en) * 2013-07-17 2015-02-02 コーア株式会社 Manufacturing method of chip resistor
WO2015019590A1 (en) * 2013-08-07 2015-02-12 パナソニックIpマネジメント株式会社 Resistor and method for manufacturing same
JP2017112326A (en) * 2015-12-18 2017-06-22 Koa株式会社 Method for manufacturing chip resistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108436283A (en) * 2018-04-11 2018-08-24 大族激光科技产业集团股份有限公司 Laser marking machine and its marking method
CN112935570A (en) * 2021-03-22 2021-06-11 丽智电子(南通)有限公司 Method for manufacturing alloy resistor based on laser

Also Published As

Publication number Publication date
JP6615637B2 (en) 2019-12-04

Similar Documents

Publication Publication Date Title
WO2016181737A1 (en) Chip resistor
JP3846312B2 (en) Method for manufacturing multiple chip resistors
WO2007029635A1 (en) Chip resistor and method for producing the same
JP6615637B2 (en) Manufacturing method of chip resistor
JP5255899B2 (en) Chip resistor manufacturing method and chip resistor
JP4277633B2 (en) Manufacturing method of chip resistor
JP6170726B2 (en) Manufacturing method of chip resistor
JP6731246B2 (en) Manufacturing method of chip resistor
JP4227821B2 (en) Manufacturing method of chip resistor
JP4745027B2 (en) Manufacturing method of chip resistor
JP5256543B2 (en) Ceramic substrate for chip component and method for manufacturing chip component
JP6749752B2 (en) Chip resistor and method of manufacturing chip resistor
JP5042420B2 (en) Manufacturing method of chip resistor
JP2017069441A (en) Chip resistor
JP4881557B2 (en) Manufacturing method of chip resistor
TWI817476B (en) Chip resistor and method of manufacturing chip resistor
JPH0786012A (en) Method of manufacturing square chip resistor
JP2015008189A (en) Manufacturing method of thin-film chip resistor
JP2005268300A (en) Chip resistor and manufacturing method thereof
JP6393484B2 (en) Chip resistor
JP2018195638A (en) Manufacturing method of chip resistor
JP6688035B2 (en) Chip resistor
JP2016225572A (en) Chip resistor and method of manufacturing the same
JP2019040986A (en) Chip resistor
JP2021072420A (en) Method for manufacturing chip resistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191106

R150 Certificate of patent or registration of utility model

Ref document number: 6615637

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250