JP2017108368A - 表示システムおよび電子機器 - Google Patents

表示システムおよび電子機器 Download PDF

Info

Publication number
JP2017108368A
JP2017108368A JP2016092855A JP2016092855A JP2017108368A JP 2017108368 A JP2017108368 A JP 2017108368A JP 2016092855 A JP2016092855 A JP 2016092855A JP 2016092855 A JP2016092855 A JP 2016092855A JP 2017108368 A JP2017108368 A JP 2017108368A
Authority
JP
Japan
Prior art keywords
transistor
circuit
imaging
oxide semiconductor
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016092855A
Other languages
English (en)
Other versions
JP6681780B2 (ja
Inventor
修平 前田
Shuhei Maeda
修平 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017108368A publication Critical patent/JP2017108368A/ja
Application granted granted Critical
Publication of JP6681780B2 publication Critical patent/JP6681780B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

【課題】消費電力の低減が可能な表示システムを提供すること。
【解決手段】撮像装置と、表示装置と、を有する表示システムである。撮像装置は、第１の画素と、第１の回路と、第２の回路と、を有し、第１の画素はマトリクス状に複数配置され、第１の回路は、基準フレームの撮像データと、差分検出用フレームの撮像データとの差分を検出する機能を有し、第２の回路は、差分が検出された第１の画素の行を検出する機能を有する。表示装置は、第２の画素と、第３の回路を有し、第２の回路によって検出された第１の画素の行に対応する第２の画素の行を第３の回路により選択し、選択された第２の画素の行が保持する画像データのみ書き換える。
【選択図】図１

Description

本発明の一態様は、表示システムおよび電子機器に関する。
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、撮像装置、記憶装置、それらの動作方法、または、それらの製造方法、を一例として挙げることができる。
リーク電流の小さいトランジスタを画素のトランジスタに用いて、画像データを書き換える頻度を減らす表示装置が提案されている（例えば特許文献１）。画像データの書き換えは、差分検出用フレームの画像データと、基準フレームの画像データを差分処理によるデジタル処理によって比較し、このデジタル処理結果に基づいて、画像データの書き換えの要否を判定している。画像データが書き換えられる頻度を減らすことで、表示装置における消費電力の低減を図っている。
米国特許出願公開第２０１１／００９０２０４号明細書
表示システム全体でのさらなる消費電力の低減を図るためには、デジタル処理に要する消費電力の低減が重要となる。
本発明の一態様は、新規な表示システム、新規な撮像装置、新規な表示装置、新規な電子機器等を提供することを課題の一とする。
または、本発明の一態様は、消費電力の低減を実現できる、新規な構成の表示システム等を提供することを課題の一とする。または、本発明の一態様は、高品質な撮像データを得ることができる撮像装置等を提供することを課題の一とする。
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書または図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した記載、および／または他の課題のうち、少なくとも一つの課題を解決するものである。
本発明の一態様は、撮像装置と、表示装置と、を有する表示システムである。撮像装置は、第１の画素と、第１の回路と、第２の回路と、を有する。第１の画素はマトリクス状に複数配置される。第１の回路は、第１のフレームの撮像データと、第２のフレームの撮像データとの差分を検出する機能を有し、第２の回路は、差分が検出された第１の画素の行を検出する機能を有する。また、撮像装置は、第１の撮像モードまたは第２の撮像モードで動作する機能を有し、第１の撮像モードは、第３のフレームの撮像データを取得する機能を有し、第２の撮像モードは、第１のフレームの撮像データと、第２のフレームの撮像データと、を取得して第１のフレームの撮像データと、第２のフレームの撮像データと、の差分を検出する機能を有する。
また、表示装置は、第２の画素と、第３の回路と、を有する。第２の画素はマトリクス状に複数配置される。第２の画素は、撮像装置から出力された第３のフレームの撮像データに対応する画像を表示する機能を有し、第３の回路は、第２の回路によって検出された第１の画素の行に対応する第２の画素の行を選択する機能を有する。また、表示装置は、第１の表示モード、第２の表示モードまたは第３の表示モードで動作する機能を有する。第１の表示モードは、第３のフレームの撮像データに対応する画像を、第２の画素が保持する画像データを全行書き換えて表示する機能を有し、第２の表示モードは、第３のフレームの撮像データに対応する画像を、第２の画素が保持する画像データを書き換えることなく表示を行う機能を有する。また、第３の表示モードは、第３のフレームの撮像データに対応する画像を、第３の回路で選択された第２の画素の行が保持する画像データのみ書き換えて表示する機能を有する。
また、第１のモードまたは第２のモードにより動作し、第１のモードでは、第１のステップにおいて、撮像装置で第１の撮像モードにより第３のフレームの撮像データを取得し、第２のステップにおいて、表示装置で第１の表示モードにより第３のフレームの撮像データに対応する画像を表示し、第３のステップにおいて、第２のモードへ切り替えるか否かを判定し、第２のモードに切り替えない場合は第１のステップに戻り、第２のモードに切り替える場合は、第４のステップにおいて、表示装置で第２の表示モードにより第３のフレームの撮像データに対応する画像を表示し、第５のステップおいて、撮像装置で第２の撮像モードにより第１のフレームと第２のフレームとの間の差分データを出力し、差分が検出されない場合は第５のステップを繰り返し行い、差分が検出された場合は、第６のステップにおいて、撮像装置で第１の撮像モードにより第３のフレームの撮像データを取得し、第７のステップにおいて、表示装置で第３の表示モードにより第３のフレームの撮像データに対応する画像を表示し、第４乃至第７のステップを繰り返すことを特徴とする表示システムも本発明の一態様である。
また、第２の回路は、差分が検出された第１の画素の行を表すアドレス信号をエンコードする機能を有し、第３の回路は、エンコードされたアドレス信号をデコードする機能を有していてもよい。
また、第１の画素は、第１のトランジスタと、光電変換素子と、を有し、第２の画素は、第２のトランジスタと、表示素子と、を有し、第１のトランジスタおよび第２のトランジスタは、活性層が酸化物半導体を有していてもよい。
また、光電変換素子はセレンまたはセレンを有する化合物半導体を含んでもよい。
また、表示素子は、液晶素子または発光素子であってもよい。
本発明の一態様は、上記撮像装置および表示装置を有する表示システムと、操作キーと、を有することを特徴とする電子機器である。
本発明の一態様は、新規な構成の表示システム、新規な撮像装置、新規な表示装置、新規な電子機器等を提供することができる。
または、本発明の一態様は、消費電力の低減を実現できる、新規な構成の表示システム等を提供することができる。または、本発明の一態様は、高品質な撮像データを得ることができる撮像装置等を提供することができる。
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書または図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、および／または他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
撮像装置および表示装置のブロック図。 撮像装置および表示装置の動作を説明するためのフローチャート。 撮像装置および表示装置の動作を説明するためのフローチャート。 撮像装置のブロック図および回路図。 表示装置のブロック図および回路図。 撮像装置のブロック図。 撮像装置の動作を説明するためのフローチャート。 撮像装置の動作を説明するためのフローチャート。 撮像装置の動作を説明するためのフローチャート。 撮像装置のブロック図。 解像度変換回路と送信回路の消費電力を説明するためのグラフ。 撮像装置の動作を説明するためのフローチャート。 撮像装置の動作を説明するためのフローチャート。 撮像装置のブロック図。 撮像装置の動作を説明するためのフローチャート。 撮像装置の画素回路を説明する図。 撮像動作を説明するタイミングチャート。 撮像動作を説明するタイミングチャート。 撮像装置の画素回路を説明する図。 撮像装置の画素回路を説明する図。 撮像装置の画素回路を説明する図。 撮像装置の画素回路を説明する図。 撮像装置の画素回路を説明する図。 撮像装置の画素回路を説明する図。 ローリングシャッタ方式およびグローバルシャッタ方式の動作を説明する図。 撮像装置の画素回路を説明する図。 撮像装置の画素回路を説明する図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図および回路図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 湾曲した撮像装置を説明する図。 表示装置のブロック図および動作を説明するためのタイミングチャート。 表示装置の画素回路を説明する図。 表示装置の画素回路を説明する図。 表示装置の構成を説明する断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタのチャネル幅方向の断面を説明する図。 酸化物半導体層を説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタのチャネル幅方向の断面を説明する図。 トランジスタのチャネル長方向の断面を説明する図。 トランジスタのチャネル長方向の断面を説明する図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。 ａ−ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 撮像装置を収めたパッケージの斜視図および断面図。 撮像装置を収めたパッケージの斜視図および断面図。 電子機器を説明する図。 撮像装置の動作を説明する図。 撮像装置の消費エネルギー。 撮像装置および表示装置の消費電力。 撮像装置が有する回路の消費電力。 撮像装置が有する回路の消費電力。 撮像装置が有する回路の消費電力。 撮像装置が有する回路の消費電力。 電流と送信回路の動作周波数の関係。 電流と送信回路の動作周波数の関係。 電流と送信回路の動作周波数の関係。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、または、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
また本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。
ここで、ソースとドレインとは、トランジスタの構造または動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。このため、「ソース」という用語と、「ドレイン」という用語とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。
なお本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電層、層、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（または第１の端子など）が、Ｚ１を介して（または介さず）、Ｘと電気的に接続され、トランジスタのドレイン（または第２の端子など）が、Ｚ２を介して（または介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（または第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（または第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「ＸとＹとトランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（または第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（または第２の端子など）とを、区別して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（または第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（または第１の端子など）とトランジスタのドレイン（または第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（または第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（または第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（または第１の端子など）からトランジスタのドレイン（または第２の端子など）への電気的パスであり、トランジスタのドレイン（または第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（または第２の端子など）からトランジスタのソース（または第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（または第２の端子など）とを、区別して、技術的範囲を決定することができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電層、層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としての機能を有する場合は、一の導電層が、配線の機能、および電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電層が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
なお本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
なお図面におけるブロック図の各回路ブロックの配置は、説明のため位置関係を特定するものであり、異なる回路ブロックで別々の機能を実現するよう示していても、実際の回路ブロックにおいては同じ回路ブロック内で別々の機能を実現しうるように設けられている場合もある。また図面における各回路ブロックの機能は、説明のため機能を特定するものであり、一つの回路ブロックとして示していても、実際の回路ブロックにおいては一つの回路ブロックで行う処理を、複数の回路ブロックで行うよう設けられている場合もある。
なお、「膜」という用語と、「層」という用語とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
（実施の形態１）
本発明の一態様の表示システムの構成について図面を用いて説明する。
本明細書等において表示システムとは、表示装置を有するシステム全般を指す。表示システムは、表示装置の他、トランジスタなどの半導体素子をはじめ、半導体装置、演算装置、記憶装置、撮像装置などを有していてもよい。
本明細書等において、表示装置とは、表示機能を有する装置全般を指す。表示装置は、複数の画素、および画素を動作させる回路等を有する。また、表示装置は、制御回路、電源回路、信号生成回路等を含む場合がある。
本明細書等において撮像装置とは、撮像機能を有する装置全般を指す。または、撮像機能を有する回路、あるいは該回路を含むシステム全体を撮像装置という。
図１は、本発明の一態様の表示システムの構成を示すブロック図である。表示システムは、撮像装置１０と、表示装置２０とを有する。
撮像装置１０は、画素１１、回路１２、回路１３、回路１４、回路１５、および回路１６を有する。画素１１はマトリクス状に配置されて画素アレイ１７を構成している。また、表示装置２０は、画素２１、回路２２、回路２３、および回路２４を有する。画素２１はマトリクス状に配置されて画素アレイ２５を構成している。
回路１２は、各画素１１から出力された、アナログデータである撮像データに対してデータ処理を行う機能を有することができる。
回路１３は、画素１１から出力された、アナログデータである撮像データをデジタルデータに変換するＡ／Ｄ変換回路としての機能を有することができる。回路１４は、回路１３から出力されたデータを選択して読み出す、列ドライバとしての機能を有することができる。回路１５は、撮像データの取得および出力を行う行の画素１１を選択する、行ドライバとしての機能を有することができる。回路１６は、画素１１の行を表すアドレス信号を生成する、アドレスエンコーダとしての機能を有することができる。
回路１４と回路１５には、様々な回路、例えば、デコーダやシフトレジスタ等が用いられる。また、回路１６は、詳細は後述するが、基準フレームの撮像データと差分検出用フレームの撮像データに差分があると判定された行のアドレス信号を検出できれば、アドレスエンコーダとしての機能を有していなくても構わない。
回路２２は、制御信号を回路２３および回路２４に供給する、制御回路としての機能を有することができる。また、回路２２は、撮像装置１０から出力された撮像データを基に、画素２１に書き込む信号であるビデオデータ信号を生成して回路２３に供給する機能を有することができる。回路２３は、ビデオデータ信号を画素２１に書き込む、ソースドライバとしての機能を有することができる。回路２４は、ビデオデータ信号の書き込みを行う行の画素２１を選択する、ゲートドライバとしての機能を有することができる。また、回路２４は、回路１６によってエンコードされたアドレス信号をデコードする、アドレスデコーダとしての機能を有することができる。
回路２３に供給する制御信号は、ソーススタートパルス、ソースクロック信号等がある。また、回路２４に供給する制御信号は、ゲートスタートパルス、ゲートクロック信号等がある。これにより、回路２３および回路２４を動作させることができる。
なお、回路２３には、シフトレジスタ、バッファ等が用いられる。また、回路２４には前述したアドレスデコーダの他、シフトレジスタなどを用いてもよい。
次に、図１に示す表示システムの動作について、図２に示すフローチャートを用いて説明する。なお、撮像装置１０は、第１の撮像モードまたは第２の撮像モードで動作させることができる。また、表示装置２０は、第１の表示モード、第２の表示モードまたは第３の表示モードで動作させることができる。
まず、撮像装置１０により第１の撮像モードで撮像を行う（Ｓ１）。該撮像モードでは、回路１５によって画素アレイ１７の各行の画素１１を順次選択し、全行の画素１１の撮像データを取得して回路１３に供給する。なお、この際取得された撮像データを通常フレームと呼ぶ場合がある。
画素１１から供給された撮像データは、回路１３により順次デジタルデータに変換する。その後、回路１３から、デジタルデータを撮像データ３１として、表示装置２０が有する回路２２に供給する。撮像データ３１は、表示装置２０に供給される画像データと言い換えることができる。
つまり、第１の撮像モードは、撮像データ３１を取得する通常撮像モードである。
次に、表示装置２０により第１の表示モードでの表示を行う（Ｓ２）。該表示モードでは、撮像データ３１を受け取った回路２２が、制御信号を回路２３および回路２４に供給する。また、回路２２は撮像データ３１に応じてビデオデータ信号を生成し、回路２３に供給する。そして、回路２４により各行の画素２１を順次選択し、ビデオデータ信号を書き込む。これにより、全行の画素２１にビデオデータ信号が書き込まれ、撮像データ３１に対応した画像が表示される。
つまり、第１の表示モードは、撮像データ３１に対応する画像を、画素アレイ２５が保持する画像データを全行書き換えることにより表示する表示モードである。
次に、低消費電力モードに切り替えるか否かの判定を行う（Ｓ３）。あらかじめ設定した切り替え条件が満たされている場合、表示装置２０は低消費電力モードである第２の表示モードに切り替えて表示を行う（Ｓ４）。第２の表示モードでは、回路２２は、制御信号およびビデオデータ信号の供給を停止する。したがって、表示装置２０は、Ｓ２において画素２１に書き込まれ、かつ保持されたビデオデータ信号により、Ｓ１で取得した撮像データ３１に対応した画像の表示を行う。なお、切り替え条件として、例えば指定した時間が経過、あるいは第２の表示モードに切り替える制御信号の入力などが挙げられる。
つまり、第２の表示モードは、第１の撮像モードで取得した撮像データ３１に対応する画像を、画素アレイ２５が保持する画像データを書き換えずに表示し続ける表示モードである。
あらかじめ設定した切り替え条件が満たされていない場合、Ｓ１に戻り、再び第１の撮像モードによる撮像を行う。なお、Ｓ１乃至Ｓ３により撮像および表示を行うモードを通常モードと呼ぶことができる。
表示装置２０が第２の表示モードに切り替わった後、撮像装置１０により第２の撮像モードで基準フレームの撮像データの取得および差分検出用フレームの撮像データの取得を行う。該撮像モードでは、回路１５によって各行の画素１１を順次選択し、選択された各行の画素１１から、基準フレームの撮像データと差分検出用フレームの撮像データとの間の差分の情報を含むデータ（差分データ）を出力する（Ｓ５）。
第２の撮像モードにより出力された差分データは回路１２に供給され、判定信号３２を生成する。基準フレームの撮像データと差分検出用フレームの撮像データとの間に差分があると判定された場合は判定信号３２をアクティブとし、差分がないと判定された場合は判定信号３２を非アクティブとする。なお、差分データは画素１１により保持することができる。
ここで、判定信号３２をアクティブにするとは、例えば”Ｈ”の信号（高電位ともいう）を出力することをいう。逆に判定信号３２を非アクティブにするとは、例えば”Ｌ”の信号（低電位ともいう）を出力することをいう。判定信号３２の論理は、逆でもよい。
なお、本明細書において”Ｌ”は例えば接地電位とすることができる。
つまり、第２の撮像モードは、基準フレームの撮像データと差分検出用フレームの撮像データの差分を検出する、差分検出モードである。
回路１２における差分の検出には、各画素１１から出力された差分データについて差分絶対値和演算を行い、演算の結果が規定値と同一であるか否かによって判定する構成を用いることができる。この場合、規定値と同一であれば差分なしと判定され、規定値と異なれば差分ありと判定される。あるいは、各画素１１から出力された差分データに応じた電流値と、基準電流値と、の差の大小関係に従って電流の供給を行い、電流の供給に差が生じるか否かによって判定する構成等を用いることができる。この場合、差が生じれば差分ありと判定され、生じなければ差分なしと判定される。
判定信号３２が非アクティブであれば、Ｓ５が繰り返し実行される。この際、基準フレームの撮像は省略することができる。つまり、差分検出用フレームのみ撮像を行い、差分データを出力することができる。一方、判定信号３２がアクティブであれば、回路１６は差分を含む行を検出し、該行を表すアドレス信号３３を生成する。その後、例えばアドレス信号３３がバイナリデータへエンコードされ、回路１３に供給される。なお、アドレス信号３３はエンコードしなくても構わない。
回路１２では撮像データの差分は検出するが、差分を検出した画素１１の行は検出しなくてもよい。一方、回路１６は、回路１２により差分ありと判定された場合に、差分を検出した画素１１の行を検出することができる。
なお、表示装置２０の第１の表示モードから第２の表示モードへの遷移を、撮像装置１０が第１の撮像モードから第２の撮像モードに遷移する前に行うことで、第１の表示モードにおいて、撮像装置１０から表示装置２０への撮像データ３１の供給が途切れることを防ぐことができる。したがって、表示装置２０において異常表示を避けることができる。
ただし、撮像装置１０の第１の撮像モードから第２の撮像モードへの遷移から、表示装置２０の第１の表示モードから第２の表示モードへの遷移までの時間を十分短くすることで、表示装置２０における第１の表示モードから第２の表示モードへの遷移を、撮像装置１０における第１の撮像モードから第２の撮像モードへの遷移の後に行っても表示装置２０における異常表示を避けることができる。つまり、Ｓ３により低消費電力モードへの切り替え条件を満たしていると判定されたら始めにＳ５を実行し、その後Ｓ４を実行してもよい。
アドレス信号３３が回路１３へ供給された後、撮像装置１０は前述の第１の撮像モードに切り替わり、撮像データ３１を取得して回路２２に供給する（Ｓ６）。なお、撮像データ３１と共に、アドレス信号３３も表示装置２０が有する回路２２に供給する。
その後、表示装置２０を第３の表示モードに切り替えて表示を行う（Ｓ７）。該表示モードでは、Ｓ６で取得した撮像データ３１およびアドレス信号３３を受け取った回路２２が、制御信号を回路２３および回路２４に供給する。また、回路２２は撮像データ３１に応じてビデオデータ信号を生成し、回路２３に供給する。さらに、回路２２はアドレス信号３３を回路２４に供給する。回路２４は、アドレス信号３３がエンコードされている場合はデコードを行った後、アドレス信号３３により指定された行の画素２１に対してのみ、先に書き込まれたビデオデータ信号を書き換える。以上により、差分があると判定された撮像データを含む行のみ、表示される画像に対応する画像データが書き換えられる。
つまり、第３の表示モードは、第１の撮像モードにより取得した撮像データ３１に対応する画像を、差分が検出された行の画素１１に対応する行の画素２１が保持している画像データのみを書き換えて表示する表示モードである。
なお、表示装置２０の第２の表示モードから第３の表示モードへの遷移を、撮像装置１０が第２の撮像モードから第１の撮像モードに遷移した後に行うことで、第３の表示モードにおいて、撮像装置１０から表示装置２０への撮像データ３１の供給が途切れることを防ぐことができる。したがって、表示装置２０において異常表示を避けることができる。
ただし、表示装置２０の第２の表示モードから第３の表示モードへの遷移から、撮像装置１０の第２の撮像モードから第１の撮像モードへの遷移までの時間を十分短くすることで、表示装置２０における第２の表示モードから第３の表示モードへの遷移を、撮像装置１０における第２の撮像モードから第１の撮像モードへの遷移の前に行っても表示装置２０における異常表示を避けることができる。つまり、Ｓ５において差分が検出されたら始めにＳ７を実行し、その後Ｓ６を実行してもよい。
第３の表示モードにより表示装置２０により表示される画像に対応する画像データが書き換えられた後、表示装置２０はＳ４に戻って第２の表示モードに切り替わり、そして撮像装置１０はＳ５において第２の撮像モードにより差分データの出力を行う。
なお、表示装置２０の第３の表示モードから第２の表示モードへの遷移を、撮像装置１０が第１の撮像モードから第２の撮像モードに遷移する前に行うことで、第３の表示モードにおいて、撮像装置１０から表示装置２０への撮像データ３１の供給が途切れることを防ぐことができる。したがって、表示装置２０において異常表示を避けることができる。
ただし、撮像装置１０の第１の撮像モードから第２の撮像モードへの遷移から、表示装置２０の第３の表示モードから第２の表示モードへの遷移までの時間を十分短くすることで、表示装置２０における第３の表示モードから第２の表示モードへの遷移を、撮像装置１０における第１の撮像モードから第２の撮像モードへの遷移の後に行っても表示装置２０における異常表示を避けることができる。つまり、Ｓ７を実行後、Ｓ５の後にＳ４を実行してもよい。
そして、Ｓ６により撮像装置１０を第１の撮像モードに切り替えて撮像を行った後、Ｓ７により表示装置２０を第３の表示モードに切り替え、差分が検出された行の画素１１に対応する行の画素２１のみ画像データを書き換えて表示する。
以上のように、Ｓ４乃至Ｓ７を繰り返し実行する。以上が本発明の一態様である表示システムの動作の一例である。
なお、Ｓ７実行後、図３に示すように、通常モードへ切り替えるか否かの判定を行ってもよい（Ｓ８）。あらかじめ設定した切り替え条件が満たされている場合、Ｓ１に戻り、撮像装置１０により第１の撮像モードによる撮像を行った後、Ｓ２に示すように表示装置２０を第１の表示モードに切り替えて表示を行う。切り替え条件として、例えば指定した時間が経過、あるいは第１の表示モードに切り替える制御信号の入力などが挙げられる。なお、通常モードへの切り替え条件を満たしていると判定された後、表示装置２０を第１の表示モードに切り替えてから撮像装置１０により第１の撮像モードによる撮像を行ってもよい。
本発明の一態様において、回路１６は図４に示す回路構成のアドレスエンコーダとすることができる。回路１６は、ＯＲ回路１８および回路１９を有する。回路１９はアドレスメモリとしての機能を有することができる。差分ありと判定された画素１１の行を表すアドレス信号３３は、判定信号３２がアクティブの場合のみ回路１９に格納され、回路１３に供給される。
また、本発明の一態様において、回路２４は図５に示す回路構成のアドレスデコーダとすることができる。回路２４は、回路２６、ＮＯＴ回路２７およびＡＮＤ回路２８を有する。回路２６はアドレスメモリとしての機能を有することができる。撮像装置１０から供給されるエンコードされたアドレス信号３３は、回路２２を通して回路２６に格納される。そして、判定信号３２がアクティブの場合のみ回路２６からアドレス信号３３を読みだしてデコードする。なお、回路２４は、アドレス信号３３をデコード後に、画素アレイ２５の行アドレスに変換する機能を有していてもよい。該機能により、画素アレイ１７と画素アレイ２５の行数が異なっていても表示装置２０で表示する画像に対応する画像データを適切に書き換えて表示することができる。
なお、判定信号３２がアクティブの場合は回路１３がオンとなり、非アクティブの場合はオフとなる。回路１３はＡ／Ｄ変換回路としての機能を有することができ、表示装置２０により表示するためにはアナログの撮像データをデジタル化する必要がある。このため、撮像装置１０が第１の撮像モードで撮像動作を行っている場合、判定信号３２はアクティブとしておくことが好ましい。一方、第２の撮像モードでは回路１３は使用しない。このため、撮像装置１０が第１の撮像モードから第２の撮像モードに遷移する際、判定信号３２は非アクティブとしておくことが好ましい。
以上説明したように、図１に示す表示システムにおいて、撮像装置１０における第２の撮像モードでは、Ａ／Ｄ変換などの膨大な電力を消費する処理を行わず、また、判定信号３２を生成するための最低限の処理を行うだけでよいため、消費電力を低減することができる。また、表示装置２０における第２の表示モードでは、画素２１に書きこむビデオデータ信号の書き換えをなくし、回路２３および回路２４の動作を最小限にとどめることができるため、消費電力を低減することができる。また判定信号３２は、画素１１で保持した差分データを回路１２によってアナログ処理することで得ることができるため、デジタル処理によって撮像データ間の差分を検知する構成の場合に比べ、消費電力を低減することができる。
さらに、本発明では、撮像装置１０により基準フレームの撮像データと差分検出用フレームの撮像データの差分を行ごとに検出し、差分があると判定された撮像データを含む行のみ、表示装置２０において表示される画像に対応する画像データの書き換えが行われる。このため、表示装置２０における消費電力をさらに低減することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、実施の形態１で説明した撮像装置およびその動作方法の変形例について図面を用いて説明する。
図６は、図１に示す撮像装置１０の変形例である。図６に示す撮像装置１０は、回路２９を有する点、回路１６を有さない点、回路１３がアドレス信号３３を出力しない点および回路１２が生成した判定信号３２を回路１３に供給しない点で、図１に示す撮像装置１０と異なる。
回路２９は、回路１２、回路１３、回路１４、回路１５および画素アレイ１７と電気的に接続されている。
図６に示す撮像装置１０は、第１の撮像モード、第２の撮像モードおよび待機モードの３つのモードで動作することができる。回路２９は、各動作モードに応じて、画素１１、回路１２、回路１３、回路１４および回路１５を制御するコントローラとしての機能を有する。
第１の撮像モードでは、回路２９により画素１１、回路１３、回路１４および回路１５をアクティブとし、回路１２を非アクティブとする。また、第２の撮像モードでは、回路２９により画素１１、回路１２および回路１５をアクティブとし、回路１３および回路１４を非アクティブとする。さらに、待機モードでは、画素１１および回路１２乃至回路１５を非アクティブとする。
また、判定信号３２は各動作モードを遷移するためのトリガーとしての機能を有する。判定信号３２がアクティブである場合は第１の撮像モードによる撮像が行われ、非アクティブである場合は第２の撮像モードにより基準フレームおよび差分検出用フレームが撮像される。
次に、図６に示す撮像装置１０の動作について、図７に示すフローチャートを用いて説明する。なお、図７に示す動作方法において、判定信号３２は変数”ＭＴ”で表され、判定信号３２がアクティブである場合は”ＭＴ＝Ｔｒｕｅ”とし、非アクティブである場合は”ＭＴ＝Ｆａｌｓｅ”とする。
まず、”ＭＴ＝Ｔｒｕｅ”とする（Ｓ１）。次に、”ＭＴ”が”Ｔｒｕｅ”か”Ｆａｌｓｅ”かの判定を行う。”ＭＴ＝Ｔｒｕｅ”であるので、第１の撮像モードによる撮像を行う（Ｓ２）。画素１１により取得された撮像データは回路１３により順次デジタルデータに変換する。
そして、”ＭＴ＝Ｆａｌｓｅ”とした後（Ｓ３）、”ＭＴ”が”Ｔｒｕｅ”か”Ｆａｌｓｅ”かの判定を行う。”ＭＴ＝Ｆａｌｓｅ”であるので、画素アレイ１７の行を選択し（Ｓ４）、選択した行について第２の撮像モードで基準フレームおよび差分検出用フレームの撮像を行う。そして、Ｓ４で選択した画素アレイ１７の行について、基準フレームの撮像データと、差分検出用フレームの撮像データとの差分の情報を含むデータ（差分データ）を出力する（Ｓ５）。
第２の撮像モードにより出力された差分データは回路１２に供給され、差分の有無を判定する。差分があると判定された場合は”ＭＴ＝Ｔｒｕｅ”とした後（Ｓ６）、待機モードに遷移する（Ｓ７）。待機モードでは、前述のように画素１１および回路１２乃至回路１５を非アクティブとすることにより消費電力を低減することができる。
そして、”ＭＴ”が”Ｔｒｕｅ”か”Ｆａｌｓｅ”かの判定を行う。”ＭＴ＝Ｔｒｕｅ”であるので、Ｓ２に戻って再度第１の撮像モードで撮像を行う。
差分が無いと判定された場合は、画素アレイ１７の全行の差分データを出力したか否かを判定する。全行の差分データを出力した場合は”ＭＴ”が”Ｔｒｕｅ”か”Ｆａｌｓｅ”かの判定を行う。”ＭＴ＝Ｆａｌｓｅ”であるので、Ｓ４に戻って再度画素アレイ１７の行を選択後、選択した行について第２の撮像モードで基準フレームおよび差分検出用フレームの撮像を行う。
差分データを出力していない行が存在する場合は、画素アレイ１７の次の行を選択し（Ｓ８）、Ｓ５が繰り返し実行される。この際、基準フレームの撮像は省略することができる。つまり、差分検出用フレームのみ撮像を行い、差分データを出力することができる。以上が本発明の一態様である撮像装置の動作の一例である。
次に、図７に示す動作方法の変形例を図８に示す。図８に示す動作方法では、変数”ＭＴ”を、カウンタ”ＳＣ”およびカウンタ”ＩＣ”に置き換えて使用する。”ＳＣ”は０以上Ｍ（Ｍは自然数）以下の整数、”ＩＣ”は０以上Ｎ（Ｎは自然数）以下の整数をとることができる。”ＳＣ＝０”の場合、”ＩＣ”が０か０以外かの判定が行われ、”ＩＣ＝０”の場合は第２の撮像モードにより基準フレームおよび差分検出用フレームの撮像が行われ、”ＩＣ≠０”の場合は第１の撮像モードによる撮像が行われる。なお、第１の撮像モードによる撮像後は”ＩＣ”を１つディクリメントする。また、”ＳＣ≠０”の場合は”ＳＣ”を１つディクリメントした後に待機モードに遷移する。
図８に示す動作方法では、まず、”ＳＣ＝０”および”ＩＣ＝１”を初期値として与える（Ｓ０１）。次に、”ＳＣ”が０か０以外かの判定を行う。”ＳＣ＝０”であるので、”ＩＣ”が０か０以外かの判定を行う。”ＩＣ≠０”であるので、第１の撮像モードによる撮像を行う（Ｓ０２）。
次に、”ＩＣ”の値を１つディクリメントした後（Ｓ０３）、”ＳＣ”が０か０以外かの判定を行う。”ＳＣ＝０”であるので、”ＩＣ”が０か０以外かの判定を行う。”ＩＣ＝０”であるので、画素アレイ１７の行を選択し（Ｓ０４）、選択した行について第２の撮像モードで基準フレームおよび差分検出用フレームの撮像を行う。そして、Ｓ０４で選択した画素アレイ１７の行について、基準フレームの撮像データと、差分検出用フレームの撮像データとの差分の情報を含むデータ（差分データ）を出力する（Ｓ０５）。
第２の撮像モードにより出力された差分データは回路１２に供給され、差分の有無を判定する。差分があると判定された場合は”ＩＣ＝Ｎ”とした後（Ｓ０６）、待機モードに遷移する（Ｓ０７）。
そして、”ＳＣ”が０か０以外かの判定を行う。”ＳＣ＝０”であるので、”ＩＣ”が０か０以外かの判定を行う。”ＩＣ≠０”であるので、Ｓ０２に戻って再度第１の撮像モードによる撮像を行う。
差分が無いと判定された場合は、画素アレイ１７の全行の差分データを出力したか否かを判定する。全行の差分データを出力した場合は”ＳＣ＝Ｍ”とした後（Ｓ０８）、”ＳＣ”が０か０以外かの判定を行う。”ＳＣ≠０”であるので、”ＳＣ”の値を１つディクリメントした後（Ｓ０９）、Ｓ０７と同様に待機モードに遷移する。
差分データを出力していない行が存在する場合は、画素アレイ１７の次の行を選択し（Ｓ１０）、Ｓ０５が繰り返し実行される。この際、基準フレームの撮像は省略することができる。つまり、差分検出用フレームのみ撮像を行い、差分データを出力することができる。以上が本発明の一態様である撮像装置の動作の一例である。
図８に示す動作方法では、第２の撮像モードから第１の撮像モードに遷移すると、通常フレームがＮフレーム回分撮像される。また、第２の撮像モードにおいて、画素アレイ１７の全行で、基準フレームの撮像データと差分検出用フレームの撮像データとの間に差分が検出されなかった場合は、Ｍフレーム回分待機モードとすることができる。基準フレームの撮像データと差分検出用フレームの撮像データとの差分が検出された場合は引き続き差分が検出される可能性が高く、差分が検出されなかった場合はしばらく差分が検出されない可能性が高い。したがって、モードの遷移回数を減少させることができ、さらに待機モードの時間を増加させることができる。以上より、図８に示す動作方法は消費電力を低減することができる。
なお、図６に示す撮像装置１０は、図９のフローチャートに示す手順で動作させてもよい。図９に示す動作方法は、図７に示す動作方法と比較して、カウンタ”ＮＭＣ”を用いる点で異なる。”ＮＭＣ”は０以上Ｋ（Ｋは自然数）以下の整数をとることができる。
第１の撮像モードによる撮像後、差分が検出されるまで第１の撮像モードによる撮像を行わない場合、画素１１に蓄積された電荷のリークなどにより画素１１に保持された撮像データが劣化する可能性がある。そこで、”（画素１１で撮像データの保持が可能な最大時間）×（フレーム周波数）”で計算される最大フレーム数をＫとして、”ＮＭＣ＝Ｋ”である場合は、基準フレームの撮像データと差分検出用フレームの撮像データとの差分が検出されない場合であっても差分が検出された場合と同様に第１の撮像モードによる撮像を行う。これにより、画素１１における撮像データの劣化を防ぐことができる。
なお、例えば画素１１により取得された撮像データに対応する画像を実施の形態１で示した第１の表示モードおよび第２の表示モードにより表示する機能を有する表示装置により表示する場合、Ｋを”（画素２１で撮像データの保持が可能な最大時間）×（フレーム周波数）”としてもよい。
図９に示す動作方法では、Ｓ１において、”ＭＴ＝Ｔｒｕｅ”とすると同時に”ＮＭＣ＝Ｋ”とする。そして、”ＭＴ＝Ｔｒｕｅ”か”ＮＭＣ＝Ｋ”の少なくとも一方が満たされていれば、Ｓ２に示すように第１の撮像モードによる撮像を行う。そして、Ｓ３では”ＭＴ＝Ｆａｌｓｅ”とすると同時に”ＮＭＣ＝０”とする。
また、Ｓ５において第２の撮像モードにより差分データを出力した後、差分が検出されず、さらに画素アレイ１７の全行の差分データを出力した場合、”ＮＭＣ”を１つインクリメントする（Ｓ９）。その後、”ＭＴ＝Ｔｒｕｅ”か”ＮＭＣ＝Ｋ”の少なくとも一方が満たされていればＳ２に示すように第１の撮像モードによる撮像を行う。両方とも満たされていなければＳ４に示すように差分検出を行う画素アレイ１７の行を選択後、Ｓ５に示すように第２の撮像モードにより差分データを出力する。以上の点が図７に示す動作方法と異なる。
撮像装置１０により取得された撮像データ３１は、図１０に示すように回路３４に供給された後、回路３５に供給され、その後外部機器に供給される。外部機器として、例えば実施の形態１で示した第１の表示モードおよび第２の表示モードにより表示する機能を有する表示装置５０などが挙げられる。また、判定信号３２は回路３４および回路３５に供給することができる。以下、外部機器として表示装置５０が撮像装置１０に接続されている場合について説明する。
回路３４は、撮像データ３１の解像度を変換する解像度変換回路としての機能を有することができる。例えば、撮像装置１０の解像度が２４０×１６０で、表示装置５０の解像度が１９２０×１０８０である場合、２４０×１６０から１９２０×１０８０に解像度を変換する。
回路３５は、回路３４により解像度を変換された撮像データ３１にプロトコル変換処理などを行うことにより表示装置５０で表示できるデータ形式に変換後、該データを表示装置５０等に供給する送信回路としての機能を有することができる。
回路３４および回路３５は、第２の撮像モードにより差分が検出され、その後第１の撮像モードによる撮像が終了してから、再び第２の撮像モードにより差分が検出されて第１の撮像モードによる撮像が終了するまでの間に解像度変換処理および送信処理を行う。つまり、第２の撮像モードにより差分が検出され、次の第２の撮像モードにおいても差分が検出された場合、第１の撮像モードによる撮像が行われてから２フレーム後までに回路３４および回路３５は処理を完了させればよい。例えば、撮像装置１０の動作周波数が６０ｆｐｓ（動作周期は約１６ｍｓ）である場合、第１の撮像モードによる基準フレームの撮像から約３２ｍｓ後までに処理を完了させればよい。
回路３４および回路３５による処理が行われていない間は、回路３４および回路３５は非アクティブとすることができる。これにより、消費電力量を低減することができる。一方、アクティブ状態、非アクティブ状態を切り替える際の遷移状態において電力を消費する。
図１１は、回路３４および回路３５における消費電力と経過時間の関係を示す。なお、時刻Ｔ１と時刻Ｔ２の間隔および時刻Ｔ２乃至Ｔ５の間隔は、図１１（Ａ）と図１１（Ｂ）において、また図１１（Ｃ）と図１１（Ｄ）において等しい。
時刻Ｔ１は第１の撮像モードによる撮像を行った時刻を表す。また、時刻Ｔ２は回路３４による解像度変換処理および回路３５による送信処理が終了した時刻を表す。つまり、回路３４および回路３５は、時刻Ｔ１乃至時刻Ｔ２においてアクティブとし、時刻Ｔ１において取得した撮像データ３１に対して解像度変換処理および送信処理を行う。
図１１（Ａ）、（Ｃ）は、時刻Ｔ２において回路３４および回路３５をアクティブから非アクティブに切り替える場合を示す。この場合、時刻Ｔ３において回路３４および回路３５が非アクティブとなる。つまり、時刻Ｔ２乃至時刻Ｔ３はアクティブから非アクティブへの遷移状態であり、この際に電力量３６を消費する。
時刻Ｔ３乃至時刻Ｔ４では回路３４および回路３５は非アクティブであり、この際に電力量３７を消費する。
時刻Ｔ４において、回路３４および回路３５を非アクティブからアクティブに切り替える。この場合、時刻Ｔ５において回路３４および回路３５がアクティブとなる。つまり、時刻Ｔ４乃至時刻Ｔ５は非アクティブからアクティブへの遷移状態であり、この際に電力量３８を消費する。
以上より、図１１（Ａ）、（Ｃ）の場合において、時刻Ｔ２乃至時刻Ｔ５における消費電力量は、電力量３６、電力量３７および電力量３８の合計である。
なお、電力量３７は、撮像データ３１が供給されたことを検知し、回路３４および回路３５をアクティブ状態とする機能を有するコントローラの消費電力などに起因する。
また、時刻Ｔ５は再び第１の撮像モードにより撮像を行った時刻であり、時刻Ｔ５以降において取得した撮像データ３１に対して解像度変換処理および送信処理を行う。
さらに、時刻Ｔ１と時刻Ｔ５との間隔は、撮像装置１０の動作周期の２倍に相当する。例えば、動作周期が１６ｍｓ（動作周波数は６０ｍｓ）である場合、時刻Ｔ１の３２ｍｓｅｃ後が時刻Ｔ５となる。
図１１（Ｂ）、（Ｄ）は、時刻Ｔ１乃至時刻Ｔ５において、回路３４および回路３５をアクティブとし続ける場合を示す。この場合においても、時刻Ｔ２乃至時刻Ｔ５において解像度変換処理および送信処理は行わない。したがって、処理が行われている場合と比較すると消費電力を低減することができる。しかし、非アクティブである場合と比較すると消費電力は増加する。
図１１（Ａ）、（Ｂ）は、電力量３６、電力量３７および電力量３８の合計が、電力量３９を下回る場合を示す。この場合は、解像度変換処理および送信処理の終了後に毎回、回路３４および回路３５を非アクティブとすることが好ましい。また、図１１（Ｃ）、（Ｄ）は電力量３６、電力量３７および電力量３８の合計が、電力量３９を上回る場合を示す。この場合は、解像度変換処理および送信処理の終了後に、毎回は回路３４および回路３５を非アクティブとせず、数フレーム分の間、回路３４および回路３５をアクティブのままとすることが好ましい。
なお、時刻Ｔ１と時刻Ｔ２との間隔が短いほど、回路３４および回路３５を非アクティブとできる時間が長いため、非アクティブとした場合における消費電力の削減効果が大きくなる。つまり、回路３４および回路３５における処理時間が短いほど、非アクティブとした場合における消費電力の削減効果が大きくなる。
図１２は、図１１（Ａ）、（Ｃ）の場合における回路３４および回路３５の動作方法を示すフローチャートである。撮像装置１０において、第１の撮像モードにより撮像データ３１を取得した後（Ｓ１）、回路３４をアクティブとする（Ｓ２）。そして、回路３４により撮像データ３１の解像度を表示装置５０で表示できる解像度に変換する（Ｓ３）。
次に、回路３５をアクティブとした後（Ｓ４）、回路３５に解像度変換後の撮像データ３１を供給する（Ｓ５）。その後、回路３４を非アクティブとし（Ｓ６）、回路３５により撮像データ３１を表示装置５０で表示できるデータ形式に変換後、該データを表示装置５０に供給する（Ｓ７）。
そして、回路３５を非アクティブとした後、撮像装置１０で、第１の撮像モードまたは第２の撮像モードによる撮像を行う。以上が回路３４および回路３５の動作の一例である。
図１３は、図１１（Ｂ）、（Ｄ）の場合における回路３４および回路３５の動作方法を示すフローチャートである。図１３に示す動作方法では、タイマー”ＣＣＡＴ”、タイマー”ＴＡＴ”および変数”Ｔａｃ”を用いる。”ＣＣＡＴ”、”ＴＡＴ”および”Ｔａｃ”は０以上の実数をとることができる。
ここで、”Ｔａｃ”は回路３４および回路３５をアクティブとしてから非アクティブとするまでの時間を表す。”Ｔａｃ”は任意の値を取ることができるが、例えば基準フレームと、差分検出用フレームとの間に差分が検出され続けると考えられる時間を設定すると好ましい。例えば、回路３４および回路３５をアクティブとしてから、２２５ｍｓ間は差分検出用フレームの撮像を行うたびに差分が検出されると考えられる場合は、”Ｔａｃ＝２２５ｍｓ”と設定することが好ましい。
図１３に示す動作方法では、撮像装置１０において、第１の撮像モードによる撮像データ３１の取得後（Ｓ０１）、回路３４がアクティブか非アクティブかを判定する。回路３４がアクティブであった場合は、回路３４により撮像データ３１の解像度を表示装置５０で表示できる解像度に変換する（Ｓ０４）。回路３４が非アクティブであった場合は、回路３４をアクティブとし（Ｓ０２）、”ＣＣＡＴ＝Ｔａｃ”とした後（Ｓ０３）、Ｓ０４により解像度変換を行う。
次に、回路３５がアクティブか非アクティブかを判定し、回路３５がアクティブである場合は回路３５に解像度変換後の撮像データ３１を供給する（Ｓ０７）。また、回路３５が非アクティブである場合は、回路３５をアクティブとし（Ｓ０５）、”ＴＡＴ＝Ｔａｃ”とした後（Ｓ０６）、Ｓ０７に示すように回路３５に解像度変換後の撮像データ３１を供給する。
次に、”ＣＣＡＴ”が０か０以外かの判定を行う。”ＣＣＡＴ＝０”の場合は回路３４を非アクティブとし（Ｓ０８）、回路３５により撮像データ３１を表示装置５０で表示できるデータ形式に変換後、該データを表示装置５０に供給する（Ｓ０９）。また、”ＣＣＡＴ≠０”の場合は回路３４をアクティブのままとし、Ｓ０９に示すように、回路３５により撮像データ３１を表示装置５０で表示できるデータ形式に変換後、該データを表示装置５０に供給する。
そして、”ＴＡＴ”が０か０以外かの判定を行う。”ＴＡＴ＝０”の場合は、回路３５を非アクティブとした後（Ｓ１０）、撮像装置１０で、第１の撮像モードまたは第２の撮像モードにより撮像を行う。また、”ＴＡＴ≠０”の場合は回路３５をアクティブのままとし、撮像装置１０で第１の撮像モードまたは第２の撮像モードによる撮像を行う。以上が回路３４および回路３５の動作の一例である。
なお、タイマー”ＣＣＡＴ”およびタイマー”ＴＡＴ”はカウンタとしてもよい。この場合、例えば、”Ｔａｃ”を”ＣＣＡＴ”および”ＴＡＴ”の初期値に設定し、Ｓ０７の後に”ＣＣＡＴ”を１つディクリメントし、さらにＳ０９の後に”ＴＡＴ”を１つディクリメントする。この場合、”Ｔａｃ”は回路３４および回路３５をアクティブとしたままで、第１の撮像モードによる撮像を行う回数を表す。
図１４は、図１０の変形例であり、回路３４および回路３５を除き、回路４０を設けている。また、実施の形態１で前述した第１の表示モードおよび第２の表示モードにより表示を行う機能を有する表示装置５０を図示している。撮像データ３１および判定信号３２は回路４０に供給される。回路４０は、例えばＦＰＧＡ／ＤＶＩ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ／Ｄｉｇｉｔａｌ Ｖｉｓｕａｌ Ｉｎｔｅｒｆａｃｅ）ボードとすることができる。
回路４０に供給された撮像データ３１は、回路４０が有するＦＰＧＡによりデータ処理が行われ、回路４０が有するＤＶＩボードを介してＤＶＩ形式に変換されてソフトウェアに送信される。
なお、ソフトウェアにはウォッチドッグタイマが内蔵されている。ウォッチドッグタイマには、例えば第２の表示モードにおいて、表示装置５０が有する画素２１が画像データを保持できる時間（保持時間）を設定する。
図１５は、図１４に示す回路４０およびソフトウェアの動作方法を示すフローチャートである。まず、ウォッチドッグタイマに保持時間をセットし（Ｓ０１）、第２の撮像モードによる撮像を行う（Ｓ０２）。Ｓ０２において生成される判定信号３２が非アクティブの場合は、ウォッチドッグタイマの保持時間が０となっているか否かを判定する。保持時間が０となっていない場合は、第２の表示モードによる表示を行い（Ｓ０３）、Ｓ０２に戻って再び第２の撮像モードによる撮像を行う。
判定信号３２がアクティブまたはウォッチドッグタイマの保持時間が０である場合は、第１の撮像モードにより撮像データ３１を取得した後（Ｓ０４）、回路４０に撮像データ３１を送信して、ＤＶＩ形式に変換する（Ｓ０５）。次に、ＤＶＩ形式に変換された撮像データ３１をソフトウェアに送信する（Ｓ０６）。そして、ウォッチドッグタイマに保持時間を再びセットした後（Ｓ０７）、ソフトウェアが撮像データ３１を保存する（Ｓ０８）。
次に、ソフトウェアにより撮像データ３１の解像度を変換し（Ｓ０９）、表示装置５０は解像度変換を行った撮像データを基に第１の表示モードによる表示を行う（Ｓ１０）。そして、撮像装置１０により第１の撮像モードまたは第２の撮像モードによる撮像を行う。以上が回路４０およびソフトウェアの動作の一例である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、撮像装置１０が有する画素１１、および画素１１の動作の一例について図面を用いて説明する。
図１６は、画素１１の回路図である。画素１１は、光電変換素子１２０と、トランジスタ１３１と、トランジスタ１３２と、トランジスタ１３３と、トランジスタ１３４と、トランジスタ１３５と、容量素子１４１と、容量素子１４２と、を有する。なお、図１６において、トランジスタ１３１乃至トランジスタ１３５はすべてｎ−ｃｈ型とする。
図１６の画素１１において、光電変換素子１２０の一方の端子は、トランジスタ１３１のソースまたはドレインの一方と電気的に接続される。また、トランジスタ１３１のソースまたはドレインの他方は、トランジスタ１３２のソースまたはドレインの一方および容量素子１４１の一方の端子と電気的に接続される。また、トランジスタ１３３のソースまたはドレインの一方は、容量素子１４１の他方の端子、容量素子１４２の一方の端子およびトランジスタ１３４のゲートと電気的に接続される。また、トランジスタ１３４のソースまたはドレインの一方は、トランジスタ１３５のソースまたはドレインの一方と電気的に接続される。
また、光電変換素子１２０の他方の端子は、配線１５１（ＶＰＤ）と電気的に接続される。また、トランジスタ１３２のソースまたはドレインの他方は、配線１５２（ＶＲ）と電気的に接続される。また、トランジスタ１３３のソースまたはドレインの他方は、配線１５３（ＶＡＺ）と電気的に接続される。また、容量素子１４２の他方の端子は、配線１５４（ＶＳＳ）と電気的に接続される。また、トランジスタ１３５の他方の端子は、配線１５５（ＶＰＩ）と電気的に接続される。また、トランジスタ１３４のソースまたはドレインの他方は、配線１５６（ＶＯＵＴ）と電気的に接続される。
また、トランジスタ１３１のゲートは、配線１６１（ＴＸ）と電気的に接続される。また、トランジスタ１３２のゲートは、配線１６２（ＲＥＳ）と電気的に接続される。また、トランジスタ１３３のゲートは、配線１６３（ＡＺ）と電気的に接続される。また、トランジスタ１３５のゲートは、配線１６５（ＳＥＬ）と電気的に接続される。
ここで、配線１５１（ＶＰＤ）、配線１５２（ＶＲ）、配線１５３（ＶＡＺ）、配線１５４（ＶＳＳ）および配線１５５（ＶＰＩ）は、電源線として機能させることができる。配線１５６（ＶＯＵＴ）は、画素１１により得られた撮像データを信号として出力する機能を有することができる。配線１６１（ＴＸ）、配線１６２（ＲＥＳ）、配線１６３（ＡＺ）および配線１６５（ＳＥＬ）は、信号線として機能させることができる。
上記構成において、トランジスタ１３１のソースまたはドレインの他方、トランジスタ１３２のソースまたはドレインの一方および容量素子１４１の一方の端子が接続されるノードをＦＤ１とする。また、トランジスタ１３３のソースまたはドレインの一方、トランジスタ１３４のゲート、容量素子１４１の他方の端子および容量素子１４２の一方の端子が接続されるノードをＦＤ２とする。
画素１１において、光電変換素子１２０は受光素子であり、画素１１に入射した光に応じた電流を生成する機能を有することができる。トランジスタ１３１は、光電変換素子１２０によるノードＦＤ１への電荷蓄積または放出を制御する機能を有することができる。トランジスタ１３２は、ノードＦＤ１の電位をリセットする機能を有することができる。トランジスタ１３３は、ノードＦＤ２の電位をリセットする機能を有することができる。トランジスタ１３４は、ノードＦＤ２の電位に応じた信号を出力する、増幅トランジスタとしての機能を有することができる。トランジスタ１３５は、読み出し時に画素１１の選択を制御する、選択トランジスタとしての機能を有することができる。
第１の撮像モードにおける画素１１の動作について、図１７に示すタイミングチャートを用いて詳細な説明を行う。図１７に示すタイミングチャートは、配線１６１（ＴＸ）、配線１６２（ＲＥＳ）、配線１６３（ＡＺ）、配線１６５（ＳＥＬ）、ノードＦＤ１およびノードＦＤ２の電位を示す。なお、各トランジスタをオンまたはオフする動作は、各トランジスタのゲートに電気的に接続される配線にトランジスタをオンまたはオフする電位が供給されることにより行われるものとする。
なお、配線１５１（ＶＰＤ）は”Ｌ”、配線１５２（ＶＲ）は”Ｈ”、配線１５３（ＶＡＺ）は”Ｈ”、配線１５４（ＶＳＳ）は”Ｌ”、配線１５５（ＶＰＩ）は”Ｈ”とするが、上記配線にその他の電位を印加して動作させることもできる。
時刻Ｔ１において、配線１６１（ＴＸ）、配線１６２（ＲＥＳ）および配線１６３（ＡＺ）を”Ｈ”とすることにより、トランジスタ１３１、トランジスタ１３２およびトランジスタ１３３をオンとする。また、配線１６５（ＳＥＬ）を”Ｌ”とすることによりトランジスタ１３５をオフとする。これにより、ノードＦＤ１の電位は配線１５２（ＶＲ）の電位”ＶＲ”にリセットされ、ノードＦＤ２の電位は配線１５３（ＶＡＺ）の電位”ＶＡＺ”にリセットされる。
時刻Ｔ２において、配線１６２（ＲＥＳ）および配線１６３（ＡＺ）を”Ｌ”とすることにより、トランジスタ１３２およびトランジスタ１３３をオフとする。これにより、ノードＦＤ１の電位が低下する。
ここで、ノードＦＤ１の電位低下を”ΔＶ１”とすると、ノードＦＤ１の電位は”ＶＲ−ΔＶ１”となる。また、容量素子１４１（容量値”Ｃ１”）と、容量素子１４２（容量値”Ｃ２”）およびトランジスタ１３４のゲート容量（容量値”Ｃｇ”）の合成容量と、の容量結合により、ノードＦＤ２の電位も低下する。ここで、ノードＦＤ２の電位低下を”ΔＶ２”とすると、”ΔＶ２＝ΔＶ１・Ｃ１／（Ｃ１＋Ｃ２＋Ｃｇ）＝ΔＶ１・α”であり、ノードＦＤ２の電位は”ＶＡＺ−ΔＶ２”となる。なお、”α＝Ｃ１／（Ｃ１＋Ｃ２＋Ｃｇ）”である。
なお、”ΔＶ１”と”ΔＶ２”をできる限り等しくするため、容量素子１４１の容量値は、容量素子１４２の容量値とトランジスタ１３４のゲート容量の容量値との和より大きい構成が好ましい。
光電変換素子１２０に照射する光の照度が高いほど、ノードＦＤ１の電位は大きく低下する。したがって、ノードＦＤ２の電位も大きく低下する。
時刻Ｔ３において配線１６１（ＴＸ）を”Ｌ”とすることにより、トランジスタ１３１をオフとする。これにより、ノードＦＤ１およびノードＦＤ２の電位が保持される。
時刻Ｔ４において配線１６５（ＳＥＬ）を”Ｈ”とすることにより、トランジスタ１３５をオンとする。これにより、ノードＦＤ２の電位に応じて、配線１５６（ＶＯＵＴ）に、撮像データに対応する信号が出力される。なお、ノードＦＤ２の電位が低いほど、配線１５６（ＶＯＵＴ）から出力される信号の電位は低くなる。すなわち、光電変換素子１２０に照射する光の照度が高いほど、配線１５６（ＶＯＵＴ）から出力される信号の電位が低くなる。
時刻Ｔ５において、配線１６５（ＳＥＬ）を”Ｌ”とすることによりトランジスタ１３５をオフとする。以上が第１の撮像モードにおける画素１１の動作の一例である。
次に、第２の撮像モードにおける動作について、図１８を用いて説明する。
時刻Ｔ０１乃至時刻Ｔ０６は、基準フレームの撮像データを取得して出力する期間に相当する。時刻Ｔ０１において、配線１６１（ＴＸ）、配線１６２（ＲＥＳ）および配線１６３（ＡＺ）を”Ｈ”とすることにより、トランジスタ１３１、トランジスタ１３２およびトランジスタ１３３をオンとする。また、配線１６５（ＳＥＬ）を”Ｌ”とすることによりトランジスタ１３５をオフとする。これにより、ノードＦＤ１の電位は配線１５２（ＶＲ）の電位”ＶＲ”にリセットされ、ノードＦＤ２の電位は配線１５３（ＶＡＺ）の電位”ＶＡＺ”にリセットされる。
時刻Ｔ０２において、配線１６２（ＲＥＳ）を”Ｌ”とすることにより、トランジスタ１３２をオフとする。これにより、ノードＦＤ１の電位が低下する。また、時刻Ｔ０３において、配線１６１（ＴＸ）を”Ｌ”とすることにより、トランジスタ１３１をオフとする。これにより、ノードＦＤ１の電位が保持される。なお、時刻Ｔ０２乃至時刻Ｔ０３の間隔をＴとする。
時刻Ｔ０２乃至時刻Ｔ０３におけるノードＦＤ１の電位低下を”ΔＶ１”とすると、ノードＦＤ１の電位は”ＶＲ−ΔＶ１”となる。光電変換素子１２０に照射する光の照度が高いほど、ノードＦＤ１の電位は大きく低下する。なお、ノードＦＤ２の電位は変化しない。
そして、時刻Ｔ０４において、配線１６３（ＡＺ）を”Ｌ”とすることにより、トランジスタ１３３をオフとする。以上により基準フレームの撮像データが取得される。
時刻Ｔ０５において配線１６５（ＳＥＬ）を”Ｈ”とすることにより、トランジスタ１３５をオンとする。これにより、ノードＦＤ２の電位に応じて、配線１５６（ＶＯＵＴ）に、撮像データに対応する信号が出力される。
時刻Ｔ０６において、配線１６５（ＳＥＬ）を”Ｌ”とすることによりトランジスタ１３５をオフとする。以上が基準フレームの取得および出力動作である。
時刻Ｔ１１乃至時刻Ｔ１５は、基準フレームの撮像データと差分検出用フレームの撮像データとの間に差分が無い場合に、差分検出用フレームの撮像データの取得および出力によって差分データを取得する期間に相当する。これは、後述する時刻Ｔ１２乃至時刻Ｔ１３において光電変換素子１２０に照射される光の照度が、時刻Ｔ０２乃至時刻Ｔ０３において照射される光の照度と等しい場合に対応する。
時刻Ｔ１１において、配線１６１（ＴＸ）および配線１６２（ＲＥＳ）を”Ｈ”とすることにより、トランジスタ１３１およびトランジスタ１３２をオンとする。これにより、ノードＦＤ１の電位は”ＶＲ−ΔＶ１”から”ＶＲ”となる。すなわち、時刻Ｔ０２乃至時刻Ｔ０３における電位低下分”ΔＶ１”だけ電位が上昇する。また、ノードＦＤ２の電位も上昇する。ここで、ノードＦＤ２の電位上昇を”ΔＶ２”とすると、”ΔＶ２＝ΔＶ１・α”である。すなわち、ノードＦＤ２の電位は”ＶＡＺ”から”ＶＡＺ＋ΔＶ２”となる。
時刻Ｔ１２において、配線１６２（ＲＥＳ）を”Ｌ”とすることにより、トランジスタ１３２をオフとする。これにより、ノードＦＤ１の電位は低下し、合わせてノードＦＤ２の電位も低下する。
時刻Ｔ１３において配線１６１（ＴＸ）を”Ｌ”とすることにより、トランジスタ１３１をオフとする。これにより、ノードＦＤ１およびノードＦＤ２の電位が保持される。
ここで、時刻Ｔ１２乃至時刻Ｔ１３の間隔をＴとすると、時刻Ｔ０２乃至時刻Ｔ０３と同照度の光が光電変換素子１２０に照射しているので、ノードＦＤ１の電位低下は時刻Ｔ０２乃至時刻Ｔ０３での電位低下”ΔＶ１”に等しい。つまり、時刻Ｔ１２乃至時刻Ｔ１３におけるノードＦＤ１の電位低下は、時刻Ｔ１１におけるノードＦＤ１の電位上昇と等しい。また、ノードＦＤ２の電位低下は時刻Ｔ１１での電位上昇”ΔＶ２”に等しい。したがって、ノードＦＤ２の電位は、”ＶＡＺ”になる。つまり、配線１５３（ＶＡＺ）の電位と等しい。
時刻Ｔ１４において、配線１６５（ＳＥＬ）を”Ｈ”とすることにより、トランジスタ１３５をオンとする。これにより、ノードＦＤ２の電位に応じて、配線１５６（ＶＯＵＴ）へ撮像データに対応する信号が出力される。なお、当該信号の電位は、時刻Ｔ０５乃至時刻Ｔ０６における当該信号の電位と等しくなる。
時刻Ｔ１５において、配線１６５（ＳＥＬ）を”Ｌ”とすることによりトランジスタ１３５をオフとする。以上が基準フレームと、差分検出用フレームとの間で差分が無い場合における、差分検出用フレームの取得および出力動作である。
時刻Ｔ２１乃至時刻Ｔ２５は、基準フレームの撮像データと差分検出用フレームの撮像データとの間に差分がある場合に、差分検出用フレームの撮像データの取得および出力によって差分データを取得する期間に相当する。これは、後述する時刻Ｔ２２乃至時刻Ｔ２３において光電変換素子１２０に照射される光の照度が、時刻Ｔ１２乃至時刻Ｔ１３において照射される光の照度より高い場合に対応する。
時刻Ｔ２１乃至時刻Ｔ２５におけるトランジスタ１３１、トランジスタ１３２、トランジスタ１３３およびトランジスタ１３５の動作は、時刻Ｔ１１乃至時刻Ｔ１５における各トランジスタの動作と同様である。
時刻Ｔ２１において、ノードＦＤ１の電位は”ＶＲ”となる。すなわち、時刻Ｔ１２乃至時刻Ｔ１３における電位低下分”ΔＶ１”だけ電位が上昇する。一方、ノードＦＤ２の電位も、時刻Ｔ１２乃至時刻Ｔ１３における電位低下分”ΔＶ２”だけ上昇する。すなわち、ノードＦＤ２の電位は”ＶＡＺ＋ΔＶ２”となる。
時刻Ｔ２２において、ノードＦＤ１の電位は低下し、合わせてノードＦＤ２の電位も低下する。
時刻Ｔ２３において、ノードＦＤ１およびノードＦＤ２の電位が保持される。時刻Ｔ２２乃至時刻Ｔ２３の間隔をＴとすると、光電変換素子１２０に照射する光の照度は、時刻Ｔ１２乃至時刻Ｔ１３において光電変換素子１２０に照射する光の照度より高いので、ノードＦＤ１の電位低下”ΔＶ１’”は時刻Ｔ１２乃至時刻Ｔ１３での電位低下”ΔＶ１”より大きい（ΔＶ１’＞ΔＶ１）。また、ノードＦＤ２の電位低下”ΔＶ２’＝ΔＶ１’・α”も時刻Ｔ１２乃至時刻Ｔ１３での低下分”ΔＶ２”より大きい（ΔＶ２’＞ΔＶ２）。したがって、ノードＦＤ２の電位”ＶＡＺ＋ΔＶ２−ΔＶ２’”は、配線１５３（ＶＡＺ）の電位”ＶＡＺ”より低い。
時刻Ｔ２４において、ノードＦＤ２の電位に応じて、配線１５６（ＶＯＵＴ）に撮像データに対応する信号が出力される。なお、時刻Ｔ２２乃至時刻Ｔ２３において光電変換素子１２０に照射する光の照度が高いほど配線１５６（ＶＯＵＴ）から出力される信号の電位は低くなるので、出力信号の電位は、時刻Ｔ１４乃至時刻Ｔ１５における出力信号の電位より低くなる。
時刻Ｔ３１乃至時刻Ｔ３５は、時刻Ｔ１１乃至時刻Ｔ１５の場合と同様に基準フレームの撮像データと差分検出用フレームの撮像データとの差分が無い場合に、差分検出用フレームの撮像データの取得および出力によって、差分データを取得する期間に相当する。
時刻Ｔ３１乃至時刻Ｔ３５におけるトランジスタ１３１、トランジスタ１３２、トランジスタ１３３およびトランジスタ１３５の動作は、時刻Ｔ１１乃至時刻Ｔ１５における各トランジスタの動作と同様である。
時刻Ｔ３１乃至時刻Ｔ３２において、ノードＦＤ１の電位は”ＶＲ”となる。すなわち、時刻Ｔ２２乃至時刻Ｔ２３における電位低下分”ΔＶ１’”だけ電位が上昇する。一方、ノードＦＤ２の電位も、時刻Ｔ２２乃至時刻Ｔ２３における電位低下分”ΔＶ２’”だけ上昇する。すなわち、ノードＦＤ２の電位は”ＶＡＺ＋ΔＶ２”となる。
時刻Ｔ３２乃至時刻Ｔ３３の間隔をＴとすると、時刻Ｔ１２乃至時刻Ｔ１３と同照度の光が光電変換素子１２０に照射されているので、ノードＦＤ１の電位低下は時刻Ｔ１２乃至時刻Ｔ１３での電位低下”ΔＶ１”に等しい。また、ノードＦＤ２の電位低下も時刻Ｔ１２乃至時刻Ｔ１３での電位低下”ΔＶ２”に等しい。したがって、ノードＦＤ２の電位は、”ＶＡＺ”になる。つまり、配線１５３（ＶＡＺ）の電位と等しい。
時刻Ｔ４１乃至時刻Ｔ４５は、基準フレームの撮像データと差分検出用フレームの撮像データとの間に差分がある場合に、差分検出用フレームの撮像データの取得および出力によって差分データを取得する期間に相当する。これは、後述する時刻Ｔ４２乃至時刻Ｔ４３において光電変換素子１２０に照射される光の照度が、時刻Ｔ３２乃至時刻Ｔ３３において照射される光の照度より低い場合に対応する。
時刻Ｔ４１乃至時刻Ｔ４５におけるトランジスタ１３１、トランジスタ１３２、トランジスタ１３３およびトランジスタ１３５の動作は、時刻Ｔ３１乃至時刻Ｔ３５における各トランジスタの動作と同様である。
時刻Ｔ４１において、ノードＦＤ１の電位は”ＶＲ”となる。すなわち、時刻Ｔ３２乃至時刻Ｔ３３における電位低下分”ΔＶ１”だけ電位が上昇する。一方、ノードＦＤ２の電位も、時刻Ｔ３２乃至時刻Ｔ３３における電位低下分”ΔＶ２”だけ上昇する。すなわち、ノードＦＤ２の電位は”ＶＡＺ＋ΔＶ２”となる。
時刻Ｔ４２において、ノードＦＤ１の電位は低下し、合わせてノードＦＤ２の電位も低下する。
時刻Ｔ４３において、ノードＦＤ１およびノードＦＤ２の電位が保持される。時刻Ｔ４２乃至時刻Ｔ４３の間隔をＴとすると、光電変換素子１２０に照射する光の照度は、時刻Ｔ３２乃至時刻Ｔ３３において光電変換素子１２０に照射する光の照度より低いので、ノードＦＤ１の電位低下”ΔＶ１’’”は時刻Ｔ３２乃至時刻Ｔ３３での電位低下”ΔＶ１”より小さい（ΔＶ１’’＜ΔＶ１）。また、ノードＦＤ２の電位低下”ΔＶ２’’＝ΔＶ１’’・α”も時刻Ｔ３２乃至時刻Ｔ３３での低下分”ΔＶ２”より小さい（ΔＶ２’’＜ΔＶ２）。したがって、ノードＦＤ２の電位”ＶＡＺ＋ΔＶ２−ΔＶ２’’”は、配線１５３（ＶＡＺ）の電位”ＶＡＺ”より高い。
時刻Ｔ４４において、ノードＦＤ２の電位に応じて、配線１５６（ＶＯＵＴ）に撮像データに対応する信号が出力される。なお、時刻Ｔ４２乃至時刻Ｔ４３において光電変換素子１２０に照射する光の照度が低いほど配線１５６（ＶＯＵＴ）から出力される信号の電位は高くなるので、出力信号の電位は、時刻Ｔ３４乃至時刻Ｔ３５における出力信号の電位より高い。
以上、第２の撮像モードにおける画素１１の動作の一例を示した。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、撮像装置１０が有する画素１１の変形例について図面を用いて説明する。
本発明の一態様の撮像装置１０が有する画素１１は、図１６に示す構成だけでなく図１９に示す構成とすることもできる。図１９は、図１６に示すトランジスタ１３１乃至トランジスタ１３５をすべてｐ−ｃｈ型とした構成である。必要に応じて電位の大小関係を逆にすることなどにより、第１の撮像モードにおける動作は図１７を、第２の撮像モードにおける動作は図１８をそれぞれ参照することができる。なお、トランジスタ１３１乃至トランジスタ１３５のうち、一部のトランジスタをｐ−ｃｈ型に置き換えてもよい。または、ＣＭＯＳ構成にしてもよい。
また、図１６ではトランジスタ１３５はトランジスタ１３４と配線１５５（ＶＰＩ）の間に配置されているが、図２０に示すようにトランジスタ１３４をトランジスタ１３５と配線１５５（ＶＰＩ）の間に配置する構成としてもよい。
また、本発明の一態様の撮像装置１０が有する画素１１は、図２１に示す構成であってもよい。図２１は、画素１１における光電変換素子１２０の接続の向きが図１６とは逆になる構成である。この場合、配線１５１（ＶＰＤ）は”Ｈ”、配線１５２（ＶＲ）は”Ｌ”とする。第１の撮像モードにおける動作は図１７を、第２の撮像モードにおける動作は図１８をそれぞれ参照することができるが、この場合は光電変換素子１２０に照射される光の照度が高いほどノードＦＤ１およびノードＦＤ２の電位が高くなる。したがって、図２１の回路構成においては、光電変換素子１２０に照射される光の照度が高いほど配線１５６（ＶＯＵＴ）から出力される出力信号の電位は大きくなる。
また、図２２（Ａ）は、図１６に示す画素１１からトランジスタ１３２が除かれた構成である。この場合、配線１５１（ＶＰＤ）は”Ｌ”と”Ｈ”に変動できる構成とする。ノードＦＤ１のリセット動作は、配線１５１（ＶＰＤ）を”Ｈ”とすることで行うことができる。定められた期間において、配線１５１（ＶＰＤ）を”Ｈ”とすると光電変換素子１２０には順方向バイアスがかかる。したがって、ノードＦＤ１を配線１５１（ＶＰＤ）の電位”ＶＰＤ”とすることができる。
また、撮像データの取得を行う場合は、配線１５１（ＶＰＤ）を”Ｌ”とする。配線１５１（ＶＰＤ）を”Ｌ”とすることで光電変換素子１２０には逆方向バイアスがかかるため、光の照度に応じてノードＦＤ１から配線１５１（ＶＰＤ）へ電荷を放出することができる。この場合は光電変換素子１２０に照射される光の照度が高いほどノードＦＤ１の電位が低くなり、したがってノードＦＤ２の電位も低くなる。したがって、図２２（Ａ）の回路構成においては、光電変換素子１２０に照射される光の照度が高いほど配線１５６（ＶＯＵＴ）から出力される出力信号の電位は低くなる。
また、本発明の一態様の撮像装置１０が有する画素１１のその他の形態として、図２２（Ｂ）のようにトランジスタ１３１を有さない構造であってもよい。また、図２２（Ｃ）のように容量素子１４２を有さない構造であってもよい。
なお、図２２において、配線の一部を省略している。
また、図１６では、同じ電位を与える配線であっても異なる配線として図示したが、同じ配線としてもよい。例えば、図２３（Ａ）に示す画素１１のように、”Ｈ”を印加する配線１５２（ＶＲ）、配線１５３（ＶＡＺ）および配線１５５（ＶＰＩ）を同じ配線としてもよい。または、図２３（Ｂ）に示す画素１１のように、”Ｌ”を印加する配線１５１（ＶＰＤ）および配線１５４（ＶＳＳ）を同じ配線としてもよい。
図２４（Ａ）は、図１６の画素１１において、トランジスタ１３１乃至トランジスタ１３５を、活性層または活性領域を酸化物半導体で形成したトランジスタ（以下、ＯＳトランジスタと呼ぶ）とする構成である。
本明細書において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧”Ｖｇｓ”がしきい値電圧”Ｖｔｈ”よりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧”Ｖｇｓ”がしきい値電圧”Ｖｔｈ”よりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧”Ｖｇｓ”がしきい値電圧”Ｖｔｈ”よりも低いときのドレイン電流をいう場合がある。
トランジスタのオフ電流は、”Ｖｇｓ”に依存する場合がある。したがって、トランジスタのオフ電流が”Ｉ”以下である、とは、トランジスタのオフ電流が”Ｉ”以下となる”Ｖｇｓ”の値が存在することをいう場合がある。トランジスタのオフ電流は、所定の”Ｖｇｓ”におけるオフ状態、所定の範囲内の”Ｖｇｓ”におけるオフ状態、または、十分に低減されたオフ電流が得られる”Ｖｇｓ”におけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧”Ｖｔｈ”が０．５Ｖであり、”Ｖｇｓ”が０．５Ｖにおけるドレイン電流が１×１０−９Ａであり、”Ｖｇｓ”が０．１Ｖにおけるドレイン電流が１×１０−１３Ａであり、”Ｖｇｓ”が−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、”Ｖｇｓ”が−０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、”Ｖｇｓ”が−０．５Ｖにおいて、または、”Ｖｇｓ”が−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、という場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となる”Ｖｇｓ”が存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、という場合がある。
本明細書では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流が”Ｉ”以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流が”Ｉ”以下となる”Ｖｇｓ”の値が存在することを指す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧”Ｖｄｓ”に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、”Ｖｄｓ”が０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される”Ｖｄｓ”、または、当該トランジスタが含まれる半導体装置等において使用される”Ｖｄｓ”におけるオフ電流、を表す場合がある。トランジスタのオフ電流が”Ｉ”以下である、とは、”Ｖｄｓ”が０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置等の信頼性が保証される”Ｖｄｓ”、または、当該トランジスタが含まれる半導体装置等において使用される”Ｖｄｓ”、におけるトランジスタのオフ電流が”Ｉ”以下となる”Ｖｇｓ”の値が存在することを指す場合がある。
本明細書では、オフ電流と同じ意味で、リーク電流と記載する場合がある。
本明細書において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
ＯＳトランジスタを画素１１に用いると、撮像のダイナミックレンジを拡大することができる。図１６に示す回路構成では、光電変換素子１２０に入射される光の照度が高いときにノードＦＤ１の電位が小さくなり、したがってノードＦＤ２の電位も小さくなる。ＯＳトランジスタは極めてオフ電流が低いため、ノードＦＤ２の電位（トランジスタ１３４のゲート電位）が極めて小さい場合においても当該ゲート電位に応じた電流を正確に出力することができる。したがって、検出することのできる照度のレンジ、すなわちダイナミックレンジを広げることができる。
また、トランジスタの低いオフ電流特性によってノードＦＤ１およびノードＦＤ２で電荷を保持できる期間を極めて長くすることができる。そのため、回路構成や動作方法を複雑にすることなく、全画素で同時に撮像データを取得するグローバルシャッタ方式を適用することができる。
一般的に、画素がマトリクス状に配置された撮像装置では、図２５（Ａ）に示す、行毎に撮像動作２０１、データ保持動作２０２、読み出し動作２０３を行う動作方法であるローリングシャッタ方式が用いられる。ローリングシャッタ方式を用いる場合には、撮像の同時性が失われるため、被写体が移動した場合には、画像に歪が生じてしまう。
したがって、本発明の一態様は、図２５（Ｂ）に示す、全行で同時に撮像動作２０１を行い、行毎に順次読み出し動作２０３を行うことができるグローバルシャッタ方式を用いることが好ましい。グローバルシャッタ方式を用いることで、撮像装置の各画素における撮像の同時性を確保することができ、被写体が移動する場合であっても歪の小さい画像を容易に得ることができる。
また、ＯＳトランジスタは、活性層または活性領域をシリコンで形成したトランジスタ（以下、Ｓｉトランジスタと呼ぶ）よりも電気特性変動の温度依存性が小さいため、極めて広い温度範囲で使用することができる。したがって、ＯＳトランジスタを有する撮像装置および半導体装置は、自動車、航空機、宇宙機などへの搭載にも適している。
また、ノードＦＤ１およびノードＦＤ２のいずれかと接続するトランジスタはノイズが少ないことが求められる。後述する二層または三層の酸化物半導体層を有するトランジスタはチャネルが埋め込み型であり、極めてノイズに強い特性を有する。したがって、当該トランジスタを用いることでノイズの少ない画像を得ることができる。
特に、図２４（Ａ）に示すような構成とすることで、画素をシリコンで形成した光電変換素子と、ＯＳトランジスタと、で構成することができる。このような構成とすることで、画素にＳｉトランジスタを形成する必要が無いため、光電変換素子の有効面積を増大することが容易になる。したがって、撮像感度を向上することができる。
また、画素１１だけでなく、回路１２、回路１３、回路１４、回路１５および回路１６などの周辺回路をＯＳトランジスタで形成してもよい。周辺回路をＯＳトランジスタのみで形成する構成は、Ｓｉトランジスタの形成工程が不要となるため、撮像装置の低価格化に有効である。また、周辺回路をＯＳトランジスタとｐ型Ｓｉトランジスタのみで形成する構成は、ｎ型Ｓｉトランジスタの形成工程が不要となるため、撮像装置の低価格化に有効である。さらに、周辺回路をＣＭＯＳ回路とすることができるので、周辺回路の低消費電力化、すなわち、撮像装置の低消費電力化に有効である。
また図２４（Ｂ）には、図２４（Ａ）をさらに変形した画素１１の回路図の変形例を示す。図２４（Ｂ）に示す画素１１では、トランジスタ１３４およびトランジスタ１３５を、Ｓｉトランジスタとする構成としている。
Ｓｉトランジスタは、ＯＳトランジスタに比べて優れた電界効果移動度を有するといった特性を有する。そのため、増幅トランジスタや選択トランジスタとして機能するトランジスタに流れる電流値を増やすことができる。例えば、図２４（Ｂ）においてノードＦＤ２に蓄積された電荷に応じて、トランジスタ１３４およびトランジスタ１３５に流れる電流値を増やすことができる。
なお、図２４（Ａ）、（Ｂ）に示した回路図においては、ＯＳトランジスタであることを明示するために、ＯＳトランジスタの回路記号に「ＯＳ」の記載を付している。
また、画素１１に用いるトランジスタは、図２６（Ａ）または図２６（Ｂ）に示すように、トランジスタ１３１、トランジスタ１３２およびトランジスタ１３３にバックゲートを設けた構成であってもよい。図２６（Ａ）はバックゲートに定電位を印加する構成であり、しきい値電圧を制御することができる。また、図２６（Ｂ）はフロントゲートと同じ電位がバックゲートに印加される構成であり、オン電流を増加させることができる。なお、図２６（Ｃ）または図２６（Ｄ）に示すように、トランジスタ１３１乃至トランジスタ１３５にバックゲートを設ける構成であってもよい。
また、図２６（Ｅ）に示すように、一つの画素に含まれるトランジスタに対し、フロントゲートと同じ電位がバックゲートに印加される構成、バックゲートに定電位を印加する構成を必要に応じて組み合わせた構成であってもよい。さらにバックゲートを設けない構成を必要に応じて任意に組み合わせた構成としてもよい。なお、バックゲートに定電位を印加する構成においては、例えば、図２６（Ｆ）に示すように、全てのバックゲートに同じ電位を印加する構成とすることができる。
なお、図２６において、配線の一部を省略している。
ＯＳトランジスタはＳｉトランジスタよりもオン電流が低いので、ＯＳトランジスタにはバックゲートを設けることが特に好ましい。例えば、図２４（Ａ）に示すように、トランジスタ１３１乃至トランジスタ１３５にＯＳトランジスタが用いられている場合、トランジスタ１３１乃至トランジスタ１３５にバックゲートを設けることが好ましい。また、例えば図２４（Ｂ）に示すように、トランジスタ１３１乃至トランジスタ１３３にＯＳトランジスタが用いられている場合、トランジスタ１３１乃至トランジスタ１３３にバックゲートを設けることが好ましい。
また、画素１１は、図２７に示すようにトランジスタ１３２、トランジスタ１３３、トランジスタ１３４およびトランジスタ１３５を複数の画素で共用する形態としてもよい。なお、図２７では垂直方向の複数の画素でトランジスタ１３２、トランジスタ１３３、トランジスタ１３４およびトランジスタ１３５を共用する構成を例示しているが、水平方向または水平垂直方向の複数の画素でトランジスタ１３２、トランジスタ１３３、トランジスタ１３４およびトランジスタ１３５を共用してもよい。このような構成とすることで、一画素あたりが有するトランジスタ数を削減させることができる。
なお、図２７ではトランジスタ１３２、トランジスタ１３３、トランジスタ１３４およびトランジスタ１３５を４画素で共用する形態を図示しているが、２画素、３画素または５画素以上で共有する形態であってもよい。
以上のような構成とすることで、高集積化された画素アレイを有する撮像装置を形成することができる。また、高品質な撮像データを得ることのできる撮像装置を提供することができる。
なお、図１６、図１９乃至図２４、図２６および図２７に示す構成は、それぞれ任意に組み合わせることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、本発明の一態様の撮像装置の具体的な構成例について、図面を用いて説明する。
図２８（Ａ）は、本発明の一態様の撮像装置の断面図の一例であり、図１に示す画素１１における光電変換素子１２０、トランジスタ１３１およびトランジスタ１３２の具体的な接続形態の一例を示している。なお、図２８（Ａ）にはトランジスタ１３３乃至トランジスタ１３５は図示されていない。当該撮像装置は、トランジスタ１３１乃至トランジスタ１３５が設けられる層１１００、および光電変換素子１２０が設けられる層１２００を有する。
なお、本実施の形態で説明する断面図において、各配線、各電極および各導電体を個別の要素として図示しているが、それらが電気的に接続している場合においては、同一の要素として設けられる場合もある。また、トランジスタのゲート、ソース、またはドレインが導電体を介して各配線と接続される形態は一例であり、トランジスタのゲート、ソース、またはドレインのそれぞれが配線としての機能を有する場合もある。
また、各要素上には保護膜、層間絶縁層または平坦化膜としての機能を有することができる絶縁層９２および絶縁層９３等が設けられる。例えば、絶縁層９２および絶縁層９３等は、酸化シリコン膜、酸化窒化シリコン膜などの無機絶縁膜を用いることができる。または、アクリル樹脂、ポリイミド樹脂などの有機絶縁膜などを用いてもよい。絶縁層９２および絶縁層９３等の上面は、必要に応じてＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等で平坦化処理を行うことが好ましい。
なお、図面に示される配線等の一部が設けられない場合や、図面に示されない配線等やトランジスタ等が各層に含まれる場合もある。また、図面に示されない層が当該積層構造に含まれる場合もある。また、図面に示される層の一部が含まれない場合もある。
なお、図２８（Ａ）において、各トランジスタはバックゲートを有する形態を例示しているが、図２８（Ｂ）に示すように、バックゲートを有さない形態であってもよい。また、図２８（Ｃ）に示すように一部のトランジスタ、例えばトランジスタ１３１のみにバックゲートを有するような形態であってもよい。当該バックゲートは、対向して設けられるトランジスタのフロントゲートと電気的に接続する場合がある。または、当該バックゲートにフロントゲートとは異なる固定電位が供給される場合がある。なお、当該バックゲートの有無に関する形態は、本実施の形態で説明する他の撮像装置の形態にも適用することができる。
層１２００に設けられる光電変換素子１２０は、様々な形態の素子を用いることができる。図２８（Ａ）では、セレン系材料を光電変換層１２１に用いた形態を図示している。セレン系材料を用いた光電変換素子１２０は、可視光に対する外部量子効率が高い特性を有する。当該光電変換素子では、アバランシェ現象により入射される光量に対する電子の増幅が大きい高感度のセンサとすることができる。また、セレン系材料は光吸収係数が高いため、光電変換層１２１を薄くしやすい利点を有する。
セレン系材料としては、非晶質セレンまたは結晶セレンを用いることができる。結晶セレンは、一例として、非晶質セレンを成膜後、熱処理することで得ることができる。なお、結晶セレンの結晶粒径を画素ピッチより小さくすることで、画素ごとの特性ばらつきを低減させることができる。また、結晶セレンは、非晶質セレンよりも可視光に対する分光感度や光吸収係数が高い特性を有する。
また、光電変換層１２１は、銅、インジウム、セレンの化合物（ＣＩＳ）を含む層であってもよい。または、銅、インジウム、ガリウム、セレンの化合物（ＣＩＧＳ）を含む層であってもよい。ＣＩＳおよびＣＩＧＳでは、セレンの単層と同様にアバランシェ現象が利用できる光電変換素子を形成することができる。
セレン系材料を用いた光電変換素子１２０は、例えば、金属材料などで形成された電極１２６と透光性導電層１２２との間に光電変換層１２１を有する構成とすることができる。また、ＣＩＳおよびＣＩＧＳはｐ型半導体であり、接合を形成するためにｎ型半導体の硫化カドミウムや硫化亜鉛等を接して設けてもよい。
アバランシェ現象を発生させるためには、光電変換素子に比較的高い電圧（例えば、１０Ｖ以上）を印加することが好ましい。ＯＳトランジスタは、Ｓｉトランジスタよりもドレイン耐圧の高い特性を有するため、光電変換素子に比較的高い電圧を印加することが容易である。したがって、ドレイン耐圧の高いＯＳトランジスタと、セレン系材料を光電変換層とした光電変換素子とを組み合わせることで、高感度、かつ信頼性の高い撮像装置とすることができる。
なお、図２８（Ａ）では、光電変換層１２１および透光性導電層１２２を回路間で分離しない構成としているが、図２９（Ａ）に示すように回路間で分離する構成としてもよい。また、画素間において、電極１２６を有さない領域には、絶縁体で隔壁１２７を設け、光電変換層１２１および透光性導電層１２２に亀裂が入らないようにすることが好ましいが、図２９（Ｂ）に示すように隔壁１２７を設けない構成としてもよい。また、図２８（Ａ）では、透光性導電層１２２と、配線９４との間に配線９５および導電体９１を介する構成を図示しているが、図２９（Ｃ）、（Ｄ）に示すように透光性導電層１２２と配線９４が直接接する形態としてもよい。
また、電極１２６および配線９４等は多層としてもよい。例えば、図３０（Ａ）に示すように、電極１２６を導電層１２６ａおよび導電層１２６ｂの二層とし、配線９４を導電層９４ａおよび導電層９４ｂの二層とすることができる。図３０（Ａ）の構成においては、例えば、導電層１２６ａおよび導電層９４ａを低抵抗の金属等を選択して形成し、導電層１２６ｂを光電変換層１２１とコンタクト特性の良い金属等を選択して形成するとよい。このような構成とすることで、光電変換素子の電気特性を向上させることができる。また、一部の金属は透光性導電層１２２と接触することにより電蝕を起こすことがある。そのような金属を導電層９４ａに用いた場合でも導電層９４ｂを介することによって電蝕を防止することができる。
導電層１２６ａおよび導電層９４ａには、例えば、アルミニウム、チタン、またはアルミニウムをチタンで挟むような積層を用いることができる。また、導電層１２６ｂおよび導電層９４ｂには、例えば、モリブデンやタングステンなどを用いることができる。
また、絶縁層９２等が多層である構成であってもよい。例えば、図３０（Ｂ）に示すように、絶縁層９２が絶縁層９２ａおよび絶縁層９２ｂを有し、かつ絶縁層９２ａと絶縁層９２ｂとのエッチングレート等が異なる場合は、導電体９１は段差を有するようになる。層間絶縁層や平坦化膜に用いられるその他の絶縁層が多層である場合も同様に導電体９１は段差を有するようになる。なお、ここでは絶縁層９２が２層である例を示したが、絶縁層９２およびその他の絶縁層は３層以上の構成であってもよい。
なお、隔壁１２７は、無機絶縁体や絶縁有機樹脂などを用いて形成することができる。また、隔壁１２７は、トランジスタ等に対する遮光のため、および／または１画素あたりの受光部の面積を確定するために黒色等に着色されていてもよい。
また、光電変換素子１２０には、非晶質シリコン膜や微結晶シリコン膜などを用いたｐｉｎ型ダイオード素子などを用いてもよい。
例えば、図３１は光電変換素子１２０にｐｉｎ型の薄膜フォトダイオードを用いた例である。当該フォトダイオードは、ｐ型の半導体層１２５、ｉ型の半導体層１２４、およびｎ型の半導体層１２３が順に積層された構成を有している。ｉ型の半導体層１２４には非晶質シリコンを用いることが好ましい。また、ｎ型の半導体層１２３およびｐ型の半導体層１２５には、それぞれの導電型を付与するドーパントを含む非晶質シリコンまたは微結晶シリコンなどを用いることができる。非晶質シリコンを光電変換層とするフォトダイオードは可視光の波長領域における感度が高く、微弱な可視光を検知しやすい。
図３１に示す光電変換素子１２０では、ｐ型の半導体層１２５と電極１２６が電気的に接続されている。また、ｎ型の半導体層１２３は、導電体９１を介して配線９４と電気的に接続されている。
また、ｐｉｎ型の薄膜フォトダイオードの形態を有する光電変換素子１２０の構成、ならびに光電変換素子１２０および配線の接続形態は、図３２（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す例であってもよい。なお、光電変換素子１２０の構成、光電変換素子１２０と配線の接続形態はこれらに限定されず、他の形態であってもよい。
図３２（Ａ）は、光電変換素子１２０のｎ型の半導体層１２３と接する透光性導電層１２２を設けた構成である。透光性導電層１２２は電極として作用し、光電変換素子１２０の出力電流を高めることができる。
透光性導電層１２２には、例えば、インジウム錫酸化物、シリコンを含むインジウム錫酸化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、またはグラフェン等を用いることができる。また、透光性導電層１２２は単層に限らず、異なる膜の積層であってもよい。
図３２（Ｂ）は、光電変換素子１２０のｎ型の半導体層１２３と配線９５が直接接続された構成である。
図３２（Ｃ）は、光電変換素子１２０のｎ型の半導体層１２３と接する透光性導電層１２２が設けられ、配線９５と透光性導電層１２２が電気的に接続されている構成である。
図３２（Ｄ）は、光電変換素子１２０を覆う絶縁層にｎ型の半導体層１２３が露出する開口部が設けられ、当該開口部を覆う透光性導電層１２２と配線９５が電気的に接続されている構成である。
図３２（Ｅ）は、光電変換素子１２０を貫通する導電体９１が設けられた構成である。当該構成では、配線９４は導電体９１を介してｎ型の半導体層１２３と電気的に接続される。なお、図面上では、配線９４と電極１２６とは、ｐ型の半導体層１２５を介して見かけ上導通してしまう形態を示している。しかしながら、ｐ型の半導体層１２５の横方向の電気抵抗が高いため、配線９４と電極１２６との間に適切な間隔を設ければ、両者間は極めて高抵抗となる。したがって、光電変換素子１２０は、アノードとカソードが短絡することなく、ダイオード特性を有することができる。なお、ｎ型の半導体層１２３と電気的に接続される導電体９１は複数であってもよい。
図３２（Ｆ）は、図３２（Ｅ）の光電変換素子１２０に対して、ｎ型の半導体層１２３と接する透光性導電層１２２を設けた構成である。
なお、図３２（Ｄ）、図３２（Ｅ）、および図３２（Ｆ）に示す光電変換素子１２０では、受光領域と配線等が重ならないため、広い受光面積を確保できる利点を有する。
また、光電変換素子１２０には、図３３に示すように、シリコン基板１００を光電変換層としたフォトダイオードを用いることもできる。
上述したセレン系材料や非晶質シリコンなどを用いて形成した光電変換素子１２０は、成膜工程、リソグラフィ工程、エッチング工程などの一般的な半導体作製工程を用いて作製するこができる。また、セレン系材料は高抵抗であり、図２８（Ａ）に示すように、光電変換層１２１を回路間で分離しない構成とすることもできる。したがって、本発明の一態様の撮像装置は、歩留りが高く、低コストで作製することができる。一方で、シリコン基板１００を光電変換層としたフォトダイオードを形成する場合は、研磨工程や貼り合わせ工程などの難度の高い工程が必要となる。
また、本発明の一態様の撮像装置は、回路が形成されたシリコン基板１０６が積層された構成としてもよい。例えば、図３４（Ａ）に示すようにシリコン基板１０６に活性領域を有するトランジスタ１０１およびトランジスタ１０２を有する層１４００が画素回路と重なる構成とすることができる。なお、図３４（Ｂ）はトランジスタのチャネル幅方向の断面図に相当する。
シリコン基板１０６に形成された回路は、画素回路が出力する信号を読み出す機能や当該信号を変換する処理などを行う機能を有することができ、例えば、図３４（Ｃ）に示す回路図のようなＣＭＯＳインバータを含む構成とすることができる。トランジスタ１０１（ｎ−ｃｈ型）のゲートとトランジスタ１０２（ｐ−ｃｈ型）のゲートは互いに電気的に接続される。また、一方のトランジスタのソースまたはドレインの一方は、他方のトランジスタのソースまたはドレインの一方と電気的に接続される。また、両方のトランジスタのソースまたはドレインの他方はそれぞれ別の配線に電気的に接続される。
また、シリコン基板１００およびシリコン基板１０６はバルクのシリコン基板に限らず、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体を材料とする基板を用いることもできる。
ここで、図３３および図３４（Ａ）に示すように、酸化物半導体を有するトランジスタが形成される領域と、Ｓｉデバイス（ＳｉトランジスタまたはＳｉフォトダイオード）が形成される領域との間には絶縁層９６が設けられる。
トランジスタ１０１およびトランジスタ１０２の活性領域近傍に設けられる絶縁層中の水素はシリコンのダングリングボンドを終端する。したがって、当該水素はトランジスタ１０１およびトランジスタ１０２の信頼性を向上させる効果がある。一方、トランジスタ１３１等の活性層である酸化物半導体層の近傍に設けられる絶縁層中の水素は、酸化物半導体層中にキャリアを生成する要因の一つとなる。そのため、当該水素はトランジスタ１３１等の信頼性を低下させる要因となる場合がある。したがって、Ｓｉトランジスタを有する一方の層と、ＯＳトランジスタを有する他方の層を積層する場合、これらの間に水素の拡散を防止する機能を有することができる絶縁層９６を設けることが好ましい。絶縁層９６により、一方の層に水素を閉じ込めることでトランジスタ１０１およびトランジスタ１０２の信頼性が向上することができる。また、一方の層から他方の層への水素の拡散が抑制されることでトランジスタ１３１等の信頼性も向上させることができる。
絶縁層９６としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ：Ｙｔｔｒｉａ−Ｓｔａｂｉｌｉｚｅｄ Ｚｉｒｃｏｎｉａ）等を用いることができる。
なお、図３４（Ａ）に示すような構成では、シリコン基板１０６に形成される回路（例えば、駆動回路）と、トランジスタ１３１等と、光電変換素子１２０とを重なるように形成することができるため、画素の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。例えば、画素数が４Ｋ２Ｋ、８Ｋ４Ｋまたは１６Ｋ８Ｋなどの撮像装置に用いることが適する。なお、８Ｋ４Ｋの撮像装置は約３千３百万個の画素を有するため、３３Ｍと呼ぶこともできる。また、例えば画素１１が有するトランジスタ１３４およびトランジスタ１３５をＳｉトランジスタで形成し、トランジスタ１３１、トランジスタ１３２、トランジスタ１３３および光電変換素子１２０と、トランジスタ１３４およびトランジスタ１３５と、が重なる領域を有する構成とすることもできる。この場合、トランジスタ１３１、トランジスタ１３２およびトランジスタ１３３はＯＳトランジスタで形成する。
また、図３４（Ａ）に示す撮像装置は、シリコン基板１０６には光電変換素子を設けない構成である。したがって、各種トランジスタや配線などの影響を受けずに光電変換素子１２０に対する光路を確保することができ、高開口率の画素を形成することができる。
なお、図３４（Ａ）、（Ｂ）において、Ｓｉトランジスタはフィン型の構成を例示しているが、図３５（Ａ）に示すようにプレーナー型であってもよい。または、図３５（Ｂ）に示すように、シリコン薄膜の活性層１０５を有するトランジスタであってもよい。また、活性層１０５は、多結晶シリコンやＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）の単結晶シリコンとすることができる。
また、本発明の一態様の撮像装置は、図３６に示す構成とすることができる。
図３６に示す撮像装置は、図３４（Ａ）に示す撮像装置の変形例であり、ＯＳトランジスタおよびＳｉトランジスタでＣＭＯＳインバータを構成する例を図示している。
ここで、層１４００に設けるＳｉトランジスタであるトランジスタ１０２はｐ−ｃｈ型とし、層１１００に設けるＯＳトランジスタであるトランジスタ１０１はｎ−ｃｈ型とする。ｐ−ｃｈ型トランジスタのみをシリコン基板１０６に設けることで、ウェル形成やｎ型不純物層形成など工程を省くことができる。
なお、図３６に示す撮像装置は、光電変換素子１２０にセレン等を用いた例を示したが、図３１と同様にｐｉｎ型の薄膜フォトダイオードを用いた構成としてもよい。
図３６に示す撮像装置において、トランジスタ１０１は、層１１００に形成するトランジスタ１３１およびトランジスタ１３２と同一の工程で作製することができる。したがって、撮像装置の製造工程を簡略化することができる。
また、本発明の一態様の撮像装置は、図３７に示すように、シリコン基板１００に形成されたフォトダイオードおよびその上に形成されたＯＳトランジスタで構成された画素を有する構成と、回路が形成されたシリコン基板１０６とを貼り合わせた構成としてもよい。このような構成とすることで、シリコン基板１００に形成するフォトダイオードの実効的な面積を向上することが容易になる。また、シリコン基板１０６に形成する回路を微細化したＳｉトランジスタで高集積化することで高性能な半導体装置を提供することができる。
また、図３７の変形例として、図３８および図３９に示すように、ＯＳトランジスタおよびＳｉトランジスタで回路を構成する形態であってもよい。このような構成とすることで、シリコン基板１００に形成するフォトダイオードの実効的な面積を向上することが容易になる。また、シリコン基板１０６に形成する回路を微細化したＳｉトランジスタで高集積化することで高性能な半導体装置を提供することができる。
図３８の構成の場合、シリコン基板１０６上のＯＳトランジスタおよびＳｉトランジスタでＣＭＯＳ回路を構成することができる。ＯＳトランジスタは極めてオフ電流が低いため、静的なリーク電流が極めて少ないＣＭＯＳ回路を構成することができる。
図３９の構成の場合、シリコン基板１００上のＯＳトランジスタおよびシリコン基板１０６に形成されたＳｉトランジスタでＣＭＯＳ回路を構成することができる。
図４０（Ａ）は、撮像装置にカラーフィルタ等を付加した形態の一例の断面図である。当該断面図は、３画素分の画素回路を有する領域の一部を示している。光電変換素子１２０が形成される層１２００上には、絶縁層２５００が形成される。絶縁層２５００は可視光に対して透光性の高い酸化シリコン膜などを用いることができる。また、パッシベーション膜として窒化シリコン膜を積層する構成としてもよい。また、反射防止膜として、酸化ハフニウムなどの誘電体膜を積層する構成としてもよい。
絶縁層２５００上には、遮光層２５１０が形成されてもよい。遮光層２５１０は、上部のカラーフィルタを通る光の混色を防止する機能を有することができる。遮光層２５１０には、アルミニウム、タングステンなどの金属層や当該金属層と反射防止膜としての機能を有することができる誘電体膜を積層する構成とすることができる。
絶縁層２５００および遮光層２５１０上には平坦化膜として有機樹脂層２５２０を設ける構成とすることができる。また、画素別にカラーフィルタ２５３０（カラーフィルタ２５３０ａ、カラーフィルタ２５３０ｂ、カラーフィルタ２５３０ｃ）が形成される。例えば、カラーフィルタ２５３０ａ、カラーフィルタ２５３０ｂおよびカラーフィルタ２５３０ｃに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｃ（シアン）、Ｍ（マゼンタ）などの色を割り当てることにより、カラー画像を得ることができる。
カラーフィルタ２５３０上には、透光性を有する絶縁層２５６０などを設けることができる。
また、図４０（Ｂ）に示すように、カラーフィルタ２５３０の代わりに光学変換層２５５０を用いてもよい。このような構成とすることで、様々な波長領域における画像が得られる撮像装置とすることができる。
例えば、光学変換層２５５０に可視光線の波長以下の光を遮るフィルタを用いれば赤外線撮像装置とすることができる。また、光学変換層２５５０に近赤外線の波長以下の光を遮るフィルタを用いれば遠赤外線撮像装置とすることができる。また、光学変換層２５５０に可視光線の波長以上の光を遮るフィルタを用いれば紫外線撮像装置とすることができる。
また、光学変換層２５５０にシンチレータを用いれば、Ｘ線撮像装置などに用いる、放射線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等の放射線がシンチレータに入射されると、フォトルミネッセンスと呼ばれる現象により可視光線や紫外光線などの光（蛍光）に変換される。そして、当該光を光電変換素子１２０で検知することにより画像データを取得する。また、放射線検出器などに当該構成の撮像装置を用いてもよい。
シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収して可視光や紫外光を発する物質、または当該物質を含む材料からなる。例えば、Ｇｄ２Ｏ２Ｓ：Ｔｂ、Ｇｄ２Ｏ２Ｓ：Ｐｒ、Ｇｄ２Ｏ２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ２、ＢａＦ２、ＣｅＦ３、ＬｉＦ、ＬｉＩ、ＺｎＯなどの材料や、それらを樹脂やセラミクスに分散させたものが知られている。
なお、セレン系材料を用いた光電変換素子１２０においては、Ｘ線等の放射線を電荷に直接変換することができるため、シンチレータを不要とする構成とすることもできる。
カラーフィルタ２５３０ａ、カラーフィルタ２５３０ｂおよびカラーフィルタ２５３０ｃ上には、マイクロレンズアレイ２５４０を設けてもよい。マイクロレンズアレイ２５４０が有する個々のレンズを通る光が直下のカラーフィルタを通り、光電変換素子１２０に照射されるようになる。なお、図４０（Ａ）、（Ｂ）、（Ｃ）に示す層１２００以外の領域を層１６００とする。
図４０（Ｃ）に示す撮像装置の具体的な構成は、図２８（Ａ）に示す撮像装置を例にすると、図４１に示すようになる。また、図３３に示す撮像装置を例にすると、図４２に示すようになる。
また、本発明の一態様の撮像装置は、図４３および図４４に示すように回折格子１５００と組み合わせてもよい。回折格子１５００を介した被写体の像（回折画像）を画素に取り込み、画素における撮像画像から演算処理により入力画像（被写体の像）を構成することができる。また、レンズの替わりに回折格子１５００を用いることで撮像装置のコストを下げることができる。
回折格子１５００は、透光性を有する材料で形成することができる。例えば、酸化シリコン膜、酸化窒化シリコン膜などの無機絶縁膜を用いることができる。または、アクリル樹脂、ポリイミド樹脂などの有機絶縁膜などを用いてもよい。または、上記無機絶縁膜と有機絶縁膜との積層であってもよい。
また、回折格子１５００は、感光性樹脂などを用いたリソグラフィ工程で形成することができる。また、リソグラフィ工程とエッチング工程とを用いて形成することもできる。また、ナノインプリントリソグラフィやレーザスクライブなどを用いて形成することもできる。
なお、回折格子１５００とマイクロレンズアレイ２５４０との間に間隔Ｘを設けてもよい。間隔Ｘは、１ｍｍ以下、好ましくは１００μｍ以下とすることができる。なお、当該間隔は空間でもよいし、透光性を有する材料を封止層または接着層として設けてもよい。例えば、窒素や希ガスなどの不活性ガスを当該間隔に封じ込めることができる。または、アクリル樹脂、エポキシ樹脂またはポリイミド樹脂などを当該間隔に設けてもよい。またはシリコーンオイルなどの液体を設けてもよい。なお、マイクロレンズアレイ２５４０を設けない場合においても、カラーフィルタ２５３０と回折格子１５００との間に間隔Ｘを設けてもよい。
また、本発明の一態様における撮像装置は、図４５（Ａ１）および図４５（Ｂ１）に示すように湾曲させてもよい。図４５（Ａ１）は、撮像装置を同図中の二点鎖線Ｘ１−Ｘ２の方向に湾曲させた状態を示している。図４５（Ａ２）は、図４５（Ａ１）中の二点鎖線Ｘ１−Ｘ２で示した部位の断面図である。図４５（Ａ３）は、図４５（Ａ１）中の二点鎖線Ｙ１−Ｙ２で示した部位の断面図である。
図４５（Ｂ１）は、撮像装置を同図中の二点鎖線Ｘ３−Ｘ４の方向に湾曲させ、かつ、同図中の二点鎖線Ｙ３−Ｙ４の方向に湾曲させた状態を示している。図４５（Ｂ２）は、図４５（Ｂ１）中の二点鎖線Ｘ３−Ｘ４で示した部位の断面図である。図４５（Ｂ３）は、図４５（Ｂ１）中の二点鎖線Ｙ３−Ｙ４で示した部位の断面図である。
撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた半導体装置などの小型化や軽量化を容易とすることができる。また、撮像された画像の品質を向上させる事ができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態６）
本実施の形態では、実施の形態１に示した表示装置２０の構成について図面を用いて詳細に説明する。
図４６（Ａ）は、表示装置２０の構成のうち、画素２１、回路２３、および回路２４を示すブロック図である。図４６（Ａ）では、回路２４に接続される配線を配線４４［１］乃至配線４４［ｍ］（ｍは自然数）、回路２３に接続される配線を配線４３［１］乃至配線４３［ｎ］（ｎは自然数）とし、画素２１ではそれぞれに（１，１）乃至（ｎ，ｍ）の符号を付している。
配線４４はゲート線としての機能を有することができる。また、配線４３はソース線としての機能を有することができる。
図４６（Ｂ）は、図４６（Ａ）で示す配線４４および配線４３に与える信号のタイミングチャートである。図４６（Ｂ）では、データ信号を書き換えるフレームと、データ信号を書き換えないフレームと、に分けて示している。また、図４６（Ｂ）では、帰線期間等の期間を考慮していない。
実施の形態１で前述した第１の表示モードでは、画像データの書き換えを行う。そのため、１フレーム期間毎にデータ信号を書き換える。この場合、配線４４［１］乃至配線４４［ｍ］には順に走査信号が与えられる。走査信号が”Ｈ”の期間である水平走査期間４５では、各列の配線４３［１］乃至配線４３［ｎ］には、ビデオデータ信号４６が与えられる。
実施の形態１で前述した第２の表示モードでは、画像データの書き換えを行わない。そのため、１フレーム期間毎にビデオデータ信号４６を書き換えず、画素内でビデオデータ信号４６の電位を保持する。この場合、配線４４［１］乃至配線４４［ｍ］に与える走査信号を停止する。また水平走査期間４５では、各列の配線４３［１］乃至配線４３［ｎ］に与えるビデオデータ信号４６を停止する。
図４７は、画素２１の構成例を示す回路図である。図４７（Ａ）は、表示素子として液晶素子を用いる画素の例であり、図４７（Ｂ）は、表示素子として発光素子を用いる画素の例である。
図４７（Ａ）に示す画素２１は、トランジスタ２１１、液晶素子２１２および容量素子２１３を有する。
トランジスタ２１１のゲートには配線４４が電気的に接続される。また、トランジスタ２１１のソースまたはドレインの一方には配線４３が電気的に接続される。また、トランジスタ２１１のソースまたはドレインの他方には液晶素子２１２および容量素子２１３の一方の端子が電気的に接続される。
トランジスタ２１１は、液晶素子２１２と配線４３との電気的接続を制御するスイッチング素子として機能することができ、配線４４から入力される走査信号によりオン、オフが制御される。なおトランジスタ２１１には、オフ電流を小さくできるＯＳトランジスタが好適である。
図４７（Ｂ）に示す画素２１は、トランジスタ２２１、トランジスタ２２２および発光素子２２３を有する。
トランジスタ２２１のゲートには配線４４が電気的に接続される。また、トランジスタ２２１のソースまたはドレインの一方には配線４３が電気的に接続される。また、トランジスタ２２１のソースまたはドレインの他方にはトランジスタ２２２のゲートが電気的に接続される。また、トランジスタ２２２のソースまたはドレインの一方には配線４７が電気的に接続される。また、トランジスタ２２２のソースまたはドレインの他方には発光素子２２３の一方の端子が電気的に接続される。
トランジスタ２２１は、トランジスタ２２２のゲートと、配線４３と、の電気的接続を制御するスイッチング素子であり、配線４４から入力される走査信号によりオン、オフが制御される。なおトランジスタ２２１には、オフ電流を小さくできるＯＳトランジスタが好適である。
図４７（Ａ）、（Ｂ）に示した回路図においては、ＯＳトランジスタであることを明示するために、ＯＳトランジスタの回路記号に「ＯＳ」の記載を付している。
なお画素２１は、画像データの書き換えを行わない第２の表示モードにおいて、画素内でビデオデータ信号４６の電位を保持することができればよい。そのため、オフ電流の小さいトランジスタを用いる構成に限らない。画素２１は、画素内にビデオデータを保持可能なメモリを有する構成でもよい。
画素２１内にメモリを有する構成について図４８（Ａ）に示す。画素２１は、メモリ２１４を有することで、ビデオデータを保持することができる。メモリとしては、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等におけるメモリ回路を適用すればよい。図４８（Ｂ）には、メモリ２１４にＳＲＡＭを適用した場合の回路図の一例を示す。
表示装置の断面図の一例を図４９に示す。なお図４９（Ａ）のＡ−Ｂは、画素２１のトランジスタ付近の断面の模式図であり、図４９（Ｂ）のＣ−Ｄは、端子部付近の断面の模式図である。
図４９（Ａ）、（Ｂ）において、基板３００、トランジスタ３０１、画素電極３０２、コモン電極３０３、絶縁膜３０４、配向膜３０５、液晶３０６、基板３０７、配向膜３０８、配線３０９、封止層３１０、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔｓ）３１１および導電性樹脂３１２を示している。
図４９（Ａ）、（Ｂ）は、画素電極３０２とコモン電極との間に電位差を与える、所謂横電界方式（例えばＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード）の液晶表示装置を示しているが、所謂縦電界方式（例えば、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｅｎｄ）モードなど）としてもよい。
画素２１に用いられるトランジスタ３０１として、図４７（Ａ）に示すトランジスタ２１１と同様のトランジスタを用いることができる。
画素電極３０２およびコモン電極３０３は、透光性を有する導電層で構成すればよい。一例としては、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）を用いることができる。
なお図４９（Ａ）、（Ｂ）では、表示素子として、液晶を用いる構成について示したが、本発明の一態様はこれに限らず、様々な形態、または様々な素子を有することが出来る。表示素子、表示装置、発光素子または発光装置は、例えば、エレクトロルミネッセンス（ＥＬ：Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ：Ｇｒａｔｉｎｇ Ｌｉｇｈｔ Ｖａｌｖｅ）、プラズマディスプレイパネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ：Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、デジタル・マイクロ・シャッター（ＤＭＳ：Ｄｉｇｉｔａｌ Ｍｉｃｒｏ Ｓｈｕｔｔｅｒ）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（Ｉｎｔｅｒｆｅｒｅｎｃｅ ＭＯＤｕｌａｔｉｏｎ）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、電界放出ディスプレイ（ＦＥＤ：Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）または表面伝導型電子放出素子ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体層は、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。
なお基板３００の種類は、特定のものに限定されることはない。その基板３００の一例としては、半導体基板（例えば単結晶基板またはシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、またはソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリテトラフルオロエチレン（ＰＴＦＥ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、またはポリ塩化ビニルなどからなるフィルムがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、または紙類などがある。特に、半導体基板、単結晶基板、またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、または回路の高集積化を図ることができる。
また、基板３００として、トランジスタが形成されたシリコン基板、および当該シリコン基板上に絶縁層、配線、コンタクトプラグとしての機能を有することができる導電体等が形成されたものを用いることができる。なお、シリコン基板にｐ−ｃｈ型のトランジスタのみを形成する場合は、ｎ−型の導電型を有するシリコン基板を用いることが好ましい。または、ｎ−型またはｉ型のシリコン層を有するＳＯＩ基板であってもよい。また、当該シリコン基板におけるトランジスタを形成する面の面方位は、（１１０）面であることが好ましい。（１１０）面にｐ−ｃｈ型トランジスタを形成することで、移動度を高くすることができる。
また、基板３００として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するために用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
つまり、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、またはゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態７）
本実施の形態では、本発明の一態様に用いることのできる酸化物半導体を有するトランジスタについて図面を用いて説明する。なお、本実施の形態における図面では、明瞭化のために一部の要素を拡大、縮小、または省略して図示している。
図５０（Ａ）は本発明の一態様のトランジスタ４０１の上面図である。また、図５０（Ａ）に示す一点鎖線Ｂ１−Ｂ２方向の断面が図５０（Ｂ）に相当する。また、図５０（Ａ）に示す一点鎖線Ｂ３−Ｂ４方向の断面が図５２（Ａ）に相当する。なお、一点鎖線Ｂ１−Ｂ２方向をチャネル長方向、一点鎖線Ｂ３−Ｂ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ４０１は、基板４１５と、絶縁層４２０と、酸化物半導体層４３０と、導電層４４０と、導電層４５０と、絶縁層４６０と、導電層４７０と、絶縁層４７５と、絶縁層４８０と、を有する。
絶縁層４２０は基板４１５と接し、酸化物半導体層４３０は絶縁層４２０と接し、導電層４４０および導電層４５０は絶縁層４２０および酸化物半導体層４３０と接し、絶縁層４６０は絶縁層４２０、酸化物半導体層４３０、導電層４４０および導電層４５０と接し、導電層４７０は絶縁層４６０と接し、絶縁層４７５は絶縁層４２０、導電層４４０、導電層４５０および導電層４７０と接し、絶縁層４８０は絶縁層４７５と接する。
ここで、酸化物半導体層４３０における、導電層４４０と重なる領域を領域５３１、導電層４５０と重なる領域を領域５３２、絶縁層４６０と接する領域を領域５３３とする。
また、導電層４４０および導電層４５０は酸化物半導体層４３０と電気的に接続される。
導電層４４０はソースまたはドレインの一方、導電層４５０はソースまたはドレインの他方、絶縁層４６０はゲート絶縁層、導電層４７０はゲートとしての機能を有することができる。
また、図５０（Ｂ）に示す領域５３１はソース領域またはドレイン領域の一方、領域５３２はソース領域またはドレイン領域の他方、領域５３３はチャネル形成領域としての機能を有することができる。
また、導電層４４０および導電層４５０は単層で形成される例を図示しているが、二層以上の積層であってもよい。さらに、導電層４７０は、導電層４７１および導電層４７２の二層で形成される例を図示しているが、一層または三層以上の積層であってもよい。当該構成は本実施の形態で説明する他のトランジスタにも適用できる。
なお、必要に応じて絶縁層４８０に平坦化膜としての機能を付加してもよい。
また、本発明の一態様のトランジスタは、図５０（Ｃ）、（Ｄ）に示す構成であってもよい。図５０（Ｃ）はトランジスタ４０２の上面図である。また、図５０（Ｃ）に示す一点鎖線Ｃ１−Ｃ２方向の断面が図５０（Ｄ）に相当する。また、図５０（Ｃ）に示す一点鎖線Ｃ３−Ｃ４方向の断面は、図５２（Ｂ）に相当する。なお、一点鎖線Ｃ１−Ｃ２方向をチャネル長方向、一点鎖線Ｃ３−Ｃ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ４０２は、絶縁層４６０の端部と導電層４７０の端部を一致させない点が、トランジスタ４０１と異なる。トランジスタ４０２の構造は、導電層４４０および導電層４５０が絶縁層４６０で広く覆われているため、導電層４４０および導電層４５０と、導電層４７０の間の電気抵抗が高く、ゲートリーク電流の少ない特徴を有している。
トランジスタ４０１およびトランジスタ４０２は、導電層４７０と導電層４４０および導電層４５０が重なる領域を有するトップゲート構造である。当該領域のチャネル長方向の幅は、寄生容量を小さくするために３ｎｍ以上３００ｎｍ未満とすることが好ましい。当該構成では、酸化物半導体層４３０にオフセット領域が形成されないため、オン電流の高いトランジスタを形成しやすい。
また、本発明の一態様のトランジスタは、図５０（Ｅ）、（Ｆ）に示す構成であってもよい。図５０（Ｅ）はトランジスタ４０３の上面図である。また、図５０（Ｅ）に示す一点鎖線Ｄ１−Ｄ２方向の断面が図５０（Ｆ）に相当する。また、図５０（Ｅ）に示す一点鎖線Ｄ３−Ｄ４方向の断面は、図５２（Ａ）に相当する。なお、一点鎖線Ｄ１−Ｄ２方向をチャネル長方向、一点鎖線Ｄ３−Ｄ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ４０３の絶縁層４２０は基板４１５と接し、酸化物半導体層４３０は絶縁層４２０と接し、絶縁層４６０は絶縁層４２０および酸化物半導体層４３０と接し、導電層４７０は絶縁層４６０と接し、絶縁層４７５は絶縁層４２０、酸化物半導体層４３０および導電層４７０と接し、絶縁層４８０は絶縁層４７５と接し、導電層４４０および導電層４５０は酸化物半導体層４３０および絶縁層４８０と接する。
絶縁層４７５および絶縁層４８０に開口部が設けられ、当該開口部を通じて導電層４４０および導電層４５０が酸化物半導体層４３０と電気的に接続されている。
なお、必要に応じて導電層４４０、導電層４５０および絶縁層４８０に接する絶縁層（平坦化膜）などを有していてもよい。
また、酸化物半導体層４３０において、絶縁層４７５と重なり、領域５３１と領域５３３に挟まれた領域を領域５３４とする。また、絶縁層４７５と重なり、領域５３２と領域５３３に挟まれた領域を領域５３５とする。
また、本発明の一態様のトランジスタは、図５１（Ａ）、（Ｂ）に示す構成であってもよい。図５１（Ａ）はトランジスタ４０４の上面図である。また、図５１（Ａ）に示す一点鎖線Ｅ１−Ｅ２方向の断面が図５１（Ｂ）に相当する。また、図５１（Ａ）に示す一点鎖線Ｅ３−Ｅ４方向の断面は、図５２（Ａ）に相当する。なお、一点鎖線Ｅ１−Ｅ２方向をチャネル長方向、一点鎖線Ｅ３−Ｅ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ４０４の絶縁層４２０は基板４１５と接し、酸化物半導体層４３０は絶縁層４２０と接し、導電層４４０および導電層４５０は絶縁層４２０および酸化物半導体層４３０と接し、絶縁層４６０は絶縁層４２０および酸化物半導体層４３０と接し、導電層４７０は絶縁層４６０と接し、絶縁層４７５は絶縁層４２０、酸化物半導体層４３０、導電層４４０、導電層４５０および導電層４７０と接し、絶縁層４８０は絶縁層４７５と接する。
トランジスタ４０４は、導電層４４０および導電層４５０が酸化物半導体層４３０の端部を覆うように接している点が、トランジスタ４０３と異なる。
トランジスタ４０３およびトランジスタ４０４は導電層４７０と、導電層４４０および導電層４５０が重なる領域を有さないセルフアライン構造である。セルフアライン構造のトランジスタはゲートと、ソースおよびドレインと、の寄生容量が極めて小さいため、高速動作用途に適している。
また、本発明の一態様のトランジスタは、図５１（Ｃ）、（Ｄ）に示す構成であってもよい。図５１（Ｃ）はトランジスタ４０５の上面図である。また、図５１（Ｃ）に示す一点鎖線Ｆ１−Ｆ２方向の断面が図５１（Ｄ）に相当する。また、図５１（Ｃ）に示す一点鎖線Ｆ３−Ｆ４方向の断面は、図５２（Ａ）に相当する。なお、一点鎖線Ｆ１−Ｆ２方向をチャネル長方向、一点鎖線Ｆ３−Ｆ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ４０５は、導電層４４０が導電層４４１と導電層４４２の２層で形成され、導電層４５０が導電層４５１と導電層４５２の２層で形成されている。また、絶縁層４２０は基板４１５と接し、酸化物半導体層４３０は絶縁層４２０と接し、導電層４４１および導電層４５１は酸化物半導体層４３０と接し、絶縁層４６０は絶縁層４２０、酸化物半導体層４３０、導電層４４１および導電層４５１と接し、導電層４７０は絶縁層４６０と接し、絶縁層４７５は絶縁層４２０、導電層４４１、導電層４５１および導電層４７０と接し、絶縁層４８０は絶縁層４７５と接し、導電層４４２は導電層４４１および絶縁層４８０と接し、導電層４５２は導電層４５１および絶縁層４８０と接する。
ここで、導電層４４１および導電層４５１は、酸化物半導体層４３０の上面と接し、側面には接しない構成となっている。
なお、必要に応じて導電層４４２、導電層４５２および絶縁層４８０に接する絶縁層などを有していてもよい。
また、導電層４４１および導電層４５１が酸化物半導体層４３０と電気的に接続される。そして、導電層４４２が導電層４４１と、導電層４５２が導電層４５１とそれぞれ電気的に接続される。
酸化物半導体層４３０において、導電層４４１と重なる領域がソース領域またはドレイン領域の一方としての機能を有することができる領域５３１となり、導電層４５１と重なる領域がソース領域またはドレイン領域の他方としての機能を有することができる領域５３２となる。
また、本発明の一態様のトランジスタは、図５１（Ｅ）、（Ｆ）に示す構成であってもよい。図５１（Ｅ）はトランジスタ４０６の上面図である。また、図５１（Ｅ）に示す一点鎖線Ｇ１−Ｇ２方向の断面が図５１（Ｆ）に相当する。また、図５１（Ｅ）に示す一点鎖線Ｇ３−Ｇ４方向の断面は、図５２（Ａ）に相当する。なお、一点鎖線Ｇ１−Ｇ２方向をチャネル長方向、一点鎖線Ｇ３−Ｇ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ４０６は、導電層４４０が導電層４４１および導電層４４２の２層で形成され、導電層４５０が導電層４５１および導電層４５２の２層で形成されている点が、トランジスタ４０３と異なる。
トランジスタ４０５およびトランジスタ４０６の構成では、導電層４４０および導電層４５０が絶縁層４２０と接しない構成であるため、絶縁層４２０中の酸素が導電層４４０および導電層４５０に奪われにくくなり、絶縁層４２０から酸化物半導体層４３０中への酸素の供給を容易とすることができる。
なお、トランジスタ４０３、トランジスタ４０４およびトランジスタ４０６における領域５３４および領域５３５には、酸素欠損を形成し導電率を高めるための不純物を添加してもよい。酸化物半導体層に酸素欠損を形成する不純物としては、例えば、リン、砒素、アンチモン、ホウ素、アルミニウム、シリコン、窒素、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、インジウム、フッ素、塩素、チタン、亜鉛、および炭素のいずれかから選択される一つ以上を用いることができる。当該不純物の添加方法としては、プラズマ処理法、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
不純物元素として、上記元素が酸化物半導体層に添加されると、酸化物半導体層中の金属元素および酸素の結合が切断され、酸素欠損が形成される。酸化物半導体層に含まれる酸素欠損と酸化物半導体層中に残存または後から添加される水素の相互作用により、酸化物半導体層の導電率を高くすることができる。
なお、不純物元素の添加により酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。その結果、酸化物導電体を形成することができる。ここでは、導電体化された酸化物半導体を酸化物導電体という。なお、酸化物導電体は酸化物半導体と同様に透光性を有する。
酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一致していると推定される。このため、酸化物導電体層とソースおよびドレインとしての機能を有することができる導電層との接触はオーミック接触であり、酸化物導電体層と、ソースおよびドレインとしての機能を有することができる導電層と、の接触抵抗を低減することができる。
また、図５０乃至図５２におけるトランジスタ４０１乃至トランジスタ４０６では、酸化物半導体層４３０が単層である例を図示したが、酸化物半導体層４３０は積層であってもよい。図５３（Ａ）は酸化物半導体層４３０の上面図であり、図５３（Ｂ）、（Ｃ）は、酸化物半導体層４３０ａおよび酸化物半導体層４３０ｂの二層構造を有する酸化物半導体層４３０の断面図である。また、図５３（Ｄ）、（Ｅ）は、酸化物半導体層４３０ａ、酸化物半導体層４３０ｂおよび酸化物半導体層４３０ｃの三層構造を有する酸化物半導体層４３０の断面図である。
なお、酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃは、チャネル領域を形成しないため絶縁層と呼ぶこともできる。
酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、酸化物半導体層４３０ｃには、それぞれ組成の異なる酸化物半導体層などを用いることができる。
トランジスタ４０１乃至トランジスタ４０６の酸化物半導体層４３０は、図５３（Ｂ）、（Ｃ）または図５３（Ｄ）、（Ｅ）に示す酸化物半導体層４３０と入れ替えることができる。
また、本発明の一態様のトランジスタは、図５４乃至図５６に示す構成であってもよい。図５４（Ａ）、（Ｃ）、（Ｅ）および図５５（Ａ）、（Ｃ）、（Ｅ）はトランジスタ４０７乃至トランジスタ４１２の上面図である。また、図５４（Ａ）、（Ｃ）、（Ｅ）および図５５（Ａ）、（Ｃ）、（Ｅ）に示す一点鎖線Ｈ１−Ｈ２方向乃至Ｍ１−Ｍ２方向の断面が図５４（Ｂ）、（Ｄ）、（Ｆ）および図５５（Ｂ）、（Ｄ）、（Ｆ）に相当する。また、図５４（Ａ）、（Ｅ）および図５５（Ａ）、（Ｃ）、（Ｅ）に示す一点鎖線Ｈ３−Ｈ４およびＪ３−Ｊ４乃至Ｍ３−Ｍ４方向の断面が図５６（Ａ）に相当する。さらに、図５４（Ｃ）に示す一点鎖線Ｉ３−Ｉ４方向の断面が図５６（Ｂ）に相当する。なお、一点鎖線Ｈ１−Ｈ２方向乃至Ｍ１−Ｍ２方向をチャネル長方向、一点鎖線Ｈ３−Ｈ４方向乃至Ｍ３−Ｍ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ４０７およびトランジスタ４０８は、領域５３１および領域５３２において酸化物半導体層４３０が二層（酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ）である点、領域５３３において酸化物半導体層４３０が三層（酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、酸化物半導体層４３０ｃ）である点、および導電層４４０および導電層４５０と、絶縁層４６０と、の間に酸化物半導体層の一部（酸化物半導体層４３０ｃ）が介在している点を除き、トランジスタ４０１およびトランジスタ４０２と同様の構成を有する。
トランジスタ４０９、トランジスタ４１０およびトランジスタ４１２は、領域５３１、領域５３２、領域５３４および領域５３５において酸化物半導体層４３０が二層（酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ）である点、領域５３３において酸化物半導体層４３０が三層（酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、酸化物半導体層４３０ｃ）である点を除き、トランジスタ４０３、トランジスタ４０４およびトランジスタ４０６と同様の構成を有する。
トランジスタ４１１は、領域５３１および領域５３２において酸化物半導体層４３０が二層（酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ）である点、領域５３３において酸化物半導体層４３０が三層（酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、酸化物半導体層４３０ｃ）である点、ならびに導電層４４１および導電層４５１と、絶縁層４６０と、の間に酸化物半導体層の一部（酸化物半導体層４３０ｃ）が介在している点を除き、トランジスタ４０５と同様の構成を有する。
また、本発明の一態様のトランジスタは、図５７（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）および図５８（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示すトランジスタ４０１乃至トランジスタ４１２のチャネル長方向の断面図、ならびに図５２（Ｃ）に示すトランジスタ４０１乃至トランジスタ４０６のチャネル幅方向の断面図および図５６（Ｃ）に示すトランジスタ４０７乃至トランジスタ４１２のチャネル幅方向の断面図のように、酸化物半導体層４３０と基板４１５との間に導電層４７３を備えていてもよい。導電層４７３を第２のゲート（バックゲートともいう）として用いることで、酸化物半導体層４３０のチャネル形成領域は、導電層４７０と導電層４７３により電気的に取り囲まれる。このようなトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。これにより、オン電流を増加させることができる。また、しきい値電圧の制御を行うことができる。なお、図５７（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）および図５８（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す断面図において、導電層４７３の幅を酸化物半導体層４３０よりも短くしてもよい。さらに、導電層４７３の幅を導電層４７０の幅よりも短くしてもよい。
オン電流を増加させるには、例えば、導電層４７０と導電層４７３を同電位とし、ダブルゲートトランジスタとして動作させればよい。また、しきい値電圧の制御を行うには、導電層４７０とは異なる定電位を導電層４７３に供給すればよい。導電層４７０と導電層４７３を同電位とするには、例えば、図５２（Ｄ）および図５６（Ｄ）に示すように、導電層４７０と導電層４７３とをコンタクトホールを介して電気的に接続すればよい。
また、本発明の一態様のトランジスタは、図５９（Ａ）、（Ｂ）、（Ｃ）に示す構成とすることもできる。図５９（Ａ）は上面図である。また、図５９（Ｂ）は、図５９（Ａ）に示す一点鎖線Ｎ１−Ｎ２に対応する断面図である。また、図５９（Ｃ）は、図５９（Ａ）に示す一点鎖線Ｎ３−Ｎ４に対応する断面図である。なお、図５９（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ４１３の絶縁層４２０は基板４１５と接し、酸化物半導体層４３０（酸化物半導体層４３０ａ、酸化物半導体層４３０ｂおよび酸化物半導体層４３０ｃ）は絶縁層４２０と接し、導電層４４０および導電層４５０は酸化物半導体層４３０ｂと接し、絶縁層４６０は酸化物半導体層４３０ｃと接し、導電層４７０は絶縁層４６０と接し、絶縁層４８０は絶縁層４２０、導電層４４０および導電層４５０と接する。なお、酸化物半導体層４３０ｃ、絶縁層４６０および導電層４７０は、絶縁層４８０に設けられ、酸化物半導体層４３０ｂに達する開口部に設けられている。
トランジスタ４１３の構成は、前述したその他のトランジスタの構成と比較して、導電層４４０または導電層４５０と、導電層４７０と、が重なる領域が少ないため、寄生容量を小さくすることができる。したがって、トランジスタ４１３は、高速動作を必要とする回路の要素として適している。なお、トランジスタ４１３の上面は、図５９（Ｂ）、（Ｃ）に示すようにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等を用いて平坦化することが好ましいが、平坦化しない構成とすることもできる。
また、本発明の一態様のトランジスタにおける導電層４４０および導電層４５０は、図６０（Ａ）に示す上面図のように酸化物半導体層の幅（ＷＯＳ）よりも導電層４４０および導電層４５０の幅（ＷＳＤ）が長く形成されていてもよいし、図６０（Ｂ）に示す上面図のように短く形成されていてもよい。特に、ＷＯＳ≧ＷＳＤ（ＷＳＤはＷＯＳ以下）とすることで、ゲート電界が酸化物半導体層４３０全体にかかりやすくなり、トランジスタの電気特性を向上させることができる。また、図６０（Ｃ）に示すように、導電層４４０および導電層４５０が酸化物半導体層４３０と重なる領域のみに形成されていてもよい。
なお、図６０（Ａ）、（Ｂ）、（Ｃ）において、酸化物半導体層４３０、導電層４４０および導電層４５０のみ図示している。
また、酸化物半導体層４３０ａおよび酸化物半導体層４３０ｂを有するトランジスタ、ならびに酸化物半導体層４３０ａ、酸化物半導体層４３０ｂおよび酸化物半導体層４３０ｃを有するトランジスタにおいては、酸化物半導体層４３０を構成する二層または三層の材料を適切に選択することで酸化物半導体層４３０ｂに電流を流すことができる。酸化物半導体層４３０ｂに電流が流れることで、界面散乱の影響を受けにくく、高いオン電流を得ることができる。したがって、酸化物半導体層４３０ｂを厚くすることでオン電流が向上する場合がある。
以上の構成のトランジスタを用いることにより、半導体装置に良好な電気特性を付与することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態では、実施の形態７に示したトランジスタの構成要素について詳細を説明する。
基板４１５には、実施の形態６で前述した基板３００と同様の基板を用いることができる。
絶縁層４２０は、基板４１５に含まれる要素からの不純物の拡散を防止する役割を有するほか、酸化物半導体層４３０に酸素を供給する役割を担うことができる。したがって、絶縁層４２０は酸素を含む絶縁層であることが好ましく、化学量論組成よりも多い酸素を含む絶縁層であることがより好ましい。例えば、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ））にて、酸素原子に換算しての酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上である膜とする。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。また、基板４１５が他のデバイスが形成された基板である場合、絶縁層４２０は、層間絶縁層としての機能も有する。その場合は、表面が平坦になるようにＣＭＰ法等で平坦化処理を行うことが好ましい。
例えば、絶縁層４２０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁層、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁層、またはこれらの混合材料を用いることができる。また、上記材料の積層であってもよい。
なお、本実施の形態では、トランジスタが有する酸化物半導体層４３０が酸化物半導体層４３０ａ、酸化物半導体層４３０ｂおよび酸化物半導体層４３０ｃを絶縁層４２０側から順に積んだ三層構造である場合を主として詳細を説明する。
なお、酸化物半導体層４３０が単層の場合は、本実施の形態に示す、酸化物半導体層４３０ｂに相当する層を用いればよい。
また、酸化物半導体層４３０が二層の場合は、本実施の形態に示す、酸化物半導体層４３０ａに相当する層および酸化物半導体層４３０ｂに相当する層を絶縁層４２０側から順に積んだ積層を用いればよい。この構成の場合、酸化物半導体層４３０ａと酸化物半導体層４３０ｂとを入れ替えることもできる。
また、酸化物半導体層４３０が四層以上である場合は、例えば、本実施の形態で説明する三層構造の酸化物半導体層４３０に対して他の酸化物半導体層を付加する構成とすることができる。
一例としては、酸化物半導体層４３０ｂには、酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃよりも電子親和力（真空準位から伝導帯下端までのエネルギー）が大きい酸化物半導体を用いる。電子親和力は、真空準位と価電子帯上端とのエネルギー差（イオン化ポテンシャル）から、伝導帯下端と価電子帯上端とのエネルギー差（エネルギーギャップ）を差し引いた値として求めることができる。
酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃは、酸化物半導体層４３０ｂを構成する金属元素を一種以上含み、例えば、伝導帯下端のエネルギーが酸化物半導体層４３０ｂよりも、０．０５ｅＶ、０．０７ｅＶ、０．１ｅＶ、０．１５ｅＶのいずれか以上であって、２ｅＶ、１ｅＶ、０．５ｅＶ、０．４ｅＶのいずれか以下の範囲で真空準位に近い酸化物半導体で形成することが好ましい。
このような構造において、導電層４７０に電界を印加すると、酸化物半導体層４３０のうち、伝導帯下端のエネルギーが最も小さい酸化物半導体層４３０ｂにチャネルが形成される。
また、酸化物半導体層４３０ａは、酸化物半導体層４３０ｂを構成する金属元素を一種以上含んで構成されるため、酸化物半導体層４３０ｂと絶縁層４２０が接した場合の界面と比較して、酸化物半導体層４３０ｂと酸化物半導体層４３０ａとの界面には界面準位が形成されにくくなる。該界面準位はチャネルを形成することがあるため、トランジスタのしきい値電圧が変動することがある。したがって、酸化物半導体層４３０ａを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。また、当該トランジスタの信頼性を向上させることができる。
また、酸化物半導体層４３０ｃは、酸化物半導体層４３０ｂを構成する金属元素を一種以上含んで構成されるため、酸化物半導体層４３０ｂとゲート絶縁層（絶縁層４６０）が接した場合の界面と比較して、酸化物半導体層４３０ｂと酸化物半導体層４３０ｃとの界面ではキャリアの散乱が起こりにくくなる。したがって、酸化物半導体層４３０ｃを設けることにより、トランジスタの電界効果移動度を高くすることができる。
酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃには、例えば、Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆを酸化物半導体層４３０ｂよりも高い原子数比で含む材料を用いることができる。具体的には、当該原子数比を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。前述の元素は酸素と強く結合するため、酸素欠損が酸化物半導体層に生じることを抑制する機能を有することができる。すなわち、酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃは、酸化物半導体層４３０ｂよりも酸素欠損が生じにくいということができる。
また、酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、および酸化物半導体層４３０ｃとして用いることのできる酸化物半導体は、少なくともＩｎもしくはＺｎを含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該ＯＳトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、Ｇａ、Ｓｎ、Ｈｆ、Ａｌ、またはＺｒ等がある。また、他のスタビライザーとしては、ランタノイドである、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ等がある。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化ガリウム、酸化亜鉛、Ｉｎ−Ｚｎ酸化物、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ酸化物、Ｉｎ−Ｍｇ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化物、Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｌａ−Ｚｎ酸化物、Ｉｎ−Ｃｅ−Ｚｎ酸化物、Ｉｎ−Ｐｒ−Ｚｎ酸化物、Ｉｎ−Ｎｄ−Ｚｎ酸化物、Ｉｎ−Ｓｍ−Ｚｎ酸化物、Ｉｎ−Ｅｕ−Ｚｎ酸化物、Ｉｎ−Ｇｄ−Ｚｎ酸化物、Ｉｎ−Ｔｂ−Ｚｎ酸化物、Ｉｎ−Ｄｙ−Ｚｎ酸化物、Ｉｎ−Ｈｏ−Ｚｎ酸化物、Ｉｎ−Ｅｒ−Ｚｎ酸化物、Ｉｎ−Ｔｍ−Ｚｎ酸化物、Ｉｎ−Ｙｂ−Ｚｎ酸化物、Ｉｎ−Ｌｕ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味である。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。また、本明細書においては、Ｉｎ−Ｇａ−Ｚｎ酸化物で構成した膜をＩＧＺＯ膜とも呼ぶ。
また、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄから選ばれた一つの金属元素または複数の金属元素を示す。また、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
なお、酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、酸化物半導体層４３０ｃが、少なくともインジウム、亜鉛およびＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物であるとき、酸化物半導体層４３０ａをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体層４３０ｂをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］、酸化物半導体層４３０ｃをＩｎ：Ｍ：Ｚｎ＝ｘ３：ｙ３：ｚ３［原子数比］とすると、ｙ１／ｘ１およびｙ３／ｘ３がｙ２／ｘ２よりも大きくなることが好ましい。ｙ１／ｘ１およびｙ３／ｘ３はｙ２／ｘ２よりも１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。このとき、酸化物半導体層４３０ｂにおいて、ｙ２がｘ２以上であるとトランジスタの電気特性を安定させることができる。ただし、ｙ２がｘ２の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ２はｘ２の３倍未満であることが好ましい。
酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃにおけるＺｎおよびＯを除いた場合において、ＩｎおよびＭの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。また、酸化物半導体層４３０ｂのＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。
また、酸化物半導体層４３０ｂは、酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃよりもインジウムの含有量を多くするとよい。酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることにより、より多くのｓ軌道が重なるため、ＩｎがＭよりも多い組成となる酸化物はＩｎがＭと同等または少ない組成となる酸化物と比較して移動度が高くなる。そのため、酸化物半導体層４３０ｂにインジウムの含有量が多い酸化物を用いることで、高い電界効果移動度のトランジスタを実現することができる。
酸化物半導体層４３０ａの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、さらに好ましくは５ｎｍ以上２５ｎｍ以下とする。また、酸化物半導体層４３０ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上１５０ｎｍ以下、さらに好ましくは１０ｎｍ以上１００ｎｍ以下とする。また、酸化物半導体層４３０ｃの厚さは、１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上３０ｎｍ以下、さらに好ましくは３ｎｍ以上１５ｎｍ以下とする。また、酸化物半導体層４３０ｂは、酸化物半導体層４３０ｃより厚い方が好ましい。
なお、酸化物半導体層をチャネルとするトランジスタに安定した電気特性を付与するためには、酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性または実質的に真性にすることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャリア密度が、１×１０１５／ｃｍ３未満であること、１×１０１３／ｃｍ３未満であること、８×１０１１／ｃｍ３未満であること、あるいは１×１０８／ｃｍ３未満であり、かつ１×１０−９／ｃｍ３以上であることとする。
また、酸化物半導体層において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度を増大させてしまう。また、シリコンは酸化物半導体層中で不純物準位の形成に寄与する。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある。したがって、酸化物半導体層４３０ａ、酸化物半導体層４３０ｂおよび酸化物半導体層４３０ｃの層中や、それぞれの界面において不純物濃度を低減させることが好ましい。
酸化物半導体層を真性または実質的に真性とするためには、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析で見積もられるシリコン濃度が１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満となる領域を有するように制御する。また、水素濃度が、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下になる領域を有するように制御する。また、窒素濃度は、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、シリコンや炭素が高濃度で含まれると、酸化物半導体層の結晶性を低下させることがある。酸化物半導体層の結晶性を低下させないためには、例えばシリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満になる領域を有するように制御する。また、炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満になる領域を有するように制御する。
また、上述のように高純度化された酸化物半導体層をチャネル形成領域に用いたトランジスタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を０．１Ｖ、５Ｖ、または、１０Ｖ程度とした場合に、トランジスタのチャネル幅あたりのオフ電流を数ｙＡ／μｍ乃至数ｚＡ／μｍにまで低減することが可能となる。
なお、トランジスタのゲート絶縁層としては、シリコンを含む絶縁層が多く用いられるため、上記理由により酸化物半導体層のチャネルとなる領域は、本発明の一態様のトランジスタのようにゲート絶縁層と接しない構造が好ましいということができる。また、ゲート絶縁層と酸化物半導体層との界面にチャネルが形成される場合、該界面でキャリアの散乱が起こり、トランジスタの電界効果移動度が低くなることがある。このような観点からも、酸化物半導体層のチャネルとなる領域はゲート絶縁層から離すことが好ましいといえる。
したがって、酸化物半導体層４３０を酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、酸化物半導体層４３０ｃの積層構造とすることで、酸化物半導体層４３０ｂにチャネルを形成することができ、高い電界効果移動度および安定した電気特性を有したトランジスタを形成することができる。
酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、酸化物半導体層４３０ｃのバンド構造においては、伝導帯下端のエネルギーが連続的に変化する。これは、酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、酸化物半導体層４３０ｃの組成が近似することにより、酸素が相互に拡散しやすい点からも理解される。したがって、酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、酸化物半導体層４３０ｃは組成が異なる層の積層体ではあるが、物性的に連続であるということもでき、図面において、当該積層体のそれぞれの界面は点線で表している。
主成分を共通として積層された酸化物半導体層４３０は、各層を単に積層するのではなく連続接合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の井戸構造（Ｕ Ｓｈａｐｅ Ｗｅｌｌ））が形成されるように作製する。すなわち、各層の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないように積層構造を形成する。仮に、積層された酸化物半導体層の層間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結合により消滅してしまう。
例えば、酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃにはＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：３、１：３：４、１：３：６、１：４：５、１：６：４または１：９：６（原子数比）などのＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。また、酸化物半導体層４３０ｂにはＩｎ：Ｇａ：Ｚｎ＝１：１：１、２：１：３、５：５：６、または３：１：２（原子数比）などのＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。なお、酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、および酸化物半導体層４３０ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。
酸化物半導体層４３０における酸化物半導体層４３０ｂはウェル（井戸）となり、チャネルは酸化物半導体層４３０ｂに形成される。なお、酸化物半導体層４３０は伝導帯下端のエネルギーが連続的に変化しているため、Ｕ字型井戸とも呼ぶことができる。また、このような構成で形成されたチャネルを埋め込みチャネルということもできる。
また、酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃと、酸化シリコン膜などの絶縁層との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃがあることにより、酸化物半導体層４３０ｂと当該トラップ準位とを遠ざけることができる。
ただし、酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃの伝導帯下端のエネルギーと、酸化物半導体層４３０ｂの伝導帯下端のエネルギーとの差が小さい場合、酸化物半導体層４３０ｂの電子が該エネルギー差を越えてトラップ準位に達することがある。電子がトラップ準位に捕獲されることで、絶縁層界面にマイナスの電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
酸化物半導体層４３０ａ、酸化物半導体層４３０ｂおよび酸化物半導体層４３０ｃには、結晶部が含まれることが好ましい。特にｃ軸に配向した結晶を用いることでトランジスタに安定した電気特性を付与することができる。また、ｃ軸に配向した結晶は歪曲に強く、フレキシブル基板を用いた半導体装置の信頼性を向上させることができる。
ソースまたはドレインの一方として作用する導電層４４０およびソースまたはドレインの他方として作用する導電層４５０には、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃ、および当該金属材料の合金から選ばれた材料の単層、または積層を用いることができる。代表的には、特に酸素と結合しやすいＴｉや、後のプロセス温度が比較的高くできることなどから、融点の高いＷを用いることがより好ましい。また、低抵抗のＣｕやＣｕ−Ｍｎなどの合金と上記材料との積層を用いてもよい。なお、トランジスタ４０５、トランジスタ４０６、トランジスタ４１１およびトランジスタ４１２においては、例えば、導電層４４１および導電層４５１にＷ、導電層４４２および導電層４５２にＴｉとＡｌとの積層膜などを用いることができる。
上記材料は酸化物半導体層から酸素を引き抜く性質を有する。そのため、上記材料と接した酸化物半導体層の一部の領域では酸化物半導体層中の酸素が脱離し、酸素欠損が形成される。膜中に僅かに含まれる水素と当該酸素欠損が結合することにより当該領域は顕著にｎ型化する。したがって、ｎ型化した当該領域はトランジスタのソースまたはドレインとして作用させることができる。
また、導電層４４０および導電層４５０にＷを用いる場合には、窒素をドーピングしてもよい。窒素をドーピングすることで酸素を引き抜く性質を適度に弱めることができ、ｎ型化した領域がチャネル領域まで拡大することを防ぐことができる。また、導電層４４０および導電層４５０をｎ型の半導体層との積層とし、ｎ型の半導体層と酸化物半導体層を接触させることによってもｎ型化した領域がチャネル領域まで拡大することを防ぐことができる。ｎ型の半導体層としては、窒素が添加されたＩｎ−Ｇａ−Ｚｎ酸化物、酸化亜鉛、酸化インジウム、酸化スズ、酸化インジウムスズなどを用いることができる。
ゲート絶縁層として作用する絶縁層４６０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁層を用いることができる。また、絶縁層４６０は上記材料の積層であってもよい。なお、絶縁層４６０に、Ｌａ、Ｎ、Ｚｒなどを、不純物として含んでいてもよい。
また、絶縁層４６０の積層構造の一例について説明する。絶縁層４６０は、例えば、酸素、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム、および酸化シリコンまたは酸化窒化シリコンを含むと好ましい。
酸化ハフニウムおよび酸化アルミニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁層４６０の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。即ち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
また、酸化物半導体層４３０と接する絶縁層４２０および絶縁層４６０は、窒素酸化物の放出量の少ない膜を用いることが好ましい。窒素酸化物の放出量の多い絶縁層と酸化物半導体が接した場合、窒素酸化物に起因する準位密度が高くなることがある。当該窒素酸化物に起因する準位密度は酸化物半導体のエネルギーギャップ内に形成されうる場合がある。絶縁層４２０および絶縁層４６０には、例えば、窒素酸化物の放出量の少ない酸化窒化シリコン膜または酸化窒化アルミニウム膜等の酸化物絶縁層を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、ＴＤＳ法において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
絶縁層４２０および絶縁層４６０として、上記酸化物絶縁層を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
ゲートとして作用する導電層４７０には、例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、Ｍｎ、Ｎｄ、Ｓｃ、ＴａおよびＷなどの導電層を用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよい。また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数の材料の積層であってもよい。代表的には、タングステン、タングステンと窒化チタンの積層、タングステンと窒化タンタルの積層などを用いることができる。また、低抵抗のＣｕまたはＣｕ−Ｍｎなどの合金や上記材料とＣｕまたはＣｕ−Ｍｎなどの合金との積層を用いてもよい。本実施の形態では、導電層４７１に窒化タンタル、導電層４７２にタングステンを用いて導電層４７０を形成する。
絶縁層４７５には、水素を含む窒化シリコン膜または窒化アルミニウム膜などを用いることができる。実施の形態７に示したトランジスタ４０３、トランジスタ４０４、トランジスタ４０６、トランジスタ４０９、トランジスタ４１０、およびトランジスタ４１２では酸化物半導体層４３０と絶縁層４７５が一部接しているため、絶縁層４７５として水素を含む絶縁層を用いることで酸化物半導体層４３０の一部をｎ型化することができる。また、窒化絶縁層は水分などのブロッキング膜としての作用も有し、トランジスタの信頼性を向上させることができる。
また、絶縁層４７５としては酸化アルミニウム膜を用いることもできる。特に、実施の形態７に示したトランジスタ４０１、トランジスタ４０２、トランジスタ４０５、トランジスタ４０７、トランジスタ４０８、およびトランジスタ４１１では絶縁層４７５に酸化アルミニウム膜を用いることが好ましい。酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウム膜は、トランジスタの作製工程中および作製後において、水素、水分などの不純物の酸化物半導体層４３０への混入防止、酸素の酸化物半導体層からの放出防止、絶縁層４２０からの酸素の不必要な放出防止の効果を有する保護膜として用いることに適している。また、酸化アルミニウム膜に含まれる酸素を酸化物半導体層中に拡散させることもできる。
また、絶縁層４７５上には絶縁層４８０が形成されていることが好ましい。当該絶縁層には、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁層を用いることができる。また、当該絶縁層は上記材料の積層であってもよい。
ここで、絶縁層４８０は絶縁層４２０と同様に化学量論組成よりも多くの酸素を有することが好ましい。絶縁層４８０から放出される酸素は絶縁層４６０を経由して酸化物半導体層４３０のチャネル形成領域に拡散させることができることから、チャネル形成領域に形成された酸素欠損に酸素を補填することができる。したがって、安定したトランジスタの電気特性を得ることができる。
半導体装置を高集積化するにはトランジスタの微細化が必須である。一方、トランジスタの微細化によりトランジスタの電気特性が悪化することが知られており、特にチャネル幅が縮小するとオン電流が低下する。
本発明の一態様のトランジスタ４０７乃至トランジスタ４１２では、チャネルが形成される酸化物半導体層４３０ｂを覆うように酸化物半導体層４３０ｃが形成されており、チャネル形成層とゲート絶縁層が接しない構成となっている。そのため、チャネル形成層とゲート絶縁層との界面で生じるキャリアの散乱を抑えることができ、トランジスタのオン電流を大きくすることができる。
また、本発明の一態様のトランジスタでは、前述したように酸化物半導体層４３０のチャネル幅方向を電気的に取り囲むようにゲート（導電層４７０）が形成されているため、酸化物半導体層４３０に対しては垂直方向からのゲート電界に加えて、側面方向からのゲート電界が印加される。すなわち、チャネル形成層に対して全体的にゲート電界が印加されることになり実効チャネル幅が拡大するため、さらにオン電流を高められる。
また、本発明の一態様における酸化物半導体層４３０が二層または三層のトランジスタでは、チャネルが形成される酸化物半導体層４３０ｂを酸化物半導体層４３０ａ上に形成することで界面準位を形成しにくくする効果を有する。また、本発明の一態様における酸化物半導体層４３０が三層のトランジスタでは、酸化物半導体層４３０ｂを三層構造の中間に位置する層とすることで上下からの不純物混入の影響を排除できる効果などを併せて有する。そのため、上述したトランジスタのオン電流の向上に加えて、しきい値電圧の安定化や、Ｓ値（サブスレッショルド値）の低減をはかることができる。したがって、ゲート電圧ＶＧが０Ｖ時の電流を下げることができ、消費電力を低減させることができる。また、トランジスタのしきい値電圧が安定化することから、半導体装置の長期信頼性を向上させることができる。また、本発明の一態様のトランジスタは、微細化にともなう電気特性の劣化が抑えられることから、集積度の高い半導体装置の形成に適しているといえる。
なお、本実施の形態で説明した金属膜、半導体膜、無機絶縁膜など様々な膜は、代表的にはスパッタリング法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ法により形成してもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などがある。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
また、熱ＣＶＤ法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスをチャンバーに導入・反応させ、これを繰り返すことで成膜を行う。原料ガスと一緒に不活性ガス（アルゴン、或いは窒素など）をキャリアガスとして導入してもよい。例えば２種類以上の原料ガスを順番にチャンバーに供給してもよい。その際、複数種の原料ガスが混ざらないように第１の原料ガスの反応後、不活性ガスを導入し、第２の原料ガスを導入する。あるいは、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着・反応して第１の層を成膜し、後から導入される第２の原料ガスが吸着・反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入の繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメチルガリウム（Ｇａ（ＣＨ３）３）、およびジメチル亜鉛（Ｚｎ（ＣＨ３）２）を用いることができる。これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ３）２］４）やテトラキス（エチルメチルアミド）ハフニウムなどのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ３）３）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。他の材料としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを順次導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体層、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを順次繰り返し導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。これらのガスを用いてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成してもよい。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いてもよいが、Ｈを含まないＯ３ガスを用いる方が好ましい。
なお、酸化物半導体層の成膜には、対向ターゲット式スパッタリング装置を用いることもできる。当該対向ターゲット式スパッタリング装置を用いた成膜法を、ＶＤＳＰ（ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ＳＰ）と呼ぶこともできる。
対向ターゲット式スパッタリング装置を用いて酸化物半導体層を成膜することによって、酸化物半導体層の成膜時におけるプラズマ損傷を低減することができる。そのため、膜中の酸素欠損を低減することができる。また、対向ターゲット式スパッタリング装置を用いることで低圧での成膜が可能となるため、成膜された酸化物半導体層中の不純物濃度（例えば水素、希ガス（アルゴンなど）、水など）を低減させることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態９）
以下では、本発明の一態様に用いることのできる酸化物半導体層の構造について説明する。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い。
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図６１（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図６１（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図６１（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図６１（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図６１（Ｅ）に示す。図６１（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図６１（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図６１（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図６２（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
図６２（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
また、図６２（Ｂ）および図６２（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図６２（Ｄ）および図６２（Ｅ）は、それぞれ図６２（Ｂ）および図６２（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図６２（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
図６２（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図６２（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を点線で示し、格子配列の向きの変化を破線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図６３（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図６３（Ｂ）に示す。図６３（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図６３（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
図６３（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
図６４に、ａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図６４（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図６４（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図６４（Ａ）および図６４（Ｂ）より、ａ−ｌｉｋｅ ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
試料として、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図６５は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図６５より、ａ−ｌｉｋｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図６５より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図６５より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
次に、酸化物半導体のキャリア密度について、以下に説明を行う。
酸化物半導体のキャリア密度に影響を与える因子としては、酸化物半導体中の酸素欠損（Ｖｏ）、または酸化物半導体中の不純物などが挙げられる。
酸化物半導体中の酸素欠損が多くなると、該酸素欠損に水素が結合（この状態をＶｏＨともいう）した際に、欠陥準位密度が高くなる。または、酸化物半導体中の不純物が多くなると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体中の欠陥準位密度を制御することで、酸化物半導体のキャリア密度を制御することができる。
ここで、酸化物半導体をチャネル領域に用いるトランジスタを考える。
トランジスタのしきい値電圧のマイナスシフトの抑制、またはトランジスタのオフ電流の低減を目的とする場合においては、酸化物半導体のキャリア密度を低くする方が好ましい。酸化物半導体のキャリア密度を低くする場合においては、酸化物半導体中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真性の酸化物半導体のキャリア密度としては、８×１０１５ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上とすればよい。
一方で、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度の向上を目的とする場合においては、酸化物半導体のキャリア密度を高くする方が好ましい。酸化物半導体のキャリア密度を高くする場合においては、酸化物半導体の不純物濃度をわずかに高める、または酸化物半導体の欠陥準位密度をわずかに高めればよい。あるいは、酸化物半導体のバンドギャップをより小さくするとよい。例えば、トランジスタのＩｄ−Ｖｇ特性のオン／オフ比が取れる範囲において、不純物濃度がわずかに高い、または欠陥準位密度がわずかに高い酸化物半導体は、実質的に真性とみなせる。また、電子親和力が大きく、それにともなってバンドギャップが小さくなり、その結果、熱励起された電子（キャリア）の密度が増加した酸化物半導体は、実質的に真性とみなせる。なお、より電子親和力が大きな酸化物半導体を用いた場合には、トランジスタのしきい値電圧がより低くなる。
上述のキャリア密度が高められた酸化物半導体は、わずかにｎ型化している。したがって、キャリア密度が高められた酸化物半導体を、「Ｓｌｉｇｈｔｌｙ−ｎ」と呼称してもよい。
実質的に真性の酸化物半導体のキャリア密度は、１×１０５ｃｍ−３以上１×１０１８ｃｍ−３未満が好ましく、１×１０７ｃｍ−３以上１×１０１７ｃｍ−３以下がより好ましく、１×１０９ｃｍ−３以上５×１０１６ｃｍ−３以下がさらに好ましく、１×１０１０ｃｍ−３以上１×１０１６ｃｍ−３以下がさらに好ましく、１×１０１１ｃｍ−３以上１×１０１５ｃｍ−３以下がさらに好ましい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態１０）
本実施の形態では、イメージセンサチップを収めたパッケージおよびモジュールの一例について説明する。当該イメージセンサチップには、本発明の一態様の撮像装置の構成を用いることができる。
図６６（Ａ）は、イメージセンサチップを収めたパッケージの上面側の外観斜視図である。当該パッケージは、イメージセンサチップ８５０を固定するパッケージ基板８１０、カバーガラス８２０および両者を接着する接着剤８３０等を有する。
図６６（Ｂ）は、当該パッケージの下面側の外観斜視図である。パッケージの下面には、半田ボールをバンプ８４０としたＢＧＡ（Ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）の構成を有する。なお、ＢＧＡに限らず、ＬＧＡ（Ｌａｎｄ ｇｒｉｄ ａｒｒａｙ）やＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）などであってもよい。
図６６（Ｃ）は、カバーガラス８２０および接着剤８３０の一部を省いて図示したパッケージの斜視図であり、図６６（Ｄ）は、当該パッケージの断面図である。パッケージ基板８１０上には電極パッド８６０が形成され、電極パッド８６０およびバンプ８４０はスルーホール８８０およびランド８８５を介して電気的に接続されている。電極パッド８６０は、イメージセンサチップ８５０が有する電極とワイヤ８７０によって電気的に接続されている。
また、図６７（Ａ）は、イメージセンサチップとレンズを一体化させてパッケージに収めたカメラモジュールの上面側の外観斜視図である。当該カメラモジュールは、イメージセンサチップ８５１を固定するパッケージ基板８１１、レンズカバー８２１、およびレンズ８３５等を有する。また、パッケージ基板８１１およびイメージセンサチップ８５１の間には撮像装置の駆動回路および信号変換回路などの機能を有するＩＣチップ８９０も設けられており、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）としての構成を有している。
図６７（Ｂ）は、当該カメラモジュールの下面側の外観斜視図である。パッケージ基板８１１の下面および４側面には、実装用のランド８４１が設けられるＱＦＮ（Ｑｕａｄ ｆｌａｔ ｎｏ− ｌｅａｄ ｐａｃｋａｇｅ）の構成を有する。なお、当該構成は一例であり、ＱＦＰ（Ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅ）や前述したＢＧＡ等であってもよい。
図６７（Ｃ）は、レンズカバー８２１およびレンズ８３５の一部を省いて図示したモジュールの斜視図であり、図６７（Ｄ）は、当該カメラモジュールの断面図である。ランド８４１の一部は電極パッド８６１として利用され、電極パッド８６１はイメージセンサチップ８５１およびＩＣチップ８９０が有する電極とワイヤ８７１によって電気的に接続されている。
イメージセンサチップを上述したような形態のパッケージに収めることで実装が容易になり、様々な半導体装置、電子機器に組み込むことができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態１１）
本実施の形態では、本発明の一態様に係る撮像装置および表示装置を用いた表示システムを適用できる電子機器の一例について説明する。
本発明の一態様に係る表示システムを適用できる電子機器として、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの記録媒体に記憶された静止画または動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、ナビゲーションシステム、置き時計、壁掛け時計、コードレス電話子機、トランシーバ、携帯電話、自動車電話、携帯型ゲーム機、タブレット型端末、パチンコ機などの大型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍端末、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、チェーンソー等の工具、煙感知器、透析装置等の医療機器、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、電力の平準化やスマートグリッドのための蓄電装置等の産業機器が挙げられる。また、電力を用いて電動機により推進する移動体なども、電子機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型または大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船などが挙げられる。
図６８（Ａ）はビデオカメラであり、筐体９０１、筐体９０２、表示部９０３、操作キー９０４、レンズ９０５、接続部９０６等を有する。操作キー９０４およびレンズ９０５は筐体９０１に設けられており、表示部９０３は筐体９０２に設けられている。そして、筐体９０１と筐体９０２とは、接続部９０６により接続されており、筐体９０１と筐体９０２の間の角度は、接続部９０６により変更が可能である。表示部９０３における映像を、接続部９０６における筐体９０１と筐体９０２との間の角度に従って切り替える構成としてもよい。レンズ９０５の焦点となる位置には撮像装置を備え、表示部９０３と共に本発明の一態様の表示システムを用いることができる。
図６８（Ｂ）は携帯電話であり、筐体９１１に、表示部９１２、マイク９１７、スピーカー９１４、カメラ９１９、入出力端子９１６、操作用のボタン９１５等を有する。カメラ９１９および表示部には本発明の一態様の表示システムを用いることができる。
図６８（Ｃ）はデジタルカメラであり、筐体９２１、シャッターボタン９２２、マイク９２３、発光部９２７、レンズ９２５等を有する。レンズ９２５の焦点となる位置には撮像装置を備え、筐体９２１にある表示部（図示せず）と共に本発明の一態様の表示システムを用いることができる。
図６８（Ｄ）は携帯型ゲーム機であり、筐体９３１、筐体９３２、表示部９３３、表示部９３４、マイク９３５、スピーカー９３６、操作キー９３７、スタイラス９３８、カメラ９３９等を有する。なお、図６８（Ｄ）に示した携帯型ゲーム機は、２つの表示部９３３と表示部９３４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。カメラ９３９および表示部９３３には本発明の一態様の表示システムを用いることができる。
図６８（Ｅ）は腕時計型の情報端末であり、筐体９４１、表示部９４２、リストバンド９４３、カメラ９４９等を有する。表示部９４２はタッチパネルとなっていてもよい。カメラ９４９および表示部９４２には本発明の一態様の表示システムを用いることができる。
図６８（Ｆ）は携帯データ端末であり、筐体９５１、表示部９５２、カメラ９５９等を有する。表示部９５２が有するタッチパネル機能により情報の入出力を行うことができる。カメラ９５９および表示部９５２には本発明の一態様の表示システムを用いることができる。
なお、本発明の一態様の表示システムを適用できる撮像装置および表示装置を具備していれば、上記で示した電子機器に特に限定されない。
本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
本実施例では、実施の形態２に示す構成の撮像装置１０の消費エネルギーを計算した結果について説明する。また、実施の形態２に示す構成の撮像装置１０と、表示装置５０とを組み合わせた表示システムの消費電力を計算した結果について説明する。
図６９に示す動作方法１および動作方法２により撮像装置１０を動作させる場合の、撮像装置１０の消費エネルギーを計算した。図６９（Ａ）に、動作方法１および動作方法２を説明するための模式図を示す。なお、動作方法１ではフレーム周波数を３０ｆｐｓ、動作方法２ではフレーム周波数を６０ｆｐｓとした。また、フレーム周波数が３０ｆｐｓである場合の、第１の撮像モードにより撮像データを１フレーム取得するのに必要な時間を１サイクルとする。つまり、１サイクルは３３．３ｍｓである。動作方法１および動作方法２では、サイクルの終了時に第１の撮像モードへの遷移または第２の撮像モードへの遷移を発生させることができる。
動作方法１および動作方法２の各方法で、第２の撮像モードによる差分検出を行った。サイクルの途中で差分が検出された場合は、第２の撮像モードから待機モードに遷移し、当該サイクルの終了時に待機モードから第１の撮像モードに遷移した。動作方法２では、フレーム周波数が動作方法１の２倍の６０ｆｐｓであるため、各サイクルの前半で第１の撮像モードおよび第２の撮像モードを終わらせることができる。そこで、どのモードで動作させているかに関わらず、各サイクルの後半は待機モードとした。なお、本実施例において、待機モードではパワーゲーティングを行った。
なお、図６９（Ｂ）は第２の撮像モードの差分判定において毎回差分が検出される場合の、動作方法１および動作方法２を説明する模式図である。動作方法１および動作方法２のいずれの場合であっても、第２の撮像モードにより動作するサイクルと、第１の撮像モードにより動作するサイクルとを交互に繰り返す。
また、図６９（Ｃ）は第２の撮像モードの差分判定において毎回差分が検出されない場合の、動作方法１および動作方法２を説明する模式図である。動作方法１では、第２の撮像モードによる動作を行い続ける。動作方法２では、１サイクルの半分の時間である１６．７ｍｓごとに第２の撮像モードによる動作と、待機モードによる動作とを交互に繰り返す。
図７０（Ａ）に、図６９（Ｂ）に示すように毎回差分が検出される場合の、１サイクルあたりの静的消費エネルギーおよび動的消費エネルギーの計算結果を示す。図７０（Ｂ）に、図６９（Ｃ）に示すように毎回差分が検出されない場合の、１サイクルあたりの静的消費エネルギーおよび動的消費エネルギーの計算結果を示す。なお、静的消費エネルギーとはフレーム周波数に依存しない消費エネルギーを示し、動的消費エネルギーとはフレーム周波数に依存する消費エネルギーを示す。
図７０（Ａ）より、毎回差分が検出される場合、動作方法２は動作方法１より消費エネルギーが３６．７％小さいことが示された。また図７０（Ｂ）より、毎回差分が検出される場合、動作方法２は動作方法１より消費エネルギーが４９．３％小さいことが示された。
表１に示すシステム０乃至システム２について消費電力を計算した。システム０は、第２の撮像モードによる撮像を行う機能を有さない従来の撮像装置と、第２の表示モードによる表示を行う機能を有さない従来の表示装置と、を組み合わせた表示システムである。システム１は、第２の撮像モードによる撮像を行う機能を有さない従来の撮像装置と、第２の表示モードによる表示を行う機能を有する表示装置５０と、を組み合わせた表示システムである。システム２は、第２の撮像モードによる撮像を行う機能を有する撮像装置１０と、第２の表示モードによる表示を行う機能を有する表示装置５０と、を組み合わせた表示システムである。
システム０では、撮像装置のフレームレートは１５ｆｐｓである一方、表示装置のフレームレートは６０ｆｐｓである。つまり、撮像装置により取得された撮像データを、画像データとして表示装置に供給した後、表示装置は１６．７ｍｓごとに３回リフレッシュ動作を行う。システム１では、第１の撮像モードにより取得された、連続する２フレーム分の撮像データをデジタル的に比較し、差分が検出された場合のみ表示装置５０が保持する画像データを書き換える。システム２では、撮像装置１０は動作方法２により動作させ、差分が検出された場合のみ表示装置５０が保持する画像データを書き換える。
毎回差分が検出される場合および毎回差分が検出されない場合におけるシステム０乃至システム２の消費電力を表２および図７１に示す。なお、表示装置の消費電力は、表示装置が有するゲートドライバの消費電力のみを表す。また、図７１（Ａ）は毎回差分が検出される場合のシステム０乃至システム２の消費電力を示し、図７１（Ｂ）は毎回差分が検出されない場合のシステム０乃至システム２の消費電力を示す。
毎回差分検出ありの場合、表２および図７１（Ａ）より、システム１はシステム０より消費電力が３５．６％小さいことが示された。また、システム２はシステム１より消費電力が５０．２％小さいことが示された。また、システム２はシステム０より消費電力が６７．９％小さいことが示された。
毎回差分検出なしの場合、表２および図７１（Ｂ）より、システム１はシステム０より消費電力が４６．８％小さいことが示された。また、システム２はシステム１より消費電力が９７．５％小さいことが示された。また、システム２はシステム０より消費電力が９８．７％小さいことが示された。
本実施例では、実施の形態２の図７に示した手順で本発明の一態様の撮像装置を動作させた際の消費電力を調査した結果について説明する。
図６に示す構成の撮像装置１０において、カラムドライバ、Ａ／Ｄ変換回路、アナログプロセッサ、画素アレイおよびロードライバの電流を測定し、これを元に消費電力を算出した。
本実施例では、待機モードにおいて、クロックゲーティングを行った場合およびパワーゲーティングを行った場合について消費電力の算出を行った。また、差分判定において毎回差分が検出される場合と、毎回差分が検出されない場合について消費電力の算出を行った。さらに、条件１および条件２の各条件について消費電力の算出を行った。
条件１では、フレーム周波数を３０ｆｐｓとした。また、第２の撮像モードに遷移した際にカラムドライバおよびＡ／Ｄ変換回路を非アクティブとした。
条件２では、フレーム周波数を６０ｆｐｓとした。また、待機モードに遷移した際にカラムドライバおよびＡ／Ｄ変換回路を非アクティブとした。さらに、カウンタ回路を追加し、取得したフレーム数をカウンタ回路により数えた。そして、取得したフレーム数が偶数か奇数かをＳ１またはＳ３の後に判定した。偶数である場合はＳ７を実行して待機モードに遷移し、奇数である場合は”ＭＴ”が”Ｔｒｕｅ”であるか否かを判定した。なお、追加したカウンタ回路は１ｓごとにリセットした。
また、本実施例ではクロックゲーティングおよびパワーゲーティングのいずれも行わなかった場合を初期条件として、初期条件における消費電力を算出した。そして、前述した各条件における消費電力を、初期条件における消費電力と比較した。
図７２に、待機モードにおいてクロックゲーティングを行い、さらに差分判定において毎回差分が検出される場合における消費電力を示す。図７３に、待機モードにおいてクロックゲーティングを行い、さらに差分判定において毎回差分が検出されない場合における消費電力を示す。図７４に、待機モードにおいてパワーゲーティングを行い、さらに差分判定において毎回差分が検出される場合における消費電力を示す。図７５に、待機モードにおいてパワーゲーティングを行い、さらに差分判定において毎回差分が検出されない場合における消費電力を示す。なお、図７２乃至図７５において、（Ａ）はカラムドライバ、Ａ／Ｄ変換回路、アナログプロセッサ、画素アレイおよびロードライバの消費電力を回路ごとに示し、（Ｂ）は（Ａ）に示した各回路の消費電力の合計を示す。
図７２乃至図７５から、待機モードにおいてクロックゲーティングまたはパワーゲーティングを行うことにより消費電力が低下することが確認された。
本実施例では、実施の形態２の図１０に示す構成の撮像装置において、回路３４および回路３５による処理が行われていない期間に回路３４および回路３５に対してクロックゲーティングまたはパワーゲーティングを行った場合の消費電力を調査した結果について説明する。
図７６に、クロックゲーティングおよびパワーゲーティングのいずれも行わなかった場合の、電流と回路３５の動作周波数の関係を示す。回路３５の動作周波数が高くなるほど電流が増加した。つまり、回路３５の動作周波数が高くなるほど消費電力が増加することが確認された。
図７７に、クロックゲーティングを行った場合の電流と回路３５の動作周波数の関係および、パワーゲーティングを行った場合の電流と回路３５の動作周波数の関係をそれぞれ示す。クロックゲーティングを行った場合およびパワーゲーティングを行った場合のいずれにおいても、回路３５の動作周波数が高くなるほど電流が減少した。つまり、回路３５の動作周波数が高くなるほど消費電力が低下することが確認された。
図７８に、各動作周波数の場合において、パワーゲーティングを行った場合の電流とクロックゲーティングを行った場合の電流との差を示す。動作周波数が２８ＭＨｚ以上である場合は、パワーゲーティングを行った場合の方がクロックゲーティングを行った場合より電流が小さくなった。つまり、動作周波数が２８ＭＨｚ以上である場合に、パワーゲーティングを行った場合の方がクロックゲーティングを行った場合より消費電力が低下することが確認された。
１０ 撮像装置
１１ 画素
１２ 回路
１３ 回路
１４ 回路
１５ 回路
１６ 回路
１７ 画素アレイ
１８ ＯＲ回路
１９ 回路
２０ 表示装置
２１ 画素
２２ 回路
２３ 回路
２４ 回路
２５ 画素アレイ
２６ 回路
２７ ＮＯＴ回路
２８ ＡＮＤ回路
２９ 回路
３１ 撮像データ
３２ 判定信号
３３ アドレス信号
３４ 回路
３５ 回路
３６ 電力量
３７ 電力量
３８ 電力量
３９ 電力量
４０ 回路
４３ 配線
４４ 配線
４５ 水平走査期間
４６ ビデオデータ信号
４７ 配線
５０ 表示装置
９１ 導電体
９２ 絶縁層
９２ａ 絶縁層
９２ｂ 絶縁層
９３ 絶縁層
９４ 配線
９４ａ 導電層
９４ｂ 導電層
９５ 配線
９６ 絶縁層
１００ シリコン基板
１０１ トランジスタ
１０２ トランジスタ
１０５ 活性層
１０６ シリコン基板
１２０ 光電変換素子
１２１ 光電変換層
１２２ 透光性導電層
１２３ 半導体層
１２４ 半導体層
１２５ 半導体層
１２６ 電極
１２６ａ 導電層
１２６ｂ 導電層
１２７ 隔壁
１３１ トランジスタ
１３２ トランジスタ
１３３ トランジスタ
１３４ トランジスタ
１３５ トランジスタ
１４１ 容量素子
１４２ 容量素子
１５１ 配線
１５２ 配線
１５３ 配線
１５４ 配線
１５５ 配線
１５６ 配線
１６１ 配線
１６２ 配線
１６３ 配線
１６５ 配線
２０１ 撮像動作
２０２ データ保持動作
２０３ 動作
２１１ トランジスタ
２１２ 液晶素子
２１３ 容量素子
２１４ メモリ
２２１ トランジスタ
２２２ トランジスタ
２２３ 発光素子
３００ 基板
３０１ トランジスタ
３０２ 画素電極
３０３ コモン電極
３０４ 絶縁膜
３０５ 配向膜
３０６ 液晶
３０７ 基板
３０８ 配向膜
３０９ 配線
３１０ 封止層
３１２ 導電性樹脂
４０１ トランジスタ
４０２ トランジスタ
４０３ トランジスタ
４０４ トランジスタ
４０５ トランジスタ
４０６ トランジスタ
４０７ トランジスタ
４０８ トランジスタ
４０９ トランジスタ
４１０ トランジスタ
４１１ トランジスタ
４１２ トランジスタ
４１３ トランジスタ
４１５ 基板
４２０ 絶縁層
４３０ 酸化物半導体層
４３０ａ 酸化物半導体層
４３０ｂ 酸化物半導体層
４３０ｃ 酸化物半導体層
４４０ 導電層
４４１ 導電層
４４２ 導電層
４５０ 導電層
４５１ 導電層
４５２ 導電層
４６０ 絶縁層
４７０ 導電層
４７１ 導電層
４７２ 導電層
４７３ 導電層
４７５ 絶縁層
４８０ 絶縁層
５３１ 領域
５３２ 領域
５３３ 領域
５３４ 領域
５３５ 領域
８１０ パッケージ基板
８１１ パッケージ基板
８２０ カバーガラス
８２１ レンズカバー
８３０ 接着剤
８３５ レンズ
８４０ バンプ
８４１ ランド
８５０ イメージセンサチップ
８５１ イメージセンサチップ
８６０ 電極パッド
８６１ 電極パッド
８７０ ワイヤ
８７１ ワイヤ
８８０ スルーホール
８８５ ランド
８９０ ＩＣチップ
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 操作キー
９０５ レンズ
９０６ 接続部
９１１ 筐体
９１２ 表示部
９１４ スピーカー
９１５ ボタン
９１６ 入出力端子
９１７ マイク
９１９ カメラ
９２１ 筐体
９２２ シャッターボタン
９２３ マイク
９２５ レンズ
９２７ 発光部
９３１ 筐体
９３２ 筐体
９３３ 表示部
９３４ 表示部
９３５ マイク
９３６ スピーカー
９３７ 操作キー
９３８ スタイラス
９３９ カメラ
９４１ 筐体
９４２ 表示部
９４３ リストバンド
９４９ カメラ
９５１ 筐体
９５２ 表示部
９５９ カメラ
１１００ 層
１２００ 層
１４００ 層
１５００ 回折格子
１６００ 層
２５００ 絶縁層
２５１０ 遮光層
２５２０ 有機樹脂層
２５３０ カラーフィルタ
２５３０ａ カラーフィルタ
２５３０ｂ カラーフィルタ
２５３０ｃ カラーフィルタ
２５４０ マイクロレンズアレイ
２５５０ 光学変換層
２５６０ 絶縁層

Claims (7)

  1. 撮像装置と、表示装置と、を有し、
    前記撮像装置は、第１の画素と、第１の回路と、第２の回路と、を有し、
    前記第１の画素はマトリクス状に複数配置され、
    前記第１の回路は、第１のフレームの撮像データと、第２のフレームの撮像データとの差分を検出する機能を有し、
    前記第２の回路は、前記差分が検出された前記第１の画素の行を検出する機能を有し、
    前記撮像装置は、第１の撮像モードまたは第２の撮像モードで動作する機能を有し、
    前記第１の撮像モードは、第３のフレームの撮像データを取得する機能を有し、
    前記第２の撮像モードは、前記第１のフレームの撮像データと、前記第２のフレームの撮像データと、を取得する機能および前記差分を検出する機能を有し、
    前記表示装置は、第２の画素と、第３の回路と、を有し、
    前記第２の画素はマトリクス状に複数配置され、
    前記第２の画素は、前記撮像装置から出力された前記第３のフレームの撮像データに対応する画像を表示する機能を有し、
    前記第３の回路は、前記第２の回路によって検出された前記第１の画素の行に対応する前記第２の画素の行を選択する機能を有し、
    前記表示装置は、第１の表示モード、第２の表示モードまたは第３の表示モードで動作する機能を有し、
    前記第１の表示モードは、前記第３のフレームの撮像データに対応する画像を、前記第２の画素が保持する画像データを全行書き換えて表示する機能を有し、
    前記第２の表示モードは、前記第３のフレームの撮像データに対応する画像を、前記第２の画素が保持する画像データを書き換えることなく表示を行う機能を有し、
    前記第３の表示モードは、前記第３のフレームの撮像データに対応する画像を、前記第３の回路で選択された前記第２の画素の行が保持する画像データのみ書き換えて表示する機能を有することを特徴とする表示システム。
  2. 請求項１において、
    第１のモードまたは第２のモードにより動作し、
    前記第１のモードでは、第１のステップにおいて、前記撮像装置で前記第１の撮像モードにより前記第３のフレームの撮像データを取得し、
    第２のステップにおいて、前記表示装置で前記第１の表示モードにより前記第３のフレームの撮像データに対応する画像を表示し、
    第３のステップにおいて、前記第２のモードへ切り替えるか否かを判定し、
    前記第２のモードに切り替えない場合は前記第１のステップに戻り、
    前記第２のモードに切り替える場合は、第４のステップにおいて、前記表示装置で前記第２の表示モードにより前記第３のフレームの撮像データに対応する画像を表示し、
    第５のステップおいて、前記撮像装置で前記第２の撮像モードにより前記第１のフレームと前記第２のフレームとの間の差分データを出力し、
    前記差分が検出されない場合は前記第５のステップを繰り返し行い、
    前記差分が検出された場合は、第６のステップにおいて、前記撮像装置で前記第１の撮像モードにより前記第３のフレームの撮像データを取得し、
    第７のステップにおいて、前記表示装置で前記第３の表示モードにより前記第３のフレームの撮像データに対応する画像を表示し、
    前記第４乃至第７のステップを繰り返すことを特徴とする表示システム。
  3. 請求項１または２において、
    前記第２の回路は、前記差分が検出された前記第１の画素の行を表すアドレス信号をエンコードする機能を有し、
    前記第３の回路は、エンコードされた前記アドレス信号をデコードする機能を有することを特徴とする表示システム。
  4. 請求項１乃至３のいずれか一項において、
    前記第１の画素は、第１のトランジスタと、光電変換素子と、を有し、
    前記第２の画素は、第２のトランジスタと、表示素子と、を有し、
    前記第１のトランジスタおよび前記第２のトランジスタは、活性層が酸化物半導体を有することを特徴とする表示システム。
  5. 請求項４において、
    前記光電変換素子は、セレン、またはセレンを有する化合物半導体を含むことを特徴とする表示システム。
  6. 請求項４または５において、
    前記表示素子は、液晶素子または発光素子であることを特徴とする表示システム。
  7. 請求項１乃至６のいずれか一に記載の、撮像装置および表示装置を有する表示システムと、操作キーと、を有することを特徴とする電子機器。
JP2016092855A 2015-05-07 2016-05-03 表示システムおよび電子機器 Active JP6681780B2 (ja)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP2015094607 2015-05-07
JP2015094607 2015-05-07
JP2015129542 2015-06-29
JP2015129542 2015-06-29
JP2015137437 2015-07-09
JP2015137437 2015-07-09
JP2015182729 2015-09-16
JP2015182729 2015-09-16
JP2015196417 2015-10-02
JP2015196417 2015-10-02
JP2015239872 2015-12-09
JP2015239872 2015-12-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020052624A Division JP2020110008A (ja) 2015-05-07 2020-03-24 撮像装置

Publications (2)

Publication Number Publication Date
JP2017108368A true JP2017108368A (ja) 2017-06-15
JP6681780B2 JP6681780B2 (ja) 2020-04-15

Family

ID=57221955

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2016092855A Active JP6681780B2 (ja) 2015-05-07 2016-05-03 表示システムおよび電子機器
JP2020052624A Withdrawn JP2020110008A (ja) 2015-05-07 2020-03-24 撮像装置
JP2022043372A Withdrawn JP2022087123A (ja) 2015-05-07 2022-03-18 撮像装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2020052624A Withdrawn JP2020110008A (ja) 2015-05-07 2020-03-24 撮像装置
JP2022043372A Withdrawn JP2022087123A (ja) 2015-05-07 2022-03-18 撮像装置

Country Status (2)

Country Link
US (1) US9934740B2 (ja)
JP (3) JP6681780B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11438504B2 (en) 2018-12-26 2022-09-06 Fujifilm Corporation Imaging element, imaging apparatus, operation method of imaging element, and program

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6685240B2 (ja) 2015-01-27 2020-04-22 株式会社半導体エネルギー研究所 乗員保護装置
US9848146B2 (en) * 2015-04-23 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
KR20160144314A (ko) * 2015-06-08 2016-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 그 동작 방법, 및 전자 기기
KR102553553B1 (ko) 2015-06-12 2023-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 및 그 동작 방법 및 전자 기기
TWI738569B (zh) 2015-07-07 2021-09-01 日商半導體能源研究所股份有限公司 成像裝置及其運作方法
KR102618850B1 (ko) 2015-09-10 2023-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법
US10305460B2 (en) 2016-02-23 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Data comparison circuit and semiconductor device
JP2017174936A (ja) * 2016-03-23 2017-09-28 ソニー株式会社 固体撮像素子及び電子機器
JP2018013765A (ja) 2016-04-28 2018-01-25 株式会社半導体エネルギー研究所 電子デバイス
US11196969B2 (en) * 2018-09-14 2021-12-07 Google Llc Image capture display
US10824216B2 (en) * 2018-12-28 2020-11-03 Intel Corporation Apparatus and methods for reduced computing device power consumption
CN114333573B (zh) * 2021-12-03 2023-11-21 昆山国显光电有限公司 显示模组及显示装置

Family Cites Families (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3466951B2 (ja) * 1999-03-30 2003-11-17 株式会社東芝 液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
US7424175B2 (en) * 2001-03-23 2008-09-09 Objectvideo, Inc. Video segmentation using statistical pixel modeling
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP2413366B1 (en) 2004-03-12 2017-01-11 Japan Science And Technology Agency A switching element of LCDs or organic EL displays
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN101057339B (zh) 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057338B (zh) 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US20070188506A1 (en) * 2005-02-14 2007-08-16 Lieven Hollevoet Methods and systems for power optimized display
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090115222A (ko) 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US7957610B2 (en) * 2006-04-11 2011-06-07 Panasonic Corporation Image processing method and image processing device for enhancing the resolution of a picture by using multiple input low-resolution pictures
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2011046010A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the liquid crystal display device
CN110824800B (zh) 2009-10-16 2022-07-26 株式会社半导体能源研究所 显示设备
WO2011052344A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, driving method of the same, and electronic appliance including the same
KR102248564B1 (ko) 2009-11-13 2021-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP6151530B2 (ja) 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 イメージセンサ、カメラ、及び監視システム
JP2014143667A (ja) * 2012-12-28 2014-08-07 Canon Inc 撮像素子、撮像装置、その制御方法、および制御プログラム
JP6612056B2 (ja) 2014-05-16 2019-11-27 株式会社半導体エネルギー研究所 撮像装置、及び監視装置
JP6581825B2 (ja) 2014-07-18 2019-09-25 株式会社半導体エネルギー研究所 表示システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11438504B2 (en) 2018-12-26 2022-09-06 Fujifilm Corporation Imaging element, imaging apparatus, operation method of imaging element, and program

Also Published As

Publication number Publication date
JP2022087123A (ja) 2022-06-09
JP6681780B2 (ja) 2020-04-15
US9934740B2 (en) 2018-04-03
JP2020110008A (ja) 2020-07-16
US20160329024A1 (en) 2016-11-10

Similar Documents

Publication Publication Date Title
JP6681780B2 (ja) 表示システムおよび電子機器
JP7224520B2 (ja) 半導体装置
JP7402923B2 (ja) 半導体装置
JP6715984B2 (ja) 半導体装置の作製方法及び半導体装置
JP6688693B2 (ja) 撮像装置および電子機器
JP6647846B2 (ja) 半導体装置
JP2022130513A (ja) 半導体装置
JP6791667B2 (ja) 撮像装置
JP7149999B2 (ja) 撮像装置
KR20160144314A (ko) 촬상 장치 및 그 동작 방법, 및 전자 기기
JP2016184731A (ja) 半導体装置、その製造方法、および電子機器
JP2017130661A (ja) 半導体装置、及び半導体装置の作製方法
JP6840493B2 (ja) 撮像装置
JP2017028286A (ja) 撮像装置および電子機器
JP6928685B2 (ja) 電子機器
JP2016201518A (ja) 導電体および半導体装置の作製方法
KR20240042119A (ko) 반도체 장치 및 그 제작 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200324

R150 Certificate of patent or registration of utility model

Ref document number: 6681780

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250