JP2017093592A - 遊技機 - Google Patents

Abstract

【課題】処理を簡略化することができる遊技機を提供すること。【解決手段】８ビット乱数データを生成する８ビット乱数生成回路と、８ビット乱数データよりもデータ長が長い１６ビット乱数データを生成する１６ビット乱数生成回路と、乱数データに関する処理を行う主制御用ＣＰＵと、を備え、主制御用ＣＰＵは、８ビット乱数データ又は１６ビット乱数データを取得する処理（ステップＳ２０２〜Ｓ２０４）と、８ビット乱数データを取得した場合に、該８ビット乱数データを補正し、データ長が１６ビット乱数データと同じである補正済みの８ビット乱数データを生成する処理（ステップＳ２０７）と、１６ビット乱数データ又は補正済みの８ビット乱数データを用いて抽選を行う処理と、を行う。【選択図】図８

Description

この発明は、遊技機に関するものである。

従来から、遊技機の一種であるパチンコ遊技機やスロットマシンは、所定のデータ長の乱数データを生成する生成回路を備えている。例えば特許文献１には、データ長が１６ｂｉｔの乱数データを生成回路によって生成するとともに、該生成した乱数データを、当りか否かの抽選に用いられる特図表示結果決定用の乱数値とすることが開示されている。

特開２０１３−６６７５０号公報

ところで、生成する乱数データのデータ長が異なる複数の生成回路を備える場合には、乱数データのデータ長が異なることに起因して、乱数データを用いた抽選を行う処理が複雑化する虞がある。

この発明は、上述したような従来の技術に鑑みてなされたものである。この発明の目的は、処理を簡略化することができる遊技機を提供することにある。

上記課題を解決する遊技機は、第１乱数データを生成する第１生成回路と、前記第１乱数データよりもデータ長が長い第２乱数データを生成する第２生成回路と、乱数データに関する処理を行うデータ処理部と、を備え、前記データ処理部は、前記第１乱数データ又は前記第２乱数データを取得する処理と、前記第１乱数データを取得した場合に、該第１乱数データを補正し、データ長が前記第２乱数データと同じである補正済みの第１乱数データを生成する処理と、前記第２乱数データ又は前記補正済みの第１乱数データを用いて抽選を行う処理と、を行うことを要旨とする。

上記遊技機について、前記第１乱数データは、予め定めた単位データ長の下位乱数データからなり、前記第２乱数データは、前記単位データ長の上位乱数データと前記単位データ長の下位乱数データとからなり、前記補正済みの第１乱数データを生成する処理では、前記単位データ長の補正データと前記下位乱数データとから前記補正済みの第１乱数データを生成するとよい。

上記遊技機について、前記抽選を行う処理は、前記補正済みの第１乱数データを用いる場合、該補正済みの第１乱数データと、前記単位データ長の第１確率データと、を演算して演算後データを生成し、該生成した演算後データと、前記単位データ長の２倍のデータ長である判定データと、を比較して行い、前記第２乱数データを用いる場合、該第２乱数データと、前記単位データ長の２倍のデータ長である第２確率データと、を演算して演算後データを生成し、該生成した演算後データと、前記判定データと、を比較して行うとよい。

上記遊技機について、データ記憶部を備え、前記データ記憶部は、前記第１乱数データの下位乱数データ又は前記第２乱数データの下位乱数データを記憶するための第１記憶領域と、前記補正済みの第１乱数データの補正データ又は前記第２乱数データの上位乱数データを記憶するための第２記憶領域と、を備えているとよい。

本発明によれば、処理を簡略化することができる。

スロットマシンを模式的に示す正面図。 演出状態と遊技状態の遷移を説明するための説明図。 スロットマシンの電気的構成を示すブロック図。 主制御基板の電気的構成を示すブロック図。 役確率データを説明するための説明図。 ＡＴ確率データを説明するための説明図。 遊技進行メイン処理を示すフローチャート。 乱数取得処理を示すフローチャート。 当選番号抽選処理を示すフローチャート。 ＡＴ抽選処理を示すフローチャート。

以下、遊技機の一種であるスロットマシンについて説明する。この実施形態のスロットマシンは、パチスロとも称される回胴式遊技機である。この明細書において、上、下、左、右、前（表）、後（裏）の各方向は、スロットマシンで遊技を行う遊技者から見たときの各方向を指すものとする。

図１に示すように、スロットマシン１０は、四角箱状の本体キャビネット１１を備えている。本体キャビネット１１は、前面に、図示されていない開口部を備えている。スロットマシン１０は、本体キャビネット１１の開口部を覆っている前面扉１２を備えている。前面扉１２は、本体キャビネット１１に対して開閉可能に支持されている。

スロットマシン１０は、前面扉１２の前面に、遊技に伴う演出（以下、遊技演出と示す）の１つとして、例えばキャラクタや文字などを模した画像を表示する演出（以下、表示演出と示す）を実行できる演出表示装置１３を備えている。演出表示装置１３は、例えば液晶ディスプレイ、プラズマディスプレイ、及び有機ＥＬディスプレイなどである。スロットマシン１０は、前面扉１２の前面に、遊技演出の１つとして、図示されていない発光体を点灯、消灯、及び点滅させる演出（以下、発光演出と示す）を実行できる装飾ランプ１４を備えている。スロットマシン１０は、前面扉１２の前面に、遊技演出の１つとして、例えば効果音や楽曲などの音声を出力する演出（以下、音声演出と示す）を実行できるスピーカ１５を備えている。

スロットマシン１０は、機内部に、リールユニット１６を備えている。リールユニット１６は、第１リール１６１と、第２リール１６２と、第３リール１６３と、を備えている。リール１６１〜１６３は、左からこの順番で並んでおり、それぞれ左リール、中リール、及び右リールとも称される回胴（ドラム）である。

リール１６１〜１６３は、その外周面に沿って、複数の図柄が配列された図柄列をそれぞれ備えている。図柄列は、複数の図柄を長手方向に沿って印刷した帯状の透光性フィルムを、リール１６１〜１６３の外側に巻き付けることにより設けられている。この実施形態において、図柄列は、図柄番号００から図柄番号２０までの全部で２１個の図柄によって構成されている。また、この実施形態の図柄には、複数種類の図柄がある。例えば、複数種類の図柄には、チェリーを模したチェリー図柄、スイカを模したスイカ図柄、ベルを模したベル図柄、及びＲＥＰＬＡＹの文字を模したリプレイ図柄などがある。

リールユニット１６は、第１リール１６１の回転角を検出するための第１リールセンサＳＥ１と、第２リール１６２の回転角を検出するための第２リールセンサＳＥ２と、第３リール１６３の回転角を検出するための第３リールセンサＳＥ３と、を備えている（図３に示す）。

リールユニット１６は、第１リール１６１を動作させる第１ステッピングモータＭ１と、第２リール１６２を動作させる第２ステッピングモータＭ２と、第３リール１６３を動作させる第３ステッピングモータＭ３と、を備えている（図３に示す）。この実施形態において、リール１６１〜１６３は、それぞれに対応して設けられたステッピングモータによって、相互に独立して、縦方向に回動、回転及び停止が可能である。

スロットマシン１０は、前面扉１２のうち演出表示装置１３の下方に、機内部にあるリールユニット１６を視認可能とするための略四角形の表示窓１２ａを備えている。即ち、リールユニット１６は、表示窓１２ａを介して遊技者が視認できるように、機内部に配設されている。スロットマシン１０では、リール１６１〜１６３が回転すると、表示窓１２ａを介して視認可能な図柄列（複数の図柄）が変動され、これにより遊技としての変動ゲームが行われる。図柄列の変動は、図柄列が上方から下方に向かって縦方向にスクロール表示される態様により行われる。

表示窓１２ａは、リール１６１〜１６３において、周方向に連続している３つの図柄を表示可能な大きさである。表示窓１２ａには、リール１６１〜１６３ごとに、上段停止位置、中段停止位置、及び下段停止位置が設定されている。この実施形態のスロットマシン１０では、リール１６１〜１６３ごとに設定された３つの停止位置の中から１つずつ選択された停止位置の組合せによって、停止された図柄組合せを入賞と判定し得る有効な停止位置の組合せが設定されている。以下の説明では、有効な停止位置の組合せを構成する複数の停止位置を結んだラインを単に「有効ラインＮＬ」と示す。この実施形態では、リール１６１〜１６３の各中段停止位置によって、有効ラインＮＬ（有効な停止位置の組合せ）が構成されている。有効な停止位置の組合せ以外の組合せは、表示された図柄組合せを入賞と判定し得ない無効な停止位置の組合せ（所謂、無効ライン）となる。

この明細書では、図柄について単に「停止」と示す場合、図柄が表示窓１２ａ内、即ち上段停止位置、中段停止位置、及び下段停止位置の何れかに停止され、遊技者に視認可能に表示されることを意味している。この明細書では、「導出する」と示す場合、有効ラインＮＬ上に図柄を停止させることにより、有効ラインＮＬ上に図柄組合せを表示することを意味している。この明細書では、「入賞」と示す場合、賞を獲得するために必要な図柄組合せとして予め定められたものが有効ラインＮＬ上に表示されることを意味している。

スロットマシン１０では、入賞が発生すると、該入賞した図柄組合せに予め定められた賞が付与される。以下の説明では、有効ラインＮＬ上に表示されることによって賞を獲得できる図柄組合せを「役」と示す場合がある。

この実施形態における役には、賞としてリプレイ（再遊技）を定めたリプレイ役（再遊技役）がある。リプレイ役には、後述する遊技状態の移行契機とならない通常リプレイ役と、遊技状態の移行契機となり得る特定役としての転落リプレイ役と昇格リプレイ役とがある。この実施形態における役には、賞として、遊技媒体としてのメダルの払出しを定めた払出し役（小役）がある。払出し役には、ベル役と、転落ベル（ベルこぼし）役と、チェリー役と、スイカ役と、がある。払出し役のうち、転落ベル役は、転落リプレイ役や昇格リプレイ役と同様に、遊技状態の移行契機となり得る特定役の１つである。

スロットマシン１０は、前面扉１２の前面に、メダルを投入するためのメダル投入口１７を備えている。スロットマシン１０は、前面扉１２の前面に、１ベットボタン１８を備えている。１ベットボタン１８は、スロットマシン１０において内部的に記憶しているクレジットの中から予め定めた個数（この実施形態では１枚）のメダルを変動ゲームに賭ける操作が可能な手段である。以下の説明では、遊技媒体を変動ゲームに賭けることを「ベット」と示す場合がある。

スロットマシン１０は、前面扉１２の前面に、ＭＡＸベットボタン１９を備えている。ＭＡＸベットボタン１９は、クレジットの中から、１回の変動ゲームに賭けることができる最大の賭数（この実施形態では３枚）迄のメダルを変動ゲームに賭ける操作が可能な手段である。スロットマシン１０は、前面扉１２の前面に、精算ボタン２０を備えている。精算ボタン２０は、ベットされたメダルや、クレジットを払い戻す操作が可能な手段である。

スロットマシン１０は、前面扉１２の前面に、スタートレバー２１を備えている。スタートレバー２１は、リール１６１〜１６３の回転を開始させる操作が可能な手段である。以下の説明では、変動ゲームを開始させる契機となる操作を単に「開始操作」と示す場合がある。

スロットマシン１０は、前面扉１２の前面に、第１ストップボタン２２１を備えている。第１ストップボタン２２１は、第１リール１６１と対応しており、変動ゲームが開始されたのちに、第１リール１６１の回転を停止させる操作が可能な手段である。スロットマシン１０は、前面扉１２の前面に、第２ストップボタン２２２を備えている。第２ストップボタン２２２は、第２リール１６２と対応しており、変動ゲームが開始されたのちに、第２リール１６２の回転を停止させる操作が可能な手段である。

スロットマシン１０は、前面扉１２の前面に、第３ストップボタン２２３を備えている。第３ストップボタン２２３は、第３リール１６３と対応しており、変動ゲームが開始されたのちに、第３リール１６３の回転を停止させる操作が可能な手段である。ストップボタン２２１〜２２３は、左からこの順番で並んでおり、それぞれ左ストップボタン、中ストップボタン、及び右ストップボタンとも称される。以下の説明では、ストップボタン２２１〜２２３を纏めてストップボタン２２と示す場合がある。また、以下の説明では、リール１６１〜１６３を停止させる契機となる操作を単に「停止操作」と示す場合がある。

ストップボタン２２１〜２２３は、複数の図柄列と各別に対応しており、変動ゲームにおいて、対応している図柄列の変動を停止させる操作が可能な複数の手段となる。以下の説明では、変動ゲームが開始されたのちに、リール１６１〜１６３（ストップボタン２２１〜２２３）のうち最初の停止操作を第１停止操作と示し、２番目の停止操作を第２停止操作と示し、３番目の停止操作を第３停止操作と示す。ストップボタン２２の押し順には、第１停止操作から第３停止操作までのリール（ストップボタン）を異ならせた全部で６通りの押し順がある。

スロットマシン１０は、前面扉１２の前面における下部に、メダル払出し口２３を備えている。スロットマシン１０は、前面扉１２の前面における下部に、メダル払出し口２３から払い出されたメダルを受ける受皿２４を備えている。スロットマシン１０は、機内部に、図示しないメダルセレクタを備えている。メダルセレクタは、メダル投入口１７から投入されたメダルを検出するメダルセンサＳＥ４を備えている（図３に示す）。スロットマシン１０は、機内部に、メダル払出し口２３からメダルを払出す動作が可能なホッパーユニット２５を備えている（図３に示す）。スロットマシン１０は、前面扉１２の前面に、予め定めた情報を表示できる情報パネル３０を備えている。例えば、情報パネル３０において表示する情報には、リプレイ（再遊技）か否か、クレジットの残数、変動ゲームにおける賭数、及びメダルの払出し枚数などがある。

図２に示すように、この実施形態のスロットマシン１０は、リプレイタイム機能（リプレイ確率変動機能）を備えている。リプレイタイム機能は、一般遊技である変動ゲームにおいて、内部抽選でのリプレイ役の当選確率を低確率から高確率へ変動させる機能である。以下の説明では、リプレイタイムを単に「ＲＴ」と示す場合がある。また、以下の説明では、ＲＴ機能が作動している遊技状態をＲＴ１状態と示し、ＲＴ機能が作動していない遊技状態をＲＴ０状態と示す。ＲＴ１状態は、ＲＴ０状態に比して、リプレイ役の当選確率が向上されることから、メダルの消費が抑制される。したがって、ＲＴ１状態は、ＲＴ０状態に比して、遊技者にとって有利な遊技状態となる。この実施形態において、ＲＴ１状態へは、ＲＴ０状態において、昇格リプレイ役の入賞が発生したことを契機として移行される。また、ＲＴ０状態へは、ＲＴ１状態において、転落リプレイ役の入賞、又は転落ベル役の入賞が発生したことを契機として移行される。

この実施形態のスロットマシン１０は、遊技演出の１つとして、モード演出を実行可能に構成されている。モード演出は、複数ある演出モードのうち何れかの演出モードを実行することにより行われる。この実施形態の演出モードには、通常モードＭＡ、準備モードＭＢ、及び有利モードＭＣがある。モードＭＡ〜ＭＣは、滞在中である演出モードを識別可能とするモード識別情報として、例えば演出モードごとに異なる背景画像やキャラクタ画像を、演出表示装置１３に表示する態様により実行される。したがって、遊技者は、演出表示装置１３の表示内容をもとに、何れの演出モードに滞在中であるかを認識できる。

通常モードＭＡは、ＲＴ０状態の変動ゲームにおいて滞在する演出モードである。通常モードＭＡは、変動ゲームにおいて、入賞を発生させるために要求されるリール１６１〜１６３の停止操作態様が遊技者に識別可能となるように指示されない非アシストタイム状態である。ストップボタン２２の操作態様には、押し順と押し位置とがある。以下の説明では、アシストタイムを「ＡＴ」と示す場合がある。

準備モードＭＢは、ＲＴ０状態において滞在する演出モードである。準備モードＭＢは、変動ゲームにおいて、入賞を発生させるために要求されるリール１６１〜１６３の停止操作態様が遊技者に識別可能となるように指示されるＡＴ状態である。準備モードＭＢは、有利モードＭＣへ移行される前の準備画面である。有利モードＭＣは、原則としてＲＴ１状態において滞在する演出モードである。有利モードＭＣは、ＡＴ状態である。モードＭＢ，ＭＣ（ＡＴ状態）において、リール１６１〜１６３の停止操作態様の指示は、例えば情報パネル３０における情報表示や、演出表示装置１３における表示演出として行われる。以下の説明では、リール１６１〜１６３（ストップボタン２２）の停止操作態様を報知する遊技演出を、ナビゲーション演出、又はこれを略してナビ演出と示す場合がある。

準備モードＭＢへは、通常モードＭＡにおいて、予め定めた第１移行条件が成立したことを契機として移行される。この実施形態において、第１移行条件は、ＡＴ抽選に当選することで成立する。ＡＴ抽選については後述する。有利モードへは、準備モードＭＢにおいて、予め定めた第２移行条件が成立したことを契機として移行される。この実施形態において、第２移行条件は、昇格リプレイ役の入賞が発生すると成立する。また、通常モードＭＡへは、有利モードＭＣにおいて、予め定めた第３移行条件が成立したことを契機として移行される。この実施形態において、第３移行条件は、有利モードＭＣに滞在可能とする回数の変動ゲームが終了することで成立する。

次に、スロットマシン１０の電気的構成について説明する。
図３に示すように、スロットマシン１０は、機内部に、主制御基板４０を備えている。主制御基板４０は、各種の処理を行い、該処理の結果に応じて情報としての制御信号（制御コマンド）を出力する。スロットマシン１０は、機内部に、副制御基板４１を備えている。副制御基板４１は、主制御基板４０から入力する制御信号に基づいて、各種の処理を行う。例えば、副制御基板４１は、演出表示装置１３による表示演出、装飾ランプ１４による発光演出、及びスピーカ１５による音声演出を制御するための処理を行う。

まず、主制御基板４０について詳しく説明する。
主制御基板４０は、主制御用ＣＰＵ４０１と、主制御用ＲＯＭ４０２と、主制御用ＲＡＭ４０３と、乱数回路４０４と、を備えている。主制御用ＣＰＵ４０１は、主制御用プログラムに基づいて、各種の処理を実行する。主制御用ＲＯＭ４０２は、主制御用プログラムや、所定の抽選に用いられるデータテーブルなどを記憶している。

主制御用ＲＡＭ４０３は、上述したクレジットなどのように、スロットマシン１０の動作中に書き換えられる様々な情報を記憶可能に構成されている。主制御用ＲＡＭ４０３が記憶する情報は、例えばフラグ、カウンタ、及びタイマなどである。この実施形態の主制御用ＲＡＭ４０３は、数値データを記憶する複数のレジスタ（記憶領域）を備えているとともに、該複数のレジスタには、Ｄレジスタ４０３ａとＥレジスタ４０３ｂとがある。レジスタ４０３ａ，４０３ｂは、データ長が１バイトの数値データを記憶できる。１バイトは８ビットである。この実施形態において、レジスタ４０３ａ，４０３ｂには、乱数データが記憶される。

この実施形態の乱数データには、上位バイトの乱数データと下位バイトの乱数データとから構成される第２乱数データとしての１６ビット乱数データと、下位バイトの乱数データから構成される第１乱数データとしての８ビット乱数データと、がある。この実施形態において、データ長が１バイトである上位バイトは、第２データ単位（上位データ単位）に相当し、データ長が１バイトである下位バイトは、第１データ単位（下位データ単位）に相当する。上位バイトと下位バイトのデータ長は、いずれも１バイトで同じデータ長である。即ち、この実施形態において、１バイトは、単位データ長となる。

また、この明細書において、上位バイトの乱数データは、上位乱数データに相当し、下位バイトの乱数データは、下位乱数データに相当する。即ち、８ビット乱数データは、下位乱数データからなり、１６ビット乱数データは、上位乱数データと下位乱数データとからなる。なお、データ長は、データ量として把握することもできる。即ち、１６ビット乱数データは、８ビット乱数データよりもデータ量が大きい乱数データである。

８ビット乱数データは、下限値である００００００００Ｂ（００Ｈ）から上限値である１１１１１１１１Ｂ（ＦＦＨ）までの数値データである。８ビット乱数データは、１０進法に換算すると０から２５５までの全部で２５６通りの値をとる。１６ビット乱数データは、下限値である００００００００００００００００Ｂ（００００Ｈ）から上限値である１１１１１１１１１１１１１１１１Ｂ（ＦＦＦＦＨ）までの数値データである。１６ビット乱数データは、１０進法に換算すると０から６５５３５までの全部で６５５３６通りの値をとる。以下の説明では、説明の便宜のため、原則として数値データを１６進法で表記するが、スロットマシン１０においては、全てビットデータ（２進法の数値データ）として取り扱われている。

図４に示すように、乱数回路４０４は、乱数データを生成する回路である。乱数回路４０４は、クロック発振器４０４ａと、第２生成回路としての１６ビット乱数生成回路４０４ｂと、第１生成回路としての８ビット乱数生成回路４０４ｃと、第１ラッチ回路４０４ｄと、第２ラッチ回路４０４ｅと、を備えている。

クロック発振器４０４ａは、図示しないクウォーツ発振回路等によって一定の振動数（発振周波数）で発生する電気的信号を「クロック信号」として、乱数生成回路４０４ｂ，４０４ｃへ出力する。１６ビット乱数生成回路４０４ｂは、下限値から上限値までの範囲で数値データを更新することによって、１６ビット乱数データを生成する回路である。８ビット乱数生成回路４０４ｃは、下限値から上限値までの範囲で数値データを更新することによって、８ビット乱数データを生成する回路である。

乱数生成回路４０４ｂ，４０４ｃは、クロック発振器４０４ａからクロック信号を入力するごとに、数値データの更新（カウント）を１回行う。本実施形態におけるクロック発振器４０４ａの発振周波数は、１０ＭＨｚに設定されている。このため、乱数生成回路４０４ｂ，４０４ｃは、それぞれ０．１μｓごとに数値データを１回更新する。

また、乱数生成回路４０４ｂ，４０４ｃは、数値データが一巡すると最初から再び数値データの更新を行う。なお、乱数生成回路４０４ｂ，４０４ｃは、数値データが一巡すると、初期値を無作為に決定するとともに、該初期値から再び数値データの更新を行うように構成してもよい。また、乱数生成回路４０４ｂ，４０４ｃは、数値データが一巡すると、更新する数値データの並び順を変更するように構成してもよい。以上のように、この実施形態では、乱数生成回路４０４ｂ，４０４ｃによって、乱数データ（乱数）を生成する生成手段が実現されている。

第１ラッチ回路４０４ｄは、主制御用ＣＰＵ４０１と１６ビット乱数生成回路４０４ｂとに接続されている。第１ラッチ回路４０４ｄは、主制御用ＣＰＵ４０１が出力するラッチ信号を入力可能に構成されている。第１ラッチ回路４０４ｄは、ラッチ信号を入力すると、その時点において１６ビット乱数生成回路４０４ｂが生成している１６ビット乱数データをレジスタにラッチする。第２ラッチ回路４０４ｅは、主制御用ＣＰＵ４０１と８ビット乱数生成回路４０４ｃとに接続されている。第２ラッチ回路４０４ｅは、主制御用ＣＰＵ４０１が出力するラッチ信号を入力可能に構成されている。第２ラッチ回路４０４ｅは、ラッチ信号を入力すると、その時点において８ビット乱数生成回路４０４ｃが生成している８ビット乱数データをレジスタにラッチする。

また、図３に示すように、主制御基板４０は、センサＳＥ１〜ＳＥ４と接続されている。主制御用ＣＰＵ４０１は、センサＳＥ１〜ＳＥ４が出力する検出信号を入力可能に構成されている。主制御基板４０は、ステッピングモータＭ１〜Ｍ３と接続されている。主制御用ＣＰＵ４０１は、ステッピングモータＭ１〜Ｍ３に対する制御信号（パルス信号）の出力態様を制御することにより、ステッピングモータＭ１〜Ｍ３の動作を各別に制御可能に構成されている。

主制御基板４０は、１ベットボタン１８、ＭＡＸベットボタン１９、精算ボタン２０、スタートレバー２１、及びストップボタン２２（２２１〜２２３）と接続されている。主制御用ＣＰＵ４０１は、１ベットボタン１８、ＭＡＸベットボタン１９、精算ボタン２０、スタートレバー２１、及びストップボタン２２（２２１〜２２３）が操作されたときに出力する操作信号を入力可能に構成されている。主制御基板４０は、情報パネル３０と接続されている。主制御用ＣＰＵ４０１は、情報パネル３０の表示内容を制御可能に構成されている。

次に、主制御用ＲＯＭ４０２に記憶されているデータテーブルについて説明する。データテーブルには、役抽選用の確率データテーブルＤＴ１と、ＡＴ抽選用の確率データテーブルＤＴ２と、がある。

最初に役抽選用の確率データテーブルＤＴ１について説明する。
ここで、図５に示すように、この実施形態における役抽選は、複数ある当選番号のうち何れかの当選番号を抽選により決定することで実現されている。この当選番号は、変動ゲームにおいて導出を可能とする役（図柄組合せ）として、１つ又は複数の役が定められた情報である。即ち、当選番号は、変動ゲームにおいて入賞を可能とする役として、１つ又は複数の役が定められた条件装置識別子（ＩＤ）である。この実施形態のスロットマシン１０は、当選番号０１から当選番号５０までの全部で５０通りの当選番号を備えている。

図５に示す「要求する停止操作態様」の欄には、変動ゲームにおいて入賞を発生させるために要求する停止操作態様が示されている。この欄において、「左」は第１リール１６１を、「中」は第２リール１６２を、「右」は第３リール１６３を、「＊」は不問であることを示している。また、この欄においては、第１停止操作、第２停止操作、及び第３停止操作の順に、停止操作すべきリールが示されている。例えば、「中左右」は、第２リール１６２→第１リール１６１→第３リール１６３の順に停止させる操作が要求されていることを示している。例えば、「＊＊＊」は、何れの停止操作態様かを問わないことを示している。

また、「チェリー位置」は、後述するリール停止処理において、有効ラインＮＬ上にチェリー図柄を停止させることが可能な押し位置（タイミング）でリールの停止操作を行うことを示している。「スイカ位置」は、後述するリール停止処理において、有効ラインＮＬ上にスイカ図柄を停止させることが可能な押し位置（タイミング）でリールの停止操作を行うことを示している。

また、図５における「停止操作態様と入賞の関係」における「正解」の欄には、「要求する停止操作態様」でリール１６１〜１６３が停止操作された場合に入賞が発生する役が示されており、「不正解」の欄には、「要求する停止操作態様」とは異なる停止操作態様でリール１６１〜１６３が停止操作された場合に入賞が発生する役が示されている。この実施形態において、「要求する停止操作態様」は、変動ゲームにおいて、推奨されている停止操作態様である。

例えば、当選番号には、全ての押し順に通常リプレイ役を定めた当選番号０１がある。当選番号０１に当選した場合、変動ゲームでは、リール１６１〜１６３の停止操作態様（押し順及び押し位置）に関係なく通常リプレイ役の入賞が発生する。例えば、当選番号には、第１停止操作を行うリールが同一である２通りの押し順に通常リプレイ役を定めるとともに、その他の押し順に転落リプレイ役を定めた当選番号０２〜０４がある。当選番号０２〜０４の何れかに当選した場合、リール１６１〜１６３の停止操作態様が正解のときには、通常リプレイ役の入賞が発生する一方で、リール１６１〜１６３の停止操作態様が不正解のときには、転落リプレイ役の入賞が発生する。

確率データテーブルＤＴ１の説明に戻る。確率データテーブルＤＴ１には、遊技状態（ＲＴ状態）ごとに区分して、繰返し番号００から繰返し番号５０まで、全部で５１通りの繰返し番号に対して、データ長が２バイト（１６ビット）である役確率データが各別に対応付けられている。役確率データは、上位バイトの確率データと、下位バイトの確率データとから構成されている。即ち、役確率データは、００００ＨからＦＦＦＦＨまでの数値データのうち何れかの数値データである。この実施形態において、役確率データは、単位データ長の２倍のデータ長である第２確率データに相当する。

繰返し番号００は、何れの当選番号にも対応していない所謂「はずれ」に対応している。また、繰返し番号０１〜５０は、それぞれ当選番号０１〜５０と各別に対応している。例えば、ＲＴ０状態における繰返し番号００（はずれ）には、役確率データとして９ＢＣ９Ｈが対応付けられている。例えば、ＲＴ０状態における繰返し番号０１（当選番号０１・全正解リプレイ）には、役確率データとして１Ｃ４ＤＨが対応付けられている。役確率データは、１６ビット乱数データが取り得る数値データの個数に対する割合を示すことから、当選番号ごとの当選確率を示すデータでもある。

次に、ＡＴ抽選用の確率データテーブルＤＴ２について説明する。
図６に示すように、ＡＴ抽選用の確率データテーブルＤＴ２には、当選番号ごとに区分して、繰返し番号００と繰返し番号０１の２つの繰返し番号に対して、データ長が役確率データの半分の１バイトであるＡＴ確率データが対応付けられている。ＡＴ確率データは、下位バイトの確率データから構成されている。即ち、ＡＴ確率データは、００ＨからＦＦＨまでの数値データのうち何れかの数値データである。この実施形態において、ＡＴ確率データは、単位データ長の第１確率データに相当する。例えば、当選番号１２（スイカ）には、ＡＴ確率データとして、０ＡＨが対応付けられている。ＡＴ確率データは、８ビット乱数データの取り得る数値の個数に対する割合を示すことから、ＡＴ抽選における当選確率を示すデータでもある。繰返し番号００は、ＡＴ抽選としての当選（当り）に対応しており、繰返し番号０１は、ＡＴ抽選としての非当選（はずれ）に対応している。

次に、副制御基板４１について詳しく説明する。
図３に示すように、副制御基板４１は、副制御用ＣＰＵ４１１と、副制御用ＲＯＭ４１２と、副制御用ＲＡＭ４１３と、を備えている。副制御用ＣＰＵ４１１は、副制御用プログラムに基づいて、例えば遊技演出に関する処理を実行する。副制御用ＲＯＭ４１２は、副制御用プログラムや、抽選に用いられるデータテーブルなどを記憶している。副制御用ＲＯＭ４１２は、演出表示装置１３における表示演出の態様（内容）を特定可能な表示演出パターンや、表示演出の実行に用いる表示演出データを記憶している。副制御用ＲＯＭ４１２は、スピーカ１５における音声演出の態様（内容）を特定可能な音声演出パターンや、音声演出の実行に用いる音声演出データを記憶している。副制御用ＲＯＭ４１２は、装飾ランプ１４における発光演出の態様（内容）を特定可能な発光演出パターンや、発光演出の実行に用いる発光演出データを記憶している。また、副制御用ＲＡＭ４１３は、スロットマシン１０の動作中に適宜書き換えられる様々な情報を記憶可能に構成されている。副制御用ＲＡＭ４１３が記憶する情報は、例えばフラグ、カウンタ、及びタイマなどである。

副制御基板４１は、演出表示装置１３と接続されている。副制御用ＣＰＵ４１１は、演出表示装置１３の表示態様を制御可能に構成されている。副制御基板４１は、装飾ランプ１４と接続されている。副制御用ＣＰＵ４１１は、装飾ランプ１４の点灯態様を制御可能に構成されている。副制御基板４１は、スピーカ１５と接続されている。副制御用ＣＰＵ４１１は、スピーカ１５の出力態様を制御可能に構成されている。

この実施形態において、演出表示装置１３、装飾ランプ１４、及びスピーカ１５は、１つ又は複数の演出装置を含んで構成された演出実行手段として把握できる。そして、副制御基板４１は、演出実行手段を制御する演出制御手段として把握することもできる。副制御基板４１は、所定の抽選に用いる乱数データを生成可能に構成されている。乱数データは、主制御基板４０のように乱数回路によって生成してもよい。これに加えて又は代えて、乱数データは、例えば副制御用ＣＰＵ４１１が乱数更新処理を実行することによって生成してもよい。

次に、主制御基板４０の主制御用ＣＰＵ４０１が実行する処理について説明する。主制御用ＣＰＵ４０１は、次のような遊技進行メイン処理を行う。
図７に示すように、主制御用ＣＰＵ４０１は、遊技開始セット処理を行う（ステップＳ１０１）。遊技開始セット処理において、主制御用ＣＰＵ４０１は、スロットマシン１０の遊技状態に関する情報や、リールユニット１６を用いた演出に関する情報の記憶を行ったり、主制御用ＲＡＭ４０３における所定の記憶領域の初期化などを行ったりする。次に、主制御用ＣＰＵ４０１は、メダルのベット受付を開始する（ステップＳ１０２）。次に、主制御用ＣＰＵ４０１は、スロットマシン１０の遊技状態をチェックする（ステップＳ１０３）。

次に、主制御用ＣＰＵ４０１は、再遊技作動時であるか否かを判定する（ステップＳ１０４）。主制御用ＣＰＵ４０１は、再遊技作動時ではない場合（ステップＳ１０４：ＮＯ）、今回の変動ゲームにおける賭数を設定するメダル管理処理を行う（ステップＳ１０５）。ステップＳ１０５の処理において、主制御用ＣＰＵ４０１は、メダルセンサＳＥ４からメダルの検出信号を入力すると、主制御用ＲＡＭ４０３に記憶されている賭数に１加算する。ステップＳ１０５の処理において、主制御用ＣＰＵ４０１は、１ベットボタン１８から操作信号を入力すると、主制御用ＲＡＭ４０３に記憶されている賭数に予め定めた賭数（この実施形態では１）を加算するとともに、該加算分だけ、主制御用ＲＡＭ４０３に記憶されているクレジットを減算する。ステップＳ１０５の処理において、主制御用ＣＰＵ４０１は、ＭＡＸベットボタン１９から操作信号を入力すると、主制御用ＲＡＭ４０３に記憶されている賭数に、最大の賭数となるように加算するとともに、該加算分だけ、主制御用ＲＡＭ４０３に記憶されているクレジットを減算する。

主制御用ＣＰＵ４０１は、再遊技作動時である場合（ステップＳ１０４：ＹＥＳ）、又はステップＳ１０５の処理を終了した場合、今回の変動ゲームにおける賭数が、変動ゲームを開始可能とする規定賭数と一致するか否かを判定する（ステップＳ１０６）。例えば、規定賭数は、変動ゲームに賭けることができる最大の賭数に等しい賭数である。主制御用ＣＰＵ４０１は、再遊技作動時である場合（ステップＳ１０４：ＹＥＳ）、前回の変動ゲームにおける賭数を、今回の変動ゲームにおける賭数として主制御用ＲＡＭ４０３に再び設定する。

今回の変動ゲームにおける賭数が規定賭数と一致しない場合（ステップＳ１０６：ＮＯ）、主制御用ＣＰＵ４０１は、ステップＳ１０３の処理に移行する。即ち、ステップＳ１０６の処理において、主制御用ＣＰＵ４０１は、変動ゲームが開始可能な状態となったか否かを判定している。一方、今回の変動ゲームにおける賭数が規定賭数と一致する場合（ステップＳ１０６：ＹＥＳ）、主制御用ＣＰＵ４０１は、スタートレバー２１による開始操作を受付けたか否かを判定する（ステップＳ１０７）。ステップＳ１０７の処理において、主制御用ＣＰＵ４０１は、スタートレバー２１から操作信号を入力している場合には肯定判定する一方で、スタートレバー２１から操作信号を入力していない場合には否定判定する。開始操作を受付けていない場合（ステップＳ１０７：ＮＯ）、主制御用ＣＰＵ４０１は、ステップＳ１０３の処理へ移行する。

一方、開始操作を受付けた場合（ステップＳ１０７：ＹＥＳ）、主制御用ＣＰＵ４０１は、ゲーム数減算処理を行う（ステップＳ１０８）。ステップＳ１０８の処理において、主制御用ＣＰＵ４０１は、主制御用ＲＡＭ４０３に記憶されている残りＡＴゲーム数が１以上であるか否かを判定する。ここで、残りＡＴゲーム数は、ＡＴ状態（有利モード）に制御する変動ゲームの残り回数を特定可能とするための情報である。残りＡＴゲーム数が１以上ではない場合、主制御用ＣＰＵ４０１は、ゲーム数減算処理を終了する。

その一方で、残りＡＴゲーム数が１以上である場合、主制御用ＣＰＵ４０１は、主制御用ＲＡＭ４０３に記憶されている残りＡＴゲーム数を１減算して更新する。次に、主制御用ＣＰＵ４０１は、主制御用ＲＡＭ４０３に記憶されている残りＡＴゲーム数が０になったか否かを判定する。残りＡＴゲーム数が０になっていない場合、主制御用ＣＰＵ４０１は、ゲーム数減算処理を終了する。その一方で、残りＡＴゲーム数が０になった場合、主制御用ＣＰＵ４０１は、主制御用ＲＡＭ４０３に記憶されているＡＴフラグに、非ＡＴ状態に制御することを特定可能な値（情報）を設定する。この実施形態において、主制御用ＣＰＵ４０１は、ＡＴフラグの値を参照することによって、現在の演出状態を特定可能である。その後、主制御用ＣＰＵ４０１は、ゲーム数減算処理を終了する。

次に、主制御用ＣＰＵ４０１は、役抽選に用いる１６ビット乱数データを取得するべく、乱数データを取得するための乱数取得処理を行う（ステップＳ１０９）。ステップＳ１０９の処理へ移行するに際して、主制御用ＣＰＵ４０１は、１６ビット乱数データを取得することを特定可能な値（情報）を、主制御用ＲＡＭ４０３に記憶されている取得フラグに設定する。詳しくは後述するが、ステップＳ１０９の処理では、１６ビット乱数データのうち、上位バイトの乱数データはＤレジスタ４０３ａに記憶される一方で、下位バイトの乱数データはＥレジスタ４０３ｂに記憶される。乱数取得処理の詳細については後述する。

次に、主制御用ＣＰＵ４０１は、前述した役抽選としての当選番号抽選処理を行う（ステップＳ１１０）。ステップＳ１１０の処理において、主制御用ＣＰＵ４０１は、レジスタ４０３ａ，４０３ｂに記憶されている１６ｂｉｔ乱数データを用いて当選番号の抽選を行う。当選番号抽選処理の詳細については後述する。この実施形態において、主制御用ＣＰＵ４０１が当選番号抽選処理を行うことによって、予め定めたデータ長の乱数データを用いて抽選を行う抽選部（抽選手段）が実現されている。

次に、主制御用ＣＰＵ４０１は、ＡＴ抽選に用いる８ビット乱数データを取得するべく、乱数データを取得するための乱数取得処理を行う（ステップＳ１１１）。ステップＳ１１１の処理へ移行するに際して、主制御用ＣＰＵ４０１は、８ビット乱数データを取得することを特定可能な値（情報）を、主制御用ＲＡＭ４０３に記憶されている取得フラグに設定する。詳しくは後述するが、ステップＳ１１１の処理では、８ビット乱数データが下位バイトの乱数データであるため、Ｅレジスタ４０３ｂに記憶される。なお、Ｄレジスタ４０３ａには、予め定めた補正データが記憶される。乱数取得処理の詳細については後述する。

次に、主制御用ＣＰＵ４０１は、ＡＴ移行処理を行う（ステップＳ１１２）。ステップＳ１１２の処理において、主制御用ＣＰＵ４０１は、主制御用ＲＡＭ４０３に記憶されている遊技状態フラグの値を参照することによって、現在の遊技状態がＲＴ０状態であるか否かを判定する。現在の遊技状態がＲＴ０状態ではない場合、主制御用ＣＰＵ４０１は、ステップＳ１１２の処理を終了する。

現在の遊技状態がＲＴ０状態である場合、主制御用ＣＰＵ４０１は、主制御用ＲＡＭ４０３に記憶されているＡＴフラグの値を参照することによって、現在の演出状態がＡＴ状態であるか否かを判定する。現在の演出状態がＡＴ状態である場合、主制御用ＣＰＵ４０１は、ステップＳ１１２の処理を終了する。その一方で、現在の演出状態がＡＴ状態ではない場合（非ＡＴ状態である場合）、主制御用ＣＰＵ４０１は、ステップＳ１１０の処理で決定した当選番号に基づいて、ＡＴ状態へ移行させるか否かのＡＴ抽選を含むＡＴ抽選処理を行う。このＡＴ抽選処理については後述する。この実施形態において、主制御用ＣＰＵ４０１がＡＴ抽選処理を行うことによって、予め定めたデータ長の乱数データを用いて抽選を行う抽選部（抽選手段）が実現されている。

ＡＴ抽選処理において当選した場合、主制御用ＣＰＵ４０１は、主制御用ＲＡＭ４０３に記憶されているＡＴフラグに、ＡＴ状態に制御することを特定可能な値（情報）を設定する。この実施形態のスロットマシン１０では、ＡＴ状態に制御することを特定可能な値がＡＴフラグに設定されることにより、スロットマシン１０の演出状態がＡＴ状態へ移行される。すなわち、主制御用ＣＰＵ４０１がＡＴフラグを設定する処理を実行することにより、ＡＴ状態へ移行させる手段が実現される。なお、このようなＡＴフラグの設定は、ＡＴ抽選処理において当選した変動ゲームから所定回数の変動ゲームが終了した後に行ってもよい。即ち、ＡＴ状態へは、所定回数の変動ゲームが終了してから移行させてもよい。

また、ＡＴ抽選処理において当選した場合、主制御用ＣＰＵ４０１は、残りＡＴゲーム数として、所定のゲーム数を主制御用ＲＡＭ４０３に記憶させる。所定のゲーム数は、予め定められたゲーム数であってもよく、複数通りのゲーム数の中から抽選によって決定されたゲーム数であってもよい。その後、主制御用ＣＰＵ４０１は、ステップＳ１１２の処理を終了する。

次に、主制御用ＣＰＵ４０１は、ＡＴ指示処理を行う（ステップＳ１１３）。ステップＳ１１３の処理において、主制御用ＣＰＵ４０１は、主制御用ＲＡＭ４０３に記憶されているＡＴフラグの値を参照することによって、現在の演出状態がＡＴ状態であるか否かを判定する。現在の演出状態が非ＡＴ状態である場合、主制御用ＣＰＵ４０１は、ステップＳ１１３の処理を終了する。その一方で、主制御用ＣＰＵ４０１は、現在の演出状態がＡＴ状態である場合であって、要求する停止操作態様が定められた当選情報に当選しているときには、該要求する停止操作態様を遊技者に識別可能とする指示情報を決定する。そして、主制御用ＣＰＵ４０１は、決定した指示情報を特定可能な値（情報）を、主制御用ＲＡＭ４０３に記憶されている指示情報フラグに設定する。

例えば、指示情報は、リール１６１〜１６３の押し順、及びリール１６１〜１６３の押し位置（タイミング）のうち少なくとも一方を識別可能な情報である。また、例えば、指示情報は、当選している役（図柄組合せ）を識別可能な情報であってもよく、当選している当選番号を識別可能な情報であってもよい。その後、主制御用ＣＰＵ４０１は、ステップＳ１１３の処理を終了する。

次に、主制御用ＣＰＵ４０１は、演出コマンド送信処理を行う（ステップＳ１１４）。ステップＳ１１４の処理において、主制御用ＣＰＵ４０１は、ステップＳ１１０の処理で決定した当選番号、及び変動ゲームが開始されたことを特定可能な開始コマンドを生成するとともに、送信バッファに格納する。この実施形態において、送信バッファに格納されたコマンドは、所定の送信処理によって副制御基板４１へ送信される。なお、スロットマシン１０では、開始コマンドに基づいて、副制御基板４１（副制御用ＣＰＵ４１１）が演出表示装置１３を制御することにより、変動ゲームに伴う各種の表示演出が行われる。

また、主制御用ＣＰＵ４０１は、主制御用ＲＡＭ４０３に記憶されているＡＴフラグの値を参照し、今回の変動ゲームにおける演出状態を特定する。主制御用ＣＰＵ４０１は、特定した演出状態を特定可能なＡＴコマンドを生成するとともに、送信バッファに格納する。

ＡＴ状態において、主制御用ＣＰＵ４０１は、主制御用ＲＡＭ４０３に記憶されている指示番号フラグの値を参照することにより、ステップＳ１１３の処理で決定した指示番号を特定する。主制御用ＣＰＵ４０１は、特定した指示番号を特定可能な指示コマンドを生成するとともに、送信バッファに格納する。なお、スロットマシン１０では、指示コマンドに基づいて、副制御基板４１（副制御用ＣＰＵ４１１）が演出表示装置１３を制御することにより、ナビ演出が行われる。

次に、主制御用ＣＰＵ４０１は、最短遊技時間（ウェイトタイム）が経過したか否かを判定する（ステップＳ１１５）。最短遊技時間が経過していない場合（ステップＳ１１５：ＮＯ）、主制御用ＣＰＵ４０１は、最短遊技時間が経過するまで待機する。最短遊技時間が経過している場合（ステップＳ１１５：ＹＥＳ）、主制御用ＣＰＵ４０１は、停止中のリール１６１〜１６３の回転を開始させるとともに、予め定めた回転速度まで加速させるための処理を行う（ステップＳ１１６）。

次に、主制御用ＣＰＵ４０１は、指示情報表示処理を行う（ステップＳ１１７）。ステップＳ１１７の処理において、主制御用ＣＰＵ４０１は、主制御用ＲＡＭ４０３に記憶されているＡＴフラグの値を参照することによって、現在の演出状態がＡＴ状態であるか否かを判定する。現在の演出状態が非ＡＴ状態である場合、主制御用ＣＰＵ４０１は、ステップＳ１１７の処理を終了する。即ち、主制御用ＣＰＵ４０１は、指示情報を表示させない。その一方で、現在の演出状態がＡＴ状態である場合、主制御用ＣＰＵ４０１は、主制御用ＲＡＭ４０３に記憶されている指示番号フラグの値を参照することにより、ステップＳ１１３の処理で決定した指示情報を特定する。主制御用ＣＰＵ４０１は、特定した指示情報を表示するように、情報パネル３０を制御する。

次に、リール１６１〜１６３の回転速度が定速に到達している状態において、主制御用ＣＰＵ４０１は、ストップボタン２２１〜２２３の何れかによる停止操作を受付けたか否かを判定する（ステップＳ１１８）。ステップＳ１１８の処理において、主制御用ＣＰＵ４０１は、ストップボタン２２１〜２２３の何れかから操作信号を入力している場合には肯定判定する一方で、ストップボタン２２１〜２２３の何れからも操作信号を入力していない場合には否定判定する。停止操作を受付けていない場合（ステップＳ１１８：ＮＯ）、主制御用ＣＰＵ４０１は、停止操作を受付けるまで待機する。

その一方で、停止操作を受付けた場合（ステップＳ１１８：ＹＥＳ）、主制御用ＣＰＵ４０１は、操作信号を入力したストップボタンに対応するリールの回転を停止させるリール停止処理を実行する（ステップＳ１１９）。ステップＳ１１９の処理において、主制御用ＣＰＵ４０１は、ステップＳ１１０の処理で決定した当選番号、及びストップボタンの操作態様（押し順及び押し位置）に基づいて、予め定められた引込み範囲（例えば４図柄）内に位置する図柄の中から有効ラインＮＬ上に停止可能な図柄を検索する。そして、主制御用ＣＰＵ４０１は、検索した図柄が有効ラインＮＬ上に停止されるようにステッピングモータを制御する。主制御用ＣＰＵ４０１は、リール１６１〜１６３の停止操作に関してこのようなリール停止制御を行うことにより、当選番号とストップボタンの操作態様とに応じた図柄組合せを有効ラインＮＬ上に停止させる。

次に、主制御用ＣＰＵ４０１は、リール１６１〜１６３の全てを停止させたか否かを判定する（ステップＳ１２０）。リール１６１〜１６３のうち１つ以上のリールを停止させていない場合（ステップＳ１２０：ＮＯ）、主制御用ＣＰＵ４０１は、ステップＳ１１７の処理へ移行する。その一方で、リール１６１〜１６３の全てを停止させている場合（ステップＳ１２０：ＹＥＳ）、有効ラインＮＬ上に停止されている図柄組合せを判定する図柄判定処理を行う（ステップＳ１２１）。ステップＳ１２１の処理において、主制御用ＣＰＵ４０１は、有効ラインＮＬ上に賞を定めた図柄組合せ（役）が停止されているか、及び有効ラインＮＬ上に賞を定めた図柄組合せ（役）が停止されている場合にその図柄組合せの種類を判定する。

次に、主制御用ＣＰＵ４０１は、メダルの払出しを行うか否かを判定する（ステップＳ１２２）。ステップＳ１２２の処理において、主制御用ＣＰＵ４０１は、払出し役に入賞している場合には肯定判定する一方で、払出し役に入賞していない場合には否定判定する。メダルの払出しを行う場合（ステップＳ１２２：ＹＥＳ）、主制御用ＣＰＵ４０１は、ホッパーユニット２５を駆動してメダルを払出すためのメダル払出し処理を実行する（ステップＳ１２３）。

主制御用ＣＰＵ４０１は、メダルの払出しを行わない場合（ステップＳ１２２：ＮＯ）、及びステップＳ１２３の処理を終了した場合、１回の変動ゲームを終了させる終了処理を行う（ステップＳ１２４）。ステップＳ１２４の処理において、主制御用ＣＰＵ４０１は、変動ゲームの終了を指示する変動ゲーム終了コマンドを生成するとともに、送信バッファに格納する。変動ゲーム終了コマンドは、入賞の有無や、入賞した役についても特定可能な情報である。なお、スロットマシン１０では、上述したＡＴコマンドや変動ゲーム終了コマンドに基づいて、副制御基板４１（副制御用ＣＰＵ４１１）が演出表示装置１３を制御することにより、演出モードが行われる。

また、主制御用ＣＰＵ４０１は、入賞した役に基づいて、遊技状態を移行させる処理を行う。例えば、主制御用ＣＰＵ４０１は、ＲＴ０状態の変動ゲームにおいて、昇格リプレイ役に入賞した場合、ＲＴ１状態に制御することを特定可能な値を、主制御用ＲＡＭ４０３に記憶されている遊技状態フラグに設定する。また、主制御用ＣＰＵ４０１は、ＲＴ１状態の変動ゲームにおいて、転落リプレイ役や転落ベル役に入賞した場合、ＲＴ０状態に制御することを特定可能な値を、上記遊技状態フラグに設定する。そして、主制御用ＣＰＵ４０１は、終了処理を終了すると、１回の変動ゲームの実行に係る遊技進行メイン処理を終了し、再びステップＳ１０１の処理へ戻る。

次に、遊技進行メイン処理のステップＳ１０９，Ｓ１１１で行われる乱数取得処理について説明する。この実施形態では、主制御用ＣＰＵ４０１が、上述したステップＳ１１０の処理（当選番号抽選処理）及びステップＳ１１２の処理（ＡＴ抽選処理）に加えて、次のような乱数取得処理を実行することによって、乱数データに関する処理を行うデータ処理部（データ処理手段）が実現されている。

図８に示すように、最初に、主制御用ＣＰＵ４０１は、各種設定を行う（ステップＳ２０１）。ステップＳ２０１の処理において、主制御用ＣＰＵ４０１は、主制御用ＲＡＭ４０３に記憶されている取得フラグの値を参照し、８ビット乱数データ及び１６ビット乱数データのうち何れの乱数データを取得するかを特定する。即ち、乱数生成回路４０４ｂ，４０４ｃのうち、乱数データを取得する対象となる乱数生成回路を設定する。

次に、主制御用ＣＰＵ４０１は、ステップＳ２０１の処理において設定した乱数生成回路のラッチ回路に対してラッチ信号を出力するとともに、乱数データをラッチしたレジスタから下位バイトの乱数データを取得する（ステップＳ２０２）。即ち、ステップＳ２０２の処理において、８ビット乱数データを取得する場合、主制御用ＣＰＵ４０１は、第２ラッチ回路４０４ｅから８ビット乱数データを取得する。また、ステップＳ２０２の処理において、１６ビット乱数データを取得する場合、主制御用ＣＰＵ４０１は、第１ラッチ回路４０４ｄにラッチされた１６ビット乱数データのうち、下位バイトの乱数データを取得する。この実施形態において、ステップＳ２０２の処理は、下位バイトの乱数データを取得する処理に相当する。また、ステップＳ２０２の処理は、１６ビットのうち第１ビット範囲の乱数データを取得する処理ともいえる。ステップＳ２０２の処理において、主制御用ＣＰＵ４０１は、取得した下位バイトの乱数データをＥレジスタ４０３ｂに記憶させる。

次に、主制御用ＣＰＵ４０１は、今回の乱数取得処理において１６ビット乱数データを取得するか否かを判定する（ステップＳ２０３）。１６ビット乱数データを取得するか否かは、上述したように主制御用ＲＡＭ４０３に記憶されている取得フラグの値を参照することにより特定できる。

１６ビット乱数データを取得する場合（ステップＳ２０３：ＹＥＳ）、主制御用ＣＰＵ４０１は、第１ラッチ回路４０４ｄにラッチされた１６ビット乱数データのうち、上位バイトの乱数データを取得する（ステップＳ２０４）。ステップＳ２０４の処理において、主制御用ＣＰＵ４０１は、取得した上位バイトの乱数データをＤレジスタ４０３ａに記憶させる。この実施形態において、ステップＳ２０３の判定結果が肯定の場合は、１６ビット乱数データの取得要求がある場合に相当する。即ち、ステップＳ２０４の処理は、１６ビット乱数データの残部を取得する処理に相当する。また、ステップＳ２０４の処理は、１６ビットのうち第１ビット範囲を除いた残部である第２ビット範囲の乱数データを取得する処理に相当する。

１６ビット乱数データを取得しない場合（ステップＳ２０３：ＮＯ）、及びステップＳ２０４の処理を終了した場合、主制御用ＣＰＵ４０１は、乱数データの補正を行う（ステップＳ２０５）。例えば、ステップＳ２０５の処理において、主制御用ＣＰＵ４０１は、Ｅレジスタ４０３ｂに記憶されている乱数データに予め定めた数値データ（例えば０１Ｈ）を加算してもよい。また、例えば、主制御用ＣＰＵ４０１は、Ｅレジスタ４０３ｂに記憶されている乱数データと１バイトの乱数データとを論理演算してもよい。このように、この実施形態において、主制御用ＣＰＵ４０１は、８ビット乱数データを取得した場合と、１６ビット乱数データを取得したときとで、共通の補正を行うようになっている。

次に、主制御用ＣＰＵ４０１は、今回の乱数取得処理において１６ビット乱数データを取得するか否かを判定する（ステップＳ２０６）。１６ビット乱数データを取得するか否かは、上述したように主制御用ＲＡＭ４０３に記憶されている取得フラグの値を参照することにより特定できる。１６ビット乱数データを取得しない場合（ステップＳ２０６：ＮＯ）、主制御用ＣＰＵ４０１は、上位バイトの補正を行う（ステップＳ２０７）。ステップＳ２０７の処理において、主制御用ＣＰＵ４０１は、データ長が１バイトの補正データをＤレジスタ４０３ａに記憶させる。この実施形態において、補正データは、上位バイトのみのＦＦＨの数値データである。このため、８ビット乱数データは、データ長が２バイト（１６ビット）の乱数データに補正される。補正済みの８ビット乱数データは、ＦＦ００ＨからＦＦＦＦＨまでの全部で２５６通りの連続する数値データとなる。

このように、ステップＳ２０７の処理は、１６ビット乱数データを取得しないと判定した場合に、下位バイトの乱数データと、上位バイトの補正データとからなる補正済みの８ビット乱数データを生成する処理となる。また、異なる観点によれば、ステップＳ２０７の処理は、８ビット乱数データを取得した場合に、該８ビット乱数データを補正し、データ長が１６ビット乱数データと同じである補正済みの８ビット乱数データを生成する処理である。なお、この観点によれば、乱数取得処理におけるステップＳ２０２〜Ｓ２０４の処理は、８ビット乱数データ又は１６ビット乱数データを取得する処理に相当する。

そして、この実施形態の主制御用ＲＡＭ４０３は、データ記憶部に相当する。そして、Ｅレジスタ４０３ｂは、８ビット乱数データ又は１６ビット乱数データのうち下位バイトの乱数データを記憶するための第１記憶領域に相当する。また、Ｄレジスタ４０３ａは、８ビット乱数データの補正データ又は１６ビット乱数データのうち上位バイトの乱数データを記憶するための第２記憶領域に相当する。１６ビット乱数データを取得する場合（ステップＳ２０６：ＹＥＳ）、又はステップＳ２０７の処理を終了した場合、主制御用ＣＰＵ４０１は、乱数取得処理を終了する。

以上のように、この実施形態において、８ビット乱数データを取得する処理と、１６ビット乱数データを取得する処理とは、１つの乱数取得処理として共通化されている。したがって、この実施形態のスロットマシン１０は、乱数データのデータ長に応じて別々の乱数取得処理を備える構成に比して、処理内容を簡略化できる。そして、上位バイトの乱数データを取得する処理（ステップＳ２０４）は、１６ビット乱数データを取得するか否かの判定処理（ステップＳ２０３）で肯定判定された場合にのみ行われる。したがって、８ビット乱数データを取得する処理と、１６ビット乱数データを取得する処理と、を１つの乱数取得処理として兼用する場合であっても、処理を簡略にしつつも的確に乱数データを取得できる。

次に、遊技進行メイン処理におけるステップＳ１１０の処理（当選番号抽選処理）について説明する。
図９に示すように、当選番号抽選処理において、主制御用ＣＰＵ４０１は、確率データテーブルＤＴ１を主制御用ＲＯＭ４０２から読み出すとともに、主制御用ＲＡＭ４０３にセットする（ステップＳ３０１）。次に、主制御用ＣＰＵ４０１は、主制御用ＲＡＭ４０３に記憶されている抽選カウンタＣ１にゼロを設定してクリアする（ステップＳ３０２）。抽選カウンタＣ１は、確率データテーブルＤＴ１で参照すべき繰返し番号を特定するための情報となる。次に、主制御用ＣＰＵ４０１は、抽選カウンタＣ１に示されている繰返し番号と、現在の遊技状態と、をもとに確率データテーブルＤＴ１を参照し、条件に適合する役確率データを取得する（ステップＳ３０３）。

次に、主制御用ＣＰＵ４０１は、Ｄレジスタ４０３ａ及びＥレジスタ４０３ｂから１６ビット乱数データを取得するとともに、該取得した１６ビット乱数データと、ステップＳ３０３の処理で取得した役確率データと、を演算して演算後データを生成する（ステップＳ３０４）。この実施形態において、主制御用ＣＰＵ４０１は、１６ビット乱数データと役確率データとを加算することによって、演算後データを生成する。

次に、主制御用ＣＰＵ４０１は、その時点における繰返し番号で当選となったか否かを判定する（ステップＳ３０５）。ステップＳ３０５の処理において、主制御用ＣＰＵ４０１は、１６ビット乱数データと役確率データとを加算した結果、データ長が２バイトである数値データの取り得る最大値（ＦＦＦＦＨ）を超えたか否かを判定している。このような判定は、判定データとしてのＦＦＦＦＨと演算後データとを比較することにより行ってもよく、加算の結果として単に２バイトを超える桁上がりが発生したか否かを判定することにより行ってもよい。この実施形態において、判定データであるＦＦＦＦＨのデータ長は、単位データ長の２倍のデータ長である。

現在の繰返し番号において当選となった場合（ステップＳ３０５：ＹＥＳ）、主制御用ＣＰＵ４０１は、その時点における繰返し番号に対応する当選結果を特定可能な情報を主制御用ＲＡＭ４０３に記憶させる（ステップＳ３０６）。即ち、主制御用ＣＰＵ４０１は、繰返し番号００において当選となった場合、何れの当選番号にも当選していないこと（所謂はずれ）を特定可能な情報を主制御用ＲＡＭ４０３に記憶させる。主制御用ＣＰＵ４０１は、繰返し番号０１〜５０の何れかにおいて当選となった場合、当選となった繰返し番号に対応する当選番号を特定可能な情報を主制御用ＲＡＭ４０３に記憶させる。その後、主制御用ＣＰＵ４０１は、当選番号抽選処理を終了する。

その一方で、現在の繰返し番号において当選とならない場合（ステップＳ３０５：ＮＯ）、主制御用ＣＰＵ４０１は、主制御用ＲＡＭ４０３に記憶されている抽選カウンタＣ１に示される繰返し番号を１加算して更新する（ステップＳ３０７）。このとき、主制御用ＣＰＵ４０１は、演算後データのうち上位バイトをＤレジスタ４０３ａに格納するとともに、下位バイトをＥレジスタ４０３ｂに格納する。なお、レジスタ４０３ａ，４０３ｂに格納された演算後データは、次回のステップＳ３０４の処理における新たな１６ビット乱数データとして使用される。その後、主制御用ＣＰＵ４０１は、ステップＳ３０４の処理へ移行する。このように、当選番号抽選処理は、繰返し番号００から順に、確率データテーブルＤＴ１に定められている最大の繰返し番号（繰返し番号５０）に至る迄、又は当選となる迄、ステップＳ３０４，Ｓ３０５，Ｓ３０７の処理が繰り返し行われるように構成されている。

次に、遊技進行メイン処理におけるステップＳ１１２の処理（ＡＴ抽選処理）について説明する。なお、以下の説明では、既に説明した当選番号抽選処理と異なる構成についてのみ詳しく説明し、同様の構成については、その説明を省略又は簡略化する。

図１０に示すように、ＡＴ抽選処理において、主制御用ＣＰＵ４０１は、確率データテーブルＤＴ２を主制御用ＲＯＭ４０２から読み出すとともに、主制御用ＲＡＭ４０３にセットする（ステップＳ４０１）。次に、主制御用ＣＰＵ４０１は、主制御用ＲＡＭ４０３に記憶されている抽選カウンタＣ１にゼロを設定してクリアする（ステップＳ４０２）。次に、主制御用ＣＰＵ４０１は、抽選カウンタＣ１に示されている繰返し番号と、当選している当選番号と、をもとに確率データテーブルＤＴ２を参照し、条件に適合するＡＴ確率データを取得する（ステップＳ４０３）。

次に、主制御用ＣＰＵ４０１は、Ｄレジスタ４０３ａ及びＥレジスタ４０３ｂから補正済みの８ビット乱数データを取得するとともに、該取得した補正済みの８ビット乱数データと、ステップＳ４０３の処理で取得したＡＴ確率データと、を演算して演算後データを生成する（ステップＳ４０４）。この実施形態において、主制御用ＣＰＵ４０１は、補正後の８ビット乱数データとＡＴ確率データとを加算することによって、演算後データを生成する。

次に、主制御用ＣＰＵ４０１は、その時点における繰返し番号で当選となったか否かを判定する（ステップＳ４０５）。ステップＳ４０５の処理において、主制御用ＣＰＵ４０１は、補正済みの８ビット乱数データと役確率データとを加算した結果、データ長が２バイトである数値データの取り得る最大値（ＦＦＦＦＨ）を超えたか否かを判定している。

現在の繰返し番号において当選となった場合（ステップＳ４０５：ＹＥＳ）、主制御用ＣＰＵ４０１は、その時点における繰返し番号に対応する当選結果を特定可能な情報を主制御用ＲＡＭ４０３に記憶させる（ステップＳ４０６）。即ち、主制御用ＣＰＵ４０１は、繰返し番号００において当選となった場合、ＡＴ抽選に当選したこと（所謂当り）を特定可能な情報を主制御用ＲＡＭ４０３に記憶させる。主制御用ＣＰＵ４０１は、繰返し番号０１において当選となった場合、ＡＴ抽選に当選しなかったこと（所謂はずれ）を特定可能な情報を主制御用ＲＡＭ４０３に記憶させる。その後、主制御用ＣＰＵ４０１は、ＡＴ抽選処理を終了する。

その一方で、現在の繰返し番号において当選とならない場合（ステップＳ４０５：ＮＯ）、主制御用ＣＰＵ４０１は、主制御用ＲＡＭ４０３に記憶されている抽選カウンタＣ１に示される繰返し番号を１加算して更新する（ステップＳ４０７）。このとき、主制御用ＣＰＵ４０１は、演算後データのうち上位バイトをＤレジスタ４０３ａに格納するとともに、下位バイトをＥレジスタ４０３ｂに格納する。なお、レジスタ４０３ａ，４０３ｂに格納された演算後データは、次回のステップＳ４０４の処理における新たな補正済みの８ビット乱数データとして使用される。その後、主制御用ＣＰＵ４０１は、ステップＳ４０４の処理へ移行する。このように、ＡＴ抽選処理は、繰返し番号００から順に、確率データテーブルＤＴ２に定められている最大の繰返し番号（繰返し番号０１）に至る迄、又は当選となる迄、ステップＳ４０４，Ｓ４０５，Ｓ４０７の処理が繰り返し行われるように構成されている。

以上のように、この実施形態では、８ビット乱数データを用いる場合であっても、データ長が２バイトである補正済みの８ビット乱数データに変換することで、ステップＳ４０５における当選か否かの判定を、１６ビット乱数データを用いる場合と同様に、ＦＦＦＦＨを超えたか否かによって行うことができる。したがって、乱数データのビット長に応じて、当選となったか否かの判定処理を変更する必要がなくなる。

また、この実施形態において、８ビット乱数データの補正は、上位バイトを補正データで補完することによって行う。このため、補正済みの８ビット乱数データが取り得る数値データは、ＦＦ００ＨからＦＦＦＦＨまで１刻みで連続する数値データとなる。したがって、ＡＴ確率データを００ＨからＦＦＨまでの数値データの中から設定することができるため、確率データテーブルＤＴ２の設計を簡便にできるようになる。仮に、補正データで下位バイトを補完する構成を採用する場合、補正済みの８ビットデータは、２５６刻みの数値データとなってしまうことから、この実施形態のスロットマシン１０に比して、ＡＴ確率データの設定が煩雑になる。

この実施形態のスロットマシン１０は、次のような効果を有する。
（１）主制御用ＣＰＵ４０１は、下位バイトの乱数データを取得してから、１６ビット乱数データを取得する場合にのみ、上位バイトの乱数データを取得する処理を行う（乱数取得処理のステップＳ２０４）。このため、乱数データを取得するための処理を簡略化できる。

（２）主制御用ＣＰＵ４０１は、８ビット乱数データを取得した場合と、１６ビット乱数データを取得した場合と、で共通の補正を行う（乱数取得処理のステップＳ２０５）。これによれば、乱数データの何れについても、外部から把握し難くできるとともに、補正する処理が複雑化することを抑制できる。

（３）上位バイトと下位バイトとは同じデータ長である。したがって、乱数データの取り扱いが容易にできる。
（４）主制御用ＣＰＵ４０１は、上位バイトの補正データと下位バイトの８ビット乱数データとからなる補正済みの８ビット乱数データを生成する処理（乱数取得処理のステップＳ２０７）を行う。このため、８ビット乱数データの場合と１６ビット乱数データの場合とでデータ単位数（データ長）を揃えることができるため、その後の処理を容易にできる。

（５）主制御用ＣＰＵ４０１は、１６ビット乱数データ、又は補正済みの８ビット乱数データを用いて抽選を行う（遊技進行メイン処理のステップＳ１１０，Ｓ１１２）。このため、データ単位数（データ長）が異なる乱数データを取得しても、データ単位数を揃えた状態で抽選を行えるため、抽選処理が複雑化することを抑制できる。

（６）上位バイトを補正データで補正するため、補正済みの８ビット乱数データを、１６ビット乱数データと同様に連続した数値データにできる。したがって、乱数データの取り扱いを容易にすることができる。

（７）共通の判定データ（判定値）を用いて抽選ができるため、データ長が異なる乱数データごとに異なるデータ長の判定データを設ける必要がなくなる。したがって、スロットマシン１０における制御を簡略化できる。

（８）レジスタ４０３ａ，４０３ｂは、８ビット乱数データと１６ビット乱数データとで共通化されているため、抽選を行う際に読み込む記憶領域を固定化し、処理を簡略化できる。

上述した実施形態は、例えば次のような別の実施形態に変更してもよい。
・乱数取得処理のステップＳ２０７の処理において、主制御用ＣＰＵ４０１は、下位バイトを補正データで補完することにより、補正済みの８ビット乱数データを生成してもよい。

・乱数取得処理のステップＳ２０７の処理に用いる補正データは、ＦＦＦＦＨとは異なる数値データであってもよい。例えば、補正データは００００Ｈであってもよい。
・乱数回路４０４は、１６ビット乱数データを生成する乱数生成回路を複数備えていてもよい。乱数回路４０４は、８ビット乱数データを生成する乱数生成回路を複数備えていてもよい。

・第２生成回路は、例えば３２ビットや６４ビットなど、１６ビットとは異なるデータ長の乱数データを生成する回路であってもよい。第１生成回路は、１６ビットや３２ビットなど、８ビットとは異なるデータ長の乱数データを生成する回路であってもよい。即ち、乱数回路４０４は、データ単位数（データ長）が異なる乱数データの生成回路を備えておればよい。

・遊技進行メイン処理において、ステップＳ１１０の処理（当選番号抽選処理）と、ステップＳ１１２の処理（ＡＴ抽選処理）とは、共通のサブルーチンを用いて行ってもよい。この場合、何れの抽選処理として行うかに応じて用いる確率データテーブルを特定し、セットするようにすればよい。これによれば、抽選処理についても共通化されるため、より制御を簡便にできる。

・１６ビット乱数データは、当選番号抽選処理とは異なる抽選処理に用いてもよい。例えば、１６ビット乱数データは、ＡＴ抽選に用いてもよく、所謂フリーズを発生させるか否かの回動演出抽選に用いてもよい。また８ビット乱数データは、ＡＴ抽選処理とは異なる抽選処理に用いてもよい。例えば、８ビット乱数データは、リール１６１〜１６３の回転開始タイミングを振り分けるための抽選処理に用いてもよい。

・乱数回路４０４は、主制御基板４０に加えて、又は代えて、副制御基板４１に設けられていてもよい。この場合、副制御用ＣＰＵ４１１は、上述した実施形態のような乱数取得処理を行うとよい。

・スロットマシン１０は、ボーナス役を定めた当選番号を備えていてもよい。
・スロットマシン１０は、ＡＴ状態である演出モードとして、有利モードや準備モードとは異なる演出モードを備えていてもよい。

・スロットマシン１０は、ＲＴ状態として複数のＲＴ状態を備えていてもよい。
・スロットマシン１０は、主制御基板４０の機能と副制御基板４１の機能とを統合した単一の制御基板を備えていてもよい。また、主制御基板４０の機能は、複数の基板に分割して実現してもよい。主制御用ＣＰＵ４０１は、単一の基板上に実装された複数のＣＰＵから構成されていてもよい。

・主制御用ＣＰＵ４０１、主制御用ＲＯＭ４０２、主制御用ＲＡＭ４０３、及び乱数回路４０４は、ワンチップマイクロコンピュータとして構成されていてもよい。
・副制御基板４１の機能は、複数の基板に分割して実現されていてもよい。例えば、スロットマシン１０は、演出表示装置１３を専門に制御する表示基板、装飾ランプ１４を専門に制御するランプ基板、及びスピーカ１５を専門に制御する音声基板を備えていてもよく、これらの基板群を統括的に制御する統括基板をさらに備えていてもよい。また、副制御用ＣＰＵ４１１は、単一の基板上に実装された複数のＣＰＵから構成されていてもよい。

・スロットマシン１０は、メダルとは異なる遊技媒体を用いる遊技機であってもよい。例えば、遊技媒体は、遊技球であってもよい。
・パチンコ遊技機として具体化することが可能である。例えば、パチンコ遊技機として具体化する場合、主制御用ＣＰＵ４０１は、遊技盤にある始動口へ遊技球が入球したことを契機として乱数取得処理を実行し、大当り抽選に用いる乱数データとして１６ビット乱数データを１６ビット乱数生成回路４０４ｂから取得する。同様に、主制御用ＣＰＵ４０１は、乱数取得処理を実行し、リーチ抽選に用いる乱数データとして８ビット乱数データを８ビット乱数生成回路４０４ｃから取得するとよい。主制御用ＣＰＵ４０１は、当選番号抽選処理と同様にして大当り抽選を行い、大当りに当選した場合には変動ゲームにおいて大当りの表示結果を導出したのち、遊技盤にある大入賞口を開放させ、当選した大当りを生起させるとよい。

次に示す技術的思想は、上述した実施形態から把握することができる。
（イ）前記第１乱数データ又は前記第２乱数データを取得する処理は、前記下位乱数データを取得する処理と、前記第２乱数データを取得するか否かを判定する処理と、前記第２乱数データを取得すると判定した場合に、前記第２データ単位の上位乱数データを取得する処理と、を含んでおり、前記補正済みの第１乱数データを生成する処理は、前記第２乱数データを取得しないと判定した場合に行われるとよい。

Ｓ２０２〜Ｓ２０４…ステップ（処理）、１０…スロットマシン（遊技機）、４０…主制御基板、４０１…主制御用ＣＰＵ（データ処理部、抽選部）、４０４…乱数回路、４０４ｂ…１６ビット乱数生成回路（第２生成回路）、４０４ｃ…８ビット乱数生成回路（第１生成回路）。

Claims (4)

1. 第１乱数データを生成する第１生成回路と、
   前記第１乱数データよりもデータ長が長い第２乱数データを生成する第２生成回路と、
   乱数データに関する処理を行うデータ処理部と、を備え、
   前記データ処理部は、
   前記第１乱数データ又は前記第２乱数データを取得する処理と、
   前記第１乱数データを取得した場合に、該第１乱数データを補正し、データ長が前記第２乱数データと同じである補正済みの第１乱数データを生成する処理と、
   前記第２乱数データ又は前記補正済みの第１乱数データを用いて抽選を行う処理と、を行うことを特徴とする遊技機。
2. 前記第１乱数データは、予め定めた単位データ長の下位乱数データからなり、
   前記第２乱数データは、前記単位データ長の上位乱数データと前記単位データ長の下位乱数データとからなり、
   前記補正済みの第１乱数データを生成する処理では、前記単位データ長の補正データと前記下位乱数データとから前記補正済みの第１乱数データを生成する請求項１に記載の遊技機。
3. 前記抽選を行う処理は、
   前記補正済みの第１乱数データを用いる場合、該補正済みの第１乱数データと、前記単位データ長の第１確率データと、を演算して演算後データを生成し、該生成した演算後データと、前記単位データ長の２倍のデータ長である判定データと、を比較して行い、
   前記第２乱数データを用いる場合、該第２乱数データと、前記単位データ長の２倍のデータ長である第２確率データと、を演算して演算後データを生成し、該生成した演算後データと、前記判定データと、を比較して行う請求項２に記載の遊技機。
4. データ記憶部を備え、
   前記データ記憶部は、
   前記第１乱数データの下位乱数データ又は前記第２乱数データの下位乱数データを記憶するための第１記憶領域と、
   前記補正済みの第１乱数データの補正データ又は前記第２乱数データの上位乱数データを記憶するための第２記憶領域と、を備えている請求項１〜請求項３のうち何れか一項に記載の遊技機。

Images