JP2017092465A - 半導体デバイス及び半導体デバイスの製造方法並びに車両用制御装置 - Google Patents
半導体デバイス及び半導体デバイスの製造方法並びに車両用制御装置 Download PDFInfo
- Publication number
- JP2017092465A JP2017092465A JP2016214892A JP2016214892A JP2017092465A JP 2017092465 A JP2017092465 A JP 2017092465A JP 2016214892 A JP2016214892 A JP 2016214892A JP 2016214892 A JP2016214892 A JP 2016214892A JP 2017092465 A JP2017092465 A JP 2017092465A
- Authority
- JP
- Japan
- Prior art keywords
- section
- trench
- semiconductor device
- conductive material
- height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004020 conductor Substances 0.000 claims abstract description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 37
- 229920005591 polysilicon Polymers 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 11
- 230000000694 effects Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 239000012777 electrically insulating material Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】複数のトレンチとこれらのトレンチ内に設けられた複数の導電性材料の領域(16,20)とを有する半導体デバイス(10)に関する。導電性材料(16)がトレンチMOSFETのタイプに応じてゲート電極として利用される。通常であればゲート電極として利用される導体路の一部が電気的に分離され、ゲート前置抵抗(20)として利用される。さらに、斯かる半導体デバイス(10)の製造方法並びに車両用制御装置も提供される。
【選択図】図1
Description
現行の半導体スイッチ、例えばMOSFET(金属酸化物半導体電界効果トランジスタ即ちMetal-Oxide-Semiconductor Field Effect Transistor)又はパワーMOSFETは、きわめて小さなゲート‐ドレイン容量を有するように構成されている。これは、その方がドレイン電圧のゲートへのフィードバック結合に都合が良いためである。ミラー容量とも称されるこのゲート‐ドレイン容量は、ゲート電圧が一定に留まるフェーズへのスイッチング過程中にいわゆるミラープラトーを生じさせる。当該効果は、スイッチング過程を遅延させる。そのため、ミラー容量をできるだけ低下させ、可能であれば消滅させることが試みられている。
本発明によれば、半導体デバイスが提供される。当該半導体デバイスは、その活性領域から電気的に絶縁された複数のトレンチを有する基板を備え、少なくとも一つの第1のトレンチに、トレンチ長手軸線に沿って導電性材料の第1のセクションが埋め込まれており、この第1のセクションは、第1の電気コンタクトへの電圧印加時にMOS構造のゲート電極として機能するように、第1の電気コンタクトに接続されており、第1のトレンチ及び/又は第2のトレンチには、トレンチ長手軸線に沿って、導電性材料の第2のセクションが埋め込まれている。本発明に係る半導体デバイスは、第2のセクションの第1の端部が第1の電気コンタクトに電気的に接続され、かつ、第2のセクションの第2の端部が導電性材料の第1のセクションに接続されることを特徴とする。好ましくは、第2のセクションは、第1のセクションに対する前置抵抗として、ひいてはゲート前置抵抗として、電気的に接続される。斯かる半導体デバイスは、特に、車両用制御装置を実現するのに適する。
a.半導体基板を準備するステップと、
b.半導体基板に複数のトレンチを形成するステップと、
c.各トレンチによってパターニングされた基板表面に第1の絶縁層を形成するステップと、
d.各トレンチに、それぞれ導電性の少なくとも一つの上方セクションが形成されるように、各トレンチに導電性材料を充填するステップと、
e.上方セクションの上方に第2の絶縁層を形成するステップと、
f.少なくとも一つの第1のトレンチの上方セクションを、この上方セクションがMOS構造のゲートとして機能することができるように、電気的に接続するステップと、
g.少なくとも一つの第2のトレンチの上方セクションを、この上方セクションがMOS構造のゲートの前置抵抗として機能することができるように、電気的に接続するステップと、
を含む。
本発明に係る半導体基板は、ゲート前置抵抗とミラー容量とが技術的に結合されているという利点を有する。これは特に、パワー半導体、例えばパワーMOSFET(若しくはPowerMOSFET)として使用することができる。
h.導電性の下方セクションが形成されるように、各トレンチに導電性材料を充填するステップと、
i.導電性の下方セクションの導電性材料の一部をエッチングプロセスによって高さh1まで除去するステップと、
j.下方の導電性領域と上方の導電性セクションとの間に絶縁性の分離層を形成するステップと、
を行うように構成することができる。
図1には、本発明に係る半導体デバイス10の第1の実施形態が断面図に示されている。図から分かるように、基板12に垂直構造として複数のトレンチ14.1,14.2,14.3が設けられている。各トレンチ14.1,14.2,14.3は、高さh1まで導電性材料で充填されており、この導電性材料を、相応の電気的接続によって、即ち、例えば図示されていないソース電極との短絡によって、フィールドプレート28として使用可能である。当該導電性材料は、例えばポリシリコンであってよく、この場合、下方のポリシリコン路を形成する。高さh1から高さh2までの間にも同様に、導電性材料16,20、例えば再びポリシリコンが設けられている。このようにして上方のポリシリコン路が形成される。上方のポリシリコン路も下方のポリシリコン路も好ましくはトレンチ14の長さ全体にわたって延在している。トレンチ長手方向で見たときのトレンチ端部には、図示されていない複数の電気コンタクトが設けられており、これらの電気コンタクトを用いて、ポリシリコン路のゲート電極16としての機能又は抵抗路20としての機能に応じ、これらのポリシリコン路を接続することができる。
Claims (12)
- 半導体デバイス(10)であって、
前記半導体デバイス(10)の活性領域から電気的に絶縁された複数のトレンチ(14.1,14.2,14.3)を有する基板(12)を備え、
少なくとも一つの第1のトレンチ(14.1)に、トレンチ長手軸線(L)に沿って、導電性材料の第1のセクション(16)が埋め込まれており、
前記第1のセクション(16)は、第1の電気コンタクト(18)への電圧印加時にMOS構造のゲート電極として機能するように、前記第1の電気コンタクト(18)に接続されており、
前記第1のトレンチ(14.1)及び/又は第2のトレンチ(14.2)に、前記トレンチ長手軸線に沿って、導電性材料の第2のセクション(20)が埋め込まれている、
半導体デバイス(10)において、
前記第2のセクション(20)は、当該第2のセクション(20)の第1の端部が前記第1の電気コンタクト(18)に電気的に接続され、かつ、当該第2のセクション(20)の第2の端部が前記導電性材料の前記第1のセクション(16)に電気的に接続されるように、前記第1のセクション(16)に対する前置抵抗として電気的に接続されている、
ことを特徴とする半導体デバイス(10)。 - 前記第1のセクション(16)と前記第2のセクション(20)とは、ほぼ同一の断面積を有する、
請求項1に記載の半導体デバイス(10)。 - 前記第2のセクション(20)は、電気的に相互に直列に接続された複数のサブセクションから形成されており、かつ、複数のトレンチ(14)に延在している、
請求項1又は2に記載の半導体デバイス(10)。 - 前記半導体デバイス(10)は、表面に形成された第2の電気コンタクト(38)を有しており、
少なくとも一つの前記第2のセクション(20)は、前記第2の電気コンタクト(38)と前記基板(12)との間に設けられている、
請求項1乃至3のいずれか一項に記載の半導体デバイス(10)。 - 活性の半導体領域のうち、前記第2のトレンチ(14.2)に接する領域には、ドープ物質が存在しない、
請求項1乃至4のいずれか一項に記載の半導体デバイス(10)。 - 前記第1のセクション(16)と前記第2のセクション(20)とは、共通のトレンチ(14)に設けられており、かつ、相互に電気的に絶縁されている、
請求項1乃至5のいずれか一項に記載の半導体デバイス(10)。 - 前記第1のセクション(16)と前記第2のセクション(20)とは、それぞれポリシリコンから形成されている、
請求項1乃至6のいずれか一項に記載の半導体デバイス(10)。 - 少なくとも一つのトレンチは、第1の高さh1まで、第1の導電性材料によって充填されており、
前記第1のセクション(16)及び/又は前記第2のセクション(20)は、前記第1の高さh1と当該第1の高さh1を上回る第2の高さh2との間に延在している、
請求項1乃至7のいずれか一項に記載の半導体デバイス(10)。 - 少なくとも一つのトレンチ(14)内の、前記第1のセクション(16)より下方に、フィールドプレート(28)として機能する導電性材料の下方セクションが設けられている、
請求項1乃至8のいずれか一項に記載の半導体デバイス(10)。 - 半導体デバイス(10)の製造方法であって、
a.半導体基板(12)を準備するステップと、
b.前記半導体基板(12)に複数のトレンチ(14)を形成するステップと、
c.各トレンチ(14)によってパターニングされた基板表面に第1の絶縁層(22)を形成するステップと、
d.各トレンチ(14)にそれぞれ導電性の少なくとも一つの上方セクション(16,20)が形成されるように、各トレンチ(14)に導電性材料を充填するステップと、
e.前記上方セクション(16,20)の上方に第2の絶縁層(30)を形成するステップと、
f.少なくとも一つの第1のトレンチ(14)の上方セクション(16)を、当該上方セクション(16)がMOS構造のゲート電極(16)として機能することができるように、電気的に接続するステップと、
g.第2のトレンチ(14)の少なくとも上方セクション(20)を、当該上方セクションがMOS構造のゲート電極(16)に対する前置抵抗(20)として機能することができるように、電気的に接続するステップと、
を含む、方法。 - 前記ステップcの後、前記ステップdの前に、
k.導電性の下方セクション(28)が形成されるように、各トレンチ(14)に導電性材料を充填するステップと、
l.前記導電性の下方セクション(28)の導電性材料の一部をエッチングプロセスによって高さh1まで除去するステップと、
m.下方の導電性領域と上方の導電性セクションとの間に絶縁性の分離層(24)を形成するステップと、
を行う、
請求項10に記載の方法。 - 請求項1乃至10のいずれか一項記載の半導体デバイス(10)を少なくとも一つ含む、車両用制御装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102015221375.7 | 2015-11-02 | ||
DE102015221375.7A DE102015221375A1 (de) | 2015-11-02 | 2015-11-02 | Halbleiterbauelement sowie Verfahren zur Herstellung eines Halbleiterbauelements und Steuergerät für ein Fahrzeug |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017092465A true JP2017092465A (ja) | 2017-05-25 |
JP6827772B2 JP6827772B2 (ja) | 2021-02-10 |
Family
ID=58546036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016214892A Active JP6827772B2 (ja) | 2015-11-02 | 2016-11-02 | 半導体デバイス及び半導体デバイスの製造方法並びに車両用制御装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6827772B2 (ja) |
CN (1) | CN106910772B (ja) |
DE (1) | DE102015221375A1 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004281918A (ja) * | 2003-03-18 | 2004-10-07 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
JP2004319624A (ja) * | 2003-04-14 | 2004-11-11 | Denso Corp | 半導体装置 |
JP2008294301A (ja) * | 2007-05-25 | 2008-12-04 | Mitsubishi Electric Corp | 半導体装置 |
US20120292694A1 (en) * | 2011-05-16 | 2012-11-22 | Force Mos Technology Co. Ltd. | High switching trench mosfet |
US20150048445A1 (en) * | 2013-08-19 | 2015-02-19 | Infineon Technologies Austria Ag | Semiconductor Chip with Integrated Series Resistances |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4887662B2 (ja) | 2005-05-16 | 2012-02-29 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP2011009352A (ja) | 2009-06-24 | 2011-01-13 | Renesas Electronics Corp | 半導体装置およびその製造方法ならびにそれを用いた電源装置 |
US8685818B2 (en) | 2010-06-25 | 2014-04-01 | International Business Machines Corporation | Method of forming a shallow trench isolation embedded polysilicon resistor |
-
2015
- 2015-11-02 DE DE102015221375.7A patent/DE102015221375A1/de active Pending
-
2016
- 2016-11-02 CN CN201610944851.0A patent/CN106910772B/zh active Active
- 2016-11-02 JP JP2016214892A patent/JP6827772B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004281918A (ja) * | 2003-03-18 | 2004-10-07 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
JP2004319624A (ja) * | 2003-04-14 | 2004-11-11 | Denso Corp | 半導体装置 |
JP2008294301A (ja) * | 2007-05-25 | 2008-12-04 | Mitsubishi Electric Corp | 半導体装置 |
US20120292694A1 (en) * | 2011-05-16 | 2012-11-22 | Force Mos Technology Co. Ltd. | High switching trench mosfet |
US20150048445A1 (en) * | 2013-08-19 | 2015-02-19 | Infineon Technologies Austria Ag | Semiconductor Chip with Integrated Series Resistances |
Also Published As
Publication number | Publication date |
---|---|
JP6827772B2 (ja) | 2021-02-10 |
CN106910772B (zh) | 2021-06-15 |
DE102015221375A1 (de) | 2017-05-04 |
CN106910772A (zh) | 2017-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6898929B2 (ja) | 可変ゲート長の垂直電界効果トランジスタ構造及びその製造方法 | |
CN101740622B (zh) | 用于半导体器件的屏蔽电极结构和方法 | |
TWI595749B (zh) | 用於mosfet應用的可變緩衝電路 | |
TWI513186B (zh) | 具單石積體式電阻器電容器緩衝器之功率元件 | |
US11380721B2 (en) | Wide channel gate structure | |
KR20130079976A (ko) | 반도체 디바이스 및 트랜지스터 제조 방법 | |
CN103426915A (zh) | 具有自对准互连件的半导体器件 | |
US7973359B2 (en) | Semiconductor device with a charge carrier compensation structure and process | |
CN104157688A (zh) | 具有槽屏蔽电极结构的半导体器件 | |
US20050275025A1 (en) | Semiconductor component and method for its production | |
CN103855217B (zh) | 包括沟槽的半导体器件和制造半导体器件的方法 | |
US20090273024A1 (en) | Method for producing a transistor component having a field plate | |
US10770558B2 (en) | Method for auto-aligned manufacturing of a VDMOS transistor, and auto-aligned VDMOS transistor | |
US10347655B2 (en) | Semiconductor switch | |
CN104465718A (zh) | 半导体装置 | |
KR20070035492A (ko) | 핀 전계 효과 트랜지스터 장치 및 핀 전계 효과 트랜지스터생산 방법 | |
JP6827772B2 (ja) | 半導体デバイス及び半導体デバイスの製造方法並びに車両用制御装置 | |
CN103367407A (zh) | 不通电的伪栅极 | |
US9882045B2 (en) | Vertical conduction integrated electronic device protected against the latch-up and relating manufacturing process | |
JP4892356B2 (ja) | 集積トランジスタ、特に40ボルト以上の電圧用集積トランジスタ | |
WO2018117238A1 (ja) | 半導体装置 | |
CN105448993A (zh) | 半导体装置 | |
JP7139232B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR20200083151A (ko) | 트랜지스터 소자, 이를 포함하는 삼진 인버터 장치, 및 이의 제조 방법 | |
CN110289306A (zh) | 半导体装置及控制装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161205 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6827772 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |