JP2017084920A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2017084920A5 JP2017084920A5 JP2015210439A JP2015210439A JP2017084920A5 JP 2017084920 A5 JP2017084920 A5 JP 2017084920A5 JP 2015210439 A JP2015210439 A JP 2015210439A JP 2015210439 A JP2015210439 A JP 2015210439A JP 2017084920 A5 JP2017084920 A5 JP 2017084920A5
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- layer
- metal layer
- metal
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 claims description 56
- 238000007747 plating Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 3
- 238000004080 punching Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 238000007665 sagging Methods 0.000 claims 1
- 230000037250 Clearance Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000035512 clearance Effects 0.000 description 1
Description
以下の開示の一観点によれば、第1ビアホールを有する第1絶縁層と、前記第1絶縁層の上に形成され、前記第1ビアホールの上端側に、先端が前記第1ビアホール内に入り込むだれ部を備えた第1金属層と、前記第1絶縁層の下に形成され、前記第1ビアホールの底面に第1接続部を露出する第2金属層と、前記第1ビアホール内に形成され、前記第1接続部と前記第1金属層のだれ部とを接続する第1金属めっき層とを有するインダクタ装置が提供される。
また、その開示の他の観点によれば、第1金属層の下に第1絶縁層が形成された積層基材を用意する工程と、パンチによって前記積層基材を打ち抜き加工することにより、前記第1絶縁層に第1ビアホールを形成して、前記第1ビアホールの上端側に、先端が前記第1ビアホール内に入り込む前記第1金属層のだれ部を得る工程と、前記第1絶縁層の下に、前記第1ビアホールの底面に第1接続部を露出する第2金属層を形成する工程と、前記第2金属層をめっき給電経路に利用する電解めっきにより、前記第1ビアホール内に、前記第1接続部と前記第1金属層のだれ部とを接続する第1金属めっき層を形成する工程とを有するインダクタ装置の製造方法が提供される。
さらに、絶縁層30の下には絶縁層50を介して金属層22が接着されている。金属層22はビアホールVHを塞ぐように形成されている。ビアホールVHの底面に金属層22の接続部22xが露出している。第2金属層の一例が第1ユニット基材3aの金属層22である。
また同様に、第4ユニット基材3dの上に第5ユニット基材3eが積層されている。第5ユニット基材3eは、第3ユニット基材3cと同じ構造を有し、ビアホールVHが一端側E1に配置されている。
1,1a…インダクタ装置、2…積層コイル部材、2a…積層ユニット基材、3a…第1ユニット基材、3b…第2ユニット基材、3c…第3ユニット基材、3d…第4ユニット基材、3e…第5ユニット基材、3x,10a,42a,44a,50a…開口部、5…ベース基材、5a…積層基材、10,30,50,70…絶縁層、30a…凸状曲面、10b…接続用開口部、12…キャリアフィルム、20,22…金属層、20a,22a…金属層、20x,22x…接続部、40…金型、42…受け部材、44…押え部材、46…パンチ、60…金属めっき層、72…磁性体、C…クリアランス、E1…一端側、E2…他端側、S…だれ部、VH…ビアホール。
Claims (10)
- 第1ビアホールを有する第1絶縁層と、
前記第1絶縁層の上に形成され、前記第1ビアホールの上端側に、先端が前記第1ビアホール内に入り込むだれ部を備えた第1金属層と、
前記第1絶縁層の下に形成され、前記第1ビアホールの底面に第1接続部を露出する第2金属層と、
前記第1ビアホール内に形成され、前記第1接続部と前記第1金属層のだれ部とを接続する第1金属めっき層と
を有することを特徴とするインダクタ装置。 - 前記第1ビアホールの側面の上端側が凸状曲面となっており、前記第1金属層のだれ部が前記凸状曲面を被覆していることを特徴とする請求項1に記載のインダクタ装置。
- 前記第1金属層の上に形成され、前記第1ビアホール上及び前記第1ビアホールの周囲の前記第1金属層の上に開口部が配置された第2絶縁層を有し、
前記第1金属めっき層は、前記第1ビアホール内から前記第2絶縁層の開口部内の前記第1金属層の上にかけて形成されていることを特徴とする請求項1又は2に記載のインダクタ装置。 - 前記第1金属めっき層の上面と前記第2絶縁層の上面とは面一になっていることを特徴とする請求項3に記載のインダクタ装置。
- 前記第1金属層は第2接続部を有し、
前記第2絶縁層に形成され、前記第2接続部上に配置された接続用開口部と、
前記第2絶縁層上と前記接続用開口部内に形成された第3絶縁層と、
前記第3絶縁層に形成され、前記第2接続部に到達する第2ビアホールと、
前記第3絶縁層の上に形成され、前記第2ビアホールの上端側に、先端が前記第2ビアホール内に入り込むだれ部を備えた第3金属層と、
前記第2ビアホール内に形成され、前記第1金属層と前記第3金属層のだれ部とを接続する第2金属めっき層とを有することを特徴とする請求項3又は4に記載のインダクタ装置。 - 第1金属層の下に第1絶縁層が形成された積層基材を用意する工程と、
パンチによって前記積層基材を打ち抜き加工することにより、前記第1絶縁層に第1ビアホールを形成して、前記第1ビアホールの上端側に、先端が前記第1ビアホール内に入り込む前記第1金属層のだれ部を得る工程と、
前記第1絶縁層の下に、前記第1ビアホールの底面に第1接続部を露出する第2金属層を形成する工程と、
前記第2金属層をめっき給電経路に利用する電解めっきにより、前記第1ビアホール内に、前記第1接続部と前記第1金属層のだれ部とを接続する第1金属めっき層を形成する工程と
を有することを特徴とするインダクタ装置の製造方法。 - 前記第1金属層のだれ部を得る工程において、
前記第1ビアホールの側面の上端側が凸状曲面となっており、前記第1金属層のだれ部が前記凸状曲面を被覆することを特徴とする請求項6に記載のインダクタ装置の製造方法。 - 前記積層基材を用意する工程において、
前記積層基材は、前記第1金属層の上に形成され、前記第1ビアホール上及び前記第1ビアホールの周囲の前記第1金属層の上に開口部が配置された第2絶縁層を含み、
前記第1金属めっき層を形成する工程において、
前記第1金属めっき層は、前記第1ビアホール内から前記第2絶縁層の開口部内の前記第1金属層の上にかけて形成されることを特徴とする請求項6又は7に記載のインダクタ装置の製造方法。 - 前記第1金属めっき層を形成する工程において、
前記第1金属めっき層の上面と前記第2絶縁層の上面とが面一になることを特徴とする請求項8に記載のインダクタ装置の製造方法。 - 前記積層基材を用意する工程において、
前記積層基材の第2絶縁層は、前記第1金属層の第2接続部上に配置された接続用開口部を備え、
前記第1金属めっき層を形成する工程の後に、
第2ビアホールを備えた第3絶縁層と、前記第3絶縁層の上に形成され、前記第2ビアホールの上端側に、先端が前記第2ビアホール内に入り込むだれ部を備えた第3金属層とを有するユニット基材を用意する工程と、
前記ユニット基材の第2ビアホールが前記第2絶縁層の接続用開口部内の前記第1金属層の上に配置されるように、前記ユニット基材の第3絶縁層を前記第2絶縁層の上に積層する工程と、
前記第1金属層をめっき給電経路に利用する電解めっきにより、前記第2ビアホール内に、前記第1金属層と前記第3金属層のだれ部とを接続する第2金属めっき層を形成する工程とを有することを特徴とする請求項8又は9に記載のインダクタ装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015210439A JP6623028B2 (ja) | 2015-10-27 | 2015-10-27 | インダクタ装置及びその製造方法 |
US15/332,611 US9721884B2 (en) | 2015-10-27 | 2016-10-24 | Inductor device and method of manufacturing the same |
CN201610955882.6A CN106611644B (zh) | 2015-10-27 | 2016-10-27 | 电感器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015210439A JP6623028B2 (ja) | 2015-10-27 | 2015-10-27 | インダクタ装置及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017084920A JP2017084920A (ja) | 2017-05-18 |
JP2017084920A5 true JP2017084920A5 (ja) | 2018-09-20 |
JP6623028B2 JP6623028B2 (ja) | 2019-12-18 |
Family
ID=58558992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015210439A Active JP6623028B2 (ja) | 2015-10-27 | 2015-10-27 | インダクタ装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9721884B2 (ja) |
JP (1) | JP6623028B2 (ja) |
CN (1) | CN106611644B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2022239405A1 (ja) | 2021-05-10 | 2022-11-17 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6167293A (ja) * | 1984-09-10 | 1986-04-07 | キヤノン電子株式会社 | プリント回路板の導通方法 |
JPH06104546A (ja) | 1992-09-22 | 1994-04-15 | Alps Electric Co Ltd | フレキシブルプリント基板のスルーホールおよびその形成方法 |
JPH07176869A (ja) * | 1993-12-21 | 1995-07-14 | Hitachi Chem Co Ltd | 多層配線板の製造法 |
US6133079A (en) * | 1999-07-22 | 2000-10-17 | Chartered Semiconductor Manufacturing Ltd. | Method for reducing substrate capacitive coupling of a thin film inductor by reverse P/N junctions |
JP2002009434A (ja) * | 2000-06-21 | 2002-01-11 | Toray Ind Inc | 導通孔形成方法 |
JP2005286122A (ja) * | 2004-03-30 | 2005-10-13 | Daisho Denshi:Kk | プリント配線板とその製造方法 |
JP2007134364A (ja) * | 2005-11-08 | 2007-05-31 | Hitachi Cable Ltd | 多層配線基板の製造方法及び多層配線基板並びにそれを用いた電子装置 |
JP5795225B2 (ja) * | 2011-09-27 | 2015-10-14 | 新光電気工業株式会社 | 配線基板の製造方法 |
JP5669773B2 (ja) * | 2012-02-24 | 2015-02-18 | 三菱電機株式会社 | 曲面形状基板および曲面形状基板の製造方法 |
JP2014170909A (ja) * | 2013-03-05 | 2014-09-18 | Fujifilm Corp | フレキシブル回路基板、及び内視鏡 |
JP6393457B2 (ja) | 2013-07-31 | 2018-09-19 | 新光電気工業株式会社 | コイル基板及びその製造方法、インダクタ |
JP6312997B2 (ja) | 2013-07-31 | 2018-04-18 | 新光電気工業株式会社 | コイル基板及びその製造方法、インダクタ |
JP6425375B2 (ja) | 2013-10-11 | 2018-11-21 | 新光電気工業株式会社 | コイル基板及びその製造方法、インダクタ |
KR102107037B1 (ko) * | 2014-02-21 | 2020-05-07 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
-
2015
- 2015-10-27 JP JP2015210439A patent/JP6623028B2/ja active Active
-
2016
- 2016-10-24 US US15/332,611 patent/US9721884B2/en active Active
- 2016-10-27 CN CN201610955882.6A patent/CN106611644B/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6164029B2 (ja) | 打抜き積層プレス機及び打抜き積層プレス方法 | |
EP2778830A3 (en) | Electronic device and method for manufacturing the same | |
EP2940700A3 (en) | Magnetic-core three-dimensional (3d) inductors and packaging integration | |
JP2014003087A5 (ja) | ||
JP2014529378A5 (ja) | ||
JP2013008880A5 (ja) | ||
SG166725A1 (en) | Semiconductor device and method of forming 3d inductor from prefabricated pillar frame | |
WO2015053833A3 (en) | High temperature additive manufacturing for organic matrix composites | |
JP2009124828A5 (ja) | ||
JP2015076597A5 (ja) | ||
EP2453635A3 (en) | Portable terminal and method for manufacturing the same | |
MY183792A (en) | Free-standing metallic article for semiconductors | |
JP2016173541A5 (ja) | ||
SG132658A1 (en) | Leadframe comprising tin plating or an intermetallic layer formed therefrom | |
TW201432746A (zh) | 線圈元件的製造方法 | |
JP2012134329A5 (ja) | ||
EP2913420A3 (en) | Coating methods and a coated substrate | |
MY165666A (en) | Lead frame, semiconductor package including the lead frame, and method of manufacturing the lead frame | |
JP2012148553A5 (ja) | ||
WO2007070227A3 (en) | Transferring die(s) from an intermediate surface to a substrate | |
JP2017228720A5 (ja) | ||
JP2017084920A5 (ja) | ||
JP2013236046A5 (ja) | ||
EP2924729A3 (en) | Electronic package and method of connecting a first die to a second die to form an electronic package | |
EP3038145A3 (en) | Electronic packages with pre-defined via patterns and methods of making and using the same |