JP2017076294A - 処理装置、交通信号装置及び情報表示装置 - Google Patents

処理装置、交通信号装置及び情報表示装置 Download PDF

Info

Publication number
JP2017076294A
JP2017076294A JP2015204139A JP2015204139A JP2017076294A JP 2017076294 A JP2017076294 A JP 2017076294A JP 2015204139 A JP2015204139 A JP 2015204139A JP 2015204139 A JP2015204139 A JP 2015204139A JP 2017076294 A JP2017076294 A JP 2017076294A
Authority
JP
Japan
Prior art keywords
task
monitoring
tasks
processing
monitoring target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015204139A
Other languages
English (en)
Other versions
JP6787658B2 (ja
Inventor
宏光 改井
Hiromitsu Kaii
宏光 改井
隆寿 小松
Takahisa Komatsu
隆寿 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koito Electric IndustriesLtd
Original Assignee
Koito Electric IndustriesLtd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koito Electric IndustriesLtd filed Critical Koito Electric IndustriesLtd
Priority to JP2015204139A priority Critical patent/JP6787658B2/ja
Publication of JP2017076294A publication Critical patent/JP2017076294A/ja
Application granted granted Critical
Publication of JP6787658B2 publication Critical patent/JP6787658B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

【課題】各々が周期的に起動される複数のタスクが並列的に実行されるマルチタスク処理を行う処理装置において、より適切に異常を検出する。【解決手段】処理装置は、各々が周期的に起動される複数のタスクが並列的に実行されるマルチタスク処理を行う。前記複数のタスクは、監視対象タスクと、監視タスクとを含む。監視対象タスクは、自身のタスクに対応する保持部に所定情報を所定周期毎に保持させる処理を含む。監視タスクは、前記情報に基づいて、少なくとも1つの監視対象タスクが所定時間以上正常に動作していない状態であるか否かを判定する処理を含む。監視タスクによって前記状態であると判定された場合に、それ以後のウォッチドッグタイマクリア信号の出力を停止する一方で、監視タスクによって前記状態ではないと判定された場合に、それ以後のウォッチドッグタイマクリア信号の定期的な出力を行う。【選択図】図5

Description

本発明は、複数のタスクが並列的に実行されるマルチタスク処理を行う処理装置、並びに、これを用いた交通信号装置及び情報表示装置に関するものである。
従来から、CPUやMPUなどによる処理装置のプログラムの暴走等の異常を検出するため、一般的に、ウォッチドッグタイマが用いられている。前記処理装置は、プログラムの暴走等がなく正常である場合には、前記ウォッチドッグタイマをリセットするウォッチドッグタイマクリア信号を所定周期で発生し、プログラムの暴走等の異常が生ずると、ウォッチドッグタイマクリア信号を発生しないようになっている。
例えば、下記特許文献1に開示された交通信号灯器を制御する交通信号制御機では、ウォッチドッグタイマを利用してMPUの異常を検出している。この交通信号制御機では、MPUと信号制御用LSIが存在して、通常時はMPUが信号制御用LSIを経由して信号制御を行って、MPU異常が発生した場合は、MPUをHALT状態にして信号制御LSIのみで信号制御を行うようになっている。
特許第3369087号公報
近年のCPUやMPUなどによる処理装置では、複数のタスクが並列的に実行されるマルチタスク処理方式が採用されてきている。
このようなマルチタスク処理方式において、複数のタスクを周期的に起動させて実行させる場合、それらのタスクのうちの1つとして、周期的にウォッチドッグタイマクリア信号を出力させるタスク(ウォッチドッグタイマクリアタスク)を行うとすれば、他のタスクに異常動作が生じても、ウォッチドッグタイマクリアタスクが正常に動作すれば、周期的にウォッチドッグタイマクリア信号が出力されてしまい、当該処理装置の異常を検出することができない。
本発明は、このような事情に鑑みてなされたもので、各々が周期的に起動される複数のタスクが並列的に実行されるマルチタスク処理を行う処理装置であってより適切に異常を検出することができる処理装置、並びに、これを用いた交通信号装置及び情報表示装置を提供することを目的とする。
前記課題を解決するための手段として、以下の各態様を提示する。第1の態様による処理装置は、各々が周期的に起動される複数のタスクが並列的に実行されるマルチタスク処理を行う処理装置であって、前記複数のタスクは、監視対象となる1つ以上の監視対象タスクと、前記1つ以上の監視対象タスクの監視を所定周期毎に行う監視タスクとを含み、前記1つ以上の監視対象タスクは、自身のタスクに対応する保持部に所定情報を所定周期毎に保持させる処理を含み、前記監視タスクは、前記1つ以上の監視対象タスクに対応する前記保持部に保持されている情報に基づいて、前記1つ以上の監視対象タスクのうちの少なくとも1つの監視対象タスクが所定時間以上正常に動作していない状態であるか否かを判定する処理を含み、前記監視タスクによって前記状態であると判定された場合に、それ以後のウォッチドッグタイマクリア信号の出力を停止する一方で、前記監視タスクによって前記状態ではないと判定された場合に、それ以後のウォッチドッグタイマクリア信号の定期的な出力を行うものである。
この第1の態様によれば、1つ以上の監視対象タスクは、自身のタスクに対応する保持部に、所定情報を所定周期毎に保持させる処理を含んでいるので、当該監視対象タスクが正常に動作すれば、前記保持部に前記所定情報が保持されることになる。監視タスクは、前記1つ以上の監視対象タスクに対応する前記保持部に保持されている情報に基づいて、少なくとも1つの監視対象タスクが所定時間以上正常に動作していない状態であるか否かを判定する処理を含んでいる。そして、前記監視タスクによって前記状態であると判定された場合に、それ以後のウォッチドッグタイマクリア信号の出力が停止される一方で、前記監視タスクによって前記状態ではないと判定された場合に、それ以後のウォッチドッグタイマクリア信号の定期的な出力が行われる。
したがって、前記第1の態様によれば、各監視対象タスクが正常に動作しているか否かが監視タスクによって監視され、監視対象タスクが正常に動作していれば、ウォッチドッグタイマクリア信号が定期的に出力される一方で、いずれかの監視対象タスクが正常に動作していない場合には、ウォッチドッグタイマクリア信号の出力が停止される。このため、前記第1の態様によれば、各々が周期的に起動される複数のタスクが並列的に実行されるマルチタスク処理を行うにも拘わらず、より適切に異常を検出することができる。
第2の態様による処理装置は、前記第1の態様において、前記監視タスクは、前記少なくとも1つの監視対象タスクの各々について、当該監視タスクの起動時に当該監視対象タスクに対応する前記保持部に保持されている情報が前記所定情報である場合には、当該監視対象タスクに対応する前記保持部に前記所定情報と異なる情報を保持させる処理を含むものである。
この第2の態様は、監視対象タスクの動作状況を示す情報のいわばリセット動作を明示したものである。
第3の態様による処理装置は、前記第1又は第2の態様において、前記ウォッチドッグタイマクリア信号に基づいて前記処理装置の異常を検出するウォッチドッグタイマを備えたものである。
第4の態様による交通信号装置は、交通信号灯器と、前記第1乃至第3のいずれかの態様による処理装置と、前記処理装置の制御下で又は自律的に、前記交通信号灯器を制御する制御回路と、を備えたものである。
第5の態様による情報表示装置は、表示パネルと、前記第1乃至第3のいずれかの態様による処理装置と、前記処理装置の制御下で又は自律的に、前記表示パネルを制御する制御回路と、を備えたものである。
前記第4及び第5の態様は前記第1乃至第3の態様による処理装置の使用例をあげたものであるが、前記第1乃至第3の態様では、それらの例に限定されるものではない。
本発明によれば、各々が周期的に起動される複数のタスクが並列的に実行されるマルチタスク処理を行う処理装置であってより適切に異常を検出することができる処理装置、並びに、これを用いた交通信号装置及び情報表示装置を提供することができる。
本発明の第1の実施の形態による処理装置の概略構成を示すブロック図である。 図1に示す処理装置におけるOSとタスクとの関係を模式的に示す図である。 図1に示す処理装置において監視タスクで用いられるデータの構成の一例を模式的に示す図である。 図1に示す処理装置において監視対象タスクで所定周期毎に行われる処理を示す概略フローチャートである。 図1に示す処理装置における監視タスクの処理内容を示す概略フローチャートである。 本発明の第2の実施の形態による交通信号装置の概略構成を示すブロック図である。 本発明の第2の実施の形態による情報表示装置の概略構成を示すブロック図である。
以下、本発明による処理装置、交通信号装置及び情報表示装置について、図面を参照して説明する。
[第1の実施の形態]
図1は、本発明の第1の実施の形態による処理装置1の概略構成を示すブロック図である。
本発明による処理装置1は、マイクロコンピュータ2と、ウォッチドッグタイマ3とを備えている。マイクロコンピュータ2は、CPU11と、ROM12と、RAM13と、EEPROM等の不揮発性メモリ14と、入出力インターフェース15と、これらを相互に接続するバス16とを有している。入出力インターフェース15には、必要に応じて周辺機器等が接続されるが、その図示は省略している。
ウォッチドッグタイマ3は、プログラムの暴走等がなくCPU11が正常に動作する場合には、後述するようにCPU11から周期的にウォッチドッグクリア信号を受け、そのウォッチドッグクリア信号を一定期間受けなくなった場合には、CPU11に異常が生じたことを示す異常検出信号を出力する。本実施の形態では、ウォッチドッグタイマ3からの異常検出信号は、CPU11をリセットするリセット信号として用いられている。もっとも、その異常検出信号によって、マイクロコンピュータ2の電源切断によるシステムの強制停止、あるいは電源切断後の再投入等を行うようにしてもよいし、単に異常を表示装置に表示させたり、他の管理機器に異常状態を通知するために用いたりしてもよい。なお、本実施の形態では、ウォッチドッグタイマ3は、マイクロコンピュータ2の外部に設けられているが、マイクロコンピュータ2に内蔵してもよい。
図2は、図1に示す処理装置1におけるOS(オペレーティングシステム)20とタスク21−1〜21−n,22との関係を模式的に示す図である。ROM12にはOS20や所望の処理プログラムが格納されており、マイクロコンピュータ2が起動されると、OS20は、前記処理プログラムを適当な処理単位に分割したn個(nは2以上の整数)のタスク21−1〜21−nと、監視タスク22とを設定し、これらのタスク21−1〜21−n,22を管理してCPU11に実行させる。
本実施の形態では、OS20の管理下で、タイマ(図示せず)による割り込み等を利用して、各々が周期的に起動されるタスク21−1〜21−n,22が並列的に実行されるマルチタスク処理が実現される。本実施の形態では、タスク21−1は周期T1で起動され、タスク21−2は周期T2で起動され、・・・、タスク21−nは周期Tnで起動され、監視タスク22は周期T0で起動される。周期T1〜Tn,T0は互いに異なっていてもよいし、一部の周期が互いに異なるとともに一部の周期が互いに同一でもよいし、全部の周期が同一でもよい。例えば、n=5の場合、T1=100ミリ秒、T2=200ミリ秒、T3=100ミリ秒、T4=100ミリ秒、T5=500ミリ秒、T0=1秒とすることができる。
n個のタスク21−1〜21−nのうちの1つ以上のタスクが、正常に動作しているか否かの監視対象となる監視対象タスクとして予め設定されている。n個のタスク21−1〜21−nの全部を監視対象タスクとしてもよいし、そのうちの任意の一部のタスクのみを監視対象タスクとしてもよい。監視タスク22は、周期T0で起動され、監視対象タスクの監視を所定周期T0毎に行う。監視タスク22の処理内容は後に詳述する。
図3は、監視タスク22で用いられるデータの構成の一例を模式的に示す図である。本実施の形態では、監視タスク22において、予め定められた最大タスク数(例えば、256個)の各々のタスクを識別するためのタスクIDと、各タスクIDにそれぞれ関連づけられ各タスクID毎に設けられたタスク起動番号、アライブチェックフラグF、ヘルスチェックカウント値C及びタスク名が、データとして用いられる。
タスク起動番号は、当該タスクが監視対象であるか否かを示す番号であり、0であれば、当該タスクがn個のタスク21−1〜21−nのいずれでもなく実際には存在しないタスクであるか、あるいは、n個のタスク21−1〜21−nのいずれかであっても当該タスクは監視対象ではないことを示す。当該タスクがn個のタスク21−1〜21−nのうちの監視対象とされるタスクであれば、当該タスクのタスク起動番号は、0以外の番号とされる。タスク名は、後述するログの作成等に用いられるものである。本実施の形態では、タスクID、タスク起動番号及びタスク名は、予め定められ、後述する動作では書き換えられない。一方、アライブチェックフラグFは当該タスクに関する後述の動作で書き換えられるフラグであり、ヘルスチェックカウント値Cは当該タスクに関する後述の動作で書き換えられるカウント値である。
なお、本実施の形態では、タスクID毎のタスク起動番号及びタスク名は、設定情報として不揮発性メモリ14内に格納されており、マイクロコンピュータ2の起動時に不揮発性メモリ14からRAM13の所定のデータ領域に読み出される。各タスクID毎のアライブチェックフラグF及びヘルスチェックカウント値Cは、マイクロコンピュータ2の起動時にRAM13の所定のデータ領域に設定される。これにより、マイクロコンピュータ2が起動すると、RAM13内に、タスクID毎に図3に示すデータが格納されることになる。本実施の形態では、RAM13内のアライブチェックフラグFの記憶領域が、アライブチェックフラグFを保持する保持部を構成している。なお、マイクロコンピュータ2の起動時に、各タスクのアライブチェックフラグFは0に初期設定され、各タスクのヘルスチェックカウント値Cは後述する所定値Cmaxに初期設定される。
図4は、図1に示す処理装置1において監視対象タスクで所定周期毎に行われる処理を示す概略フローチャートである。本実施の形態では、各監視対象タスクは、自身のタスクで行う本来の処理(前記処理プログラムに基づいて定められた本来の処理)の他に、各監視対象タスク毎に設定された所定周期毎に各監視対象タスクで呼び出されるサブルーチンの処理として、自身のタスクのアライブチェックフラグFを1にセットする処理を行う。したがって、当該監視対象タスクがこの時点で正常に動作していれば、自身のタスクのアライブチェックフラグFが1にセットされ、当該監視対象タスクの動作がこの時点で異常であれば、自身のタスクのアライブチェックフラグFを1にセットすることができなくなる。
例えば、タスク21−1が監視対象タスクであれば、タスク21−1において、タスク21−1が周期T1で起動される度に毎回前記サブルーチンを呼び出して、自身のタスク21−1のアライブチェックフラグFを1にセットする処理を行う。この場合、タスク21−1において、所定周期T1で、自身のタスク21−1のアライブチェックフラグFを1にセットする処理が行われることになる。これに限らず、タスク21−1において、タスク21−1が周期T1で起動される度(回)のうちm回(mは2以上の整数)に1回の割合で前記サブルーチンを呼び出して、自身のタスク21−1のアライブチェックフラグFを1にセットする処理を行ってもよい。この場合、タスク21−1において、所定周期m×T1で、自身のタスク21−1のアライブチェックフラグFを1にセットする処理が行われることになる。これらの点は、他のタスク21−2〜21−nのいずれかが監視対象タスクである場合も同様である。
図5は、図1に示す処理装置1における監視タスク22の処理内容を示す概略フローチャートである。本実施の形態では、監視タスク22は、前述したように周期T0で起動される度に毎回、図5に示す処理を行う。
監視タスク22が起動されると、CPU11は、ウォッチドッグタイマクリア信号(WDTクリア信号)を出力する(ステップS1)。その後、CPU11は、ループ開始端R1でそれ以降の処理の対象となるタスクを最大タスク数のタスク(前記タスクIDが付与されている全てのタスク)まで順次変更しながら、ループ開始端R1以降の処理を行う。
CPU11は、ループ開始端R1で処理対象となるタスク(タスクID)が設定されると、RAM13内の当該タスクのタスク起動番号を参照して、当該タスクが監視対象タスクであるか否かを判定し(ステップS2)、当該タスクが監視対象タスクでなければ(タスク起動番号が0であれば)ループ開始端R1に戻る一方、当該タスクが監視対象タスクであれば(タスク起動番号が0でなければ)ステップS3へ移行する。
ステップS3において、CPU11は、ループ開始端R1で現在処理対象として設定されているタスクのアライブチェックフラグFが1である(すなわち、当該タスクが監視タスク22の前回の起動時よりも後に正常に動作した)か否かを判定する。
ステップS3で当該タスクのアライブチェックフラグFが1であると判定されると、CPU11は、当該タスクのアライブチェックフラグFを0にリセットするとともに、当該タスクのヘルスチェックカウント値Cを所定値Cmax(Cmaxは1以上の整数)にリセットし(ステップS4)、その後、ループ開始端R1へ戻る。
一方、ステップS3で当該タスクのアライブチェックフラグFが1ではない(0である)と判定されると、ステップS5へ移行する。
ステップS5において、CPU11は、ループ開始端R1で現在処理対象として設定されているタスクのヘルスチェックカウント値Cを、1だけデクリメントする。
その後、CPU11は、ループ開始端R1で現在処理対象として設定されているタスクのヘルスチェックカウント値Cが、0であるか否かを判定する(ステップS6)。当該ヘルスチェックカウント値Cが0でなければ、ループ終了端R2へ移行する一方、当該ヘルスチェックカウント値Cが0であれば、ステップS7へ移行する。ここで、当該ヘルスチェックカウント値Cが0であることは、監視タスク22が起動される度(回)うちの所定値Cmaxが示す連続回数に渡って、当該監視対象タスクのアライブチェックフラグFが1ではなかった(0であった)こと、すなわち、所定時間Cmax×T0以上当該監視対象タスクが正常に動作したことが確認できなかったことを意味している。本実施の形態では、各監視対象タスクについて、当該タスクが正常であれば、所定時間Cmax×T0内に必ず1回以上、当該タスクのアライブチェックフラグFが1にセットされる(当該タスクにおいて図)ように、当該タスクにおける当該タスクのアライブチェックフラグFを1にセットする周期や、所定値Cmaxや、監視タスク22の起動周期T0が設定されている。したがって、当該ヘルスチェックカウント値Cが0であることは、当該監視対象タスクが所定時間Cmax×T0以上正常に動作していない状態であることを意味している。
ループ終了端R2において、ループ開始端R1で現在処理対象として設定されているタスクが最大タスク数のうちの最後のタスクでなければ、ループ開始端R1へ戻る一方、当該タスクが最後のタスクであれば、今回起動された監視タスク22の処理を終了する。
ステップS7において、CPU11は、ループ開始端R1で現在処理対象として設定されているタスクが異常である旨とそのタスクのタスク名と現在時刻を示すログを、不揮発性メモリ14に書き込ませるとともに、他のタスク(監視タスク22以外のタスク21−1〜21−n)を強制終了させるため通知(他タスク終了通知)を当該他のタスク宛てに発生させる。前記ログは、異常の解析等に利用することができる。前記タスク終了通知を受けた当該他タスクは、OS20に自身を強制終了させるよう要求し、OS20によって強制終了されることになる。
ステップS7の後に、CPU11は、監視タスク22を終了しその後は周期T0毎の起動タイミングでも監視タスク22を起動しないようOS20に要求することによって、いわば自爆処理へ進行させる(ステップS8)。OS20は、この要求に応じて、監視タスク22を終了させ、その後も監視タスク22を起動させない。その結果、CPU11からWDTクリア信号が出力されなくなり、ウォッチドッグタイマ3によって、マイクロコンピュータ2の異常が検出されることにる。
なお、ステップS7,S8によって、マイクロコンピュータ2のシステムは強制終了されることになる。
なお、ステップS1の処理は、監視タスク22の起動直後に行う代わりに、ループ終了端R2の後でかつ当該監視タスク22を終了する直前に行ってもよい。
本実施の形態によれば、各監視対象タスクは、自身のタスクに対応する保持部(本実施の形態では、RAM13における当該タスクのアライブチェックフラグFの領域)に、所定情報である「1」を所定周期毎に保持させる処理(図4に示す処理)を含んでいるので、当該監視対象タスクが正常に動作すれば、前記保持部に前記所定情報「1」が保持されることになる。監視タスク22は、当該監視タスク22に対応するアライブチェックフラグFの情報に基づいて、少なくとも1つの監視対象タスクが所定時間Cmax×T0以上正常に動作していない状態であるか否かを判定する処理(図5中のステップS6等)を含んでいる。そして、監視タスク22によって前記状態であると判定された場合(図5中のステップS6でYESの場合)に、それ以後のWDTクリア信号の出力が停止される一方で、監視タスク22によって前記状態ではないと判定された場合(図5中のステップS6でNOの場合)に、それ以後のWDTクリア信号の定期的な出力が行われる。
したがって、本実施の形態によれば、各監視対象タスクが正常に動作しているか否かが監視タスク22によって監視され、監視対象タスクが正常に動作していれば、WDTクリア信号が定期的に出力される一方で、いずれかの監視対象タスクが正常に動作していない場合には、WDTクリア信号の出力が停止される。このため、本実施の形態によれば、各々が周期的に起動される複数のタスク21−1〜21−n,22が並列的に実行されるマルチタスク処理を行うにも拘わらず、より適切に異常を検出することができる。
[第2の実施の形態]
図6は、本発明の第2の実施の形態による交通信号装置の概略構成を示すブロック図である。図6において、図1中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
本実施の形態による交通信号装置は、前記第1の実施の形態による処理装置1と、交通信号灯器31と、処理装置1の制御下で又は自律的に交通信号灯器31を制御する制御回路としての制御用LSI32と、交通信号灯器31の制御に関するデータ(例えば、表示色や点灯パターンなど)を記憶したデータ記憶部33と、ウォッチドッグタイマ3からの異常検出信号に基づいて異常処理を行う異常処理回路34と、を備えている。
前記第1の実施の形態と異なり、ウォッチドッグタイマ3からの異常検出信号は、CPU11をリセットするリセット信号として用いられる代わりに、異常処理回路34に供給されている。CPU11は、異常処理回路34からリセット信号を受けている時間(第1の所定時間TA)継続してリセット状態に保たれるようになっている。
制御用LSI32は、データ記憶部33のデータを参照しつつ、交通信号灯器31を直接制御する信号を、点灯出力として出力する。制御用LSI32は、異常処理回路34からの動作モード指令に応じて、CPU11の制御下で交通信号灯器31を制御する通常動作モード、又は、CPU11から独立して自律的に交通信号灯器31を制御するフェイル動作モードを行う。通常動作モードでは、CPU11は、制御用LSI32の状態を示す信号を、制御用LSI32から入出力インターフェース15を介して受け取り、その信号に基づいて、制御用LSI32を制御して制御用LSI32を介して交通信号灯器31を制御する。本実施の形態では、この制御は、タスク21−1〜21−nによって実現されるようになっている。フェイル動作モードでは、CPU11は、交通信号灯器31の制御に関与しない。
異常処理回路34は、ウォッチドッグタイマ3からの異常検出信号を受けると、制御用LSI32にフェイル動作モードを開始させる動作モード指令を与える。また、異常処理回路34は、ウォッチドッグタイマ3からの異常検出信号を受けると、第1の所定時間TAだけCPU11にリセット信号を供給する。その後、異常処理回路34は、ウォッチドッグタイマ3からの信号(あるいは、CPU11からのWDTクリア信号でもよい。)に基づいて、第2の所定時間TB内にCPU11がリセット後に正常状態に復旧した否かを判定する。異常処理回路34は、第2の所定時間TB内にCPU11が正常状態に復旧すれば、制御用LSI32に通常動作モードを開始させる動作モード指令を与える。一方、第2の所定時間TB内にCPU11が正常状態に復旧しなければ、制御用LSI32にフェイル動作モードを継続させる。
本実施の形態によれば、前記第1の実施の形態による処理装置1が用いられているので、各々が周期的に起動される複数のタスク21−1〜21−n,22が並列的に実行されるマルチタスク処理を行うにも拘わらず、より適切に異常を検出することができ、ひいては、交通信号灯器31をより適切に制御することができる。
また、本実施の形態によれば、ウォッチドッグタイマ3により異常検出信号が出力された場合に、フェイル動作モードとなるが、CPU11が第1の所定時間TA継続してリセット状態に保たれ、このCPU11のリセット後に、CPU11が第2の所定時間TB内に正常状態に復旧したか否かが判定され、CPU11が第2の所定時間TB内に正常状態に復旧したと判定された場合に、通常動作モードに、自動的に復旧する。したがって、本実施の形態によれば、外来ノイズの影響などの一過性の要因でCPU11の異常が一時的に発生した場合、通常動作モードに自動的に復旧する。このため、本実施の形態によれば、本来必要のない保守・点検作業を行わずに済み、維持管理費用を低減することができる。
もっとも、本発明では、異常処理回路34は、CPU11にリセット信号を供給せずに、ウォッチドッグタイマ3から一旦異常検出信号を受けた場合には、フェイル動作モードを継続させるようにしてもよい。
[第3の実施の形態]
図7は、本発明の第3の実施の形態による情報表示装置の概略構成を示すブロック図であり、図6に対応している。図7において、図6中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
本実施の形態による情報表示装置は、例えば道路交通情報等を表示する装置として構成され、制御対象として、交通信号灯器31に代えて、の表示パネル(例えば、2次元状に配置された多数のLEDを有する表示パネル)41を備えている。
本実施の形態では、制御用LSI32は、CPU11の制御下で又は自律的に表示パネル41を制御する制御回路となっている。また、本実施の形態では、データ記憶部33には、表示パネル41の制御に関するデータ(例えば、表示色や表示パターンなど)を記憶している。さらに、本実施の形態では、制御用LSI32は、データ記憶部33のデータを参照しつつ、表示パネル41を直接制御する信号を、表示出力として出力する。
本実施の形態によっても、前記第2の実施の形態と同様の利点が得られる。
以上、本発明の各実施の形態について説明したが、本発明はこれらの実施の形態に限定されるものではない。例えば、本発明による処理装置の用途は、前述した交通信号装置や情報表示装置に限定されるものではない。
1 処理装置
2 マイクロコンピュータ
3 ウォッチドッグタイマ
21−1〜21−n タスク
22 監視タスク
31 交通信号灯器
32 制御用LSI
41 表示パネル

Claims (5)

  1. 各々が周期的に起動される複数のタスクが並列的に実行されるマルチタスク処理を行う処理装置であって、
    前記複数のタスクは、監視対象となる1つ以上の監視対象タスクと、前記1つ以上の監視対象タスクの監視を所定周期毎に行う監視タスクとを含み、
    前記1つ以上の監視対象タスクは、自身のタスクに対応する保持部に所定情報を所定周期毎に保持させる処理を含み、
    前記監視タスクは、前記1つ以上の監視対象タスクに対応する前記保持部に保持されている情報に基づいて、前記1つ以上の監視対象タスクのうちの少なくとも1つの監視対象タスクが所定時間以上正常に動作していない状態であるか否かを判定する処理を含み、
    前記監視タスクによって前記状態であると判定された場合に、それ以後のウォッチドッグタイマクリア信号の出力を停止する一方で、前記監視タスクによって前記状態ではないと判定された場合に、それ以後のウォッチドッグタイマクリア信号の定期的な出力を行う、
    ことを特徴とする処理装置。
  2. 前記監視タスクは、前記少なくとも1つの監視対象タスクの各々について、当該監視タスクの起動時に当該監視対象タスクに対応する前記保持部に保持されている情報が前記所定情報である場合には、当該監視対象タスクに対応する前記保持部に前記所定情報と異なる情報を保持させる処理を含むことを特徴とする請求項1記載の処理装置。
  3. 前記ウォッチドッグタイマクリア信号に基づいて前記処理装置の異常を検出するウォッチドッグタイマを備えたことを特徴とする請求項1又は2記載の処理装置。
  4. 交通信号灯器と、
    請求項1乃至3のいずれかに記載の処理装置と、
    前記処理装置の制御下で又は自律的に、前記交通信号灯器を制御する制御回路と、
    を備えたことを特徴とする交通信号装置。
  5. 表示パネルと、
    請求項1乃至3のいずれかに記載の処理装置と、
    前記処理装置の制御下で又は自律的に、前記表示パネルを制御する制御回路と、
    を備えたことを特徴とする情報表示装置。
JP2015204139A 2015-10-16 2015-10-16 処理装置、交通信号装置及び情報表示装置 Active JP6787658B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015204139A JP6787658B2 (ja) 2015-10-16 2015-10-16 処理装置、交通信号装置及び情報表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015204139A JP6787658B2 (ja) 2015-10-16 2015-10-16 処理装置、交通信号装置及び情報表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020108293A Division JP6788145B2 (ja) 2020-06-24 2020-06-24 処理装置、交通信号装置及び情報表示装置

Publications (2)

Publication Number Publication Date
JP2017076294A true JP2017076294A (ja) 2017-04-20
JP6787658B2 JP6787658B2 (ja) 2020-11-18

Family

ID=58551330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015204139A Active JP6787658B2 (ja) 2015-10-16 2015-10-16 処理装置、交通信号装置及び情報表示装置

Country Status (1)

Country Link
JP (1) JP6787658B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107943575A (zh) * 2017-12-07 2018-04-20 北京兆易创新科技股份有限公司 Spi‑nand中的多任务监管方法和装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03288942A (ja) * 1990-04-05 1991-12-19 Zexel Corp マイクロコンピュータにおけるプログラム暴走検出方法
JPH05257748A (ja) * 1992-03-13 1993-10-08 Yokogawa Electric Corp マイクロプロセッサ装置
JP2000099480A (ja) * 1998-09-28 2000-04-07 Toshiba Corp ディジタル演算処理装置
JP2010277358A (ja) * 2009-05-28 2010-12-09 Sumitomo Electric Ind Ltd 交通信号制御機及び交通信号制御機の異常判定方法
JP2014059846A (ja) * 2012-09-19 2014-04-03 Fuji Electric Co Ltd プログラム異常検出装置、そのプログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03288942A (ja) * 1990-04-05 1991-12-19 Zexel Corp マイクロコンピュータにおけるプログラム暴走検出方法
JPH05257748A (ja) * 1992-03-13 1993-10-08 Yokogawa Electric Corp マイクロプロセッサ装置
JP2000099480A (ja) * 1998-09-28 2000-04-07 Toshiba Corp ディジタル演算処理装置
JP2010277358A (ja) * 2009-05-28 2010-12-09 Sumitomo Electric Ind Ltd 交通信号制御機及び交通信号制御機の異常判定方法
JP2014059846A (ja) * 2012-09-19 2014-04-03 Fuji Electric Co Ltd プログラム異常検出装置、そのプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107943575A (zh) * 2017-12-07 2018-04-20 北京兆易创新科技股份有限公司 Spi‑nand中的多任务监管方法和装置

Also Published As

Publication number Publication date
JP6787658B2 (ja) 2020-11-18

Similar Documents

Publication Publication Date Title
JP5296036B2 (ja) マルチプロセッサコンピュータシステムでのdmi冗長
TWI521340B (zh) 可程式邏輯控制器
WO2006076853A1 (fr) Procede de traitement multifiliere/multitache/multiprocesseur
JP6295113B2 (ja) 自己診断装置及び自己診断方法
JP5834935B2 (ja) 安全制御装置及び安全制御方法
JP2008040698A (ja) プログラマブルコントローラの異常監視方式
JP6787658B2 (ja) 処理装置、交通信号装置及び情報表示装置
US9373253B2 (en) Safety controller and safety control method
JP6504610B2 (ja) 処理装置、方法及びプログラム
JP2009104246A (ja) プログラマブルコントローラおよびその異常時復旧方法
JP6788145B2 (ja) 処理装置、交通信号装置及び情報表示装置
JP5652198B2 (ja) 電子制御装置、起動制御方法
JP2004338883A (ja) エレベーターの制御装置
JP5445572B2 (ja) コンピュータシステム、待機電力削減方法、及びプログラム
JP6049961B1 (ja) Cpu監視装置
JP2009026182A (ja) プログラム実行システム及び実行装置
JP6270369B2 (ja) 交通信号制御機、交通信号装置、表示制御装置及び情報表示装置
JP2011008494A (ja) ウォッチドッグタイマーによるモジュールリセットおよびシステム異常表示方式
JP2012230637A (ja) プログラム群
JP6051545B2 (ja) Plcシステム、状態表示方法、plc、およびプログラマブル表示器
US20170060666A1 (en) Controller capable of detecting factor at time of abnormality of pc function
JP5906807B2 (ja) 演算処理装置及びストール監視方法
JP2011008496A (ja) プログラマブルコントローラシステムにおけるシステム異常箇所表示方式
JP2005148890A (ja) プロセッサ監視装置
JP6540142B2 (ja) ベースボード管理コントローラ、情報処理システム及びベースボード管理コントローラの処理実行方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200624

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201029

R150 Certificate of patent or registration of utility model

Ref document number: 6787658

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250