JP6540142B2 - ベースボード管理コントローラ、情報処理システム及びベースボード管理コントローラの処理実行方法 - Google Patents

ベースボード管理コントローラ、情報処理システム及びベースボード管理コントローラの処理実行方法 Download PDF

Info

Publication number
JP6540142B2
JP6540142B2 JP2015061142A JP2015061142A JP6540142B2 JP 6540142 B2 JP6540142 B2 JP 6540142B2 JP 2015061142 A JP2015061142 A JP 2015061142A JP 2015061142 A JP2015061142 A JP 2015061142A JP 6540142 B2 JP6540142 B2 JP 6540142B2
Authority
JP
Japan
Prior art keywords
processor
information processing
management controller
specific process
baseboard management
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015061142A
Other languages
English (en)
Other versions
JP2016181135A (ja
Inventor
泰昌 斉田
泰昌 斉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2015061142A priority Critical patent/JP6540142B2/ja
Publication of JP2016181135A publication Critical patent/JP2016181135A/ja
Application granted granted Critical
Publication of JP6540142B2 publication Critical patent/JP6540142B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)

Description

本発明は、ベースボード管理コントローラ(Baseboard Management Controller。以下「BMC」という。)に関する。
BMCを搭載したコンピュータシステムは、OS(Operating System)の動作状態に依存せずに当該システムの操作(設定変更、電源制御など)を実現可能である。しかし、BMCのプロセッサがストールすると、システムを正常に動作させることができなくなる。そのため、BMCを搭載したコンピュータシステムは、システムを継続的に動作させるために、BMCのプロセッサを監視してストールの発生に対処している。
BMCを搭載したコンピュータシステムを継続的に動作させるための技術としては、例えば、2つのBMCが連携してコンピュータシステムを管理する二重化(冗長化)技術が知られている。BMCを二重化した場合、一方(第1のBMC)がマスタ、他方(第2のBMC)がスタンバイとなり、第1のBMCがコンピュータシステムを管理する。このとき、第2のBMCは、第1のBMCを監視する。そして、第2のBMCは、第1のBMCのプロセッサにストールが発生したことを第2のBMCが検出すると、第1のBMCに代わってコンピュータシステムの管理を開始する。
このように、BMCを二重化すると、一方のBMCにストールが発生した場合であっても、コンピュータシステムを継続的に動作させることが可能である。しかしながら、BMCを複数要したり、マザーボードの設計が複雑化したりすることによりシステムのコストが上昇する。また、複数のBMCに共通のファームウェア(ソフトウェア)を使用した場合、ファームウェア(ソフトウェア)にバグがあったときに双方のBMCがストールする可能性がある。
システムの継続的な動作のために複数のプロセッサを使用する技術は、例えば、特許文献1、2に開示されている。特許文献1は、システム支援プロセッサの障害発生時に他のプロセッサ(命令プロセッサ)上で動作しているOSに割り込みを発生し、当該他のプロセッサをシステム支援プロセッサと交代させる情報処理システムを開示している。また、特許文献2は、共通のOSで動作する複数のCPU(Central Processing Unit)を搭載したマルチCPUコンピュータを開示している。
特開平9−251443号公報 特許第4489802号公報
特許文献1に記載の技術は、命令プロセッサがシステム支援プロセッサと交代するまでは、情報処理システムを制御することができないものである。また、特許文献2に記載の技術は、OSの動作状態に依存するものであり、BMCに関する技術とは異質のものである。
本発明は、BMCを複数設けなくとも、BMCにおいてストールが発生した場合に特定の処理を継続的に実行可能にすることを目的の一つとする。
本発明は、一の態様において、特定処理を含む複数の処理を実行する第1プロセッサと、所定の条件を満たした場合に前記特定処理を実行する第2プロセッサとを備えるベースボード管理コントローラを提供する。
本発明によれば、BMCを複数設けなくとも、BMCにおいてストールが発生した場合に特定の処理を継続的に実行することが可能である。
図1は、BMC1の構成を示すブロック図である。 図2は、情報処理システム10の構成を示すブロック図である。 図3は、情報処理システム10が実行する処理を示すシーケンスチャートである。 図4は、情報処理システム10が実行する処理を示すシーケンスチャートである。 図5は、確認処理を示すフローチャートである。 図6は、情報処理システム10aの構成を示すブロック図である。
[第1実施形態]
図1は、本発明の一実施形態に係るBMC1の構成を示すブロック図である。BMC1は、サーバ装置などの情報処理装置のマザーボードに搭載されるコントローラである。BMC1は、第1プロセッサ11と、第2プロセッサ12とを備える。
第1プロセッサ11は、複数の処理を実行するプロセッサである。また、第2プロセッサ12は、第1プロセッサ11が実行する処理のうち一部の処理を限定的に実行するプロセッサである。以下においては、第1プロセッサ11及び第2プロセッサ12が実行可能な処理のことを「特定処理」という。
また、第1プロセッサ11及び第2プロセッサ12は、互いに独立して動作可能である。ここにおいて、「独立」とは、一方の動作が他方の動作状態の影響を受けないことをいう。例えば、第1プロセッサ11及び第2プロセッサ12は、一方がストールして動作できない状態になっていたとしても、他方は(一方の動作状態によらず)動作可能である。
特定処理は、例えば、情報処理装置の操作に関連する処理である。具体的には、情報処理装置の各種設定を変更する処理や電源を制御(オン又はオフ)する処理が特定処理に該当し得る。ただし、第1プロセッサ11及び第2プロセッサ12の一方のみが実行する処理は、ここでいう特定処理には該当しない。
第2プロセッサ12は、所定の条件を満たした場合に特定処理を実行する。具体的には、第2プロセッサ12は、第1プロセッサ11にストールが発生した場合に所定のコマンドを外部から受信し、当該コマンドを契機として特定処理を実行するように構成される。この場合、ここでいう所定の条件とは、第1プロセッサ11にストールが発生した場合に送信される所定のコマンドを外部から受信することである。なお、所定の条件を満たしていない場合、特定処理は、第1プロセッサ11によって実行される。
BMC1を備える情報処理装置は、特定処理に関し、プロセッサを複数備えないBMCを複数設けた場合と同等の信頼性を提供することが可能である。BMC1を備える情報処理装置は、第1プロセッサ11にストールが発生した場合に第2プロセッサ12が特定処理を実行可能であるため、特定処理を実行するためにBMCを複数設ける必要がない。
また、一般に、1つのBMCに複数のプロセッサを実装するコストは、複数のBMCをマザーボードに実装するコストよりも少なくなる。したがって、BMC1をマザーボードに搭載する場合のハードウェアコストは、(BMC1と異なる一般的な)BMCをマザーボードに複数搭載する場合のハードウェアコストよりも少なくて済む。
[第2実施形態]
図2は、本発明の別の実施形態に係る情報処理システム10の構成を示すブロック図である。情報処理システム10は、情報処理装置100と、管理サーバ300とを備え、これらをネットワーク400によって相互に接続した構成である。また、情報処理装置100は、BMC200を含んで構成される。
情報処理システム10は、情報処理装置100の状態を遠隔から監視(モニタ)するためのコンピュータシステムである。管理サーバ300は、ネットワーク400を介して、情報処理装置100の状態を監視し、必要に応じて情報処理装置100を遠隔から操作するサーバ装置である。管理サーバ300は、情報処理装置100の各部の温度、電圧、ファンの回転数などの情報を取得することができる。また、管理サーバ300による遠隔操作は、特に限定されないが、ここでは電源の操作であるとする。なお、管理サーバ300は、サーバ装置としての一般的な構成を有していれば足り、本実施形態に特有の構成を備える必要はない。
情報処理装置100は、BMC200に加え、電源制御部110を備える。電源制御部110は、情報処理装置100に備わる電源(1又は複数)を制御する。例えば、電源制御部110は、BMC200からのコマンドに従い、電源をオンからオフ(又はオフからオン)に切り替える。また、情報処理装置100は、CPU、メモリ、ファンなどのハードウェアコンポーネントを含み得るが、ここでは図示及び詳細な説明が省略されている。
BMC200は、プロセッサ210、220と、ネットワークコントローラ230とを備える。プロセッサ210、220は、電源制御部110に接続されている。また、ネットワークコントローラ230は、ネットワーク400に接続されている。ネットワークコントローラ230は、管理サーバ300からネットワーク400を介して送信されたコマンドをプロセッサ210、220に供給することができる。
プロセッサ210は、情報処理装置100の各ハードウェアコンポーネントの監視や情報処理装置100の操作を実現するプロセッサである。プロセッサ210は、ファームウェアFW1に従って処理を実行することによって所定の機能211、212、213、…、21nを実現する。このうち、機能211は、電源を操作する機能に相当する。プロセッサ210は、上述した第1プロセッサ11の一例に相当する。
プロセッサ220は、主たるプロセッサ210に対して従たるプロセッサである。プロセッサ220は、ファームウェアFW1と異なるファームウェアFW2に従って処理を実行することによって所定の機能221を実現する。機能221は、電源を操作する機能に相当する。プロセッサ220は、上述した第2プロセッサ12の一例に相当する。
図3、4は、情報処理システム10において実行される処理を示すシーケンスチャートである。これらの図において、破線で示されたステップは、実際には実行されない処理を示している。図3は、プロセッサ210にストールが発生していない場合の処理を示し、図4は、プロセッサ210にストールが発生した場合の処理を示している。
まず、管理サーバ300は、特定処理を実行するためのコマンドをプロセッサ210に送信する(ステップS1)。このとき送信されるコマンドは、本実施形態においては、電源操作コマンド(DC_ON、DC_OFFなど)である。プロセッサ210は、ストールが発生していない場合には、ネットワークコントローラ230を介して電源操作コマンドを受信する。
プロセッサ210は、電源操作コマンドを受信すると、電源操作コマンドを処理する(ステップS2)。この結果、プロセッサ210は、受信した電源操作コマンドに応じたコマンドを電源制御部110に発行する(ステップS3)。電源制御部110は、プロセッサ210からのコマンドに従い、電源のオン又はオフなどの処理を実行する(ステップS4)。
管理サーバ300は、電源操作コマンドを送信した後、所定のタイミングで、情報処理装置100の電源状態を判断する(ステップS5)。以下においては、説明の便宜上、ステップS5の処理のことを「確認処理」という。確認処理は、換言すれば、特定処理が想定どおりに実行されたか否かを判断する処理であるともいえる。
図5は、確認処理を示すフローチャートである。この処理において、管理サーバ300は、まず、電源状態を確認するための所定のコマンドをプロセッサ210に送信する(ステップS51)。以下においては、このコマンドのことを「確認コマンド」という。
プロセッサ210は、ストールが発生していない場合には、ネットワークコントローラ230を介して確認コマンドを受信する。プロセッサ210は、確認コマンドを受信したら、受信した確認コマンドに応じたコマンドを電源制御部110に発行する。電源制御部110は、プロセッサ210からのコマンドに従い、電源状態を示す値をプロセッサ210に送信する。プロセッサ210は、ネットワークコントローラ230を介して、確認コマンドに対する応答(すなわち電源状態を示す値)を管理サーバ300に送信する。
管理サーバ300は、確認コマンドの送信後、応答を受信したか否かを判断する(ステップS52)。管理サーバ300は、応答を受信したら(ステップS52:YES)、確認処理の実行を終了する(ステップS54)。一方、応答が未受信である場合(ステップS52:NO)、管理サーバ300は、確認コマンドを送信してから所定時間が経過したか否かを判断する(ステップS53)。管理サーバ300は、確認コマンドを送信してから所定時間が経過していなければ(ステップS53:NO)、応答を待機し、ステップS52の判断を繰り返す。一方、確認コマンドを送信してから所定時間が経過した場合(ステップS53:YES)、管理サーバ300は、応答を受信することなく確認処理の実行を終了する。
確認処理の終了後、管理サーバ300は、電源状態を示す値が期待される値であるか否かを判断し(ステップS6)、期待される値、すなわち電源操作コマンドによって指示した値であれば(ステップS6:YES)、処理を終了する(ステップS7)。
一方、プロセッサ210にストールが発生している場合、プロセッサ210は、電源操作コマンドを受信して処理することができない。したがって、この場合、ステップS2〜S4の処理が実行されない。そうすると、管理サーバ300は、ステップS6において、電源状態を示す値が期待される値でないと判断する。また、電源状態を示す値は、確認処理において応答が受信できなかった場合にも、期待される値でないといえる。このような場合(ステップS6:NO)、管理サーバ300は、電源操作コマンドをプロセッサ220に送信する(ステップS8)。
なお、ステップS8において送信される電源操作コマンドは、ステップS1において送信される電源操作コマンドとは異なるコマンドである。これらの電源操作コマンドは、当該コマンドによって実行すべき処理は同一であるものの、処理の実行主体が異なる(プロセッサ210、220のいずれか)ように構成されている。つまり、ステップS1において送信される電源操作コマンドは、特定処理をプロセッサ210に実行させるためのコマンドであり、ステップS8において送信される電源操作コマンドは、特定処理をプロセッサ220に実行させるためのコマンドである。
プロセッサ220は、管理サーバ300から電源操作コマンドを受信すると、プロセッサ210が電源操作コマンドを受信した場合と同様に動作する。すなわち、プロセッサ220は、電源操作コマンドを処理し(ステップS9)、電源操作コマンドに応じたコマンドを電源制御部110に発行する(ステップS10)。電源制御部110は、プロセッサ220からコマンドを受け付けた場合において、ステップS4の場合と同様に、コマンドに応じた処理を実行する(ステップS11)。
以上のように、本実施形態の情報処理システム10は、特定処理(ここでは電源の操作)の実行結果が期待される結果と異なる場合に、プロセッサ220が特定処理を実行するように構成されている。これにより、情報処理システム10は、プロセッサ210においてストールが発生したことを実際に検出しなくても特定処理を確実に実行することが可能である。
企業などの情報システムにおいては、システムの信頼性を高めるためにフェイルオーバー機能を用いることがある。通常、フェイルオーバー機能は、現用系(稼働中のシステム)において異常を検出すると、現用系を停止させた後に代替系(予備系、冗長系ともいう。)に機能を引き継ぎ、処理を続行できるようにする。しかし、現用系で異常を検出した後、現用系を停止させることができない場合には、フェイルオーバー機能を終了させることができない場合がある。
ここで必要とされる操作は、異常の原因となっている装置を停止させる操作であり、当該装置の電源をオフにする操作である。つまり、装置の電源を確実にオフにすることが可能であれば、フェイルオーバー機能をより確実に終了させることが可能である。
本実施形態の情報処理システム10は、プロセッサ210にストールが発生しても電源を操作することが可能であるため、フェイルオーバー機能を用いた場合にこれを確実に終了させることが可能である。したがって、本実施形態の情報処理システム10は、高い可用性や信頼性が要求されるシステムに好適に適用される。
[第3実施形態]
図6は、本発明のさらに別の実施形態に係る情報処理システム10aの構成を示すブロック図である。情報処理システム10aは、情報処理装置100aの構成(の一部)を除き、上述した第2実施形態の情報処理システム10と同様の構成を有している。図6において、図1に記載された符号と同一の符号が付与された構成要素は、第2実施形態において説明された構成要素と同様のものである。そのため、本実施形態は、第2実施形態と異なる点を中心に説明され、第2実施形態と共通する点の説明については適宜省略される。
情報処理装置100aは、BMC220aを備える点において情報処理装置100と異なる。BMC220aは、プロセッサ220に代えてプロセッサ220aを備える点においてBMC220と異なる。プロセッサ220aは、ファームウェアFW2aに従って処理を実行する点においてプロセッサ220と異なる。
プロセッサ220aは、ファームウェアFW2aにより、機能221に加えて機能222を実現する。機能221は、第2実施形態と同様に、電源を操作する機能に相当する。また、機能222は、電源情報を取得する機能に相当する。ここにおいて、電源情報とは、電源に関する情報をいい、例えば、電源(AC又はDC)のオン又はオフ、正常又は異常、適用されているモード(省電力状態など)を表す。
情報処理装置100aは、電源情報を取得するコマンドをプロセッサ220aにおいて処理する。すなわち、本実施形態において、電源情報を取得する処理は、プロセッサ210がストールしているか否かを問わず、プロセッサ220aにおいて実行される。つまり、プロセッサ220aは、特定処理以外の処理を実行する点において第2実施形態のプロセッサ220と異なる。
情報処理装置100aは、特定処理に関し、第2実施形態の情報処理装置110と同様に動作する。すなわち、情報処理装置100aは、図4、5に示した処理を実行することができる。したがって、情報処理装置100aは、特定処理に関して情報処理装置110と同様の作用効果を奏することができる。
加えて、情報処理装置100aは、特定処理以外の処理をプロセッサ210とプロセッサ220aとで分担して実行することが可能である。なお、プロセッサ220aは、特定処理以外の処理を複数実行してもよい。つまり、プロセッサ220aは、特定処理以外の処理として、機能222以外の処理を実行してもよい。
なお、機能222は、特定処理として構成されてもよい。すなわち、情報処理装置100aは、電源情報を取得する処理をプロセッサ210及びプロセッサ220aの双方で実行可能であってもよい。このように、本発明でいう特定処理は、複数あってもよく、その数は特に限定されない。
[変形例]
本発明は、上述した実施形態に限らず、以下の変形例に示す形態でも実施可能である。また、本発明は、複数の変形例を組み合わせてもよい。
(1)変形例1
管理サーバ300は、電源操作コマンドを、プロセッサ210が処理する場合とプロセッサ220(又は220a)が処理する場合とで異ならせなくてもよい。ただし、プロセッサ210及びプロセッサ220が共通の電源操作コマンドによって動作する場合、プロセッサ220は、プロセッサ210が当該コマンドに従って処理を実行し、当該処理が終了したか否かを判定する必要がある。この判定は、電源操作コマンドに応じた処理がプロセッサ210及びプロセッサ220の双方で重複して実行されないために必要な処理である。
(2)変形例2
本発明は、BMC単体のほか、BMCを備える情報処理装置や、この情報処理装置とコマンド送信用のサーバ装置とを備える情報処理システム(遠隔監視システム)といった形態でも提供され得る。また、本発明は、BMC(又はこれを備える情報処理装置)の操作方法を提供し得る。
1、200、200a BMC
11 第1プロセッサ
12 第2プロセッサ
10、10a 情報処理システム
100、100a 情報処理装置
110 電源制御部
210、220、220a プロセッサ
211、212、213、21n、221、222 機能
230 ネットワークコントローラ
FW1、FW2、FW2a ファームウェア

Claims (8)

  1. 特定処理を含む複数の処理を実行する第1プロセッサと、
    所定の条件を満たした場合に前記特定処理を実行する第2プロセッサと
    を備え
    前記特定処理を実行するためのコマンドが前記第1プロセッサと前記第2プロセッサとで異なる
    ベースボード管理コントローラ。
  2. 前記第2プロセッサは、前記第1プロセッサと異なるファームウェア又はソフトウェアによって動作する
    請求項1に記載のベースボード管理コントローラ。
  3. 特定処理を含む複数の処理を実行する第1プロセッサと、
    所定の条件を満たした場合に前記特定処理を実行する第2プロセッサと
    を備え、
    前記第2プロセッサは、前記第1プロセッサと異なるファームウェア又はソフトウェアによって動作する
    ベースボード管理コントローラ。
  4. 前記第2プロセッサは、前記特定処理の実行結果が期待される結果と異なる場合に、当該特定処理を実行する
    請求項1ないし3のいずれか1項に記載のベースボード管理コントローラ。
  5. 前記第2プロセッサは、前記第1プロセッサとは独立したプロセッサである
    請求項1ないし4のいずれか1項に記載のベースボード管理コントローラ。
  6. 請求項1ないし5のいずれか1項に記載のベースボード管理コントローラを備える情報処理装置と、
    前記特定処理を実行するためのコマンドを送信するサーバ装置と
    を備える情報処理システム。
  7. 特定処理を含む複数の処理を第1プロセッサにおいて実行し、所定の条件を満たした場合には、前記特定処理を第2プロセッサにおいて実行し、
    前記特定処理を実行するためのコマンドが前記第1プロセッサと前記第2プロセッサとで異なる
    ベースボード管理コントローラの処理実行方法。
  8. 特定処理を含む複数の処理を第1プロセッサにおいて実行し、所定の条件を満たした場合には、前記特定処理を第2プロセッサにおいて実行し、
    前記第2プロセッサは、前記第1プロセッサと異なるファームウェア又はソフトウェアによって動作する
    ベースボード管理コントローラの処理実行方法。
JP2015061142A 2015-03-24 2015-03-24 ベースボード管理コントローラ、情報処理システム及びベースボード管理コントローラの処理実行方法 Active JP6540142B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015061142A JP6540142B2 (ja) 2015-03-24 2015-03-24 ベースボード管理コントローラ、情報処理システム及びベースボード管理コントローラの処理実行方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015061142A JP6540142B2 (ja) 2015-03-24 2015-03-24 ベースボード管理コントローラ、情報処理システム及びベースボード管理コントローラの処理実行方法

Publications (2)

Publication Number Publication Date
JP2016181135A JP2016181135A (ja) 2016-10-13
JP6540142B2 true JP6540142B2 (ja) 2019-07-10

Family

ID=57132600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015061142A Active JP6540142B2 (ja) 2015-03-24 2015-03-24 ベースボード管理コントローラ、情報処理システム及びベースボード管理コントローラの処理実行方法

Country Status (1)

Country Link
JP (1) JP6540142B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11154099A (ja) * 1997-11-21 1999-06-08 Mitsubishi Electric Corp データ処理装置
JP5509730B2 (ja) * 2009-08-26 2014-06-04 日本電気株式会社 フォールトトレラントコンピュータ及び電源制御方法
JP5601127B2 (ja) * 2010-09-28 2014-10-08 株式会社デンソー 制御装置
JP2013182519A (ja) * 2012-03-02 2013-09-12 Nec Computertechno Ltd コンピュータ、ファームウェア管理方法、及びbmc

Also Published As

Publication number Publication date
JP2016181135A (ja) 2016-10-13

Similar Documents

Publication Publication Date Title
JP6130520B2 (ja) 多重系システムおよび多重系システム管理方法
JP2008305317A (ja) マルチプロセッサシステム及びその制御方法
JP2008217225A (ja) ブレードサーバシステム
JP5243113B2 (ja) 演算処理装置多重化制御システム
US20170293509A1 (en) Control device, control method and program
US7428660B2 (en) Starting control method, duplex platform system, and information processor
JP7023722B2 (ja) 二重化制御システム
JP4655718B2 (ja) コンピュータシステム及びその制御方法
JP5445572B2 (ja) コンピュータシステム、待機電力削減方法、及びプログラム
JP5056504B2 (ja) 制御装置、情報処理システム、情報処理システムの制御方法および情報処理システムの制御プログラム
JP2006285384A (ja) プロセッサ障害処理方式、管理プロセッサ及びプロセッサ障害処理方法
JP6540142B2 (ja) ベースボード管理コントローラ、情報処理システム及びベースボード管理コントローラの処理実行方法
JP2011186664A (ja) バックアップシステム
JP5332257B2 (ja) サーバシステム、サーバ管理方法、およびそのプログラム
JP2009026182A (ja) プログラム実行システム及び実行装置
JPH10116261A (ja) 並列計算機システムのチェックポイントリスタート方法
JPH0683657A (ja) サービスプロセッサの切り換え方式
JP2015106226A (ja) 二重化システム
JPH11175108A (ja) 二重化コンピュータ装置
JP2010244129A (ja) 計算機システム
WO2015015544A1 (ja) 情報処理システム、装置、方法及びプログラム
JP6459796B2 (ja) 制御システム
JP2021082052A (ja) 制御装置及び制御プログラム
JPH01120652A (ja) 入出力装置監視時間設定方式
JPH05158905A (ja) 分散処理機能を持つマイクロプロセッサ応用装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190527

R150 Certificate of patent or registration of utility model

Ref document number: 6540142

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150