JP2011008494A - ウォッチドッグタイマーによるモジュールリセットおよびシステム異常表示方式 - Google Patents
ウォッチドッグタイマーによるモジュールリセットおよびシステム異常表示方式 Download PDFInfo
- Publication number
- JP2011008494A JP2011008494A JP2009150843A JP2009150843A JP2011008494A JP 2011008494 A JP2011008494 A JP 2011008494A JP 2009150843 A JP2009150843 A JP 2009150843A JP 2009150843 A JP2009150843 A JP 2009150843A JP 2011008494 A JP2011008494 A JP 2011008494A
- Authority
- JP
- Japan
- Prior art keywords
- module
- reset
- cpu
- programmable controller
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
【課題】ウォッチドッグタイマーによりCPUをリセットするに際して、モジュールを必要に応じてリセットすると共に、システム異常状態を表示して、システム運用上の安全性を高める。
【解決手段】制御プログラムを実行するものでシステム異常時にシステム異常パルスを出力するウォッチドッグタイマー機能を有するCPU7と、モジュール2に強制リセット信号を出力するリセット回路9と、複数のLEDを含む動作状態表示装置10と、を備え、CPU7は、システム暴走時にはリセット回路9を駆動制御することでモジュールをリセットさせる一方、動作状態表示装置10内のLED10bを駆動制御してシステム異常を表示させる。
【選択図】図1
【解決手段】制御プログラムを実行するものでシステム異常時にシステム異常パルスを出力するウォッチドッグタイマー機能を有するCPU7と、モジュール2に強制リセット信号を出力するリセット回路9と、複数のLEDを含む動作状態表示装置10と、を備え、CPU7は、システム暴走時にはリセット回路9を駆動制御することでモジュールをリセットさせる一方、動作状態表示装置10内のLED10bを駆動制御してシステム異常を表示させる。
【選択図】図1
Description
本発明は、プログラマブルコントローラを用いた制御システム(プログラマブルコントローラシステム)において、CPU内蔵のウォッチドッグタイマーによるモジュールリセットおよびシステム異常の表示方式に関するものである。
プログラマブルコントローラは、ユーザによりラダー言語で記述されて作成されたラダープログラム(制御プログラム)を実行してそれに接続された各種機械や装置等の制御機器をシーケンス制御するようになっている。プログラマブルコントローラは、制御機器の状態に対応したスイッチやセンサ等の入力機器のON/OFF情報を入力し、制御プログラムに沿って論理演算を実行すると共に、得られた演算結果に従い、リレー,バルブ,アクチュエータ等の出力機器に対し、ON/OFF情報の信号を出力することで制御機器の制御を実行するようになっている。そして、このプログラマブルコントローラでは、プログラムメモリに制御プログラムを格納すると共にCPUによりこの制御プログラム上の命令をフェッチさせて実行させることで、センサ等の入力機器からの入力信号に基づいてアクチュエータ等の出力機器に出力信号を出力して制御対象をシーケンス制御することが行われている。
このようなプログラマブルコントローラシステムにおいては、CPU、メモリ、等を内蔵したプログラマブルコントローラ本体を有し、メモリには上記制御機器を制御するための制御プログラムを格納し、CPUにより制御プログラムを実行することで、プログラマブルコントローラ本体に接続された各種モジュールを制御することができるようになっている。
モジュールにはI/Oモジュール、通信モジュール等がある。I/Oモジュールは入力機器、出力機器が接続され、これら機器とプログラマブルコントローラ本体との間で信号を入・出力するようになっている。
プログラマブルコントローラ本体では、制御プログラムの誤動作などにより例えば予め定められた時間内に処理が終了しないなどの異常が発生した際には、制御プログラムの実行を停止させる必要があり、このため、CPUモジュール内に、CPU動作監視のため、ウォッチドッグタイマーを設けることが考えられる。
ウォッチドッグタイマーは、プログラマブルコントローラシステム上で動作している制御プログラムに定期的に信号を送らせ、一定周期を経過してもウォッチドッグタイマーに信号を送らなかった場合、制御プログラムにバグなどがあってCPUが暴走(システム暴走)するなどのシステム異常状態にあると判断し、CPUに強制リセットをかけることで、プログラム動作を停止したり、再起動したりする。なお、システム暴走をウォッチドッグタイマーで監視する従来技術としては、例えば下記特許文献1を挙げることができる。
上記のように、CPUが強制リセットされる態様としてはCPU暴走によるプログラム動作の異常以外にも例えば電源瞬停等がある。そのため、システムユーザからは、CPUが強制リセットされても、その原因がシステム異常なのかどうかが判らない。そして、CPU再起動により制御が再開されると、再度、システム暴走状態で機能モジュールのうち特にI/Oモジュールを介して制御機器が異常制御されてしまう可能性が高い。このようなシステム制御は好ましくない。
本発明により解決すべき課題は、ウォッチドッグタイマーによりシステム暴走が検出され、CPUがリセットされた際に、モジュールを必要に応じてリセットされるようにしたので、リセット後のシステム制御再開に際してのシステムの制御上の安全性を高めることである。
そして、本発明により解決すべき他の課題は、システム異常をユーザに判り易くして、メンテナンスなどを行い易くして、リセット後のシステム制御再開に際してのシステムの制御上の安全性をより高めることである。
本発明による制御システムは、プログラマブルコントローラ本体と、このプログラマブルコントローラ本体にバス接続された1ないし複数のモジュールと、を備え、モジュールを介して、制御ターゲットを制御する制御システムにおいて、上記プログラマブルコントローラ本体は、制御システム全体をシーケンス制御するもので、ウォッチドッグタイマー機能を有するCPUと、上記モジュールをリセットするリセット回路と、複数のLEDを含む動作状態表示装置と、を備え、上記CPUは、ウォッチドッグタイマー機能によりシステム異常検出時には上記リセット回路にモジュールをリセットするか否かを決めるモジュールリセット決定信号を出力すると共に、上記動作状態表示装置内の特定のLEDを駆動制御してシステム異常をエラー表示させ、上記リセット回路は、上記CPUから入力するモジュールリセット決定信号に応じて上記モジュールを選択してリセットする、ことを特徴とするものである。
モジュールは、その呼称になんら限定されるものではなく、装置、ユニット、デバイス、等、すべてに適用することができる。
また、プログラマブルコントローラの意義に関して、プログラマブルロジックコントローラ、シーケンサ等、その名称に限定されるものではなく、また、上記CPUを内蔵したプログラマブルコントローラ本体とモジュールとが別々である場合、一体の場合、いずれも含む。
本発明では、プログラマブルコントローラ本体のCPUは、システム異常検出すると、シーケンス制御の状態からリセット回路にモジュールリセット決定信号を出力する。リセット回路は、このモジュールリセット決定信号に応答してモジュールを強制リセットする。すなわち、制御ターゲットの制御状態から、モジュールを強制リセットする必要が無い場合は、モジュールを強制リセットしない。一方、制御ターゲットの状態からモジュールを強制リセットする必要がある場合、モジュールリセット決定信号をリセット回路に出力し、これによりモジュールを強制リセットする。
そして、本発明では、システムユーザが、システム異常により、CPUが強制リセットされ、次に、CPU再起動により制御が再開される場合、制御機器を安全に制御することができるようになり、システム制御上、好ましい。
加えて、本発明では、動作状態表示装置内のLEDを駆動制御してシステム異常をエラー表示することができるようにしたので、ユーザは、CPUがリセットされた原因がシステム異常でリセットされたことが容易に判り、メンテナンス等の対応をとりやすい。
本発明によれば、ウォッチドッグタイマーによりシステム異常が検出されてCPUがリセットされたとき、CPUにより制御されるモジュールに対しては必要に応じてリセットできる。これにより、本発明では、リセット後にCPUが再起動され、再度、CPUが暴走しても、モジュールがリセットされているために、暴走CPUによりモジュールが制御されてしまうおそれがなくなる。結果として、本発明では、CPU暴走からシステムの制御上の安全性を高めることができる。
加えて、本発明では、動作状態表示装置内のLEDを点灯制御してシステム異常をエラー表示するので、ユーザは、CPUがリセットされた原因がシステム異常でリセットされたことが容易に判り、メンテナンス等の対応をとりやすい。
以下、添付した図面を参照して、本発明の実施の形態に係るプログラマブルコントローラシステムの異常時における表示方式を説明する。
図1は同システムの概略構成を示す。同図を参照して、このプログラマブルコントローラシステムは、制御プログラムを実行するCPUを含むプログラマブルコントローラ本体1と、当該プログラマブルコントローラ本体に接続されている複数のモジュール2と、制御ターゲット3と、を備える。このプログラマブルコントローラ本体1と、モジュール2とを含めて全体をプログラマブルコントローラと称する。モジュール2は例えばI/Oモジュール、通信モジュール、等の各種インテリジェント機能を有するモジュールである。実施の形態では、このモジュール2は、I/Oモジュールとする。このI/Oモジュール2には制御ターゲット3が接続される。制御ターゲット3は、内部に図示略の入力機器、出力機器を含むと共に、制御対象である機械、設備を含む。プログラマブルコントローラ本体1と、I/Oモジュール2とは、バス4で接続されている。制御プログラムは、ラダープログラムであるが、これに限定されない。
プログラマブルコントローラ本体1は、制御プログラムを格納するプログラムメモリ5、ワークメモリ6、システム全体の制御を司るCPU7、I/Oインターフェース8、リセット回路9、動作状態表示装置10、を具備する。
プログラムメモリ5は、ラダープログラム、システム制御プログラム、各種のアプリケーションプログラム等を格納することができる。このアプリケーションプログラムの1つが、実施の形態の強制リセットを行うための強制リセットプログラムである。また、もう1つのアプリケーションプログラムが、システム異常時にその異常個所を分析するための異常個所分析プログラムである。
ワークメモリ6はCPU7がそのワークに用いるメモリである。
I/Oインターフェース8は、CPU7とI/Oモジュール2とのインターフェースを行う。
CPU7は、図2で機能的にそのブロック構成を示すように、ラダープログラム実行/異常監視部7a、ウォッチドッグタイマー部7b、およびモジュールリセット決定信号出力部7c、を有する。
ラダープログラム実行/異常監視部7aでは、プログラムメモリ5に格納するラダープログラムを実行する。ラダープログラム実行/異常監視部7aは、ラダープログラムに従い、I/Oインターフェース8を介して、制御ターゲット3との間で、入力機器から制御機器の制御状況に関連する入力信号を入力処理し、制御機器を制御する出力信号を出力処理する。この場合、ラダープログラム実行/異常監視部7aは、ワークメモリ6をそのワークに用いる。
ウォッチドッグタイマー部7bでは、ラダープログラム実行/異常監視部7aによるラダープログラム実行開始と共に、ウォッチドッグタイマー監視を開始させる。ウォッチドッグタイマー部7bは、ラダープログラム実行/異常監視部7aのラダープログラム実行に異常があるかどうかを監視するため、ラダープログラム実行/異常監視部7aから定期的に監視信号を送らせる。ラダープログラム実行/異常監視部7aから一定周期を経過してもウォッチドッグタイマー部7bに監視信号が送られてこなかった場合、ウォッチドッグタイマー部7bは、制御プログラムにバグなどがあって、ラダープログラム実行/異常監視部7aが暴走(CPU暴走、システム暴走)するなどのシステム異常状態にあると判断して、システム異常パルスを端子WDTからリセット回路9に出力する。リセット回路9からはCPU7の端子RSTを介してラダープログラム実行/異常監視部7aにリセット信号が入力され、これにより、ラダープログラム実行/異常監視部7aは、ラダープログラムの実行をリセットする。
そして、ウォッチドッグタイマー部7bは、その判断結果をモジュールリセット決定信号出力部7cにも出力する。モジュールリセット決定信号出力部7cは、その判断結果の入力に応答して、モジュールリセット決定信号を端子MWDTからリセット回路9に出力する。このモジュールリセット決定信号は、I/Oモジュール2を強制リセットするか否かを選択し、そのいずれか一方に決める信号である。
リセット回路9は、システム異常パルスを保持する保持回路9aと、I/Oモジュール2に強制リセット信号を出力する強制リセット信号出力回路9bと、を備える。保持回路9aには、CPU7の出力端子WDTからシステム異常パルスを入力することができるようになっている。保持回路9aは、このシステム異常パルスの入力に応答してリセット信号を出力するようになっている。このリセット信号はCPU7の入力端子RSTに入力され、CPU7はリセットされる。また、このリセット信号は、強制リセット信号出力回路9bに入力される。
強制リセット信号出力回路9bは、保持回路9aからリセット信号を入力すると共に、CPU7の出力端子MWDTからI/Oモジュール2を強制リセットするか否かを選択して決定するモジュールリセット決定信号を入力する。強制リセット信号出力回路9bは、I/Oモジュール2を強制リセットするという内容のモジュールリセット決定信号がCPU7から入力されると、I/Oモジュール2にはそれを強制リセットするリセット信号を出力する。これによりI/Oモジュール2は強制リセットされる。
このリセット信号は、図面上は、バス4を介して、強制リセット信号出力回路9bからI/Oモジュール2に入力されるようになっているが、図示略のリセット信号線により、強制リセット信号出力回路9bとI/Oモジュール2とを接続し、このリセット信号線を介して、強制リセット信号出力回路9bからI/Oモジュール2に入力することができる。
図3で示すように、動作状態表示装置10は、LED駆動回路101、およびこのLED駆動回路101により駆動されるLED装置102と、を含む。LED装置102は、電源投入状態(POWER)表示用のLED10aと、エラー(ERR)表示用のLED10bと、運転(RUN)表示用のLED10cと、停止(STOP)表示用のLED10dとを含む。
LED駆動回路101は、CPU7からの制御信号に応答して、LED装置102内のいずれのLED10a−10dを点灯させるか、消灯させるか、あるいは点滅させるかを駆動制御する。実施の形態では、システム異常時では、LED装置102内のLED10bを点灯あるいは点滅させる。この点灯や点滅状態の態様に応じてそのシステム異常状態をユーザに知らせることができるようにしてもよい。
以上から本実施の形態では、プログラマブルコントローラ本体1のCPU7からシステム異常パルスが出力された場合、リセット回路9は、CPU7からのモジュールリセット決定信号に応じてI/Oモジュール2を強制リセットするかどうかを決定する。制御ターゲット3内の機器制御状態から、I/Oモジュール2を強制リセットする必要が無い場合は、CPU7はI/Oモジュール2を強制リセットしないモジュールリセット決定信号をリセット回路9に出力し、I/Oモジュール2を強制リセットしない。
一方、機器制御状態からI/Oモジュール2を強制リセットする必要がある場合、I/Oモジュール2をリセットするというモジュールリセット決定信号をリセット回路9に出力して、I/Oモジュール2を強制リセットする。このことにより、本実施の形態では、ユーザが、システム異常により、CPU7を強制リセットし、次に、CPU再起動により制御が再開される場合、機器を安全に制御することができるようになる。
そして、実施の形態では、図4で示すようにプログラマブルコントローラ本体1の正面パネル1aに、動作状態表示装置10における、POWER表示LED10a、ERR表示LED10b、RUN表示LED10c、STOP表示LED10dを備える。
ユーザは、動作状態表示装置10のエラー(ERR)表示LED10bが点灯ないし点滅していると、プログラマブルコントローラ本体1の内部回路の何処かに異常があることが判り、そのメンテナンスをすることができる。
あるいは、この動作状態表示装置10の表示に加えて、音でもアラートできるように、正面パネル1aにアラーム1eを設け、CPU7により、システム異常時に音声アラートさせてもよい。
1 プログラマブルコントローラ本体
5 プログラムメモリ
6 ワークメモリ
7 CPU
9 リセット回路
10 動作状態表示装置
2 I/Oモジュール
3 制御ターゲット
4 バス
5 プログラムメモリ
6 ワークメモリ
7 CPU
9 リセット回路
10 動作状態表示装置
2 I/Oモジュール
3 制御ターゲット
4 バス
Claims (1)
- プログラマブルコントローラ本体と、このプログラマブルコントローラ本体にバス接続された1ないし複数のモジュールと、を備え、プログラマブルコントローラ本体は、モジュールを介して、制御ターゲットを制御する制御システムにおいて、
上記プログラマブルコントローラ本体は、
制御システム全体をシーケンス制御するもので、ウォッチドッグタイマー機能を有するCPUと、
上記モジュールをリセットするリセット回路と、
複数のLEDを含む動作状態表示装置と、を備え、
上記CPUは、ウォッチドッグタイマー機能によりシステム異常検出時には上記リセット回路にモジュールをリセットするか否かを決めるモジュールリセット決定信号を出力すると共に、上記動作状態表示装置内の特定のLEDを駆動制御してシステム異常をエラー表示させ、
上記リセット回路は、上記CPUから入力するモジュールリセット決定信号に応じて上記モジュールをリセットする、ことを特徴とする制御システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009150843A JP2011008494A (ja) | 2009-06-25 | 2009-06-25 | ウォッチドッグタイマーによるモジュールリセットおよびシステム異常表示方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009150843A JP2011008494A (ja) | 2009-06-25 | 2009-06-25 | ウォッチドッグタイマーによるモジュールリセットおよびシステム異常表示方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011008494A true JP2011008494A (ja) | 2011-01-13 |
Family
ID=43565079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009150843A Pending JP2011008494A (ja) | 2009-06-25 | 2009-06-25 | ウォッチドッグタイマーによるモジュールリセットおよびシステム異常表示方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011008494A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130057409A1 (en) * | 2011-09-05 | 2013-03-07 | Fluke Corporation | Watchdog For Voltage Detector Display |
CN106445757A (zh) * | 2016-09-29 | 2017-02-22 | 郑州云海信息技术有限公司 | 一种中央处理器故障定位的方法及装置 |
-
2009
- 2009-06-25 JP JP2009150843A patent/JP2011008494A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130057409A1 (en) * | 2011-09-05 | 2013-03-07 | Fluke Corporation | Watchdog For Voltage Detector Display |
US9128129B2 (en) * | 2011-09-05 | 2015-09-08 | Fluke Corporation | Watchdog for voltage detector display |
CN106445757A (zh) * | 2016-09-29 | 2017-02-22 | 郑州云海信息技术有限公司 | 一种中央处理器故障定位的方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107003915B (zh) | 驱动控制装置 | |
CN105446851B (zh) | 一种处理器监控方法和系统、用于监控处理器的mcu | |
JP7425094B2 (ja) | 診断装置 | |
JP4886558B2 (ja) | 情報処理装置 | |
JP2011008494A (ja) | ウォッチドッグタイマーによるモジュールリセットおよびシステム異常表示方式 | |
JP2009104246A (ja) | プログラマブルコントローラおよびその異常時復旧方法 | |
JP5818758B2 (ja) | Plcシステム | |
JP2000304193A (ja) | 間欠給油潤滑装置の制御装置 | |
JP2011008496A (ja) | プログラマブルコントローラシステムにおけるシステム異常箇所表示方式 | |
US9829874B2 (en) | Numerical control device | |
JP2011258003A (ja) | プログラマブルコントローラ | |
JP2014038562A (ja) | Hmi異常時の保守機能を備えた数値制御装置 | |
JP2017047760A (ja) | 電子制御装置及びコンピュータプログラム | |
JP2011123569A (ja) | 処理装置 | |
JP5365875B2 (ja) | 産業用コントローラ | |
JP2011008493A (ja) | ウォッチドッグタイマーによるシステム異常検出方式 | |
JP2017045303A (ja) | パソコン機能異常時の要因検出が可能な制御装置 | |
JP2006285734A (ja) | 制御装置の診断方法 | |
JP6787658B2 (ja) | 処理装置、交通信号装置及び情報表示装置 | |
TW201341997A (zh) | 定位裝置 | |
JP5575086B2 (ja) | 電子制御装置 | |
JP2011008495A (ja) | システム異常の音声案内方式 | |
JP4747683B2 (ja) | 車載電子制御システム及びその故障診断方法、並びに車載電子制御装置 | |
JP6788145B2 (ja) | 処理装置、交通信号装置及び情報表示装置 | |
US20150316917A1 (en) | Controller that outputs switchover notification signal upon switching of sequence program |