JP2017059620A - 半導体レーザ素子、および半導体レーザ装置の製造方法 - Google Patents

半導体レーザ素子、および半導体レーザ装置の製造方法 Download PDF

Info

Publication number
JP2017059620A
JP2017059620A JP2015181579A JP2015181579A JP2017059620A JP 2017059620 A JP2017059620 A JP 2017059620A JP 2015181579 A JP2015181579 A JP 2015181579A JP 2015181579 A JP2015181579 A JP 2015181579A JP 2017059620 A JP2017059620 A JP 2017059620A
Authority
JP
Japan
Prior art keywords
chip
electrode
submount
semiconductor laser
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015181579A
Other languages
English (en)
Other versions
JP6197845B2 (ja
Inventor
将人 萩元
Masahito Hagimoto
将人 萩元
晋太郎 宮本
Shintaro Miyamoto
晋太郎 宮本
孝一 神津
Koichi Kozu
孝一 神津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ushio Denki KK
Ushio Inc
Original Assignee
Ushio Denki KK
Ushio Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ushio Denki KK, Ushio Inc filed Critical Ushio Denki KK
Priority to JP2015181579A priority Critical patent/JP6197845B2/ja
Priority to US15/264,012 priority patent/US9692204B2/en
Publication of JP2017059620A publication Critical patent/JP2017059620A/ja
Application granted granted Critical
Publication of JP6197845B2 publication Critical patent/JP6197845B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02469—Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H01S5/02212—Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32325—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm red laser based on InGaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】キャビティ方向に直交する方向の幅が比較的狭い傾斜基板を用いた場合であっても、良好にサブマウントに接合することができる半導体レーザ素子および半導体レーザ装置の製造方法を提供する。【解決手段】半導体レーザ素子は、傾斜基板１１と、傾斜基板１１上に形成された、少なくとも活性層１２を含む多層の半導体層と、傾斜基板１１における半導体層とは反対側の面に形成された第１電極（ｎ型電極）１３と、半導体層上に形成された第２電極（ｐ型電極）１４と、前記半導体層に形成された、活性層１２の特定領域に電流を集中して注入するための電流狭窄部（リッジ部１５）と、を備える。電流狭窄部の第１方向における形成位置は、第１電極が形成されている側と第２電極が形成されている側とのうち、サブマウントに接合される側のチップ幅の中心位置よりも、サブマウントに接合される側とは反対側のチップ幅の中心位置側に設定されている。【選択図】 図１

Description

本発明は、半導体レーザ素子、および半導体レーザ装置の製造方法に関する。
従来、端面発光型の半導体レーザ素子には、一般的にＧａＡｓ基板やＩｎＰ基板、ＧａＮ基板、Ｓｉ基板などが用いられている。例えば、赤色レーザダイオード（ＬＤ）の場合、ＧａＡｓ基板の上にＡｌＧａＩｎＰ系結晶を、有機金属気相成長法（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）などを用いて成長させる。
しかしながら、ＧａＡｓ基板を用いた場合、ＡｌＧａＩｎＰが自然超格子を形成する。ＡｌＧａＩｎＰ系では、結晶の組成が同じである場合、ＩＩＩ族原子が規則的に並んで自然超格子を形成している状態よりも無秩序に並んでいる状態の方がバンドギャップエネルギは大きい。半導体レーザ素子の発光波長は、活性層のバンドギャップエネルギによって決まるため、短波長のレーザ光を得るためには、活性層のバンドギャップエネルギを大きくとる必要がある。
そして、面方位がある一定方向に傾いた主面を有する基板結晶上にＡｌＧａＩｎＰを成長させると、自然超格子の形成が抑制され、同じ組成でもバンドギャップエネルギの大きい結晶が得られることが知られている。特許文献１には、ＧａＡｓ基板の面方位が（１００）面から５°〜１５°程度傾斜した傾角基板（傾斜基板）を用いた半導体レーザ素子が開示されている。
特開平１１−２７４６３５号公報
ところで、近年、半導体レーザは高出力化の要望があり、チップのキャビティ長（共振器長）を長くすることが行われている。ところが、キャビティ長を長くすると、１枚のウェハから取得できるチップの数が低下し、コストアップにつながる。そのため、チップのキャビティ方向に直交する断面方向におけるチップ幅を狭くすることで１枚のウェハ当たりのチップの取得数を確保している。
しかしながら、上記特許文献１に記載の傾斜基板を、上記の幅の狭いチップに用いる場合、半導体レーザ装置の製造過程においてチップをサブマウントに接合する際に、次のような不具合が生じる。例えば、チップをサブマウントに接合する際に、はんだとの濡れを良くするためにチップに過度な荷重を加えると、チップ幅が狭いためにチップが傾き倒れたり、チップが折れたりしてしまう。チップが傾いた場合には、片濡れによる放熱性の低下および偏光特性の悪化が生じ、信頼性が低下する。一方で、チップの傾きや折れを防止するために荷重を小さくすると、チップがはんだで濡れず、放熱性が低下してしまうため、やはり信頼性が低下する。
そこで、本発明は、キャビティ方向に直交する方向の幅が比較的狭い傾斜基板を用いた場合であっても、良好にサブマウントに接合することができる半導体レーザ素子および半導体レーザ装置の製造方法を提供することを課題としている。
上記課題を解決するために、本発明に係る半導体レーザ素子の一態様は、第１方向に相対向する傾斜面と、前記第１方向に直交する第２方向に相対向する平行四辺形をなす垂直面とからなる４つの側面を有する基板と、前記基板上に形成された、少なくとも活性層を含む多層の半導体層と、前記基板における前記半導体層とは反対側の面に形成された第１電極と、前記半導体層上に形成された第２電極と、前記半導体層に形成された、前記活性層の特定領域に電流を集中して注入するための電流狭窄部と、を備える半導体チップを有し、前記電流狭窄部の前記第１方向における形成位置は、前記第１電極が形成されている側と前記第２電極が形成されている側とのうち、サブマウントに接合される側の前記半導体チップの前記第１方向における幅であるチップ幅の中心位置よりも、前記サブマウントに接合される側とは反対側の前記チップ幅の中心位置側に設定されている。
半導体レーザ素子をサブマウントに接合する場合、当該素子をサブマウント上に載置した後、素子に対して荷重を印加する。このとき、通常、素子には、サブマウントに接合される側のチップ幅の中心位置よりも、サブマウントに接合される側とは反対側のチップ幅の中心位置側の位置において荷重が印加される。そのため、電流狭窄部の第１方向における形成位置を、サブマウントに接合される側のチップ幅の中心位置よりも、サブマウントに接合される側とは反対側のチップ幅の中心位置側に設定することで、比較的小さな荷重で素子とサブマウントとを適切に接合することができる。このように、傾斜基板を用いた半導体レーザ素子において、キャビティ方向に直交する方向の幅を狭くした場合であっても、接合時における素子の傾きや倒れ、折れなどを防止することができる。
また、上記の半導体レーザ素子において、前記電流狭窄部の前記第１方向における形成位置は、前記第１方向における前記半導体チップの重心位置であってもよい。
半導体レーザ素子をサブマウント上に載置するためにコレット等によって素子を吸着保持する場合、素子を安定してピックアップするために、コレットは素子の重心位置を狙って吸着保持する。そして、素子をサブマウントに接合する際には、コレットは、素子を吸着保持した位置でそのまま素子に対して荷重を印加する。したがって、電流狭窄部の形成位置を、半導体レーザ素子の重心位置に設定することで、比較的小さな荷重で素子とサブマウントとを適切に接合することができる。
さらに、上記の半導体レーザ素子において、前記電流狭窄部の前記第１方向における形成位置は、前記第１電極が形成されている側と前記第２電極が形成されている側とのうち、サブマウントに接合される側とは反対側の前記チップ幅の中心位置であってもよい。
半導体レーザ素子をサブマウント上に載置するためにコレット等によって素子を吸着保持する場合、コレットは、サブマウントに接合される側とは反対側のチップ幅の中心位置を狙うことがある。そして、この場合、素子をサブマウントに接合する際には、コレットは、素子を吸着保持した位置でそのまま素子に対して荷重を印加する。したがって、電流狭窄部の形成位置を、サブマウントに接合される側とは反対側のチップ幅の中心位置に設定することで、比較的小さな荷重で素子とサブマウントとを適切に接合することができる。
また、上記の半導体レーザ素子において、前記電流狭窄部は、リッジ構造を有していてもよい。このように、リッジ構造を有する電流狭窄部を形成すれば、良好な光出力特性を得ることができる。
さらにまた、上記の半導体レーザ素子において、前記電流狭窄部は、前記第１方向に並列して形成された複数のリッジを備え、前記第１方向における前記複数のリッジの中心位置を前記電流狭窄部の前記第１方向における形成位置として、前記電流狭窄部が形成されていてもよい。これにより、複数のリッジが設けられた電流狭窄部を備える場合であっても、素子とサブマウントとを適切に接合することができる。
さらにまた、上記の半導体レーザ素子において、前記第１電極が、前記サブマウントに接合される側とは反対側の電極であり、前記第２電極が、サブマウントに接合される側の電極であってもよい。このように、ジャンクションダウン方式でサブマウントに接合される構成とすることで、半導体レーザ素子の放熱性を向上させることができる。
また、本発明に係る半導体レーザ素子の製造方法の一態様は、半導体チップを備える半導体レーザ素子の製造方法であって、前記半導体チップを製造する工程は、第１方向に相対向する傾斜面と、前記第１方向に直交する第２方向に相対向する平行四辺形をなす垂直面とからなる４つの側面を有する基板上に、少なくとも活性層を含む多層の半導体層を形成する工程と、前記基板における前記半導体層とは反対側の面に第１電極を形成する工程と、前記半導体層上に第２電極を形成する工程と、前記半導体層に、前記活性層の特定領域に電流を集中して注入するための電流狭窄部を形成する工程と、を含み、前記電流狭窄部を形成する工程は、前記第１電極が形成されている側と前記第２電極が形成されている側とのうち、サブマウントに接合される側の前記半導体チップの前記第１方向における幅であるチップ幅の中心位置よりも、前記サブマウントに接合される側とは反対側の前記チップ幅の中心位置側に前記電流狭窄部を形成する工程である。
これにより、比較的小さな荷重で適切にサブマウントに接合することができる半導体レーザ素子を製造することができる。このように、傾斜基板を用い、当該傾斜基板のキャビティ方向に直交する方向の幅を狭くした場合であっても、接合時における傾きや倒れ、折れなどを防止可能な信頼性の高い半導体レーザ素子を製造することができる。
さらに、本発明に係る半導体レーザ装置の製造方法の一態様は、上記のいずれかの半導体レーザ素子を、前記第１電極側または前記第２電極側の表面をサブマウントに接合される接合面として、当該サブマウント上に載置する工程と、前記半導体レーザ素子に対して前記接合面に垂直な方向に荷重を印加して、前記半導体レーザ素子を前記サブマウントに接合する工程と、を含む。これにより、半導体レーザ素子とサブマウントとが適切に接合された信頼性の高い半導体レーザ装置とすることができる。
また、本発明に係る半導体レーザ装置の製造方法の一態様は、第１方向に相対向する傾斜面と、前記第１方向に直交する第２方向に相対向する平行四辺形をなす垂直面とからなる４つの側面を有する基板と、前記基板上に形成された、少なくとも活性層を含む多層の半導体層と、前記基板における前記半導体層とは反対側の面に形成された第１電極と、前記半導体層上に形成された第２電極と、前記半導体層に形成された、前記活性層の特定領域に電流を集中して注入するための電流狭窄部と、を備える半導体レーザ素子を、前記第１電極側または前記第２電極側の表面をサブマウントに接合される接合面として、当該サブマウント上に載置する工程と、前記半導体レーザ素子に対して、前記電流狭窄部の形成位置の上方から前記接合面に垂直な方向に荷重を印加して、前記半導体レーザ素子を前記サブマウントに接合する工程と、を含む。これにより、半導体レーザ素子とサブマウントとが適切に接合された信頼性の高い半導体レーザ装置とすることができる。
本発明の半導体レーザ素子によれば、キャビティ方向に直交する方向の幅が比較的狭い傾斜基板を用いた場合であっても、サブマウントへの接合時におけるチップの傾きや倒れ、折れなどを防止し、良好に接合することができる。したがって、信頼性を確保しつつ、短波長化および高出力化を実現することができる。
第一の実施形態における半導体チップの構成例を示す断面図である。 半導体レーザ装置の製造工程を説明する図である。 半導体レーザ装置の製造工程を説明する図である。 半導体レーザ装置の製造工程を説明する図である。 半導体レーザ装置の製造工程を説明する図である。 第二の実施形態における半導体チップの構成例を示す断面図である。 第三の実施形態における半導体チップの構成例を示す断面図である。 第四の実施形態における半導体チップの構成例を示す断面図である。
以下、本発明の実施の形態を図面に基づいて説明する。
（第一の実施形態）
図１は、本実施形態における半導体レーザ素子を構成する半導体チップ１０の構成例を示す断面図である。
半導体チップ（以下、単に「チップ」という。）１０は、半導体レーザ装置に組み付けられて所定の注入電流が供給された場合に、レーザ光を発振する。このチップ１０は、半導体基板１１の主面に、エピタキシャル成長によって形成された多層の半導体層を備える構造を有する。半導体基板１１は、例えば、（１００）面から＜０１１＞方向に所定の傾斜角度θ（例えば、１５°）傾斜させた面を主面とするｎ−ＧａＡｓ傾斜基板である。すなわち、半導体基板１１は、第１方向（図１の左右方向）に相対向する傾斜面と、第１方向に直交する第２方向（図１の紙面垂直方向）に相対向する平行四辺形（ひし形を含む）をなす垂直面とからなる４つの側面を有する、平行６面体構造を有する。以下の説明では、半導体基板１１を「傾斜基板」ともいう。
本実施形態では、チップ１０は、半導体レーザ装置に組み付けられて所定の注入電流が供給された場合に、６００ｎｍ帯のレーザ光を発振する場合を例として説明する。また、本実施形態では、チップ１０の厚みに相当する傾斜基板１１の厚みを５０μｍ〜２００μｍ（例えば、１００μｍ）、第１方向におけるチップ１０の幅（チップ幅）に相当する傾斜基板１１の幅を１５０μｍ以下（例えば、１００μｍ）、傾斜角度θを３°〜２０°（例えば、１５°）とした場合を例として説明する。さらに、本実施形態では、チップ１０の長さ（共振器長）を３００μｍ〜３０００μｍ（例えば、２０００μｍ）とした場合を例として説明する。
半導体層は、活性層１２（例えば、ＧａＩｎＰ）を含む。具体的には、半導体層は、傾斜基板１１上に、少なくとも第１導電型半導体層、活性層１２および第２導電型半導体層が、この順に積層された構成を有する。図１においては、活性層１２を挟んで、活性層１２の上方に第１導電型半導体層としてのｎ型クラッド層（例えば、ｎ−ＡｌＧａＩｎＰ）、活性層１２の下方に第２導電型半導体層としてのｐ型クラッド層（例えば、ｐ−ＡｌＧａＩｎＰ）を形成しているものとする。また、チップ１０は、上記半導体層上（図１では半導体層の下側）に形成されたｐ型電極（第２電極）１３と、傾斜基板１１における上記半導体層とは反対側の面に形成されたｎ型電極（第１電極）１４と、を備える。本実施形態では、ｐ型電極１３は、当該ｐ型電極１３が形成される側のチップ幅中心に電極中心を合わせて形成されており、ｎ型電極１４は、当該ｎ型電極１４が形成される側のチップ幅中心に電極中心を合わせて形成されている。
さらに、チップ１０のｐ型電極１３側（ｐ型クラッド層）には、リッジ（突出部）が形成されたリッジ部１５が設けられている。このリッジ部１５は、発光部となる活性層１２の特定領域に電流を集中して注入するための電流狭窄部である。つまり、図１においては、活性層１２におけるリッジ部１５に対応する点１６が発光点となり、この発光点１６からレーザ光が出射される。
リッジ部１５は、チップ１０を第２方向（キャビティ方向）から見たとき、チップ１０の重心を通り、第１方向と第２方向とに直交する方向の線（後述するサブマウント２０との接合面への垂線）の線上に形成されている。つまり、チップ幅方向（第１方向）におけるリッジ部１５の形成位置は、チップ幅方向（第１方向）におけるチップ１０の重心１７の位置（重心位置Ｐｇ）である。
チップ１０は、半導体レーザ装置を構成するサブマウント２０に接合される。サブマウント２０の本体部は、例えば、窒化アルミニウム（ＡｌＮ）によって構成されている。なお、サブマウント２０の本体部は、放熱性、絶縁性、半導体レーザチップとの線膨張係数差およびコストなどを考慮して適宜選択される。例えば、放熱性のよい絶縁性材料では、炭化ケイ素（ＳｉＣ）、ダイヤモンドなど、導電性材料では、Ｃｕ、ＣｕＷ、ＣｕＭｏなど、また比較的安価な材料ではＳｉ、酸化アルミニウム（Ａｌ２Ｏ３）などがある。また、サブマウント２０の本体部は、例えば、ＳｉＣなどの絶縁性材料とＣｕなどの導電性材料とを組み合わせた複層構造により構成されていてもよい。サブマウント２０の表面には、金（Ａｕ）によって電極配線２１が形成されており、チップ１０は、電極配線２１上に、例えば、金スズ（ＡｕＳｎ）はんだ２２を介してジャンクションダウン方式で接合される。すなわち、チップ１０の発光部側（活性層１２側）の表面であるｐ型電極１３側の表面が接合面となって、サブマウント２０に接合される。これにより、ｐ型電極１３とサブマウント２０の電極配線２１とが電気的に導通される。なお、サブマウント２０の表面の接合材は、スズ銀銅（ＳｎＡｇＣｕ）、スズ銀（ＳｎＡｇ）、スズ金（ＳｎＡｕ）などのはんだ材のほか、インジウム（Ｉｎ）、銀(Ａｇ)ペーストなどの低融点金属材料でもよい。また、ｎ型電極１４および電極配線２１は、それぞれ配線（Ａｕワイヤ）２３および２４を介して、注入電流を供給するための電極（図１では不図示）に接続される。ここで、Ａｕワイヤ２３および２４の径は、例えばφ２５μｍである。
なお、リッジ部１５のチップ幅方向における形成位置は、チップ幅方向におけるチップ１０の重心位置Ｐｇに限定されるものではない。リッジ部１５のチップ幅方向における形成位置は、ｐ型電極１３が形成されている側とｎ型電極１４が形成されている側とのうち、サブマウント２０に接合される側のチップ幅の中心位置よりも、サブマウント２０に接合される側とは反対側のチップ幅の中心位置側に設定されていればよい。
つまり、本実施形態においては、リッジ部１５のチップ幅方向における形成位置は、サブマウント２０に接合される側の電極（本実施形態ではｐ型電極１３）のチップ幅方向における中心位置Ｐｐよりも、サブマウント２０に接合される側とは反対側の電極（本実施形態ではｎ型電極１４）のチップ幅方向における中心位置Ｐｎ側に設定されていればよい。好ましくは、リッジ部１５のチップ幅方向における形成位置は、ｐ型電極１３の中心位置Ｐｐよりもｎ型電極１４の中心位置Ｐｎ側で、且つｎ型電極１４の中心位置Ｐｎ（もしくは中心位置Ｐｎ近傍）までの領域内である。
次に、半導体レーザ装置の製造方法について説明する。
まず、図２に示すように、コレット３０によってチップ１０を真空吸着して、サブマウント２０の上方まで搬送し、その後、コレット３０を下降させてチップ１０をサブマウント２０上に載置する。その際、コレット３０は、図３に示すように、チップ１０の重心位置Ｐｇを狙ってチップ１０のｎ型電極１４側を吸着保持する。コレット３０によってチップ１０がサブマウント２０上に載置されると、図４に示すように、コレット３０は、チップ１０に対してｎ型電極１４側から接合面に垂直な方向に荷重を印加する。このとき、コレット３０は、チップ１０の吸着位置（重心位置Ｐｇ）においてそのまま荷重を印加する。コレット３０による荷重は３ｇ〜６０ｇ程度、より好ましくは１０ｇ〜３０ｇ程度（例えば２０ｇ）である。その際、例えば、金スズはんだの場合、２８０℃以上に加熱し、チップ１０とサブマウント２０とを接合する。これにより、チップ１０はサブマウント２０に接合される。
チップ１０がサブマウント２０に接合された後は、図５に示すように、チップ１０をサブマウント２０と共に半導体レーザ装置５０を構成する円盤状のステム４０に接合する。具体的には、ステム４０は、その中央部近傍にヒートシンク部４０ａを有しており、チップ１０が接合されたサブマウント２０は、はんだ４１を介してヒートシンク部４０ａに接合される。このとき、サブマウント２０は、チップ１０から出射されるレーザ光の出射方向が、ステム４０の円盤状の表面に対して垂直な方向に一致する向きとなるよう、ヒートシンク部４０ａに接合される。
ステム４０は、例えば、Ｆｅ合金により構成することができる。なお、ステム４０は、例えば、金めっきした鉄（Ｆｅ）および金めっきした銅（Ｃｕ）であってもよい。ヒートシンク部４０ａは、例えば、銅（Ｃｕ）などの熱伝導の良い金属によって構成することができる。また、ステム４０には、注入電流を供給するための電極として、リード４２および４３が固定されている。リード４２および４３は、それぞれステム４０とは電気的に絶縁されている。
チップ１０が接合されたサブマウント２０がヒートシンク部４０ａに接合されると、次に、図５に示すように、ｎ型電極１４（図１参照）とリード４２とをＡｕワイヤ２３によって電気的に接合（ワイヤボンディング）する。また、サブマウント２０表面の電極配線２１（図１参照）とリード４３とをＡｕワイヤ２４によって接合（ワイヤボンディング）し、ｐ型電極１３（図１参照）への通電を可能とする。
最後に、ステム４０の円盤状の表面に円筒状のキャップ４４を装着し、溶接などにより気密封止する。これにより、ステム４０のヒートシンク部４０ａ、リード４２および４３、サブマウント２０、チップ１０、ならびにＡｕワイヤ２３および２４がキャップ４４によって覆われる。キャップ４４は、例えば金属製であり、上記のチップ１０やＡｕワイヤ２３および２４などを保護することを目的として装着される。キャップ４４上面の中央部には、チップ１０から出射されるレーザ光を透過するための光取出し窓４５が形成されている。
以上の工程により、半導体レーザ装置５０が製造される。半導体レーザ装置５０において、リード４２とリード４３との間に所定の電圧を印加すると、チップ１０の端面からレーザ光が出射され、そのレーザ光が光取出し窓４５を透過してステム４０の外部に放射される。
なお、図２〜図５に示す半導体レーザ装置５０の製造方法では、はじめにチップ１０をサブマウント２０に接合し、その後、チップ１０が接合されたサブマウント２０をステム４０に接合している。しかしながら、半導体レーザ装置５０の製造方法は、上記の方法に限定されない。例えば、サブマウント２０をステム４０のヒートシンク部４０ａに接合した後、サブマウント２０上にチップ１０を載置し、サブマウント２０とチップ１０とを接合してもよい。さらに、サブマウント２０とヒートシンク部４０ａとの接合と、サブマウント２０とチップ１０との接合とを、一度の処理で同時に行ってもよい。
以上のように、本実施形態では、チップ１０の基板として傾斜基板１１を用いる。傾斜基板を用いることで、ＩＩＩ族原子が周期的に並ぶＡｌＧａＩｎＰの自然超格子を解消し、バンドギャップを拡大することができる。例えば、同一組成のＡｌＧａＩｎＰの場合、自然超格子が形成されている場合と比較して、無秩序の場合は、５０〜１００ｍｅＶ程度バンドギャップを拡大することができる。したがって、傾斜基板を用いることにより、６９０ｎｍ以下（例えば、６４０ｎｍ）といった短波長側の赤色レーザ光を発振することができる。また、傾斜基板を用いることにより、Ｐ型ドーパントが入りやすくなり、高濃度ドープが可能となり良好な特性が得られたり、結晶の品質を向上させ良好な信頼性が得られたりすることができる。
また、本実施形態では、活性層１２の特定領域に電流を集中して注入するためのリッジ構造を有する電流狭窄部として、リッジ部１５を形成している。これにより、活性層１２の特定領域に効率良く電流を集中させることができ、注入電流を効率良くレーザ光に変換することができる。したがって、半導体レーザ素子の高出力化を実現することができる。また、本実施形態では、リッジ部１５のチップ幅方向における形成位置を、チップ幅方向におけるチップ１０の重心位置Ｐｇとする。つまり、リッジ部１５を、チップ幅方向においてチップ１０の重心１７の真下に形成する。したがって、チップ１０をサブマウント２０に適切に接合することができる。
チップ１０をサブマウント２０に接合する場合、チップ１０を安定してピックアップするためには、コレット３０はチップ１０の重心を吸着保持する必要がある。そして、チップ１０をサブマウント２０上に載置して接合する際には、チップ１０をピックアップしたコレット３０が、そのままチップ１０に荷重を加えることになる。つまり、コレット３０は、チップ１０の吸着位置に荷重を加えることになる。
本実施形態では、リッジ部１５を、チップ幅方向においてチップ１０の重心１７の真下に形成するため、コレット３０は、リッジ部１５の真上、すなわち発光点１６の真上に荷重を加えることができる。これにより、大きな荷重を加えなくても、効率的に発光部におけるはんだの濡れ性を向上させることができる。したがって、チップ１０をサブマウント２０に接合する際に、過度な荷重によりチップ１０が折れたり倒れたり傾いたりすることを防止することができる。チップが倒れなくとも、チップ１０が傾くと、片濡れによる放熱性の低下や偏光特性の悪化が生じてしまうが、本実施形態では、チップ１０の傾きを防止することができるので、良好な高温特性および偏光特性を得ることができる。
仮に、リッジ部１５のチップ幅方向における形成位置が、ｐ型電極１３の電極中心Ｐｐである場合、発光点は、コレットがチップに荷重を加える位置（チップ１０の重心位置Ｐｇやｎ型電極１４の電極中心Ｐｎ）に対して、チップ幅方向に比較的大きくオフセットされた位置に存在することになる。そのため、この場合、チップ１０の発光部がはんだでよく濡れるようにするためには、ある程度大きな荷重を加える必要がある。荷重が小さすぎると、チップ１０がはんだで十分に濡れず、放熱性が低下するという不具合が生じてしまう。
しかしながら、近年、半導体レーザ素子では、高出力化と低コスト化とを実現するために、チップのキャビティ長（共振器長）を長くしチップ幅を狭くすることが行われている。例えば、光出力５０ｍＷの半導体レーザ素子ではキャビティ長８００μｍ、チップ幅２５０μｍであるのに対し、光出力１５０ｍＷを実現するにはキャビティ長を２０００μｍと長くして放熱性を向上する必要がある。この場合、１枚のウェハから取得するチップ数を光出力５０ｍＷと同等にするにはチップ幅を１００μｍと狭くする必要がある。ところが、傾斜基板においてチップ幅を狭くしていくと、共振器方向に直交するチップの断面形状がひし形に近づくため、チップをサブマウントに接合するためにチップに荷重を加えると、チップが傾き倒れたり、チップが折れたりし易くなる。傾斜基板の側面はへき開面であり、例えばＧａＡｓ基板の場合、傾斜基板の厚みは１００μｍ程度としている。例えば、基板厚２００μｍ以上では、基板が厚すぎるために、へき開による端面形成が困難である。一方、基板厚５０μｍ以下では、基板が薄すぎるために、プロセス中に取り扱い割れが発生し、歩留まりの低下によるコスト増となるおそれがある。そのため、基板厚は１００μｍ程度としている。
したがって、チップ幅を１５０μｍ以下にしていくと、チップの断面形状がひし形に近づき、上記不具合が発生し易くなる。より具体的には、チップ幅をＷ、基板厚をｔ、基板の傾斜角度をθとすると、Ｗ−ｔ×ｔａｎθがコレットにより荷重を加えることができる幅である。そして、この幅が基板厚ｔよりも狭いと、チップの重心位置が幅に対して相対的に高くなるため、コレットによる垂直方向からの荷重に対し不安定となり、チップが転倒しやすくなる。そのため、上記のような傾斜基板を用いたチップに対しては、接合時に印加する荷重を大きくすることができず、チップを適切に接合することが非常に困難となる。また、チップのキャビティ長が長くなるほど、チップの両端面側はチップの中央部と比較し、はんだで濡れにくくなるため、キャビティ長が長いチップほど大きな荷重を加える必要があるが、チップ幅が狭いとチップが折れ易くなる。より具体的には、チップの縦横比の関係は、キャビティ長をＬとすると、Ｌ/Ｗ＞１０のときチップが折れ易く、はんだの濡れが確保できる適切な荷重でチップを適切に接合することが困難となる。
これに対して、本実施形態における半導体レーザ素子を構成するチップ１０は、上述したように、比較的小さな荷重によって、はんだとの濡れ性を向上させることができる。そのため、サブマウント２０との接合時に、チップ１０に対して必要以上に大きな荷重を加えなくてすむ。したがって、上記のように幅の狭い傾斜基板を用いたチップであっても、チップ１０の接合時に上方から加えられる荷重によってチップ１０が倒れる等の不具合が発生することがない。このように、信頼性を確保しつつ、短波長化および高出力化を実現することができる。
なお、上記実施形態においては、リッジ部１５のチップ幅方向における形成位置を、チップ１０の重心位置Ｐｇとする場合について説明したが、ｎ型電極１４の電極中心Ｐｎ（ｎ型電極１４側のチップ幅の中心位置）としてもよい。コレット３０によってｎ型電極１４の電極中心Ｐｎ（ｎ型電極１４側のチップ幅の中心位置）を吸着保持し、そのままｎ型電極１４の中心に荷重を加えてチップ１０をサブマウント２０に接合する場合には、リッジ部１５のチップ幅方向における形成位置をｎ型電極１４の電極中心Ｐｎ（ｎ型電極１４側のチップ幅の中心位置）とすることで、上記の効果が得られる。
（第二の実施形態）
次に、本発明の第二の実施形態について説明する。
上述した第一の実施形態では、単一の発光点を有するシングルビームの半導体レーザ素子について説明したが、第二の実施形態では、複数個の発光点を有するマルチビームの半導体レーザ素子について説明する。
図６は、第二の実施形態における半導体レーザ素子を構成する半導体チップ１１０の構成例を示す断面図である。この図６に示す半導体チップ１１０において、上述した図１に示す半導体チップ１０と同一構成を有する部分には図１と同一符号を付し、以下、構成の異なる部分を中心に説明する。
半導体チップ（以下、単に「チップ」という。）１１０は、ｐ型電極１３側（ｐ型クラッド層）に、リッジ部１１５を備える。このリッジ部１１５は、発光部に電流を集中させるための電流狭窄部であり、本実施形態では、チップ幅方向に並列して形成された２つのリッジ（突出部）を有する。すなわち、本実施形態においては、点１１６ａおよび１１６ｂがそれぞれ発光点となる。
そして、リッジ部１１５は、第１のリッジの形成位置Ｐ１と第２のリッジの形成位置Ｐ２との中心位置が、チップ１０の重心位置Ｐｇに一致するように形成されている。つまり、２つの発光点１１６ａおよび１１６ｂの中心位置が、チップ幅方向においてチップ１０の重心１７の真下に設定されている。なお、第１のリッジの形成位置Ｐ１と第２のリッジの形成位置Ｐ２との中心位置は、ｐ型電極１３が形成されている側とｎ型電極１４が形成されている側とのうち、サブマウント２０に接合される側のチップ幅の中心位置よりも、サブマウント２０に接合される側とは反対側のチップ幅の中心位置側に設定されていればよい。
つまり、本実施形態においては、第１のリッジの形成位置Ｐ１と第２のリッジの形成位置Ｐ２との中央位置は、ｐ型電極１３の電極中心Ｐｐよりもｎ型電極１４の電極中心Ｐｎ側に設定されていればよい。好ましくは、第１のリッジの形成位置Ｐ１と第２のリッジの形成位置Ｐ２との中心位置は、ｐ型電極１３の中心位置Ｐｐよりもｎ型電極の中心位置Ｐｎ側で、且つｎ型電極１４の中心位置Ｐｎ（もしくは中心位置Ｐｎ近傍）までの領域内である。
以上の構成により、上述した第一の実施形態と同様に、必要以上に荷重を加えることなく、チップ１１０をはんだで濡らすことができ、チップ１１０が倒れる等の不具合を防止して適切にチップ１１０をサブマウント２０に接合することができる。したがって、マルチビームの半導体レーザ素子において、キャビティ方向に直交する方向の幅が比較的狭い傾斜基板を用いた場合であっても、良好にチップ１１０をサブマウント２０に接合することができる。このように、信頼性を確保しつつ、短波長化および高出力化を実現することができる。
なお、図６では、２つの発光点を有するマルチビーム半導体レーザ素子の例を示しているが、発光点は３つ以上であってもよい。この場合にも、複数のリッジの中心位置が、ｐ型電極１３の電極中心Ｐｐ（サブマウント２０に接合される側のチップ幅の中心位置）よりもｎ型電極１４の電極中心Ｐｎ側（サブマウント２０に接合される側とは反対側のチップ幅の中心位置側）に設定されていればよい。例えば、発光点が３つである場合、チップ幅方向に並列に配置された３つのリッジのうち、真ん中のリッジの形成位置が、ｐ型電極１３の電極中心Ｐｐとｎ型電極１４の電極中心Ｐｎとの間（例えば、重心位置Ｐｇ）に位置するようにリッジ部を形成する。
（第三の実施形態）
次に、本発明における第三の実施形態について説明する。
上述した第一および第二の実施形態では、リッジ構造を有する電流狭窄部を備える場合について説明したが、第三の実施形態では、非リッジ構造の電流狭窄部を備える場合について説明する。
図７は、第三の実施形態における半導体レーザ素子を構成する半導体チップ２１０の構成例を示す断面図である。この図７に示す半導体チップ２１０において、上述した図１に示す半導体チップ１０と同一構成を有する部分には図１と同一符号を付し、以下、構成の異なる部分を中心に説明する。
半導体チップ（以下、単に「チップ」という。）２１０は、埋込型構造の電流狭窄部２２０を有する。埋込型構造とは、注入電流の電流経路となる領域の外側をエッチングにより切り出し、当該領域の両側に埋め込み層として別の半導体層を積層する構造である。チップ２１０の具体的な製造工程は、以下のとおりである。
まず、ｐ型クラッド層（例えば、ｐ−ＡｌＧａＩｎＰ）２２１をエッチングし、例えば、幅２μｍ程度のリッジに相当する領域を形成する。次に、ＭＯＣＶＤ法により、電流ブロック層としてｎ型の埋込層（例えば、ｎ−ＡｌＩｎＰ）２２２を成長させる。このとき、リッジに相当する領域の上を絶縁膜で保護することで、埋込層２２２は当該リッジ上には結晶成長せず、リッジ部と非リッジ部の高低差が少なくなる。
次に、ＭＯＣＶＤ法により、コンタクト層としてｐ型の埋込層（例えば、ｐ−ＧａＡｓ）２２３を成長させる。このとき、埋込層２２３は全面に結晶成長させるため、埋込層２２３の表面は、ほぼ平坦になる。次に、ＣＶＤ法により、絶縁膜２２４を形成する。このとき、電気的なコンタクトを取るために、リッジ上の絶縁膜２２４の一部をエッチングし、電流注入部を形成する。以上により、電流狭窄部２２０が形成される。その後、これら半導体層の上にｐ型電極１３を形成する。このように、本実施形態におけるチップ２１０は、リッジが結晶によって埋め込まれた構造を有する。
そして、電流狭窄部２２０の上記リッジは、チップ幅方向においてチップ２１０の重心位置Ｐｇに形成する。つまり、発光点１６を、チップ幅方向においてチップ１０の重心１７の真下に設定する。なお、電流狭窄部２２０（リッジ）の形成位置は、ｐ型電極１３が形成されている側とｎ型電極１４が形成されている側とのうち、サブマウント２０に接合される側のチップ幅の中心位置よりも、サブマウント２０に接合される側とは反対側のチップ幅の中心位置側に設定されていればよい。
つまり、本実施形態においては、電流狭窄部２２０（リッジ）の形成位置は、ｐ型電極１３の電極中心Ｐｐよりもｎ型電極１４の電極中心Ｐｎ側であればよい。好ましくは、電流狭窄部２２０（リッジ）の形成位置は、ｐ型電極１３の中心位置Ｐｐよりもｎ型電極の中心位置Ｐｎ側で、且つｎ型電極１４の中心位置Ｐｎ（もしくは中心位置Ｐｎ近傍）までの領域内である。
以上の構成により、上述した第一および第二の実施形態と同様に、必要以上に荷重を加えることなく、チップ２１０をはんだで濡らすことができ、チップ２１０が倒れる等の不具合を防止して適切にチップ２１０をサブマウント２０に接合することができる。したがって、非リッジ構造を有する電流狭窄部を備える半導体レーザ素子において、キャビティ方向に直交する方向の幅が比較的狭い傾斜基板を用いた場合であっても、良好にチップ２１０をサブマウント２０に接合することができる。このように、信頼性を確保しつつ、短波長化および高出力化を実現することができる。
（第四の実施形態）
次に、本発明における第四の実施形態について説明する。
上述した第三の実施形態では、非リッジ構造の電流狭窄部として、埋込型構造の電流狭窄部を備える場合について説明したが、第四の実施形態では、さらに別の非リッジ構造の電流狭窄部を備える場合について説明する。
図８は、第四の実施形態における半導体レーザ素子を構成する半導体チップ３１０の構成例を示す断面図である。この図８に示す半導体チップ３１０において、上述した図１に示す半導体チップ１０と同一構成を有する部分には図１と同一符号を付し、以下、構成の異なる部分を中心に説明する。
半導体チップ（以下、単に「チップ」という。）３１０は、リッジ構造を形成せず、絶縁膜および結晶のコンタクト層をパターニングすることで電流狭窄する電流狭窄部３２０を有する。チップ３１０の具体的な製造工程は、以下のとおりである。
まず、ｐ型クラッド層（例えば、ｐ−ＡｌＩｎＰ）３２１上にｐ型コンタクト層（例えば、ｐ−ＧａＡｓ）３２２を形成し、このコンタクト層３２２をエッチングすることで、例えば、幅４０μｍ程度の電流狭窄領域を形成する。次に、ＣＶＤ法により、絶縁膜３２３を形成する。このとき、電気的なコンタクトを取るために、コンタクト層３２２上の絶縁膜３２３の一部をエッチングし、電流注入部を形成する。以上により、電流狭窄部３２０が形成される。このチップ３１０の発光点（発光部）３１６の幅は、上記電流狭窄領域の幅（例えば、幅４０μｍ程度）に相当する。
そして、電流狭窄部３２０は、電流狭窄領域のチップ幅方向における中心位置が、チップ３１０の重心位置Ｐｇに一致するように形成する。つまり、発光点３１６の中心位置を、チップ幅方向においてチップ３１０の重心１７の真下に設定する。なお、電流狭窄部３２０の形成位置は、電流狭窄領域（発光部）の中心位置が、ｐ型電極１３が形成されている側とｎ型電極１４が形成されている側とのうち、サブマウント２０に接合される側のチップ幅の中心位置よりも、サブマウント２０に接合される側とは反対側のチップ幅の中心位置側に設定されていればよい。
つまり、本実施形態においては、電流狭窄部３２０の形成位置は、電流狭窄領域（発光部）の中心位置が、ｐ型電極１３の電極中心Ｐｐよりもｎ型電極１４の電極中心Ｐｎ側となる位置であればよい。好ましくは、電流狭窄部３２０の形成位置は、電流狭窄領域（発光部）の中心位置が、ｐ型電極１３の中心位置Ｐｐよりもｎ型電極の中心位置Ｐｎ側で、且つｎ型電極１４の中心位置Ｐｎ（もしくは中心位置Ｐｎ近傍）までの領域内となる位置である。
以上の構成により、上述した第一〜第三の実施形態と同様に、必要以上に荷重を加えることなく、チップ３１０をはんだで濡らすことができ、チップ３１０が倒れる等の不具合を防止して適切にチップ３１０をサブマウント２０に接合することができる。したがって、非リッジ構造を有する電流狭窄部を備える半導体レーザ素子において、キャビティ方向に直交する方向の幅が比較的狭い傾斜基板を用いた場合であっても、良好にチップ３１０をサブマウント２０に接合することができる。このように、信頼性を確保しつつ、短波長化および高出力化を実現することができる。
（変形例）
上記各実施形態においては、傾斜基板１１をＧａＡｓ基板とする場合について説明したが、これに限定されるものではない。例えば、傾斜基板１１は、ＩｎＰ基板であってもよいし、ＧａＮ基板であってもよいし、Ｓｉ基板であってもよい。傾斜基板１１の材質は、発光波長に応じて適宜選択することができる。
また、上記各実施形態においては、各チップ（１０等）を、ジャンクションダウン方式でサブマウント２０に接合する場合について説明したが、ジャンクションアップ方式でサブマウント２０に接合するようにしてもよい。ただし、ジャンクションダウン方式の方がチップ（１０等）の放熱性を向上させることができるため、好ましい。
また、上記各実施形態においては、ｐ型電極１３およびｎ型電極１４が、チップ幅中心に電極中心を合わせて形成されている場合について説明したが、電極中心はチップ幅中心からずれていてもよい。この場合にも、電流狭窄部のチップ幅方向における形成位置を、サブマウント２０に接合される側のチップ幅の中心位置よりも、サブマウント２０に接合される側とは反対側のチップ幅の中心位置側に設定すれば、上述した各実施形態と同様の効果が得られる。
さらに、上記各実施形態においては、電流狭窄部のチップ幅方向における形成位置を、サブマウント２０に接合される側のチップ幅の中心位置よりも、サブマウント２０に接合される側とは反対側のチップ幅の中心位置側に設定することで、接合時に、チップ（１０等）に対して発光点の上方から荷重が印加される構成とする場合について説明した。しかしながら、接合時に、コレットを発光点の上方に移動してからチップに対して荷重を印加するようにしても、上記各実施形態と同様の効果が得られる。すなわち、電流狭窄部の形成位置が、サブマウントに接合される側のチップ幅の中心位置（例えば、ｐ型電極１３の中心位置Ｐｐ）や、それ以外の位置に設定されている場合には、コレットによって、例えばチップの重心位置を吸着保持して当該チップをサブマウントに載置した後、コレットを電流狭窄部の形成位置の上方に移動する。そして、電流狭窄部の形成位置の上方から荷重を印加して、チップをサブマウントに接合する。これにより、電流狭窄部の形成位置にかかわらず、適切にチップをサブマウントに接合することができる。
１０…半導体チップ（チップ）、１１…半導体基板（傾斜基板）、１２…活性層、１３…ｐ型電極、１４…ｎ型電極、１５…リッジ部、１６…発光点、１７…チップの重心、２０…サブマウント、３０…コレット、４０…ステム、５０…半導体レーザ装置

Claims (9)

  1. 第１方向に相対向する傾斜面と、前記第１方向に直交する第２方向に相対向する平行四辺形をなす垂直面とからなる４つの側面を有する基板と、
    前記基板上に形成された、少なくとも活性層を含む多層の半導体層と、
    前記基板における前記半導体層とは反対側の面に形成された第１電極と、
    前記半導体層上に形成された第２電極と、
    前記半導体層に形成された、前記活性層の特定領域に電流を集中して注入するための電流狭窄部と、を備える半導体チップを有し、
    前記電流狭窄部の前記第１方向における形成位置は、
    前記第１電極が形成されている側と前記第２電極が形成されている側とのうち、サブマウントに接合される側の前記半導体チップの前記第１方向における幅であるチップ幅の中心位置よりも、前記サブマウントに接合される側とは反対側の前記チップ幅の中心位置側に設定されていることを特徴とする半導体レーザ素子。
  2. 前記電流狭窄部の前記第１方向における形成位置は、
    前記第１方向における前記半導体チップの重心位置であることを特徴とする請求項１に記載の半導体レーザ素子。
  3. 前記電流狭窄部の前記第１方向における形成位置は、
    前記第１電極が形成されている側と前記第２電極が形成されている側とのうち、サブマウントに接合される側とは反対側の前記チップ幅の中心位置であることを特徴とする請求項１に記載の半導体レーザ素子。
  4. 前記電流狭窄部は、リッジ構造を有することを特徴とする請求項１〜３のいずれか１項に記載の半導体レーザ素子。
  5. 前記電流狭窄部は、前記第１方向に並列して形成された複数のリッジを備え、
    前記第１方向における前記複数のリッジの中心位置を前記電流狭窄部の前記第１方向における形成位置として、前記電流狭窄部が形成されていることを特徴とする請求項４に記載の半導体レーザ素子。
  6. 前記第１電極が、前記サブマウントに接合される側とは反対側の電極であり、
    前記第２電極が、サブマウントに接合される側の電極であることを特徴とする請求項１〜５のいずれか１項に記載の半導体レーザ素子。
  7. 半導体チップを備える半導体レーザ素子の製造方法であって、
    前記半導体チップを製造する工程は、
    第１方向に相対向する傾斜面と、前記第１方向に直交する第２方向に相対向する平行四辺形をなす垂直面とからなる４つの側面を有する基板上に、少なくとも活性層を含む多層の半導体層を形成する工程と、
    前記基板における前記半導体層とは反対側の面に第１電極を形成する工程と、
    前記半導体層上に第２電極を形成する工程と、
    前記半導体層に、前記活性層の特定領域に電流を集中して注入するための電流狭窄部を形成する工程と、を含み、
    前記電流狭窄部を形成する工程は、
    前記第１電極が形成されている側と前記第２電極が形成されている側とのうち、サブマウントに接合される側の前記半導体チップの前記第１方向における幅であるチップ幅の中心位置よりも、前記サブマウントに接合される側とは反対側の前記チップ幅の中心位置側に前記電流狭窄部を形成する工程であることを特徴とする半導体レーザ素子の製造方法。
  8. 前記請求項１〜６のいずれか１項に記載の半導体レーザ素子を、前記第１電極側または前記第２電極側の表面をサブマウントに接合される接合面として、当該サブマウント上に載置する工程と、
    前記半導体レーザ素子に対して前記接合面に垂直な方向に荷重を印加して、前記半導体レーザ素子を前記サブマウントに接合する工程と、を含むことを特徴とする半導体レーザ装置の製造方法。
  9. 第１方向に相対向する傾斜面と、前記第１方向に直交する第２方向に相対向する平行四辺形をなす垂直面とからなる４つの側面を有する基板と、前記基板上に形成された、少なくとも活性層を含む多層の半導体層と、前記基板における前記半導体層とは反対側の面に形成された第１電極と、前記半導体層上に形成された第２電極と、前記半導体層に形成された、前記活性層の特定領域に電流を集中して注入するための電流狭窄部と、を備える半導体レーザ素子を、前記第１電極側または前記第２電極側の表面をサブマウントに接合される接合面として、当該サブマウント上に載置する工程と、
    前記半導体レーザ素子に対して、前記電流狭窄部の形成位置の上方から前記接合面に垂直な方向に荷重を印加して、前記半導体レーザ素子を前記サブマウントに接合する工程と、を含むことを特徴とする半導体レーザ装置の製造方法。
JP2015181579A 2015-09-15 2015-09-15 半導体レーザ素子、および半導体レーザ装置の製造方法 Active JP6197845B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015181579A JP6197845B2 (ja) 2015-09-15 2015-09-15 半導体レーザ素子、および半導体レーザ装置の製造方法
US15/264,012 US9692204B2 (en) 2015-09-15 2016-09-13 Semiconductor laser element and method of making semiconductor laser device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015181579A JP6197845B2 (ja) 2015-09-15 2015-09-15 半導体レーザ素子、および半導体レーザ装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017059620A true JP2017059620A (ja) 2017-03-23
JP6197845B2 JP6197845B2 (ja) 2017-09-20

Family

ID=58257625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015181579A Active JP6197845B2 (ja) 2015-09-15 2015-09-15 半導体レーザ素子、および半導体レーザ装置の製造方法

Country Status (2)

Country Link
US (1) US9692204B2 (ja)
JP (1) JP6197845B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019176912A1 (ja) * 2018-03-15 2019-09-19 三菱電機株式会社 半導体モジュールおよびその製造方法
JP2019207966A (ja) * 2018-05-30 2019-12-05 ウシオオプトセミコンダクター株式会社 半導体発光素子
WO2021261253A1 (ja) * 2020-06-22 2021-12-30 ヌヴォトンテクノロジージャパン株式会社 半導体レーザ装置および半導体レーザ装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265865A (zh) * 2019-05-23 2019-09-20 深圳新飞通光电子技术有限公司 一种激光器芯片双基座的组装方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177374A (ja) * 2007-01-18 2008-07-31 Eudyna Devices Inc 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274635A (ja) 1998-03-19 1999-10-08 Hitachi Ltd 半導体発光装置
JP4992503B2 (ja) * 2007-03-27 2012-08-08 ソニー株式会社 面発光型半導体レーザおよびその製造方法
WO2011065517A1 (ja) * 2009-11-30 2011-06-03 株式会社日立製作所 表面出射型レーザ
JP5494259B2 (ja) * 2010-06-08 2014-05-14 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、ｉｉｉ族窒化物半導体レーザ素子を作製する方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177374A (ja) * 2007-01-18 2008-07-31 Eudyna Devices Inc 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019176912A1 (ja) * 2018-03-15 2019-09-19 三菱電機株式会社 半導体モジュールおよびその製造方法
JPWO2019176912A1 (ja) * 2018-03-15 2020-12-03 三菱電機株式会社 半導体モジュールおよびその製造方法
JP2019207966A (ja) * 2018-05-30 2019-12-05 ウシオオプトセミコンダクター株式会社 半導体発光素子
JP7286918B2 (ja) 2018-05-30 2023-06-06 ウシオ電機株式会社 半導体発光素子
WO2021261253A1 (ja) * 2020-06-22 2021-12-30 ヌヴォトンテクノロジージャパン株式会社 半導体レーザ装置および半導体レーザ装置の製造方法

Also Published As

Publication number Publication date
US9692204B2 (en) 2017-06-27
JP6197845B2 (ja) 2017-09-20
US20170077674A1 (en) 2017-03-16

Similar Documents

Publication Publication Date Title
US9001856B1 (en) Diode laser bar mounted on a copper heat-sink
US7929587B2 (en) Semiconductor laser diode element and method of manufacturing the same
US11728617B2 (en) Semiconductor laser device
CN104040809A (zh) 半导体激光器装置以及其制造方法
JP6197845B2 (ja) 半導体レーザ素子、および半導体レーザ装置の製造方法
JP6922074B2 (ja) 端面発光型のレーザバー
JP2006313907A (ja) 放熱構造体及びこれを具備した発光素子組立体
JP4697488B2 (ja) マルチビーム半導体レーザ
TWI517509B (zh) Multi - beam semiconductor laser device
JP2006032406A (ja) 半導体レーザ装置
JP2001230498A (ja) Ｉｉｉ族窒化物系化合物半導体レーザ
JP4573882B2 (ja) 半導体レーザ装置
JP2005101149A (ja) 半導体発光装置及びその製造方法
JP2003092431A (ja) フェースダウンで支持体に固定する方法
US10193301B2 (en) Method of manufacturing light emitting device and light emitting device
JP2001251018A (ja) Ｉｉｉ族窒化物系化合物半導体レーザ
US12142892B2 (en) Semiconductor laser device
JPH1022570A (ja) 窒化物半導体レーザ素子
JP2008294421A (ja) 半導体レーザ素子およびその製造方法
JP2008130664A (ja) 半導体発光素子および発光装置
JP2019207966A (ja) 半導体発光素子
JP2012134346A (ja) 半導体レーザ装置
TW202118094A (zh) 半導體發光元件
JP2018174292A (ja) 発光装置の製造方法及び発光装置
JP2008060180A (ja) 半導体レーザ装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170807

R150 Certificate of patent or registration of utility model

Ref document number: 6197845

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250