JP2017054905A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2017054905A JP2017054905A JP2015177311A JP2015177311A JP2017054905A JP 2017054905 A JP2017054905 A JP 2017054905A JP 2015177311 A JP2015177311 A JP 2015177311A JP 2015177311 A JP2015177311 A JP 2015177311A JP 2017054905 A JP2017054905 A JP 2017054905A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor substrate
- transistor
- hole
- dielectric film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 156
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 229910000679 solder Inorganic materials 0.000 claims abstract description 18
- 238000001514 detection method Methods 0.000 claims description 50
- 238000007689 inspection Methods 0.000 abstract description 26
- 239000000523 sample Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 11
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/202—Electromagnetic wavelength ranges [W]
- H01L2924/2027—Radio 1 mm - km 300 GHz - 3 Hz
- H01L2924/20271—Microwave radiation 1 mm - 1 meter, i..e 300 GHz - 300 MHz
Abstract
【解決手段】貫通孔が形成された半導体基板と、該半導体基板の上面側に形成されたトランジスタと、該半導体基板の上面側に形成された、該トランジスタに接続された検波回路と、該トランジスタと該検波回路を覆う誘電体膜と、該誘電体膜の上に形成されたはんだバンプと、該貫通孔の中で該検波回路の出力に接続された第1部分と該第1部分と接続され該半導体基板の下面に設けられた第2部分とを有するパッド電極と、を備えたことを特徴とする。
【選択図】図2
Description
図1は、実施の形態1に係る半導体装置10の断面図である。半導体装置10は、チップスケールパッケージ型のMMICである。半導体装置10は、例えばGaAsで形成された半導体基板11を備えている。半導体基板11には貫通孔11aが形成されている。半導体基板11の上面側にはトランジスタ12、キャパシタ13及びダイオード19が形成されている。トランジスタ12、キャパシタ13及びダイオード19は破線で囲まれた部分にある。半導体基板11の上面側にはトランジスタ12、キャパシタ13及びダイオード19以外の素子も形成される。実施の形態1では、半導体基板11の上面側に、整合回路を構成する受動回路と、ダイオード19を備える検波回路が形成される。半導体基板11上には、上記した以外の能動素子及び受動回路を形成してもよく、また、検波回路にはダイオード19のかわりに能動素子として形成したトランジスタを用いてもよい。
図5は、実施の形態2に係る半導体装置の回路図である。トランジスタ12の入力側に入力側検波回路40が接続されている。具体的には、トランジスタ12の入力には、整合回路を介して入力側検波回路40が接続されている。入力側検波回路40は、検波回路22とともに誘電体膜16(図1参照)の中に形成されている。入力側検波回路40は、例えばダイオードとキャパシタなどの受動素子を備える。入力側検波回路40の出力は、半導体基板11に形成された貫通孔11bの中と、半導体基板11の裏面とに形成された入力検出パッド電極60に接続されている。
図8は、実施の形態3に係る半導体装置の回路図である。実施の形態3に係る半導体装置は、トランジスタ12の出力側に整合回路を介して接続されたカップラ回路70を備えている。カップラ回路70は半導体基板の上面側に形成され、トランジスタ12などと同様に誘電体膜16(図1参照)に覆われる。カップラ回路70はトランジスタ12の高周波帯信号レベル(RF信号)を分岐する回路である。カップラ回路70の一方の出力は、半導体装置の出力として右端のはんだバンプ18へ伝送される。他方の出力は検査に用いられる。半導体装置は接地用ライン78を備えている。この接地用ライン78は、誘電体膜16の中に形成されている。
図11は、実施の形態4に係る半導体装置の回路図である。この半導体装置は、実施の形態3の半導体装置に、トランジスタの入力側の特性を検査できる構成を加えたものである。トランジスタ12の入力側に整合回路を介して入力側カップラ回路80が接続されている。入力側カップラ回路80はトランジスタ12へ入力される高周波帯信号レベルを分岐する回路である。入力側カップラ回路80はトランジスタ12などとともに誘電体膜16の中に形成されている。入力側カップラ回路80の一方の出力は、トランジスタ12の入力となる。他方の出力は検査に用いられる。半導体装置は、接地用ライン78を備えている。この接地用ライン78は、誘電体膜16の中に形成されている。
Claims (10)
- 貫通孔が形成された半導体基板と、
前記半導体基板の上面側に形成されたトランジスタと、
前記半導体基板の上面側に形成された、前記トランジスタに接続された検波回路と、
前記トランジスタと前記検波回路を覆う誘電体膜と、
前記誘電体膜の上に形成されたはんだバンプと、
前記貫通孔の中で前記検波回路の出力に接続された第1部分と、前記第1部分と接続され前記半導体基板の下面に設けられた第2部分と、を有するパッド電極と、を備えたことを特徴とする半導体装置。 - 前記検波回路は、前記トランジスタの出力側に接続されたことを特徴とする請求項1に記載の半導体装置。
- 前記誘電体膜の中に形成され、前記トランジスタの入力側に接続された入力側検波回路と、
前記半導体基板に設けられた前記貫通孔とは別の貫通孔の中で前記入力側検波回路の出力に接続された第3部分と、前記第3部分と接続され前記半導体基板の下面に設けられた第4部分と、を有する入力検出パッド電極と、を備えたことを特徴とする請求項2に記載の半導体装置。 - 貫通孔が形成された半導体基板と、
前記半導体基板の上面側に形成されたトランジスタと、
前記半導体基板の上面側に形成された、前記トランジスタに接続されたカップラ回路と、
前記トランジスタと前記カップラ回路を覆う誘電体膜と、
前記誘電体膜の上に形成されたはんだバンプと、
前記貫通孔の中で前記カップラ回路の出力に接続された第1部分と、前記第1部分と接続され前記半導体基板の下面に設けられた第2部分と、を有するパッド電極と、を備えたことを特徴とする半導体装置。 - 前記カップラ回路は、前記トランジスタの出力側に接続されたことを特徴とする請求項4に記載の半導体装置。
- 前記誘電体膜の中に形成され、前記トランジスタの入力側に接続された入力側カップラ回路と、
前記半導体基板に設けられた前記貫通孔とは別の貫通孔の中で前記入力側カップラ回路の出力に接続された第3部分と、前記第3部分と接続され前記半導体基板の下面に設けられた第4部分と、を有する入力検出パッド電極と、を備えたことを特徴とする請求項5に記載の半導体装置。 - 前記誘電体膜の中に形成された接地用ラインと、
前記半導体基板に設けられた追加貫通孔の中で前記接地用ラインに接続された孔内部分と、前記孔内部分と接続され前記半導体基板の下面に設けられた孔外部分と、を有する接地用電極と、を備えたことを特徴とする請求項4〜6のいずれか1項に記載の半導体装置。 - 前記誘電体膜の中に形成された接地用ラインと、
前記半導体基板に設けられた追加貫通孔の中で前記接地用ラインに接続された孔内部分と、前記孔内部分と接続され前記半導体基板の下面に設けられた孔外部分と、を有する接地用電極と、を備え、
前記接地用電極は、前記パッド電極の左右、及び前記入力検出パッド電極の左右に設けられたことを特徴とする請求項6に記載の半導体装置。 - 前記誘電体膜の中に形成され、前記トランジスタに接続された整合回路を備えたことを特徴とする請求項1〜8のいずれか1項に記載の半導体装置。
- チップスケールパッケージ型MMICを構成したことを特徴とする請求項1〜9のいずれか1項に記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015177311A JP6544160B2 (ja) | 2015-09-09 | 2015-09-09 | 半導体装置 |
US15/143,018 US9741674B2 (en) | 2015-09-09 | 2016-04-29 | Semiconductor device |
DE102016216650.6A DE102016216650B4 (de) | 2015-09-09 | 2016-09-02 | Halbleitervorrichtung |
CN201610816138.8A CN107068622A (zh) | 2015-09-09 | 2016-09-09 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015177311A JP6544160B2 (ja) | 2015-09-09 | 2015-09-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017054905A true JP2017054905A (ja) | 2017-03-16 |
JP6544160B2 JP6544160B2 (ja) | 2019-07-17 |
Family
ID=58054981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015177311A Active JP6544160B2 (ja) | 2015-09-09 | 2015-09-09 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9741674B2 (ja) |
JP (1) | JP6544160B2 (ja) |
CN (1) | CN107068622A (ja) |
DE (1) | DE102016216650B4 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11444652B1 (en) | 2018-05-22 | 2022-09-13 | Starry, Inc. | Steerable communications system |
JP7424157B2 (ja) * | 2020-03-25 | 2024-01-30 | Tdk株式会社 | 電子部品及びその製造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6341041A (ja) * | 1986-08-06 | 1988-02-22 | Mitsubishi Electric Corp | 半導体装置 |
JPH06334009A (ja) * | 1993-05-20 | 1994-12-02 | Hitachi Ltd | 半導体集積回路装置およびその検査方法 |
JPH0766254A (ja) * | 1993-08-25 | 1995-03-10 | Nec Corp | 分周回路装置 |
JPH11287840A (ja) * | 1998-04-01 | 1999-10-19 | Nec Corp | 半導体装置の不良解析方法および不良解析装置 |
JP2002344333A (ja) * | 2001-05-18 | 2002-11-29 | Sharp Corp | 高周波回路及びそれを用いた高周波通信装置 |
JP2003017620A (ja) * | 2001-07-04 | 2003-01-17 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2008244382A (ja) * | 2007-03-29 | 2008-10-09 | Renesas Technology Corp | 半導体装置 |
JP2010171114A (ja) * | 2009-01-21 | 2010-08-05 | Renesas Technology Corp | 半導体装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008066657A (ja) | 2006-09-11 | 2008-03-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US7759212B2 (en) * | 2007-12-26 | 2010-07-20 | Stats Chippac, Ltd. | System-in-package having integrated passive devices and method therefor |
JP2008182264A (ja) | 2008-03-18 | 2008-08-07 | Matsushita Electric Ind Co Ltd | 半導体装置、その製造方法およびその検査方法 |
US7939449B2 (en) * | 2008-06-03 | 2011-05-10 | Micron Technology, Inc. | Methods of forming hybrid conductive vias including small dimension active surface ends and larger dimension back side ends |
JP2010182741A (ja) | 2009-02-03 | 2010-08-19 | Panasonic Corp | 半導体装置 |
JP5279551B2 (ja) * | 2009-03-03 | 2013-09-04 | 三菱電機株式会社 | 半導体スイッチ、半導体スイッチmmic、切り替えスイッチrfモジュール、耐電力スイッチrfモジュールおよび送受信モジュール |
IT1398204B1 (it) * | 2010-02-16 | 2013-02-14 | St Microelectronics Srl | Sistema e metodo per eseguire il test elettrico di vie passanti nel silicio (tsv - through silicon vias). |
JP5541114B2 (ja) * | 2010-11-25 | 2014-07-09 | 三菱電機株式会社 | 電力増幅器とそれを用いたmmic |
JP2014187185A (ja) * | 2013-03-22 | 2014-10-02 | Renesas Electronics Corp | 半導体装置の製造方法 |
US9319006B2 (en) * | 2013-10-01 | 2016-04-19 | Infineon Technologies Ag | System and method for a radio frequency coupler |
-
2015
- 2015-09-09 JP JP2015177311A patent/JP6544160B2/ja active Active
-
2016
- 2016-04-29 US US15/143,018 patent/US9741674B2/en active Active
- 2016-09-02 DE DE102016216650.6A patent/DE102016216650B4/de active Active
- 2016-09-09 CN CN201610816138.8A patent/CN107068622A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6341041A (ja) * | 1986-08-06 | 1988-02-22 | Mitsubishi Electric Corp | 半導体装置 |
JPH06334009A (ja) * | 1993-05-20 | 1994-12-02 | Hitachi Ltd | 半導体集積回路装置およびその検査方法 |
JPH0766254A (ja) * | 1993-08-25 | 1995-03-10 | Nec Corp | 分周回路装置 |
JPH11287840A (ja) * | 1998-04-01 | 1999-10-19 | Nec Corp | 半導体装置の不良解析方法および不良解析装置 |
JP2002344333A (ja) * | 2001-05-18 | 2002-11-29 | Sharp Corp | 高周波回路及びそれを用いた高周波通信装置 |
JP2003017620A (ja) * | 2001-07-04 | 2003-01-17 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2008244382A (ja) * | 2007-03-29 | 2008-10-09 | Renesas Technology Corp | 半導体装置 |
JP2010171114A (ja) * | 2009-01-21 | 2010-08-05 | Renesas Technology Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US9741674B2 (en) | 2017-08-22 |
DE102016216650A1 (de) | 2017-03-09 |
CN107068622A (zh) | 2017-08-18 |
DE102016216650B4 (de) | 2021-08-26 |
JP6544160B2 (ja) | 2019-07-17 |
US20170069583A1 (en) | 2017-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10304764B2 (en) | Film product, film packages and package modules using the same | |
JP5310947B2 (ja) | Esd保護デバイス | |
JP6643714B2 (ja) | 電子装置及び電子機器 | |
KR20000071342A (ko) | 반도체장치 | |
JP2008010859A (ja) | 半導体装置 | |
US9601472B2 (en) | Package on package (POP) device comprising solder connections between integrated circuit device packages | |
JP6544160B2 (ja) | 半導体装置 | |
US20150021748A1 (en) | Semiconductor device | |
WO2013133122A1 (ja) | 高周波パッケージ | |
JP6263948B2 (ja) | 電極パッド構造 | |
US9041169B2 (en) | Semiconductor packaging container, semiconductor device, electronic device | |
US20120106116A1 (en) | Electronic component and electronic device | |
JP2008270363A (ja) | 高周波パッケージ | |
WO2019008816A1 (ja) | 基板モジュール及び基板モジュールの製造方法 | |
US20200381376A1 (en) | Electronic circuit | |
US20100020513A1 (en) | Integrated microwave circuit | |
US9954355B1 (en) | Transient voltage suppressor apparatus | |
JP2020145318A (ja) | 高周波パッケージ | |
US9449920B2 (en) | Electronic device | |
JP6511181B2 (ja) | 半導体装置 | |
WO2018042518A1 (ja) | 半導体装置及びプリント基板 | |
CN110460330B (zh) | 一种频率源的封装方法及频率源 | |
EP4080677A1 (en) | Integrated millimeter-wave dual-mode matching network | |
US10798815B2 (en) | Protection circuit module and electronic device | |
CN210536612U (zh) | 一种三维堆叠频率源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190603 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6544160 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |