JP2017034331A - 方向性結合器 - Google Patents
方向性結合器 Download PDFInfo
- Publication number
- JP2017034331A JP2017034331A JP2015149280A JP2015149280A JP2017034331A JP 2017034331 A JP2017034331 A JP 2017034331A JP 2015149280 A JP2015149280 A JP 2015149280A JP 2015149280 A JP2015149280 A JP 2015149280A JP 2017034331 A JP2017034331 A JP 2017034331A
- Authority
- JP
- Japan
- Prior art keywords
- directional coupler
- port
- inductor
- coupling
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 215
- 230000008878 coupling Effects 0.000 claims abstract description 164
- 238000010168 coupling process Methods 0.000 claims abstract description 164
- 238000005859 coupling reaction Methods 0.000 claims abstract description 164
- 239000003990 capacitor Substances 0.000 claims abstract description 67
- 230000008859 change Effects 0.000 claims description 23
- 230000002457 bidirectional effect Effects 0.000 abstract 1
- 230000005672 electromagnetic field Effects 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 23
- 238000002955 isolation Methods 0.000 description 22
- 230000000052 comparative effect Effects 0.000 description 19
- 238000003780 insertion Methods 0.000 description 18
- 230000037431 insertion Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 17
- 239000007787 solid Substances 0.000 description 12
- 102220494564 Methionine synthase reductase_L21A_mutation Human genes 0.000 description 9
- 102100023247 60S ribosomal protein L23a Human genes 0.000 description 8
- 101001115494 Homo sapiens 60S ribosomal protein L23a Proteins 0.000 description 8
- 102220512811 Heat shock factor protein 1_L22A_mutation Human genes 0.000 description 7
- 238000010295 mobile communication Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 102200072542 rs11568323 Human genes 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
- H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
- H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
- H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
- H01P5/187—Broadside coupled lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/48—Networks for connecting several sources or loads, working on the same frequency or frequency band, to a common load or source
Landscapes
- Transmitters (AREA)
- Near-Field Transmission Systems (AREA)
Abstract
【課題】広帯域で使用可能であると共に双方向性を有し、且つ占有面積を小さくすることができる方向性結合器を実現する。【解決手段】方向性結合器1は、第1のポート11と第2のポート12を接続する主線路10と、それぞれ主線路10に対して電磁界結合する線路からなる第1ないし第3の副線路部20A,20B,20Cと、第1の副線路部20Aと第2の副線路部20Bの間に設けられた第1の整合部30Aと、第2の副線路部20Bと第3の副線路部20Cの間に設けられた第2の整合部30Bと、これらを一体化するための積層体とを備えている。積層体は、積層された複数の誘電体層と複数の導体層とを含んでいる。第1および第2の整合部30A,30Bの各々は、それぞれ1つ以上の導体層を用いて構成された2つのインダクタと、2つ以上の導体層を用いて構成されたキャパシタを含んでいる。【選択図】図1
Description
本発明は、広帯域で使用可能な方向性結合器に関する。
方向性結合器は、例えば、携帯電話機、無線LAN通信機器等の無線通信機器の送受信回路において、送受信信号のレベルを検出するために用いられている。
従来の方向性結合器としては、以下のような構成のものが知られている。この方向性結合器は、入力ポートと、出力ポートと、結合ポートと、終端ポートと、主線路と、副線路を備えている。主線路の一端は入力ポートに接続され、主線路の他端は出力ポートに接続されている。副線路の一端は結合ポートに接続され、副線路の他端は終端ポートに接続されている。主線路と副線路は、電磁界結合する。終端ポートは、例えば50Ωの抵抗値を有する終端抵抗を介して接地されている。入力ポートには高周波信号が入力され、この高周波信号は出力ポートから出力される。結合ポートからは、入力ポートに入力された高周波信号の電力に応じた電力を有する結合信号が出力される。
方向性結合器の特性を表す主要なパラメータとしては、挿入損失、結合度、アイソレーション、方向性および結合ポートの反射損失がある。以下、これらの定義について説明する。まず、入力ポートに電力P1の高周波信号が入力された場合に、出力ポートから出力される信号の電力をP2、結合ポートから出力される信号の電力をP3、終端ポートから出力される信号の電力をP4とする。また、出力ポートに電力P02の高周波信号が入力された場合に、結合ポートから出力される信号の電力をP03とする。また、結合ポートに電力P5の高周波信号が入力された場合に、結合ポートで反射される信号の電力をP6とする。また、挿入損失、結合度、アイソレーション、方向性および結合ポートの反射損失を、それぞれ記号IL、C、I、D、RLで表す。これらは、以下の式で定義される。
IL=10log(P2/P1)[dB]
C=10log(P3/P1)[dB]
I=10log(P03/P02)[dB]
D=10log(P4/P3)[dB]
RL=10log(P6/P5)[dB]
C=10log(P3/P1)[dB]
I=10log(P03/P02)[dB]
D=10log(P4/P3)[dB]
RL=10log(P6/P5)[dB]
従来の方向性結合器では、入力ポートに入力される高周波信号の周波数が高くなるほど結合度が大きくなるため、結合度の周波数特性が平坦ではないという問題があった。結合度が大きくなるというのは、結合度を−c(dB)と表したときに、cの値が小さくなることである。
特許文献1には、上記の問題を解決するための方向性結合器が記載されている。特許文献1に記載された方向性結合器では、副線路が第1の副線路と第2の副線路とに分けられている。第1の副線路の一端は、結合ポートに接続されている。第2の副線路の一端は、終端ポートに接続されている。第1の副線路の他端と第2の副線路の他端の間には、位相変換部が設けられている。位相変換部は、所定の周波数帯域において、周波数が高くなるに従って0度以上180度以下の範囲で単調増加する絶対値を有する位相のずれを通過信号に対して生じさせる。位相変換部は、具体的にはローパスフィルタである。
ところで、近年、LTE(Long Term Evolution)規格の移動体通信システムが実用化され、LTE規格の発展規格であるLTE−Advanced規格の移動体通信システムの実用化が検討されている。LTE−Advanced規格における主要技術の一つに、キャリアアグリゲーション(Carrier Aggregation、以下CAとも記す。)がある。CAは、コンポーネントキャリアと呼ばれる複数のキャリアを同時に用いて広帯域伝送を可能にする技術である。
CAに対応した移動体通信機器では、複数の周波数帯域が同時に使用される。そのため、CAに対応した移動体通信機器では、複数の周波数帯域の複数の信号について利用可能な方向性結合器、すなわち広帯域で使用可能な方向性結合器が求められている。
また、無線通信機器に用いられる方向性結合器では、入力ポートと出力ポートを逆にし、結合ポートと終端ポートを逆にして使用しても、これらを逆にする前と同様な特性が得られること(以下、双方向性と言う。)が求められる場合がある。この双方向性が求められる場合の例としては、送信信号をアンテナに供給する送信系回路に設けられた方向性結合器によって、送信信号のレベルを検出すると共に、送信信号がアンテナで反射して生じた反射波信号のレベルを検出する場合が挙げられる。方向性結合器によって反射波信号のレベルを検出する理由は、この反射波信号のレベルが十分に小さくなるように、送信回路とアンテナとの間に設けられるインピーダンス整合素子の特性を調整するためである。この例では、方向性結合器によって送信信号のレベルを検出する際には、送信信号は入力ポートに入力されて出力ポートから出力され、結合ポートから送信信号のレベルに応じた電力を有する信号が出力される。一方、方向性結合器によって反射波信号のレベルを検出する際には、反射波信号は出力ポートに入力されて入力ポートから出力され、終端ポートから反射波信号のレベルに応じた電力を有する信号が出力される。
特許文献2には、広帯域で使用可能で且つ双方向性を有する方向性結合器が記載されている。特許文献2に記載された方向性結合器では、副線路が、主線路との結合が強い第一結合部と、結合が弱く且つ第一結合部よりも結合ポート側に形成した第二結合部と、結合が弱く且つ第一結合部よりもアイソレーションポート(終端ポート)側に形成した第三結合部と、第一結合部と第二結合部の間に延在し且つ使用周波数帯に対応した波長の四分の一以上の長さを有する非結合部である第一非結合部と、第一結合部と第三結合部の間に延在し且つ使用周波数帯に対応した波長の四分の一以上の長さを有する非結合部である第二非結合部とを有している。
特許文献1に記載された方向性結合器では、ローパスフィルタの遮断周波数以上の周波数帯域において、アイソレーションが十分な大きさにならない。すなわち、アイソレーションを−i(dB)と表したとき、特許文献1に記載された方向性結合器では、ローパスフィルタの遮断周波数以上の周波数帯域において、iの値が十分な大きさにならない。そのため、特許文献1に記載された方向性結合器は、ローパスフィルタの遮断周波数以上の周波数帯域では機能しない。
ここで、特許文献1に記載された方向性結合器では、ローパスフィルタの遮断周波数以上の周波数帯域において、上記のiの値が十分な大きさにならない理由について説明する。この方向性結合器では、第1の副線路とローパスフィルタとの接続点とグランドとの間を第1のキャパシタのみを介して接続する経路と、第2の副線路とローパスフィルタとの接続点とグランドとの間を第2のキャパシタのみを介して接続する経路が形成される。そのため、ローパスフィルタの遮断周波数以上の周波数帯域においては、第1の副線路からローパスフィルタに向かう高周波信号の大部分は第1のキャパシタを経由してグランドに流れ、第2の副線路からローパスフィルタに向かう高周波信号の大部分は第2のキャパシタを経由してグランドに流れる。そのため、この方向性結合器では、ローパスフィルタの遮断周波数以上の周波数帯域において、高周波信号の大部分がローパスフィルタを通過しなくなる。
以上のことから、特許文献1に記載された方向性結合器では、使用可能な周波数帯域が、ローパスフィルタの遮断周波数よりも低い周波数帯域に制限される。そのため、特許文献1に記載された技術では、広帯域で使用可能な方向性結合器を実現することが困難である。
特許文献2に記載された方向性結合器では、副線路が、それぞれ使用周波数帯に対応した波長の四分の一以上の長さを有する2つの非結合部を有している。2つの非結合部の各々は、非常に長い。例えば、使用周波数を3GHzとすると、波長は10cmであり、2つの非結合部の各々の長さは2.5cm以上である。特許文献2では、2つの非結合部の各々を、渦巻き状の細長い線路によって構成している。特許文献2に記載された方向性結合器では、非常に長い2つの非結合部が必要であることから、方向性結合器の占有面積が大きくなるという問題点がある。
本発明はかかる問題点に鑑みてなされたもので、その目的は、広帯域で使用可能であると共に双方向性を有し、且つ占有面積を小さくすることができる方向性結合器を提供することにある。
本発明の方向性結合器は、第1のポートと、第2のポートと、第3のポートと、第4のポートと、第1のポートと第2のポートを接続する主線路と、それぞれ主線路に対して電磁界結合する線路からなる第1の副線路部、第2の副線路部および第3の副線路部と、第1の整合部と、第2の整合部とを備えている。
第1ないし第3の副線路部と第1および第2の整合部は、それぞれ、互いに反対側に位置する第1の端部および第2の端部を有している。第1の副線路部の第1の端部は、第3のポートに接続されている。第1の整合部の第1の端部は、第1の副線路部の第2の端部に接続されている。第2の副線路部の第1の端部は、第1の整合部の第2の端部に接続されている。第2の整合部の第1の端部は、第2の副線路部の第2の端部に接続されている。第3の副線路部の第1の端部は、第2の整合部の第2の端部に接続されている。第3の副線路部の第2の端部は、第4のポートに接続されている。
第1の整合部と第2の整合部の各々は、そこを通過する信号に対して位相の変化を生じさせる。第1の整合部と第2の整合部の各々は、その第1の端部と第2の端部とを接続する第1の経路と、第1の経路とグランドとを接続する第2の経路とを有している。第1の経路は、第1のインダクタを含んでいる。第2の経路は、直列に接続された第1のキャパシタと第2のインダクタとを含んでいる。
本発明の方向性結合器は、更に、第1ないし第4のポート、主線路、第1ないし第3の副線路部および第1および第2の整合部を一体化するための積層体を備えていてもよい。積層体は、積層された複数の誘電体層と複数の導体層とを含んでいる。第1および第2のインダクタの各々は、複数の導体層のうちの1つ以上の導体層を用いて構成されていてもよい。第1のキャパシタは、複数の導体層のうちの2つ以上の導体層を用いて構成されていてもよい。
本発明の方向性結合器において、主線路に対する第2の副線路部の結合の強さは、主線路に対する第1の副線路部の結合の強さおよび主線路に対する第3の副線路部の結合の強さよりも大きくてもよい。
また、本発明の方向性結合器において、第1のインダクタは、互いに反対側に位置する第1の端部および第2の端部を有し、第2のインダクタは、回路構成上、第1の経路に最も近い第1の端部と、回路構成上、グランドに最も近い第2の端部とを有し、第1のキャパシタは、第1のインダクタの第1の端部と第2のインダクタの第1の端部との間に設けられていてもよい。この場合、第2の経路は、更に、第1のインダクタの第2の端部と第2のインダクタの第1の端部との間に設けられた第2のキャパシタを有していてもよい。
また、本発明の方向性結合器において、第1の経路は、更に、第1のインダクタに対して直列に接続された第3のインダクタを有していてもよい。この場合、第2のインダクタは、回路構成上、第1の経路に最も近い第1の端部と、回路構成上、グランドに最も近い第2の端部とを有し、第1のキャパシタは、第1のインダクタと第3のインダクタとの接続点と第2のインダクタの第1の端部との間に設けられていてもよい。
また、本発明の方向性結合器において、第2のインダクタは、0.1nH以上のインダクタンスを有していてもよい。
本発明によれば、第1ないし第3の副線路部および第1および第2の整合部を備えるように方向性結合器を構成することによって、広帯域で使用可能であると共に双方向性を有する方向性結合器を実現することが可能になる。また、本発明の方向性結合器は、高周波信号の波長の四分の1以上の長さの線路を必要としない。これらのことから、本発明によれば、広帯域で使用可能であると共に双方向性を有し、且つ占有面積を小さくすることができる方向性結合器を実現することが可能になるという効果を奏する。
[第1の実施の形態]
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図1を参照して、本発明の第1の実施の形態に係る方向性結合器の回路構成について説明する。図1に示したように、本実施の形態に係る方向性結合器1は、第1のポート11と、第2のポート12と、第3のポート13と、第4のポート14とを備えている。方向性結合器1は、更に、第1のポート11と第2のポート12を接続する主線路10と、それぞれ主線路10に対して電磁界結合する線路からなる第1の副線路部20A、第2の副線路部20Bおよび第3の副線路部20Cと、第1の整合部30Aと、第2の整合部30Bとを備えている。第3のポート13と第4のポート14の一方は、例えば50Ωの抵抗値を有する終端抵抗を介して接地される。
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図1を参照して、本発明の第1の実施の形態に係る方向性結合器の回路構成について説明する。図1に示したように、本実施の形態に係る方向性結合器1は、第1のポート11と、第2のポート12と、第3のポート13と、第4のポート14とを備えている。方向性結合器1は、更に、第1のポート11と第2のポート12を接続する主線路10と、それぞれ主線路10に対して電磁界結合する線路からなる第1の副線路部20A、第2の副線路部20Bおよび第3の副線路部20Cと、第1の整合部30Aと、第2の整合部30Bとを備えている。第3のポート13と第4のポート14の一方は、例えば50Ωの抵抗値を有する終端抵抗を介して接地される。
第1の副線路部20Aは、互いに反対側に位置する第1の端部20A1および第2の端部20A2を有している。第2の副線路部20Bは、互いに反対側に位置する第1の端部20B1および第2の端部20B2を有している。第3の副線路部20Cは、互いに反対側に位置する第1の端部20C1および第2の端部20C2を有している。第1の整合部30Aは、互いに反対側に位置する第1の端部30A1および第2の端部30A2を有している。第2の整合部30Bは、互いに反対側に位置する第1の端部30B1および第2の端部30B2を有している。
第1の副線路部20Aの第1の端部20A1は、第3のポート13に接続されている。第1の整合部30Aの第1の端部30A1は、第1の副線路部20Aの第2の端部20A2に接続されている。第2の副線路部20Bの第1の端部20B1は、第1の整合部30Aの第2の端部30A2に接続されている。第2の整合部30Bの第1の端部30B1は、第2の副線路部20Bの第2の端部20B2に接続されている。第3の副線路部20Cの第1の端部20C1は、第2の整合部30Bの第2の端部30B2に接続されている。第3の副線路部20Cの第2の端部20C2は、第4のポート14に接続されている。
第1の整合部30Aは、その第1の端部30A1と第2の端部30A2とを接続する第1の経路31Aと、第1の経路31Aとグランドとを接続する第2の経路32Aとを有している。第1の経路31Aは、第1のインダクタL1Aを含んでいる。第1のインダクタL1Aは、互いに反対側に位置する第1の端部L1A1および第2の端部L1A2を有している。ここでは、第1の副線路部20A側の第1のインダクタL1Aの端部を第1の端部L1A1とし、第2の副線路部20B側の第1のインダクタL1Aの端部を第2の端部L1A2とする。
第2の経路32Aは、直列に接続された第1のキャパシタC1Aと第2のインダクタL2Aとを含んでいる。第2のインダクタL2Aは、回路構成上、第1の経路31Aに最も近い第1の端部L2A1と、回路構成上、グランドに最も近い第2の端部L2A2とを有している。第1のキャパシタC1Aは、第1のインダクタL1Aの第1の端部L1A1と第2のインダクタL2Aの第1の端部L2A1との間に設けられている。本実施の形態では、第2の経路32Aは、更に、第1のインダクタL1Aの第2の端部L1A2と第2のインダクタL2Aの第1の端部L2A1との間に設けられた第2のキャパシタC2Aを有している。第2のインダクタL2Aは、0.1nH以上のインダクタンスを有している。第2のインダクタL2Aのインダクタンスは、7nH以下であることが好ましい。
第2の整合部30Bの回路構成は、第1の整合部30Aと同様である。すなわち、第2の整合部30Bは、その第1の端部30B1と第2の端部30B2とを接続する第1の経路31Bと、第1の経路31Bとグランドとを接続する第2の経路32Bとを有している。第1の経路31Bは、第1のインダクタL1Bを含んでいる。第1のインダクタL1Bは、互いに反対側に位置する第1の端部L1B1および第2の端部L1B2を有している。ここでは、第3の副線路部20C側の第1のインダクタL1Bの端部を第1の端部L1B1とし、第2の副線路部20B側の第1のインダクタL1Bの端部を第2の端部L1B2とする。
第2の経路32Bは、直列に接続された第1のキャパシタC1Bと第2のインダクタL2Bとを含んでいる。第2のインダクタL2Bは、回路構成上、第1の経路31Bに最も近い第1の端部L2B1と、回路構成上、グランドに最も近い第2の端部L2B2とを有している。第1のキャパシタC1Bは、第1のインダクタL1Bの第1の端部L1B1と第2のインダクタL2Bの第1の端部L2B1との間に設けられている。本実施の形態では、第2の経路32Bは、更に、第1のインダクタL1Bの第2の端部L1B2と第2のインダクタL2Bの第1の端部L2B1との間に設けられた第2のキャパシタC2Bを有している。第2のインダクタL2Bは、0.1nH以上のインダクタンスを有している。第2のインダクタL2Bのインダクタンスは、7nH以下であることが好ましい。
主線路10は、第1の副線路部20Aと電磁界結合する第1の部分10Aと、第2の副線路部20Bと電磁界結合する第2の部分10Bと、第3の副線路部20Cと電磁界結合する第3の部分10Cとを有している。ここで、主線路10と第1の副線路部20Aの互いに結合する部分、すなわち第1の部分10Aと第1の副線路部20Aとを合わせて第1の結合部40Aと言う。また、主線路10と第2の副線路部20Bの互いに結合する部分、すなわち第2の部分10Bと第2の副線路部20Bとを合わせて第2の結合部40Bと言う。また、主線路10と第3の副線路部20Cの互いに結合する部分、すなわち第3の部分10Cと第3の副線路部20Cとを合わせて第3の結合部40Cと言う。
また、第1の結合部40Aの結合の強さ、第2の結合部40Bの結合の強さおよび第3の結合部40Cの結合の強さを、それぞれ以下のように定義する。
第1の結合部40Aの結合の強さは、主線路10に対する第1の副線路部20Aの結合の強さ、すなわち主線路10の第1の部分10Aに対する第1の副線路部20Aの結合の強さである。第1の結合部40Aの結合の強さは、具体的には、第1の部分10Aに供給された高周波信号の電力に対する第1の副線路部20Aに現れる高周波信号の電力の比率で表される。
第2の結合部40Bの結合の強さは、主線路10に対する第2の副線路部20Bの結合の強さ、すなわち主線路10の第2の部分10Bに対する第2の副線路部20Bの結合の強さである。第2の結合部40Bの結合の強さは、具体的には、第2の部分10Bに供給された高周波信号の電力に対する第2の副線路部20Bに現れる高周波信号の電力の比率で表される。
第3の結合部40Cの結合の強さは、主線路10に対する第3の副線路部20Cの結合の強さ、すなわち主線路10の第3の部分10Cに対する第3の副線路部20Cの結合の強さである。第3の結合部40Cの結合の強さは、具体的には、第3の部分10Cに供給された高周波信号の電力に対する第3の副線路部20Cに現れる高周波信号の電力の比率で表される。
第2の結合部40Bの結合の強さは、第1の結合部40Aの結合の強さおよび第3の結合部40Cの結合の強さよりも大きくてもよい。
第1および第2の整合部30A,30Bは、第3のポート13と第4のポート14の一方が、負荷である終端抵抗を介して接地され、この終端抵抗の抵抗値(例えば50Ω)と等しい出力インピーダンスを有する信号源が第3のポート13と第4のポート14の他方に接続された場合を想定して、信号源と負荷との間のインピーダンス整合を行う回路である。第1および第2の整合部30A,30Bは、上記の場合を想定して、方向性結合器1の使用周波数帯域において、第3のポート13と第4のポート14の一方から他方側を見たときの反射係数の絶対値が0またはその近傍の値になるように設計される。第1および第2の整合部30A,30Bの各々は、そこを通過する信号に対して位相の変化を生じさせる。
方向性結合器1の回路構成は、第2の結合部40Bを中心として、素子定数も含めて対称であることが好ましい。ただし、方向性結合器1の回路構成は、非対称の度合いが許容範囲内であれば非対称であってもよい。
以下、方向性結合器1の回路構成が対称である場合について説明する。この場合、第3の結合部40Cの結合の強さは、第1の結合部40Aの結合の強さと等しい。また、第1および第2の整合部30A,30Bは、第2の結合部40Bを中心として、素子定数も含めて互いに対称な回路構成を有している。具体的に説明すると、対となる第1のインダクタL1A,L1Bのインダクタンスは互いに実質的に等しく、対となる第2のインダクタL2A,L2Bのインダクタンスは互いに実質的に等しく、対となる第1のキャパシタC1A,C1Bのキャパシタンスは互いに実質的に等しく、対となる第2のキャパシタC2A,C2Bのキャパシタンスは互いに実質的に等しい。第1および第2の整合部30A,30Bは、同じ周波数の信号がそれらを通過する際に、その信号に対して同じ大きさの位相の変化を生じさせる。方向性結合器1は、第2の結合部40Bを中心として対称な回路構成を有しているため、双方向性を有している。なお、対となる2つのインダクタのインダクタンスや、対となる2つのキャパシタのキャパシタンスが「互いに実質的に等しい」というのは、インダクタやキャパシタの製造上のばらつきによって生じるインダクタンスやキャパシタンスの誤差を許容するという意味である。
なお、図1に示した第1の整合部30Aでは、第1のキャパシタC1Aが、第1のインダクタL1Aの第1の端部L1A1と第2のインダクタL2Aの第1の端部L2A1との間に設けられ、第2のキャパシタC2Aが、第1のインダクタL1Aの第2の端部L1A2と第2のインダクタL2Aの第1の端部L2A1との間に設けられている。また、図1に示した第2の整合部30Bでは、第1のキャパシタC1Bが、第1のインダクタL1Bの第1の端部L1B1と第2のインダクタL2Bの第1の端部L2B1との間に設けられ、第2のキャパシタC2Bが、第1のインダクタL1Bの第2の端部L1B2と第2のインダクタL2Bの第1の端部L2B1との間に設けられている。しかし、第1の整合部30Aにおける第1および第2のキャパシタC1A,C2Aの回路構成上の配置と、第2の整合部30Bにおける第1および第2のキャパシタC1B,C2Bの回路構成上の配置は、それぞれ、図1に示した例とは逆になっていてもよい。すなわち、第1の整合部30Aでは、第1のキャパシタC1Aが、第1のインダクタL1Aの第2の端部L1A2と第2のインダクタL2Aの第1の端部L2A1との間に設けられ、第2のキャパシタC2Aが、第1のインダクタL1Aの第1の端部L1A1と第2のインダクタL2Aの第1の端部L2A1との間に設けられていてもよい。この場合、第2の整合部30Bでは、第1のキャパシタC1Bが、第1のインダクタL1Bの第2の端部L1B2と第2のインダクタL2Bの第1の端部L2B1との間に設けられ、第2のキャパシタC2Bが、第1のインダクタL1Bの第1の端部L1B1と第2のインダクタL2Bの第1の端部L2B1との間に設けられる。
次に、本実施の形態に係る方向性結合器1の作用および効果について説明する。方向性結合器1は、以下の第1および第2の使用態様で使用可能である。第1の使用態様では、第1のポート11を入力ポートとし、第2のポート12を出力ポートとし、第3のポート13を結合ポートとし、第4のポート14を終端ポートとする。第1の使用態様では、第4のポート14が、例えば50Ωの抵抗値を有する終端抵抗を介して接地される。第2の使用態様では、第2のポート12を入力ポートとし、第1のポート11を出力ポートとし、第4のポート14を結合ポートとし、第3のポート13を終端ポートとする。第2の使用態様では、第3のポート13が、例えば50Ωの抵抗値を有する終端抵抗を介して接地される。
第1の使用態様では、第1のポート11に高周波信号が入力され、この高周波信号は第2のポート12から出力される。第3のポート13からは、第1のポート11に入力された高周波信号の電力に応じた電力を有する結合信号が出力される。
第1の使用態様では、入力ポートとなる第1のポート11と結合ポートとなる第3のポート13の間には、第1の結合部40Aを経由する第1の信号経路と、第2の結合部40Bおよび第1の整合部30Aを経由する第2の信号経路と、第3の結合部40C、第2の整合部30Bおよび第1の整合部30Aを経由する第3の信号経路とが形成される。第1のポート11に高周波信号が入力されたとき、第3のポート13から出力される結合信号は、第1の信号経路を通過した信号と第2の信号経路を通過した信号と第3の信号経路を通過した信号とが合成されて得られる信号である。第1の使用態様における方向性結合器1の結合度は、第1ないし第3の結合部40A,40B,40Cのそれぞれの結合の強さと、第1の信号経路を通過した信号と第2の信号経路を通過した信号と第3の信号経路を通過した信号の位相の関係とに依存する。
第1の使用態様において、出力ポートとなる第2のポート12と結合ポートとなる第3のポート13の間には、第1の結合部40Aを経由する第4の信号経路と、第2の結合部40Bおよび第1の整合部30Aを経由する第5の信号経路と、第3の結合部40C、第2の整合部30Bおよび第1の整合部30Aを経由する第6の信号経路とが形成される。第1の使用態様における方向性結合器1のアイソレーションは、第1ないし第3の結合部40A,40B,40Cのそれぞれの結合の強さと、第4の信号経路を通過した信号と第5の信号経路を通過した信号と第6の信号経路を通過した信号の位相の関係とに依存する。
第2の使用態様では、第2のポート12に高周波信号が入力され、この高周波信号は第1のポート11から出力される。第4のポート13からは、第2のポート12に入力された高周波信号の電力に応じた電力を有する結合信号が出力される。
第2の使用態様では、入力ポートとなる第2のポート12と結合ポートとなる第4のポート14の間には、第3の結合部40Cを経由する第7の信号経路と、第2の結合部40Bおよび第2の整合部30Bを経由する第8の信号経路と、第1の結合部40A、第1の整合部30Aおよび第2の整合部30Bを経由する第9の信号経路とが形成される。第2のポート12に高周波信号が入力されたとき、第4のポート14から出力される結合信号は、第7の信号経路を通過した信号と第8の信号経路を通過した信号と第9の信号経路を通過した信号とが合成されて得られる信号である。第2の使用態様における方向性結合器1の結合度は、第1ないし第3の結合部40A,40B,40Cのそれぞれの結合の強さと、第7の信号経路を通過した信号と第8の信号経路を通過した信号と第9の信号経路を通過した信号の位相の関係とに依存する。
第2の使用態様において、出力ポートとなる第1のポート11と結合ポートとなる第4のポート14の間には、第3の結合部40Cを経由する第10の信号経路と、第2の結合部40Bおよび第2の整合部30Bを経由する第11の信号経路と、第1の結合部40A、第1の整合部30Aおよび第2の整合部30Bを経由する第12の信号経路とが形成される。第2の使用態様における方向性結合器1のアイソレーションは、第1ないし第3の結合部40A,40B,40Cのそれぞれの結合の強さと、第10の信号経路を通過した信号と第11の信号経路を通過した信号と第12の信号経路を通過した信号の位相の関係とに依存する。
ここで、図2を参照して、第1および第2の使用態様で使用される場合の方向性結合器1の使用例について説明する。図2は、方向性結合器1の使用例を示す回路図である。図2は、方向性結合器1を含む送信系回路を示している。図2に示した送信系回路は、方向性結合器1の他に、電力増幅器2と、自動出力制御回路(以下、APC回路と言う。)3と、インピーダンス整合素子5とを備えている。
電力増幅器2は、入力端と出力端とゲイン制御端とを有している。電力増幅器2の入力端には、高周波信号である送信信号が入力されるようになっている。電力増幅器2の出力端は、方向性結合器1の第1のポート11に接続されている。
APC回路3は、入力端と出力端とを有している。APC回路3の入力端は、方向性結合器1の第3のポート13に接続されている。APC回路3の出力端は、電力増幅器2のゲイン制御端に接続されている。
方向性結合器1の第2のポート12は、インピーダンス整合素子5を介してアンテナ4に接続されている。インピーダンス整合素子5は、送信信号がアンテナ4で反射して生じた反射波信号のレベルを十分に小さくするために、送信系回路とアンテナ4との間のインピーダンス整合を行う素子である。方向性結合器1の第4のポート14は、終端抵抗15を介して接地されている。
次に、図2に示した送信系回路における方向性結合器1の第1の使用態様について説明する。第1の使用態様では、電力増幅器2によって増幅された送信信号は、第1のポート11に入力されて第2のポート12から出力され、第3のポート13からは、第1のポート11に入力された送信信号の電力に応じた電力を有する結合信号が出力される。第2のポート12から出力された送信信号は、インピーダンス整合素子5を経て、アンテナ4から発信される。第3のポート13から出力された結合信号は、APC回路3に入力される。APC回路3は、第3のポート13から出力される結合信号のレベルに応じて、電力増幅器2の出力信号のレベルがほぼ一定になるように、電力増幅器2のゲインを制御する。
次に、図2に示した送信系回路における方向性結合器1の第2の使用態様について説明する。第2の使用態様における方向性結合器1は、送信信号がアンテナ4で反射して生じた反射波信号のレベルを検出するために用いられる。第2の使用態様では、反射波信号が、方向性結合器1に入力される高周波信号である。反射波信号は、第2のポート12に入力されて第1のポート11から出力される。従って、第2の使用態様では、第2のポート12が入力ポートとなり、第1のポート11が出力ポートとなり、第4のポート14が結合ポートとなり、第3のポート13が終端ポートとなる。第2の使用態様では、第3のポート13は、終端抵抗を介して接地される。第4のポート14には、図示しない電力検出器が接続される。第4のポート14からは、第2のポート12に入力された反射波信号の電力に応じた電力を有する結合信号が出力される。そして、この結合信号のレベルが、図示しない電力検出器によって検出される。この結合信号のレベルの情報は、反射波信号のレベルが十分に小さくなるようにインピーダンス整合素子5の特性を調整するために利用される。
方向性結合器1に入力される反射波信号のレベルは、方向性結合器1に入力される送信信号のレベルに比べて小さい。そのため、第1および第2の使用態様で使用される方向性結合器1には、第1の使用態様のみならず、第2の使用態様においても、十分な大きさのアイソレーションが必要である。
本実施の形態に係る方向性結合器1は、前述のように、第2の結合部40Bを中心として対称な回路構成を有し、その結果、双方向性を有している。従って、方向性結合器1は、第1および第2の使用態様で使用可能であると共に、第1の使用態様と第2の使用態様とで同様な特性が得られる。
また、本実施の形態に係る方向性結合器1によれば、第1の使用態様と第2の使用態様のいずれにおいても、方向性結合器1に入力される信号の周波数の変化に伴う方向性結合器1の結合度の変化を抑制することが可能になる。以下、これについて詳しく説明する。
第1ないし第3の結合部40A,40B,40Cのそれぞれの結合の強さは、いずれも、方向性結合器1に入力される信号の周波数が高くなるほど大きくなる。この場合、第1および第2の整合部30A,30Bの各々を通過する際の信号の位相の変化量が一定であると仮定すると、方向性結合器1に入力される信号の周波数が変化すると、結合信号の電力が変化することになる。
一方、第1および第2の整合部30A,30Bの各々を通過する際の信号の位相の変化量は、方向性結合器1に入力される信号の周波数すなわち第1および第2の整合部30A,30Bの各々を通過する信号の周波数によって変化する。この場合、第1ないし第3の結合部40A,40B,40Cのそれぞれの結合の強さが一定であると仮定すると、方向性結合器1に入力される信号の周波数が変化すると、結合信号の電力が変化することになる。
第1および第2の整合部30A,30Bは、方向性結合器1の使用周波数帯域において、第1および第2の整合部30A,30Bの各々を通過する際の信号の位相の変化量が一定であると仮定した場合に比べて、結合信号の電力の変化が抑制されるように設計される。これにより、方向性結合器1によれば、第1の使用態様と第2の使用態様のいずれにおいても、方向性結合器1に入力される信号の周波数の変化に伴う方向性結合器1の結合度の変化を抑制することが可能になる。
次に、方向性結合器1の構造の一例について説明する。図3は、方向性結合器1の斜視図である。図3に示した方向性結合器1は、第1ないし第4のポート11〜14、主線路10、第1ないし第3の副線路部20A,20B,20Cおよび第1および第2の整合部30A,30Bを一体化するための積層体50を備えている。後で詳しく説明するが、積層体50は、積層された複数の誘電体層と複数の導体層とを含んでいる。そして、インダクタL1A,L2A,L1B,L2Bの各々は、積層体50の複数の導体層のうちの1つ以上の導体層を用いて構成されている。また、キャパシタC1A,C2A,C1B,C2Bの各々は、複数の導体層のうちの2つ以上の導体層を用いて構成されている。
積層体50は、外周部を有する直方体形状をなしている。積層体50の外周部は、上面50Aと、底面50Bと、4つの側面50C〜50Fとを含んでいる。上面50Aと底面50Bは互いに反対側を向き、側面50C,50Dも互いに反対側を向き、側面50E,50Fも互いに反対側を向いている。側面50C〜50Fは、上面50Aおよび底面50Bに対して垂直になっている。積層体50において、上面50Aおよび底面50Bに垂直な方向が、複数の誘電体層および複数の導体層の積層方向である。図3では、この積層方向を、記号Tを付した矢印で示している。
図3に示した方向性結合器1は、第1の端子111と、第2の端子112と、第3の端子113と、第4の端子114と、2つのグランド端子115,116を備えている。第1ないし第4の端子111,112,113,114は、それぞれ、図1に示した第1ないし第4のポート11,12,13,14に対応している。グランド端子115,116は、グランドに接続される。端子111〜116は、積層体50の外周部に配置されている。端子111,112,115は、上面50Aから側面50Cを経由して底面50Bにかけて配置されている。また、端子113,114,116は、上面50Aから側面50Dを経由して底面50Bにかけて配置されている。
次に、図4ないし図11を参照して、積層体50について詳しく説明する。積層体50は、積層された24層の誘電体層を有している。以下、この24層の誘電体層を、上から順に1層目ないし24層目の誘電体層と呼ぶ。図4は、積層体50の内部を示す斜視図である。図5は、積層体50の内部の一部を示す斜視図である。図6において(a)〜(d)は、それぞれ、1層目ないし4層目の誘電体層の上面を示している。図7において(a)〜(d)は、それぞれ、5層目ないし8層目の誘電体層の上面を示している。図8において(a)〜(d)は、それぞれ、9層目ないし12層目の誘電体層の上面を示している。図9において(a)〜(d)は、それぞれ、13層目ないし16層目の誘電体層の上面を示している。図10において(a)〜(d)は、それぞれ、17層目ないし20層目の誘電体層の上面を示している。図11において(a)〜(d)は、それぞれ、21層目ないし24層目の誘電体層の上面を示している。
図6(a)に示したように、1層目の誘電体層51の上面には、マークとして用いられる導体層511が形成されている。図6(b)に示したように、2層目の誘電体層52の上面には、キャパシタC1A,C2Aを構成するために用いられる導体層521と、キャパシタC1B,C2Bを構成するために用いられる導体層522とが形成されている。また、誘電体層52には、導体層521に接続されたスルーホール52T8と、導体層522に接続されたスルーホール52T9とが形成されている。
図6(c)に示したように、3層目の誘電体層53の上面には、キャパシタC1Aを構成するために用いられる導体層531と、キャパシタC2Aを構成するために用いられる導体層532と、キャパシタC2Bを構成するために用いられる導体層533と、キャパシタC1Bを構成するために用いられる導体層534とが形成されている。また、誘電体層53には、スルーホール53T1,53T2,53T3,53T4,53T8,53T9が形成されている。スルーホール53T1は、導体層532に接続されている。スルーホール53T2は、導体層533に接続されている。スルーホール53T3は、導体層531に接続されている。スルーホール53T4は、導体層534に接続されている。スルーホール53T8,53T9には、それぞれ図6(b)に示したスルーホール52T8,52T9が接続されている。
図6(d)に示したように、4層目の誘電体層54の上面には、キャパシタC1A,C2Aを構成するために用いられる導体層541と、キャパシタC1B,C2Bを構成するために用いられる導体層542とが形成されている。また、誘電体層54には、スルーホール54T1,54T2,54T3,54T4,54T8,54T9が形成されている。スルーホール54T1,54T2,54T3,54T4には、それぞれ図6(c)に示したスルーホール53T1,53T2,53T3,53T4が接続されている。スルーホール54T8は、導体層541と図6(c)に示したスルーホール53T8に接続されている。スルーホール54T9は、導体層542と図6(c)に示したスルーホール53T9に接続されている。
図7(a)に示したように、5層目の誘電体層55の上面には、キャパシタC1Aを構成するために用いられる導体層551と、キャパシタC2Aを構成するために用いられる導体層552と、キャパシタC2Bを構成するために用いられる導体層553と、キャパシタC1Bを構成するために用いられる導体層554とが形成されている。また、誘電体層55には、スルーホール55T1,55T2,55T3,55T4,55T8,55T9が形成されている。スルーホール55T1は、導体層552と図6(d)に示したスルーホール54T1に接続されている。スルーホール55T2は、導体層553と図6(d)に示したスルーホール54T2に接続されている。スルーホール55T3は、導体層551と図6(d)に示したスルーホール54T3に接続されている。スルーホール55T4は、導体層554と図6(d)に示したスルーホール54T4に接続されている。スルーホール55T8,55T9には、それぞれ図6(d)に示したスルーホール54T8,54T9が接続されている。
図7(b)に示したように、6層目の誘電体層56には、スルーホール56T1,56T2,56T3,56T4,56T8,56T9が形成されている。スルーホール56T1,56T2,56T3,56T4,56T8,56T9には、それぞれ図7(a)に示したスルーホール55T1,55T2,55T3,55T4,55T8,55T9が接続されている。
図7(c)に示したように、7層目の誘電体層57には、スルーホール57T1,57T2,57T3,57T4,57T8,57T9が形成されている。スルーホール57T1,57T2,57T3,57T4,57T8,57T9には、それぞれ図7(b)に示したスルーホール56T1,56T2,56T3,56T4,56T8,56T9が接続されている。
図7(d)に示したように、8層目の誘電体層58の上面には、インダクタL1Aを構成するために用いられる導体層581と、インダクタL1Bを構成するために用いられる導体層582と、導体層583,584とが形成されている。導体層581,582,583,584の各々は、第1端と第2端を有している。また、誘電体層58には、スルーホール58T1,58T2,58T3,58T4,58T5,58T6,58T8,58T9が形成されている。スルーホール58T1,58T2には、それぞれ図7(c)に示したスルーホール57T1,57T2が接続されている。スルーホール58T3は、導体層581における第1端の近傍部分と、図7(c)に示したスルーホール57T3に接続されている。スルーホール58T4は、導体層582における第1端の近傍部分と、図7(c)に示したスルーホール57T4に接続されている。スルーホール58T5は、導体層581における第2端の近傍部分に接続されている。スルーホール58T6は、導体層582における第2端の近傍部分に接続されている。スルーホール58T8は、導体層583における第1端の近傍部分に接続されている。スルーホール58T9は、導体層584における第1端の近傍部分に接続されている。図7(c)に示したスルーホール57T8は、導体層583における第2端の近傍部分に接続されている。図7(c)に示したスルーホール57T9は、導体層584における第2端の近傍部分に接続されている。
図8(a)に示したように、9層目の誘電体層59の上面には、インダクタL1Aを構成するために用いられる導体層591と、インダクタL1Bを構成するために用いられる導体層592とが形成されている。導体層591,592の各々は、第1端と第2端を有している。また、誘電体層59には、スルーホール59T1,59T2,59T3,59T4,59T5,59T6,59T8,59T9が形成されている。スルーホール59T1,59T2,59T3,59T4,59T8,59T9には、それぞれ図7(d)に示したスルーホール58T1,58T2,58T3,58T4,58T8,58T9が接続されている。スルーホール59T5は、導体層591における第1端の近傍部分に接続されている。スルーホール59T6は、導体層592における第1端の近傍部分に接続されている。図7(d)に示したスルーホール58T5は、導体層591における第2端の近傍部分に接続されている。図7(d)に示したスルーホール58T6は、導体層592における第2端の近傍部分に接続されている。
図8(b)に示したように、10層目の誘電体層60の上面には、インダクタL1Aを構成するために用いられる導体層601と、インダクタL1Bを構成するために用いられる導体層602と、インダクタL2Aを構成するために用いられる導体層603と、インダクタL2Bを構成するために用いられる導体層604とが形成されている。導体層601,602,603,604の各々は、第1端と第2端を有している。また、誘電体層60には、スルーホール60T1,60T2,60T3,60T4,60T5,60T6,60T8,60T9が形成されている。スルーホール60T1,60T2,60T3,60T4には、それぞれ図8(a)に示したスルーホール59T1,59T2,59T3,59T4が接続されている。スルーホール60T5は、導体層601における第1端の近傍部分に接続されている。スルーホール60T6は、導体層602における第1端の近傍部分に接続されている。スルーホール60T8は、導体層603における第1端の近傍部分に接続されている。スルーホール60T9は、導体層604における第1端の近傍部分に接続されている。図8(a)に示したスルーホール59T5は、導体層601における第2端の近傍部分に接続されている。図8(a)に示したスルーホール59T6は、導体層602における第2端の近傍部分に接続されている。図8(a)に示したスルーホール59T8は、導体層603における第2端の近傍部分に接続されている。図8(a)に示したスルーホール59T9は、導体層604における第2端の近傍部分に接続されている。
図8(c)に示したように、11層目の誘電体層61の上面には、導体層611,612,613が形成されている。導体層611,612,613の各々は、第1端と第2端を有している。また、誘電体層61には、スルーホール61T3,61T4,61T5,61T6,61T9が形成されている。スルーホール61T3,61T4には、それぞれ図8(b)に示したスルーホール60T3,60T4が接続されている。スルーホール61T5は、導体層611における第1端の近傍部分と、図8(b)に示したスルーホール60T1に接続されている。スルーホール61T6は、導体層612における第1端の近傍部分と、図8(b)に示したスルーホール60T2に接続されている。スルーホール61T9は、導体層613における第1端と第2端の間の部分に接続されている。図8(b)に示したスルーホール60T5は、導体層611における第2端の近傍部分に接続されている。図8(b)に示したスルーホール60T6は、導体層612における第2端の近傍部分に接続されている。図8(b)に示したスルーホール60T8は、導体層613における第1端の近傍部分に接続されている。図8(b)に示したスルーホール60T9は、導体層613における第2端の近傍部分に接続されている。
図8(d)に示したように、12層目の誘電体層62の上面には、導体層621が形成されている。導体層621は、図3に示したグランド端子115に接続されている。また、誘電体層62には、スルーホール62T3,62T4,62T5,62T6が形成されている。スルーホール62T3,62T4,62T5,62T6には、それぞれ図8(c)に示したスルーホール61T3,61T4,61T5,61T6が接続されている。図8(c)に示したスルーホール61T9は、導体層621に接続されている。
図9(a)に示したように、13層目の誘電体層63には、スルーホール63T3,63T4,63T5,63T6が形成されている。スルーホール63T3,63T4,63T5,63T6には、それぞれ図8(d)に示したスルーホール62T3,62T4,62T5,62T6が接続されている。
図9(b)に示したように、14層目の誘電体層64の上面には、グランド用導体層641が形成されている。導体層641は、図3に示したグランド端子115,116に接続されている。また、誘電体層64には、スルーホール64T3,64T4,64T5,64T6が形成されている。スルーホール64T3,64T4,64T5,64T6には、それぞれ図9(a)に示したスルーホール63T3,63T4,63T5,63T6が接続されている。
図9(c)に示したように、15層目の誘電体層65には、スルーホール65T3,65T4,65T5,65T6が形成されている。スルーホール65T3,65T4,65T5,65T6には、それぞれ図9(b)に示したスルーホール64T3,64T4,64T5,64T6が接続されている。
図9(d)に示したように、16層目の誘電体層66には、スルーホール66T3,66T4,66T5,66T6が形成されている。スルーホール66T3,66T4,66T5,66T6には、それぞれ図9(c)に示したスルーホール65T3,65T4,65T5,65T6が接続されている。
図10(a)に示したように、17層目の誘電体層67の上面には、第2の副線路部20Bを構成するために用いられる導体層671,672が形成されている。導体層671,672の各々は、第1端と第2端を有している。また、誘電体層67には、スルーホール67T3,67T4,67T5,67T6が形成されている。スルーホール67T3,67T4には、それぞれ図9(d)に示したスルーホール66T3,66T4が接続されている。スルーホール67T5は、導体層671における第1端の近傍部分に接続されている。スルーホール67T6は、導体層672における第1端の近傍部分に接続されている。図9(d)に示したスルーホール66T5は、導体層671における第2端の近傍部分に接続されている。図9(d)に示したスルーホール66T6は、導体層672における第2端の近傍部分に接続されている。
図10(b)に示したように、18層目の誘電体層68の上面には、導体層681,682が形成されている。導体層681は、図3に示した第1の端子111に接続されている。導体層682は、図3に示した第2の端子112に接続されている。また、誘電体層68には、スルーホール68T1,68T2,68T3,68T4,68T5,68T6が形成されている。スルーホール68T1は、導体層681に接続されている。スルーホール68T2は、導体層682に接続されている。スルーホール68T3,68T4,68T5,68T6には、それぞれ図10(a)に示したスルーホール67T3,67T4,67T5,67T6が接続されている。
図10(c)に示したように、19層目の誘電体層69の上面には、主線路10を構成するために用いられる導体層691が形成されている。導体層691は、第1端と第2端を有している。また、誘電体層69には、スルーホール69T3,69T4,69T5,69T6が形成されている。スルーホール69T3,69T4,69T5,69T6には、それぞれ図10(b)に示したスルーホール68T3,68T4,68T5,68T6が接続されている。図10(b)に示したスルーホール68T1は、導体層691における第1端の近傍部分に接続されている。図10(b)に示したスルーホール68T2は、導体層691における第2端の近傍部分に接続されている。
図10(d)に示したように、20層目の誘電体層70の上面には、第2の副線路部20Bを構成するために用いられる導体層701が形成されている。導体層701は、第1端と第2端を有している。また、誘電体層70には、スルーホール70T3,70T4が形成されている。スルーホール70T3,70T4には、それぞれ図10(c)に示したスルーホール69T3,69T4が接続されている。図10(c)に示したスルーホール69T5は、導体層701における第1端の近傍部分に接続されている。図10(c)に示したスルーホール69T6は、導体層701における第2端の近傍部分に接続されている。
図11(a)に示したように、21層目の誘電体層71の上面には、第1の副線路部20Aを構成するために用いられる導体層711と、第3の副線路部20Cを構成するために用いられる導体層712とが形成されている。導体層711,712の各々は、第1端と第2端を有している。また、誘電体層71には、導体層711における第1端の近傍部分に接続されたスルーホール71T3と、導体層712における第1端の近傍部分に接続されたスルーホール71T4とが形成されている。図10(d)に示したスルーホール70T3は、導体層711における第2端の近傍部分に接続されている。図10(d)に示したスルーホール70T4は、導体層712における第2端の近傍部分に接続されている。
図11(b)に示したように、22層目の誘電体層72の上面には、導体層721,722が形成されている。導体層721は、図3に示した第3の端子113に接続されている。導体層722は、図3に示した第4の端子114に接続されている。図11(a)に示したスルーホール71T3は、導体層721に接続されている。図11(a)に示したスルーホール71T4は、導体層722に接続されている。
図11(c)に示したように、23層目の誘電体層73の上面には、導体層は形成されていない。図11(d)に示したように、24層目の誘電体層74の上面には、グランド用導体層741が形成されている。導体層741は、図3に示したグランド端子115,116に接続されている。
図3に示した積層体50は、1層目ないし24層目の誘電体層51〜74が積層されて構成される。そして、この積層体50の外周部に対して端子111〜116が形成されて、図3に示した方向性結合器1が完成する。なお、図3では、導体層511を省略している。
図4は、積層体50の内部を示している。図4では、導体層521,522,541,542を破線で示している。図5は、積層体50の内部の一部を示している。図5では、導体層671,672よりも上方に位置する複数の導体層を省略している。
以下、図1に示した方向性結合器1の回路の構成要素と、図6ないし図11に示した積層体50の内部の構成要素との対応関係について説明する。主線路10は、図10(c)に示した導体層691によって構成されている。導体層691は、主線路10の第1の部分10Aを構成する第1の部分と、主線路10の第2の部分10Bを構成する第2の部分と、主線路10の第3の部分10Cを構成する第3の部分とを含んでいる。
図11(a)に示した導体層711の一部は、誘電体層69,70を介して、導体層691の第1の部分の下面に対向している。第1の副線路部20Aは、上記の導体層711の一部によって構成されている。
第2の副線路部20Bは、以下のように構成されている。図10(a)に示した導体層671における第1端の近傍部分は、スルーホール67T5,68T5,69T5を介して、図10(d)に示した導体層701における第1端の近傍部分に接続されている。図10(a)に示した導体層672における第1端の近傍部分は、スルーホール67T6,68T6,69T6を介して、導体層701における第2端の近傍部分に接続されている。導体層671の一部は、誘電体層67,68を介して、導体層691の第2の部分の上面の一部に対向している。導体層672の一部は、誘電体層67,68を介して、導体層691の第2の部分の上面の他の一部に対向している。導体層701の一部は、誘電体層69を介して、導体層691の第2の部分の下面の一部に対向している。第2の副線路部20Bは、上記の導体層671の一部、導体層672の一部および導体層701の一部によって構成されている。
図11(a)に示した導体層712の一部は、誘電体層69,70を介して、導体層691の第3の部分の下面に対向している。第3の副線路部20Cは、上記の導体層712の一部によって構成されている。
第1の整合部30AのインダクタL1Aは、以下のように構成されている。図7(d)および図8(a),(b)に示した導体層581,591,601は、スルーホール58T5,59T5を介して直列に接続されている。インダクタL1Aは、これらの導体層581,591,601と、これらを接続する2つのスルーホール58T5,59T5とによって構成されている。導体層581は、スルーホール58T3,59T3,60T3,61T3,62T3,63T3,64T3,65T3,66T3,67T3,68T3,69T3,70T3を介して、第1の副線路部20Aを構成する導体層711に接続されている。導体層601は、スルーホール60T5、導体層611およびスルーホール61T5,62T5,63T5,64T5,65T5,66T5を介して、第2の副線路部20Bを構成する導体層671に接続されている。
第1の整合部30AのキャパシタC1Aは、図6(b)〜(d)および図7(a)に示した導体層521,531,541,551と、導体層521,531の間の誘電体層52と、導体層531,541の間の誘電体層53と、導体層541,551の間の誘電体層54とによって構成されている。導体層531,551は、スルーホール53T3,54T3,55T3,56T3,57T3,58T3,59T3,60T3,61T3,62T3,63T3,64T3,65T3,66T3,67T3,68T3,69T3,70T3を介して、第1の副線路部20Aを構成する導体層711に接続されている。
第1の整合部30AのキャパシタC2Aは、図6(b)〜(d)および図7(a)に示した導体層521,532,541,552と、導体層521,532の間の誘電体層52と、導体層532,541の間の誘電体層53と、導体層541,552の間の誘電体層54とによって構成されている。導体層532,552は、スルーホール53T1,54T1,55T1,56T1,57T1,58T1,59T1,60T1,61T5,62T5,63T5,64T5,65T5,66T5を介して、第2の副線路部20Bを構成する導体層671に接続されている。
第1の整合部30AのインダクタL2Aは、図8(b)に示した導体層603によって構成されている。導体層603における第1端の近傍部分は、スルーホール59T8,58T8、導体層583、スルーホール57T8,56T8,55T8,54T8,53T8,52T8を介して、図6(b),(d)に示した導体層521,541に接続されている。導体層603における第2端の近傍部分は、スルーホール60T8、導体層613、スルーホール61T9を介して、図8(d)に示した導体層621に接続されている。
第2の整合部30BのインダクタL1Bは、以下のように構成されている。図7(d)および図8(a),(b)に示した導体層582,592,602は、スルーホール58T6,59T6を介して直列に接続されている。インダクタL1Bは、これらの導体層582,592,602と、これらを接続する2つのスルーホール58T6,59T6とによって構成されている。導体層582は、スルーホール58T4,59T4,60T4,61T4,62T4,63T4,64T4,65T4,66T4,67T4,68T4,69T4,70T4を介して、第3の副線路部20Cを構成する導体層712に接続されている。導体層602は、スルーホール60T6、導体層612およびスルーホール61T6,62T6,63T6,64T6,65T6,66T6を介して、第2の副線路部20Bを構成する導体層672に接続されている。
第2の整合部30BのキャパシタC1Bは、図6(b)〜(d)および図7(a)に示した導体層522,534,542,554と、導体層522,534の間の誘電体層52と、導体層534,542の間の誘電体層53と、導体層542,554の間の誘電体層54とによって構成されている。導体層534,554は、スルーホール53T4,54T4,55T4,56T4,57T4,58T4,59T4,60T4,61T4,62T4,63T4,64T4,65T4,66T4,67T4,68T4,69T4,70T4を介して、第3の副線路部20Cを構成する導体層712に接続されている。
第2の整合部30BのキャパシタC2Bは、図6(b)〜(d)および図7(a)に示した導体層522,533,542,553と、導体層522,533の間の誘電体層52と、導体層533,542の間の誘電体層53と、導体層542,553の間の誘電体層54とによって構成されている。導体層533,553は、スルーホール53T2,54T2,55T2,56T2,57T2,58T2,59T2,60T2,61T6,62T6,63T6,64T6,65T6,66T6を介して、第2の副線路部20Bを構成する導体層672に接続されている。
第2の整合部30BのインダクタL2Bは、図8(b)に示した導体層604によって構成されている。導体層604における第1端の近傍部分は、スルーホール59T9,58T9、導体層584、スルーホール57T9,56T9,55T9,54T9,53T9,52T9を介して、図6(b),(d)に示した導体層522,542に接続されている。導体層604における第2端の近傍部分は、スルーホール60T9、導体層613、スルーホール61T9を介して、図8(d)に示した導体層621に接続されている。
積層体50において、第1および第2の整合部30A,30Bを構成する複数の導体層と、主線路10を構成する導体層691の間には、グランドに接続されたグランド用導体層641が介在している。そのため、第1および第2の整合部30A,30Bは、主線路10に対して電磁界結合しない。
以下、第1の比較例の方向性結合器と比較しながら、本実施の形態に係る方向性結合器1の効果について更に説明する。始めに、図12を参照して、第1の比較例の方向性結合器101の回路構成について説明する。第1の比較例の方向性結合器101は、本実施の形態に係る方向性結合器1と同様に、第1のポート11と、第2のポート12と、第3のポート13と、第4のポート14とを備えている。第1の比較例の方向性結合器101は、更に、第1のポート11と第2のポート12を接続する主線路110と、それぞれ主線路110に対して電磁界結合する線路からなる第1の副線路部120Aおよび第2の副線路部120Bと、第1の副線路部120Aと第2の副線路部120Bの間に設けられた整合部130とを備えている。第3のポート13と第4のポート14の一方は、例えば50Ωの抵抗値を有する終端抵抗を介して接地されている。
第1の副線路部120Aは、互いに反対側に位置する第1の端部120A1および第2の端部120A2を有している。第2の副線路部120Bは、互いに反対側に位置する第1の端部120B1および第2の端部120B2を有している。整合部130は、互いに反対側に位置する第1の端部130aおよび第2の端部130bを有している。第1の副線路部120Aの第1の端部120A1は、第3のポート13に接続されている。整合部130の第1の端部130aは、第1の副線路部120Aの第2の端部120A2に接続されている。第2の副線路部120Bの第1の端部120B1は、整合部130の第2の端部130bに接続されている。第2の副線路部120Bの第2の端部120B2は、第4のポート14に接続されている。
整合部130は、その第1の端部130aと第2の端部130bとを接続する第1の経路131と、第1の経路131とグランドとを接続する第2の経路132とを有している。第1の経路131は、第1のインダクタL101を含んでいる。第1のインダクタL101は、互いに反対側に位置する第1の端部L101aおよび第2の端部L101bを有している。
第2の経路132は、直列に接続された第1のキャパシタC101と第2のインダクタL102とを含んでいる。第2のインダクタL102は、回路構成上、第1の経路131に最も近い第1の端部L102aと、回路構成上、グランドに最も近い第2の端部L102bとを有している。第1のキャパシタC101は、第1のインダクタL101の第1の端部L101aと第2のインダクタL102の第1の端部L102aとの間に設けられている。第2の経路132は、更に、第1のインダクタL101の第2の端部L101bと第2のインダクタL102の第1の端部L102aとの間に設けられた第2のキャパシタC102を有している。
主線路110は、第1の副線路部120Aと電磁界結合する第1の部分110Aと、第2の副線路部120Bと電磁界結合する第2の部分110Bとを有している。ここで、主線路110と第1の副線路部120Aの互いに結合する部分、すなわち第1の部分110Aと第1の副線路部120Aとを合わせて第1の結合部140Aと言う。また、主線路110と第2の副線路部120Bの互いに結合する部分、すなわち第2の部分110Bと第2の副線路部120Bとを合わせて第2の結合部140Bと言う。
また、第1の結合部140Aの結合の強さと第2の結合部140Bの結合の強さを、それぞれ以下のように定義する。第1の結合部140Aの結合の強さは、主線路110の第1の部分110Aに対する第1の副線路部120Aの結合の強さである。第1の結合部140Aの結合の強さは、具体的には、第1の部分110Aに供給された高周波信号の電力に対する第1の副線路部120Aに現れる高周波信号の電力の比率で表される。第2の結合部140Bの結合の強さは、主線路110の第2の部分110Bに対する第2の副線路部120Bの結合の強さである。第2の結合部140Bの結合の強さは、具体的には、第2の部分110Bに供給された高周波信号の電力に対する第2の副線路部120Bに現れる高周波信号の電力の比率で表される。第2の結合部140Bの結合の強さは、第1の結合部140Aの結合の強さよりも大きい。
整合部130は、第3のポート13と第4のポート14の一方が、負荷である終端抵抗を介して接地され、この終端抵抗の抵抗値(例えば50Ω)と等しい出力インピーダンスを有する信号源が第3のポート13と第4のポート14の他方に接続された場合を想定して、信号源と負荷との間のインピーダンス整合を行う回路である。整合部130は、上記の場合を想定して、比較例の方向性結合器101の使用周波数帯域において、第3のポート13と第4のポート14の一方から他方側を見たときの反射係数の絶対値が0またはその近傍の値になるように設計される。整合部130は、そこを通過する信号に対して位相の変化を生じさせる。
次に、図13ないし図16を参照して、第1の比較例の方向性結合器101を前述の第1および第2の使用態様で使用した場合の特性について説明する。図13は、第1の比較例の方向性結合器101における挿入損失の周波数特性を示す特性図である。図13において、横軸は周波数、縦軸は挿入損失である。図13において、実線の曲線は、第1の使用態様で使用した場合の方向性結合器101の挿入損失、すなわち第1のポート11に高周波信号が入力された場合の方向性結合器101の挿入損失を示している。破線の曲線は、第2の使用態様で使用した場合の方向性結合器101の挿入損失、すなわち第2のポート12に高周波信号が入力された場合の方向性結合器101の挿入損失を示している。なお、図13では、実線の曲線と破線の曲線は重なっている。
図14は、第1の比較例の方向性結合器101における結合度の周波数特性を示す特性図である。図14において、横軸は周波数、縦軸は結合度である。図14において、実線の曲線は、第1の使用態様で使用した場合の方向性結合器101の結合度を示している。破線の曲線は、第2の使用態様で使用した場合の方向性結合器101の結合度を示している。
図15は、第1の比較例の方向性結合器101におけるアイソレーションの周波数特性を示す特性図である。図15において、横軸は周波数、縦軸はアイソレーションである。図15において、実線の曲線は、第1の使用態様で使用した場合の方向性結合器101のアイソレーションを示している。破線の曲線は、第2の使用態様で使用した場合の方向性結合器101のアイソレーションを示している。
図16は、第1の比較例の方向性結合器101における結合ポートの反射損失の周波数特性を示す特性図である。図16において、横軸は周波数、縦軸は結合ポートの反射損失である。図16において、実線の曲線は、第1の使用態様で使用した場合の方向性結合器101の結合ポートすなわち第3のポート13の反射損失を示している。破線の曲線は、第2の使用態様で使用した場合の方向性結合器101の結合ポートすなわち第4のポート14の反射損失を示している。
図14ないし図16に示したように、第1の比較例の方向性結合器101では、結合度の周波数特性、アイソレーションの周波数特性および結合ポートの反射損失の周波数特性は、第1の使用態様で使用した場合と第2の使用態様で使用した場合とで異なっている。
次に、図17ないし図22を参照して、本実施の形態に係る方向性結合器1を前述の第1および第2の使用態様で使用した場合の特性の一例について説明する。図17は、方向性結合器1における挿入損失の周波数特性を示す特性図である。図17において、横軸は周波数、縦軸は挿入損失である。図17において、実線の曲線は、第1の使用態様で使用した場合の方向性結合器1の挿入損失、すなわち第1のポート11に高周波信号が入力された場合の方向性結合器1の挿入損失を示している。破線の曲線は、第2の使用態様で使用した場合の方向性結合器1の挿入損失、すなわち第2のポート12に高周波信号が入力された場合の方向性結合器1の挿入損失を示している。なお、図17では、実線の曲線と破線の曲線は重なっている。挿入損失を−x(dB)と表すと、図17に示したように、方向性結合器1では、第1の使用態様で使用した場合と第2の使用態様で使用した場合のいずれにおいても、500〜3000MHzの周波数帯域において、xの値は、0.2以下の、十分に小さな値である。
図18は、方向性結合器1における入力ポートの反射損失の周波数特性を示す特性図である。図18において、横軸は周波数、縦軸は反射損失である。図18において、実線の曲線は、第1の使用態様で使用した場合の方向性結合器1の入力ポートすなわち第1のポート11の反射損失を示している。破線の曲線は、第2の使用態様で使用した場合の方向性結合器1の入力ポートすなわち第2のポート12の反射損失を示している。
図19は、方向性結合器1における結合度の周波数特性を示す特性図である。図19において、横軸は周波数、縦軸は結合度である。図19において、実線の曲線は、第1の使用態様で使用した場合の方向性結合器1の結合度を示している。破線の曲線は、第2の使用態様で使用した場合の方向性結合器1の結合度を示している。図19に示したように、方向性結合器1では、第1の使用態様で使用した場合と第2の使用態様で使用した場合のいずれにおいても、500〜3500MHzの周波数帯域において、周波数の変化に伴う結合度の変化は十分に小さい。また、結合度を−c(dB)と表すと、方向性結合器1では、第1の使用態様で使用した場合と第2の使用態様で使用した場合のいずれにおいても、500〜3500MHzの周波数帯域において、cの値は、20以上の十分な大きさである。
図20は、方向性結合器1におけるアイソレーションの周波数特性を示す特性図である。図20において、横軸は周波数、縦軸はアイソレーションである。図20において、実線の曲線は、第1の使用態様で使用した場合の方向性結合器1のアイソレーションを示している。破線の曲線は、第2の使用態様で使用した場合の方向性結合器1のアイソレーションを示している。図20に示したように、方向性結合器1では、第1の使用態様で使用した場合と第2の使用態様で使用した場合のいずれにおいても、500〜3000MHzの周波数帯域において、周波数の変化に伴うアイソレーションの変化は十分に小さい。また、アイソレーションを−i(dB)と表すと、方向性結合器1では、第1の使用態様で使用した場合と第2の使用態様で使用した場合のいずれにおいても、500〜3000MHzの周波数帯域において、iの値は、30以上の十分な大きさである。
図21は、方向性結合器1における方向性の周波数特性を示す特性図である。図21において、横軸は周波数、縦軸は方向性である。図21において、実線の曲線は、第1の使用態様で使用した場合の方向性結合器1の方向性を示している。破線の曲線は、第2の使用態様で使用した場合の方向性結合器1の方向性を示している。
図22は、方向性結合器1における結合ポートの反射損失の周波数特性を示す特性図である。図22において、横軸は周波数、縦軸は結合ポートの反射損失である。図22において、実線の曲線は、第1の使用態様で使用した場合の方向性結合器1の結合ポートすなわち第3のポート13の反射損失を示している。破線の曲線は、第2の使用態様で使用した場合の方向性結合器1の結合ポートすなわち第4のポート14の反射損失を示している。結合ポートの反射損失を−r(dB)と表すと、方向性結合器1では、第1の使用態様で使用した場合と第2の使用態様で使用した場合のいずれにおいても、500〜3500MHzの周波数帯域において、rの値は、15以上の十分な大きさである。これは、500〜3500MHzの周波数帯域において、第3のポート13と第4のポート14の一方から他方側を見たときの反射係数の絶対値が0またはその近傍の値になっていることを意味している。
図17ないし図22に示した特性を有する方向性結合器1は、少なくとも500〜3000MHzの広い周波数帯域において使用可能である。そこで、この方向性結合器1の使用周波数帯域は、例えば500〜3000MHzとする。
図17ないし図22に示したように、本実施の形態に係る方向性結合器1では、挿入損失の周波数特性、入力ポートの反射損失の周波数特性、結合度の周波数特性、アイソレーションの周波数特性、方向性の周波数特性および結合ポートの反射損失の周波数特性の全てにおいて、第1の使用態様で使用した場合と第2の使用態様で使用した場合とで、違いは全くあるいはほとんどない。なお、図18に示した入力ポートの反射損失の周波数特性と、図22に示した結合ポートの反射損失の周波数特性では、第1の使用態様で使用した場合と第2の使用態様で使用した場合とで損失の大きさが相違する部分が存在する。この損失の大きさの相違は、方向性結合器1の製造上のばらつきによって生じた誤差である。また、図18および図22において、損失の単位はdBであることから、損失の大きさの相違は非常に小さい。
以上説明したように、本実施の形態に係る方向性結合器1では、第1の使用態様で使用した場合と第2の使用態様で使用した場合のいずれにおいても、広い周波数帯域において、方向性結合器1に入力される周波数の変化に伴う結合度の変化を抑制することができ、且つ同様の特性が得られる。本実施の形態に係る方向性結合器1は、例えば、CAで用いられる複数の周波数帯域の複数の信号について利用することが可能である。
なお、第1の整合部30A内の第2のインダクタL2Aと第2の整合部30B内の第2のインダクタL2Bは、いずれも、前述のように、0.1nH以上のインダクタンスを有している。一般的に、積層された複数の誘電体層と複数の導体層とを含み、電子部品を構成するために用いられる積層体において、グランドに接続される導体層が有する浮遊のインダクタンスは、0.1nH未満である。従って、第2のインダクタL2A,L2Bが有する0.1nH以上のインダクタンスは、浮遊のインダクタンスとは明らかに区別される。
次に、本実施の形態における第1および第2の整合部30A,30Bの代わりに、それぞれ、特許文献1に記載されているようなローパスフィルタを設けた第2の比較例の方向性結合器について考える。この第2の比較例の方向性結合器は、ローパスフィルタの遮断周波数以上の周波数帯域において機能しない。それは、ローパスフィルタの遮断周波数以上の周波数帯域においては、ローパスフィルタに入力された信号の大部分が、グランドに流れてローパスフィルタを通過しなくなるためである。そのため、第2の比較例の方向性結合器は、広帯域で使用することができない。
本実施の形態に係る方向性結合器1における第1および第2の整合部30A,30Bは、ローパスフィルタに比べて広い周波数帯域において、高周波信号を通過させることができる。
また、本実施の形態に係る方向性結合器1は、特許文献2に記載されているような高周波信号の波長の四分の1以上の長さの線路を必要としない。そのため、本実施の形態によれば、方向性結合器1の占有面積を小さくすることが可能になる。なお、方向性結合器1では、第1の整合部30AはインダクタL1A,L2AとキャパシタC1A,C2Aを含み、第2の整合部30BはインダクタL1B,L2BとキャパシタC1B,C2Bを含んでいる。インダクタL1A,L2A,L1B,L2Bの各々は、積層体50の複数の導体層のうちの1つ以上の導体層を用いて構成されている。キャパシタC1A,C2A,C1B,C2Bの各々は、複数の導体層のうちの2つ以上の導体層を用いて構成されている。このように、本実施の形態では、積層体50を用いて第1および第2の整合部30A,30Bを構成している。そのため、第1および第2の整合部30A,30Bの占有面積を小さくすることができる。
以上のことから、本実施の形態によれば、広帯域で使用可能であると共に双方向性を有し、且つ占有面積を小さくすることができる方向性結合器1を実現することが可能になる。
本実施の形態では、方向性結合器1の回路構成は、非対称の度合いが許容範囲内であれば非対称であってもよい。この場合にも、広帯域で使用可能であると共に双方向性を有する方向性結合器1を実現することができる。
[第2の実施の形態]
次に、図23を参照して、本発明の第2の実施の形態に係る方向性結合器1について説明する。図23は、本実施の形態に係る方向性結合器1の回路構成を示す回路図である。本実施の形態に係る方向性結合器1では、第1および第2の整合部30A,30Bの構成が第1の実施の形態と異なっている。
次に、図23を参照して、本発明の第2の実施の形態に係る方向性結合器1について説明する。図23は、本実施の形態に係る方向性結合器1の回路構成を示す回路図である。本実施の形態に係る方向性結合器1では、第1および第2の整合部30A,30Bの構成が第1の実施の形態と異なっている。
本実施の形態における第1の整合部30Aは、第1の実施の形態と同様に、その第1の端部30A1と第2の端部30A2とを接続する第1の経路31Aと、第1の経路31Aとグランドとを接続する第2の経路32Aとを有している。第1の経路31Aは、第1のインダクタL21Aと、第1のインダクタL21Aに対して直列に接続された第3のインダクタL23Aとを有している。
図23には、第1のインダクタL21Aの一端が第1の副線路部20Aの第2の端部20A2に接続され、第3のインダクタL23Aの一端が第2の副線路部20Bの第1の端部20B1に接続され、第1のインダクタL21Aの他端と第3のインダクタL23Aの他端が互いに接続された例を示している。しかし、本実施の形態において、第1のインダクタL21Aと第3のインダクタL23Aの位置は、図23に示した例とは逆であってもよい。
第2の経路32Aは、直列に接続された第1のキャパシタC21Aと第2のインダクタL22Aとを含んでいる。第2のインダクタL22Aは、回路構成上、第1の経路31Aに最も近い第1の端部L22A1と、回路構成上、グランドに最も近い第2の端部L22A2とを有している。第1のキャパシタC21Aは、第1のインダクタL21Aと第3のインダクタL23Aとの接続点と、第2のインダクタL22Aの第1の端部L22A1との間に設けられている。第2のインダクタL22Aは、0.1nH以上のインダクタンスを有している。第2のインダクタL22Aのインダクタンスは、7nH以下であることが好ましい。
本実施の形態における第2の整合部30Bは、第1の実施の形態と同様に、その第1の端部30B1と第2の端部30B2とを接続する第1の経路31Bと、第1の経路31Bとグランドとを接続する第2の経路32Bとを有している。第1の経路31Bは、第1のインダクタL21Bと、第1のインダクタL21Bに対して直列に接続された第3のインダクタL23Bとを有している。
図23には、第1のインダクタL21Bの一端が第3の副線路部20Cの第1の端部20C1に接続され、第3のインダクタL23Bの一端が第2の副線路部20Bの第2の端部20B2に接続され、第1のインダクタL21Bの他端と第3のインダクタL23Bの他端が互いに接続された例を示している。しかし、本実施の形態において、第1の整合部30Aにおける第1のインダクタL21Aと第3のインダクタL23Aの位置が図23に示した例とは逆の場合、第2の整合部30Bにおける第1のインダクタL21Bと第3のインダクタL23Bの位置も図23に示した例とは逆になる。
第2の経路32Bは、直列に接続された第1のキャパシタC21Bと第2のインダクタL22Bとを含んでいる。第2のインダクタL22Bは、回路構成上、第1の経路31Bに最も近い第1の端部L22B1と、回路構成上、グランドに最も近い第2の端部L22B2とを有している。第1のキャパシタC21Bは、第1のインダクタL21Bと第3のインダクタL23Bとの接続点と、第2のインダクタL22Bの第1の端部L22B1との間に設けられている。第2のインダクタL22Bは、0.1nH以上のインダクタンスを有している。第2のインダクタL22Bのインダクタンスは、7nH以下であることが好ましい。
図示しないが、本実施の形態に係る方向性結合器1は、第1の実施の形態と同様に、第1ないし第4のポート11〜14、主線路10、第1ないし第3の副線路部20A,20B,20Cおよび第1および第2の整合部30A,30Bを一体化するための積層体50を備えている。積層体50は、積層された複数の誘電体層と複数の導体層とを含んでいる。そして、インダクタL21A,L22A,L23A,L21B,L22B,L23Bの各々は、積層体50の複数の導体層のうちの1つ以上の導体層を用いて構成されている。また、キャパシタC21A,C21Bの各々は、複数の導体層のうちの2つ以上の導体層を用いて構成されている。
以下、方向性結合器1の回路構成が対称である場合について説明する。この場合、第3の結合部40Cの結合の強さは、第1の結合部40Aの結合の強さと等しい。また、第1および第2の整合部30A,30Bは、第2の結合部40Bを中心として、素子定数も含めて互いに対称な回路構成を有している。具体的に説明すると、対となる第1のインダクタL21A,L21Bのインダクタンスは互いに実質的に等しく、対となる第2のインダクタL22A,L22Bのインダクタンスは互いに実質的に等しく、対となる第3のインダクタL23A,L23Bのインダクタンスは互いに実質的に等しく、対となる第1のキャパシタC21A,C21Bのキャパシタンスは互いに実質的に等しい。第1および第2の整合部30A,30Bは、同じ周波数の信号がそれらを通過する際に、その信号に対して同じ大きさの位相の変化を生じさせる。方向性結合器1は、第2の結合部40Bを中心として対称な回路構成を有しているため、方向性結合器1は、双方向性を有している。
本実施の形態における第1および第2の整合部30A,30Bは、第1の実施の形態における第1および第2の整合部30A,30Bと同様の機能を有する。本実施の形態におけるその他の構成、作用および効果は、第1の実施の形態と同様である。なお、第1の実施の形態と同様に、本実施の形態においても、方向性結合器1の回路構成は、非対称の度合いが許容範囲内であれば非対称であってもよい。この場合にも、広帯域で使用可能であると共に双方向性を有する方向性結合器1を実現することができる。
なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、本発明における第1および第2の整合部の構成は、各実施の形態に示したものに限定されず、特許請求の範囲に記載された要件を満たすことを前提として、種々の変更が可能である。
1…方向性結合器、10…主線路、11…第1のポート、12…第2のポート、13…第3のポート、14…第4のポート、15…終端抵抗、20A…第1の副線路部、20B…第2の副線路部、20C…第3の副線路部、30A…第1の整合部、30B…第2の整合部、31A,31B…第1の経路、32A,32B…第2の経路、L1A,L1B…第1のインダクタ、L2A,L2B…第2のインダクタ、C1A,CAB…第1のキャパシタ、C2A,C2B…第2のキャパシタ。
Claims (6)
- 第1のポートと、
第2のポートと、
第3のポートと、
第4のポートと、
前記第1のポートと前記第2のポートを接続する主線路と、
それぞれ前記主線路に対して電磁界結合する線路からなる第1の副線路部、第2の副線路部および第3の副線路部と、
第1の整合部と、
第2の整合部とを備えた方向性結合器であって、
前記第1ないし第3の副線路部と前記第1および第2の整合部は、それぞれ、互いに反対側に位置する第1の端部および第2の端部を有し、
前記第1の副線路部の第1の端部は、前記第3のポートに接続され、
前記第1の整合部の第1の端部は、前記第1の副線路部の第2の端部に接続され、
前記第2の副線路部の第1の端部は、前記第1の整合部の第2の端部に接続され、
前記第2の整合部の第1の端部は、前記第2の副線路部の第2の端部に接続され、
前記第3の副線路部の第1の端部は、前記第2の整合部の第2の端部に接続され、
前記第3の副線路部の第2の端部は、前記第4のポートに接続され、
前記第1の整合部と前記第2の整合部の各々は、そこを通過する信号に対して位相の変化を生じさせ、
前記第1の整合部と前記第2の整合部の各々は、その第1の端部と第2の端部とを接続する第1の経路と、前記第1の経路とグランドとを接続する第2の経路とを有し、
前記第1の経路は、第1のインダクタを含み、
前記第2の経路は、直列に接続された第1のキャパシタと第2のインダクタとを含むことを特徴とする方向性結合器。 - 更に、前記第1ないし第4のポート、前記主線路、前記第1ないし第3の副線路部および前記第1および第2の整合部を一体化するための積層体を備え、
前記積層体は、積層された複数の誘電体層と複数の導体層とを含み、
前記第1および第2のインダクタの各々は、前記複数の導体層のうちの1つ以上の導体層を用いて構成され、
前記第1のキャパシタは、前記複数の導体層のうちの2つ以上の導体層を用いて構成されていることを特徴とする請求項1記載の方向性結合器。 - 前記主線路に対する前記第2の副線路部の結合の強さは、前記主線路に対する前記第1の副線路部の結合の強さおよび前記主線路に対する前記第3の副線路部の結合の強さよりも大きいことを特徴とする請求項1または2記載の方向性結合器。
- 前記第1のインダクタは、互いに反対側に位置する第1の端部および第2の端部を有し、
前記第2のインダクタは、回路構成上、前記第1の経路に最も近い第1の端部と、回路構成上、グランドに最も近い第2の端部とを有し、
前記第1のキャパシタは、前記第1のインダクタの第1の端部と前記第2のインダクタの第1の端部との間に設けられ、
前記第2の経路は、更に、前記第1のインダクタの第2の端部と前記第2のインダクタの第1の端部との間に設けられた第2のキャパシタを有することを特徴とする請求項1ないし3のいずれかに記載の方向性結合器。 - 前記第1の経路は、更に、前記第1のインダクタに対して直列に接続された第3のインダクタを有し、
前記第2のインダクタは、回路構成上、前記第1の経路に最も近い第1の端部と、回路構成上、グランドに最も近い第2の端部とを有し、
前記第1のキャパシタは、前記第1のインダクタと前記第3のインダクタとの接続点と前記第2のインダクタの第1の端部との間に設けられていることを特徴とする請求項1ないし3のいずれかに記載の方向性結合器。 - 前記第2のインダクタは、0.1nH以上のインダクタンスを有することを特徴とする請求項1ないし5のいずれかに記載の方向性結合器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015149280A JP6172479B2 (ja) | 2015-07-29 | 2015-07-29 | 方向性結合器 |
US15/187,922 US9893407B2 (en) | 2015-07-29 | 2016-06-21 | Directional coupler |
CN201610618914.3A CN106410357B (zh) | 2015-07-29 | 2016-07-29 | 定向耦合器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015149280A JP6172479B2 (ja) | 2015-07-29 | 2015-07-29 | 方向性結合器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017034331A true JP2017034331A (ja) | 2017-02-09 |
JP6172479B2 JP6172479B2 (ja) | 2017-08-02 |
Family
ID=57883685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015149280A Active JP6172479B2 (ja) | 2015-07-29 | 2015-07-29 | 方向性結合器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9893407B2 (ja) |
JP (1) | JP6172479B2 (ja) |
CN (1) | CN106410357B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022259447A1 (ja) * | 2021-06-10 | 2022-12-15 | 日本電信電話株式会社 | 方向性結合器 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106575812B (zh) | 2014-06-12 | 2020-10-30 | 天工方案公司 | 与定向耦合器相关的设备和方法 |
US9496902B2 (en) | 2014-07-24 | 2016-11-15 | Skyworks Solutions, Inc. | Apparatus and methods for reconfigurable directional couplers in an RF transceiver with selectable phase shifters |
JP6137507B2 (ja) * | 2015-01-27 | 2017-05-31 | Tdk株式会社 | 方向性結合器 |
JP6394805B2 (ja) * | 2015-07-14 | 2018-09-26 | 株式会社村田製作所 | 方向性結合器 |
US9866244B2 (en) * | 2015-09-10 | 2018-01-09 | Skyworks Solutions, Inc. | Electromagnetic couplers for multi-frequency power detection |
JP6593192B2 (ja) * | 2016-01-26 | 2019-10-23 | Tdk株式会社 | 方向性結合器 |
TWI716539B (zh) | 2016-02-05 | 2021-01-21 | 美商天工方案公司 | 具有多波段濾波的電磁耦合器 |
WO2017151321A1 (en) | 2016-02-29 | 2017-09-08 | Skyworks Solutions, Inc. | Integrated filter and directional coupler assemblies |
KR20180121791A (ko) | 2016-03-30 | 2018-11-08 | 스카이워크스 솔루션즈, 인코포레이티드 | 커플러 선형성 향상 및 재구성을 위한 조정가능한 활성 실리콘 |
CN109314299B (zh) | 2016-04-29 | 2021-09-21 | 天工方案公司 | 可调谐电磁耦合器和使用其的模块和装置 |
KR20180132933A (ko) | 2016-04-29 | 2018-12-12 | 스카이워크스 솔루션즈, 인코포레이티드 | 보상된 전자기 커플러 |
CN109417215B (zh) | 2016-05-09 | 2021-08-24 | 天工方案公司 | 具有自动频率检测的自调节电磁耦合器 |
US10164681B2 (en) | 2016-06-06 | 2018-12-25 | Skyworks Solutions, Inc. | Isolating noise sources and coupling fields in RF chips |
KR102291940B1 (ko) | 2016-06-22 | 2021-08-23 | 스카이워크스 솔루션즈, 인코포레이티드 | 다중 주파수 전력 검출을 위한 전자기 커플러 배열들 및 이를 포함하는 디바이스들 |
JP6776819B2 (ja) * | 2016-10-31 | 2020-10-28 | Tdk株式会社 | 方向性結合器 |
JP6776818B2 (ja) * | 2016-10-31 | 2020-10-28 | Tdk株式会社 | 方向性結合器 |
US10742189B2 (en) | 2017-06-06 | 2020-08-11 | Skyworks Solutions, Inc. | Switched multi-coupler apparatus and modules and devices using same |
JP2019087832A (ja) | 2017-11-06 | 2019-06-06 | Tdk株式会社 | 双方向型方向性結合器 |
CN111786068B (zh) * | 2020-08-05 | 2021-06-29 | 大连海事大学 | 一种具有谐波抑制功能的宽带定向耦合器 |
GB2609719A (en) | 2021-06-02 | 2023-02-15 | Skyworks Solutions Inc | Directional coupler with multiple arrangements of termination |
RU208413U1 (ru) * | 2021-06-28 | 2021-12-16 | Акционерное общество Омское производственное объединение "Радиозавод им. А.С. Попова" (РЕЛЕРО) | Широкополосный направленный ответвитель |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10190301A (ja) * | 1996-12-26 | 1998-07-21 | Nippon Denki Denpa Kiki Eng Kk | 周波数特性補正回路 |
US20070159268A1 (en) * | 2003-06-25 | 2007-07-12 | Werlatone, Inc. | Multi-section coupler assembly |
JP2014155054A (ja) * | 2013-02-08 | 2014-08-25 | Mitsubishi Electric Corp | 方向性結合器 |
JP2015012323A (ja) * | 2013-06-26 | 2015-01-19 | 株式会社村田製作所 | 方向性結合器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4530866B2 (ja) * | 2005-02-09 | 2010-08-25 | 京セラ株式会社 | フィルタ素子及び電子モジュール |
CN201509200U (zh) * | 2009-06-22 | 2010-06-16 | 摩比天线技术(深圳)有限公司 | 一种定向耦合器和信号检测系统 |
JP5246301B2 (ja) * | 2011-06-14 | 2013-07-24 | 株式会社村田製作所 | 方向性結合器 |
JP5692538B2 (ja) | 2012-09-12 | 2015-04-01 | Tdk株式会社 | 方向性結合器および無線通信装置 |
JP5946024B2 (ja) * | 2014-02-18 | 2016-07-05 | Tdk株式会社 | 方向性結合器 |
JP5946026B2 (ja) * | 2014-03-12 | 2016-07-05 | Tdk株式会社 | 方向性結合器 |
JP6112075B2 (ja) * | 2014-06-27 | 2017-04-12 | 株式会社村田製作所 | 電子部品 |
JP6137507B2 (ja) * | 2015-01-27 | 2017-05-31 | Tdk株式会社 | 方向性結合器 |
JP2017038115A (ja) * | 2015-08-07 | 2017-02-16 | Tdk株式会社 | 方向性結合器 |
JP6593192B2 (ja) * | 2016-01-26 | 2019-10-23 | Tdk株式会社 | 方向性結合器 |
-
2015
- 2015-07-29 JP JP2015149280A patent/JP6172479B2/ja active Active
-
2016
- 2016-06-21 US US15/187,922 patent/US9893407B2/en active Active
- 2016-07-29 CN CN201610618914.3A patent/CN106410357B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10190301A (ja) * | 1996-12-26 | 1998-07-21 | Nippon Denki Denpa Kiki Eng Kk | 周波数特性補正回路 |
US20070159268A1 (en) * | 2003-06-25 | 2007-07-12 | Werlatone, Inc. | Multi-section coupler assembly |
JP2014155054A (ja) * | 2013-02-08 | 2014-08-25 | Mitsubishi Electric Corp | 方向性結合器 |
JP2015012323A (ja) * | 2013-06-26 | 2015-01-19 | 株式会社村田製作所 | 方向性結合器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022259447A1 (ja) * | 2021-06-10 | 2022-12-15 | 日本電信電話株式会社 | 方向性結合器 |
Also Published As
Publication number | Publication date |
---|---|
CN106410357B (zh) | 2020-09-18 |
JP6172479B2 (ja) | 2017-08-02 |
US9893407B2 (en) | 2018-02-13 |
US20170033428A1 (en) | 2017-02-02 |
CN106410357A (zh) | 2017-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6172479B2 (ja) | 方向性結合器 | |
JP5946024B2 (ja) | 方向性結合器 | |
JP6137507B2 (ja) | 方向性結合器 | |
JP2017038115A (ja) | 方向性結合器 | |
JP5246301B2 (ja) | 方向性結合器 | |
JP6593192B2 (ja) | 方向性結合器 | |
CN108023150B (zh) | 平衡-不平衡变换器 | |
US12021497B2 (en) | Balun | |
JP2019087832A (ja) | 双方向型方向性結合器 | |
CN106207359B (zh) | 层叠型电子部件 | |
US10998876B2 (en) | Balun | |
JP5126011B2 (ja) | 平衡出力型トリプレクサ | |
JP5326931B2 (ja) | 薄膜バラン | |
JP2017038114A (ja) | 方向性結合器 | |
US7880562B2 (en) | Balanced-output triplexer | |
US11139793B2 (en) | Diplexer | |
JP7306579B2 (ja) | バラン | |
US20230077950A1 (en) | Filter device and multiplexer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170607 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170620 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6172479 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |