JP2017022843A - 多相ｄｃｄｃコンバータ - Google Patents

Abstract

【課題】スイッチング損失の増大を抑えやすく、設定されたデューティ比に適した制御を行い得る多相ＤＣＤＣコンバータを提供する。【解決手段】多相ＤＣＤＣコンバータ１は、デューティ比決定部によって決定可能なデューティ比の範囲において各デューティ比にそれぞれ対応する対応相数が予め定められている。そして、制御部２は、ＰＷＭ信号を出力する際に、デューティ比決定部で決定したデューティ比に対応付けられている対応相数を選択し、選択した数（対応相数）の電圧変換部に対して、そのデューティ比のＰＷＭ信号を出力する。これにより、選択した数（対応相数）の電圧変換部においてスイッチング素子を駆動する。【選択図】図１

Description

本発明は、多相ＤＣＤＣコンバータに関するものである。

スイッチング素子の駆動によって直流電圧を昇圧又は降圧するＤＣＤＣコンバータでは、高出力、高効率を実現する手段の一つとして、複数の電圧変換部を並列に接続した構成の多相ＤＣＤＣコンバータが知られている。この種の多相ＤＣＤＣコンバータの例としては、例えば特許文献１のような技術が存在する。

国際公開第２０１１／００４４８６号

ところで、多相ＤＣＤＣコンバータは、単相式のＤＣＤＣコンバータと比較して利用する部品点数が多くなり、装置サイズが大型化しやすいという問題がある。特許文献１の技術では、この問題を解消する方法として、各相の位相をずらし、且つ駆動相数に応じてスイッチング周波数を変化させる方法を採用しており、この方法によりリップル電流を低減している。このようなリップル電流の低減効果によってフィルタ用コンデンサの必要容量を抑え、コンデンサの小型化、ひいては装置サイズの小型化を図っている。しかしながら、特許文献１で開示される多相コンバータは、動作相数が少ない場合にスイッチング周波数を相対的に高くしなければならず、スイッチング周波数の増加に伴うスイッチング損失の増大が避けられない。

本発明は上述した事情に基づいてなされたものであり、スイッチング損失の増大を抑え、設定されたデューティ比に適した制御を行う多相ＤＣＤＣコンバータを提供することを目的とするものである。

本発明の多相ＤＣＤＣコンバータは、
スイッチング素子を備える電圧変換部が、直流電源に接続される入力側導電路と出力側導電路との間に複数設けられ、各々の前記電圧変換部が、前記入力側導電路に印加された電圧を変換して前記出力側導電路に出力する構成をなす多相変換部と、
前記スイッチング素子に与えるＰＷＭ信号のデューティ比を決定するデューティ比決定部と、
前記デューティ比決定部によって決定可能なデューティ比の範囲において各デューティ比にそれぞれ対応する対応相数が予め定められ、前記デューティ比決定部によって決定したデューティ比に基づき、その決定したデューティ比に対応付けられている対応相数を選択する相数選択部と、
前記デューティ比決定部で決定されたデューティ比のＰＷＭ信号を、前記相数選択部によって選択された前記対応相数の前記電圧変換部に出力し、前記対応相数の前記電圧変換部を構成する前記スイッチング素子を駆動する駆動部を有する。

本発明は、デューティ比決定部によって決定可能なデューティ比の範囲において各デューティ比にそれぞれ対応する対応相数が予め定められ、相数選択部は、デューティ比決定部で決定したデューティ比に対応付けられている対応相数を選択する。そして、駆動部は、デューティ比決定部で決定されたデューティ比のＰＷＭ信号を、相数選択部によって選択された数（対応相数）の電圧変換部に出力し、その数（対応相数）の電圧変換部においてスイッチング素子を駆動する。

この構成によれば、駆動部がＰＷＭ信号によって多相変換部を駆動する際に、そのＰＷＭ信号のデューティ比に予め対応付けられている数（対応相数）の電圧変換部を選択して駆動することができる。つまり、予め各デューティ比に適した相数をそれぞれ定めておけば、実際に駆動部がＰＷＭ信号を出力して多相変換部を駆動する際に、全ての相数を一律に駆動するのではなく、ＰＷＭ信号のデューティ比に適した相数を選択して駆動することが可能となる。しかも、デューティ比に適した制御を行う上でスッチング周波数を増大させる必要がなく、スイッチング損失も抑えやすくなる。

特に、車載用のＤＣＤＣコンバータでは、自動車特有の事情として、入力電圧及び出力電圧がいずれも変動するという事情があり、入力電圧及び出力電圧の変動幅がある程度決まっているという事情がある。このような事情があるため、「デューティ比に合わせて相数を選択する」という上述の方式を適用することができ、この方式が有効となる。

実施例１の多相ＤＣＤＣコンバータを概略的に例示する回路図である。 入力コンデンサでの導通電流波形を説明する説明図である。 出力コンデンサでの導通電流波形を説明する説明図である。 入力側のリップル電流を概念的に説明する説明図である。 出力側のリップル電流を概念的に説明する説明図である。 デューティ比と駆動相数とを対応付けた対応関係の一例を説明する説明図である。 最大相数が４であるときの、駆動相数毎の実効電流とデューティ比との対応関係を示すグラフである。 （Ａ）はデューティ比が１／２（５０％）のときに各相の駆動で生じる出力側のリップル電流を相毎に示すグラフであり、（Ｂ）は、各相の駆動で生じる出力側のリップル電流が打ち消し合った合成電流を示すグラフである。 最大相数が６であるときの、駆動相数毎の実効電流とデューティ比との対応関係を示すグラフである。

本発明は、前記相数選択部において予め各々のデューティ比に対応付けられる各々の前記対応相数が、各々のデューティ比のときに前記駆動部が所定の駆動方式で前記多相変換部を駆動する場合において前記出力側導電路で生じるリップル電流の実効電流値が最も小さくなる相数であってもよい。

この構成によれば、スイッチング周波数を増大させずに入力及び出力側導電路で生じるリップル電流を効果的に低減することができ、このようなリップル電流の低減効果により、フィルタ用コンデンサの必要容量を抑えやすくなる。よって、スイッチング損失の増大を抑えて、コンデンサの小型化、ひいては装置サイズの小型化を図ることができる。

本発明において、前記駆動部による前記所定の駆動方式は、当該駆動部で発生するＰＷＭ信号の周期がＴであり、前記多相変換部において駆動する相数がＸである場合、Ｘ個の前記電圧変換部をＴ／Ｘずつ時間をずらして駆動する方式であることが望ましい。

この構成によれば、多相変換部において高出力、高効率を実現しながらも、相数の適正化によってリップル電流を低減しやすくなる。

本発明において、前記相数選択部は、前記デューティ比決定部で決定したデューティ比が前記多相変換部の最大相数以下のいずれかの自然数Ｙによって定まる１／Ｙとなる場合に、Ｚ／Ｙが自然数である条件を満たすＺを前記対応相数として選択する構成であることが望ましい。

デューティ比決定部で決定したデューティ比が１／Ｙとなる場合において、Ｚ／Ｙが自然数であるという条件を満たすＺを対応相数として選択すれば、出力側において、リップル電流の打ち消し合いの効果がより一層高くなり、リップルをより一層効果的に低減することができる。

＜実施例１＞
以下、本発明を具体化した実施例１について説明する。
図１で示すＤＣＤＣコンバータ１は、例えば、車載用の降圧型ＤＣＤＣコンバータとして構成されており、入力側の電源ライン（入力側導電路３１）に印加された直流電圧を降圧して出力側の電源ライン（出力側導電路３２）に出力する構成をなすものである。

入力側導電路３１は、相対的に高い電圧が印加される一次側（高圧側）の電源ラインとして構成されている。この入力側導電路３１は、直流電源１０に導通するように接続され、その直流電源１０から所定の直流電圧が印加される構成をなす。なお、入力側導電路３１には、入力側導電路３１に印加された直流電圧（入力電圧）に重畳するノイズを除去するための公知構成のノイズフィルタ１２が設けられている。

直流電源１０は、例えば、リチウムイオン電池、電気二重層キャパシタ等の蓄電手段によって構成され、第１の所定電圧を発生させるものである。この直流電源１０の正極は所定電圧（例えば４８Ｖ±１２Ｖ等）に保たれ、負極はグラウンドに接続されてグラウンド電位（０Ｖ）に保たれている。このように、ある程度の範囲で入力側の電圧が変動し得る構成となっている。また、出力側導電路３２に印加される出力電圧も、所定範囲（例えば１２Ｖ±２Ｖ等）で変動し得る構成となっている。

入力側導電路３１において、ノイズフィルタ１２と多相変換部４０との間には、入力コンデンサ１８の一端が接続されている。この入力コンデンサ１８の他端はグランドに接続されている。

出力側導電路３２は、相対的に低い電圧が印加される二次側（低圧側）の電源ラインとして構成されている。この出力側導電路３２は、出力電圧が印加される出力側の導電路であり、この出力側導電路３２には、負荷１６が接続されている。負荷１６は、出力側導電路３２に出力された出力電圧を受けて動作する電気部品であり、例えばモータなどの車載用電子部品である。なお、出力側導電路３２にも、出力側導電路３２に印加された出力電圧に重畳するノイズを除去するための公知構成のノイズフィルタ１４が設けられている。

また、出力側導電路３２において、多相変換部４０とノイズフィルタ１４の間には、出力コンデンサ２０の一端が接続されている。この出力コンデンサ２０の他端はグランドに接続されている。

電圧検知部６は、入力側導電路３１に印加される直流電圧（入力電圧）を検知する回路である。また、電圧検知部８は、出力側導電路３２に印加される出力電圧を検知する回路である。これらの電圧検知部６，８は、例えば、公知の電圧検知回路によって構成されており、電圧検知部６が検知した入力電圧Ｖｉｎと、電圧検知部８が検知した出力電圧Ｖｏｕｔは、いずれも処理部４に入力される。

入力側導電路３１と出力側導電路３２との間には、入力側導電路３１に印加された直流電圧（入力電圧）を降圧して出力側導電路３２に印加する出力電圧を生成す多相変換部４０が設けられている。この多相変換部４０は、入力側導電路３１と出力側導電路３２との間に複数の電圧変換部４１Ａ，４１Ｂ・・・４１Ｎが並列に接続されてなるものである。多相変換部４０を構成する複数の電圧変換部４１Ａ，４１Ｂ・・・４１Ｎの各々はそれぞれ独立して降圧動作が可能とされており、いずれの変換部も、入力側導電路３１に印加された電圧を変換して出力側導電路（出力側導電路３２）に出力し得る構成をなす。なお、図１の例では、駆動可能な最大相数がｎとなっている。例えば、ｎ＝４であれば、４個の電圧変換部が並列に接続された構成であり、ｎ＝６であれば６個の電圧変換部が並列に接続された構成である。

電圧変換部４１Ａ，４１Ｂ・・・４１Ｎは、同期整流方式の降圧型コンバータとして機能し、いずれの変換部も基本構成は同様である。電圧変換部４１Ａは、ＭＯＳＦＥＴとして構成されるハイサイド側のスイッチング素子５１Ａ及びローサイド側のスイッチング素子５２Ａと、これらスイッチング素子５１Ａ，５２Ａの間に一端側が接続されるコイル５４Ａとを備える。ハイサイド側のスイッチング素子５１Ａは、入力側導電路３１にドレインが接続され、ソースがローサイド側のスイッチング素子５２Ａのドレイン及びコイル５４Ａの一端に接続される。ローサイド側のスイッチング素子５１Ｂは、ソースがグラウンドに接続されている。コイル５４Ａは、他端側が出力側導電路３２に接続されている。

このように構成される電圧変換部４１Ａは、スイッチング素子５１Ａ，５２Ａの各ゲートに対して制御部２からＰＷＭ信号が入力されるようになっており、ハイサイド側のスイッチング素子５１Ａのオン動作及びオフ動作の切り替えを、ローサイド側のスイッチング素子５２Ａのオフ動作及びオン動作とそれぞれ同期させて行うことで、入力側導電路３１に印加された直流電圧を降圧し、出力側導電路３２に出力する。

電圧変換部４１Ｂは、電圧変換部４１Ａと同様の回路構成をなし、同様に機能する。この電圧変換部４１Ｂを構成するスイッチング素子５１Ｂ，５２Ｂ、コイル５４Ｂは、電圧変換部４１Ａのスイッチング素子５１Ａ，５２Ａ、コイル５４Ａと同様に機能する。また、電圧変換部４１Ｎも、電圧変換部４１Ａと同様の回路構成をなし、同様に機能する。この電圧変換部４１Ｎを構成するスイッチング素子５１Ｎ，５２Ｎ、コイル５４Ｎも、電圧変換部４１Ａのスイッチング素子５１Ａ，５２Ａ、コイル５４Ａと同様に機能する。なお、図１の構成では、最大相数がｎである例を簡略的に示しており、例えば最大相数ｎが４の構成であれば、第３相が省略されていることになる。また、最大相数ｎが６の構成であれば、第３〜第５相が省略されていることになる。

制御部２は、ＰＷＭ信号を発生し得るＰＷＭ駆動回路として構成され、多相変換部４０を構成する電圧変換部４１Ａ，４１Ｂ・・・４１Ｎの各々に対して予め定められた固定周期ＴのＰＷＭ信号を出力する。なお、制御部２から出力されるＰＷＭ信号は、デューティ比が処理部４によって決定された値となるように調整される。また、制御部２からＰＷＭ信号を出力する対象は、全ての電圧変換部４１Ａ，４１Ｂ・・・４１Ｎのうち、処理部４によって決定された数の変換部である。

制御部２は、多相変換部４０を「所定の駆動方式」で駆動する構成をなす。この「所定の駆動方式」は、多相変換部４０において駆動対象となる相数（駆動相数）がＸである場合、複数の電圧変換部４１Ａ，４１Ｂ・・・４１ＮのうちのＸ個を、Ｔ／Ｘずつ時間をずらして駆動する方式である。つまり、Ｘ個の電圧変換部の各相に与えられるオン信号の駆動タイミングがＴ／Ｘずつ時間がずれることになる。

例えば、駆動相数が２である場合には、複数の電圧変換部４１Ａ，４１Ｂ・・・４１Ｎのうちの２つを、Ｔ／２ずつ時間をずらして駆動する。この場合、１番目の相へのオン信号の出力タイミングと、２番目の相へのオン信号の出力タイミングはＴ／２ずれることになる。また、駆動相数が４である場合には、複数の電圧変換部４１Ａ，４１Ｂ・・・４１Ｎのうちの４つを、Ｔ／４ずつ時間をずらして駆動する。つまり、各相のオン信号の駆動タイミングがＴ／４ずつ時間がずれることになる。

ＤＣＤＣコンバータ１では、多相変換部４０を上述した「所定の駆動方式」で駆動する場合、駆動相数Ｘ＝ｎのときの、第ｊ相の動作によって生じる入力コンデンサ１８での導通電流波形は図２のようになる。なお、以下の説明において、Ｉ_ｏｕｔは、出力電流であり、Ｉ_ｉｎは、入力電流である。ｎは相数であり、選択された駆動相数がＸであればｎ＝Ｘである。ΔＩＬはリップル電流であり、ΔＩＬ＝１／Ｌ×（Ｖ_ｉｎ−Ｖ_ｏｕｔ）×Ｔ_ｏｎである。また、ｋは、時刻ｔ以前の周期数であり、ｋ＝［（ｔ−δ）／Ｔ］である（但し、［ ］はガウス記号）。Ｔは周期であり、Ｔ＝１／ｆ（ｆは周波数）である。δは初期位相であり、δ＝（Ｔ／ｎ）×（ｊ−１）である。Ｔ_ｏｎは、各電圧変換部におけるハイサイド側のスイッチング素子のオン時間であり、Ｔ_ｏｎ＝（Ｖ_ｏｕｔ／Ｖ_ｉｎ）×Ｔである。

また、第ｊ相の動作での入力コンデンサ１８における導通電流値は、時間ｔの関数である以下の式で表され、ｔが０≦ｔ−ｋ・Ｔ−δ＜Ｔ_ｏｎであれば、以下の数１の式で表される。

また、ｔがＴ_ｏｎ≦ｔ−ｋ・Ｔ−δ＜Ｔであれば、以下の数２の式で表される。

また、駆動相数Ｘ＝ｎのときの、第ｊ相の動作によって生じる出力コンデンサ２０での導通電流波形は図３のようになる。

また、出力コンデンサ２０における導通電流値は、時間ｔの関数である以下の式で表され、ｔが０≦ｔ−ｋ・Ｔ−δ＜Ｔ_ｏｎであれば、以下の数３の式で表される。

また、ｔがＴ_ｏｎ≦ｔ−ｋ・Ｔ−δ＜Ｔであれば、以下の数４の式で表される。

以上のような関係があるため、駆動相数Ｘがｎである場合、入力コンデンサ１８での電流の波形は、１相〜ｎ相までの各相の動作によって生じる入力コンデンサでの電流波形を合成した波形となる。図４では、各相の動作によって生じる入力コンデンサ１８での電流波形と、それを合成した波形（入力コンデンサ１８に流れる導通電流Ｉ_ｃｉｎの波形）とを概念的に示している。なお、図４では、所定のデューティ比のときの波形を示し、第１相、第２相以外の各相の動作によって生じる入力コンデンサでの電流波形は省略している。

また、駆動相数Ｘがｎである場合、出力コンデンサ２０での電流の波形は、１相〜ｎ相までの各相の動作によって生じる出力コンデンサ２０での電流波形を合成した波形となる。図５では、各相の動作によって生じる出力コンデンサ２０での電流波形と、それを合成した波形（出力コンデンサ２０に流れる導通電流Ｉ_ｃｏｕｔの波形）とを概念的に示している。なお、図５では、所定のデューティ比のときの波形を示し、第１相、第２相以外の各相の動作によって生じる出力コンデンサ２０での電流波形は省略している。

ここで、図１の多相ＤＣＤＣコンバータ１で行われる駆動制御について説明する。なお、以下では、多相変換部４０に４つの電圧変換部が設けられ、多相変換部４０で駆動し得る最大相数が４である場合を代表例として説明する。

図１で示す多相ＤＣＤＣコンバータ１では、電圧検知部６，８によって入力電圧Ｖ_ｉｎと出力電圧Ｖ_ｏｕｔとを検出している。そして、検知された入力電圧Ｖ_ｉｎと出力電圧Ｖ_ｏｕｔとに基づき、出力電圧Ｖ_ｏｕｔを目標電圧に近づけるように処理部４によってデューティ比を決定する。出力電圧Ｖ_ｏｕｔと目標電圧とに基づいてデューティ比を決定する方法は公知の様々なフィードバック演算方法を用いることができる。なお、処理部４は、デューティ比決定部の一例に相当し、スイッチング素子に与えるＰＷＭ信号のデューティ比を決定する機能を有する。

このように多相ＤＣＤＣコンバータ１では、処理部４がデューティ比決定部として機能し、所定の短時間毎にデューティ比を決定している。更に、処理部４は、相数選択部としても機能し、検知電圧（入力電圧Ｖ_ｉｎ、出力電圧Ｖ_ｏｕｔ）と目標電圧とに基づいてデューティ比が決定する毎に、決定したデューティ比に対応付けられた相数を決定する。なお、図１では、処理部４が備える「デューティ比決定部」「相数選択部」としての機能を、機能ブロックにて概念的に示している。

例えば、処理部４が選択し得るデューティ比の範囲（即ち、デューティ比決定部によって決定可能なデューティ比の範囲であり、例えば０〜１（０％〜１００％）の範囲）において各デューティ比にそれぞれ対応する対応相数が予め定められ、処理部４に設けられた図示しない記憶部には、その対応関係を特定する情報が記憶されている。

図６には、デューティ比の範囲毎に駆動相数を対応付けたデータを概念的に示しており、このような情報がデータテーブルとして、或いはプログラムとして記憶部に記憶されている。図６の例では、デューティ比ＤｕがＤ０の場合には、駆動相数（対応相数）がＡ１と定められ、Ｄ０より大きく且つＤ１未満の範囲では、駆動相数（対応相数）がＡ２と定められ、Ｄ１の場合には、駆動相数（対応相数）がＡ３と定められるといった具合に、デューティ比毎に対応付けられた駆動相数が特定できるようになっている。

このように処理部４において各々のデューティ比に予め対応付けられる各々の駆動相数（対応相数）は、各々のデューティ比のときに制御部２（駆動部）が上述した所定の駆動方式（ＰＷＭ信号の周期が固定値Ｔであり、多相変換部４０において駆動する相数がＸである場合、Ｘ個の電圧変換部をＴ／Ｘずつ時間をずらして駆動する方式）で多相変換部４０を駆動する場合において出力側導電路３２で生じるリップル電流の実効電流値が最も小さくなる相数である。

例えば、代表例となる４相式（多相変換部４０の最大駆動相数が４である構成）では、多相変換部４０において駆動する相数が２である場合、２個の電圧変換部をＴ／２ずつ時間をずらして駆動する。同様に、駆動する相数が３である場合、３個の電圧変換部をＴ／３ずつ時間をずらして駆動し、駆動する相数が４である場合、４個の電圧変換部をＴ／４ずつ時間をずらして駆動することになる。１個の電圧変換部のみを駆動する場合には、単相式と同様に駆動することになる。このような４種類の駆動相数が想定される場合、各デューティ比に対応付けて、４種類の駆動相数のうちのリップル電流の実効電流値が最も小さくなる相数を定めておく。

具体的には、図７のように対応関係を定める。図７は、上述した「所定の駆動方式」で多相変換部４０を駆動する場合の、リップル電流の実効電流（実効電流値）とデューティ比との関係を、駆動相数毎に示したものである。このグラフでは、駆動相数が１であるときに上述の「所定の駆動方式」で駆動したときの実効電流値とデューティ比との関係を太線Ｅ１で示し、駆動相数が２であるときに上述の「所定の駆動方式」で駆動したときの実効電流値とデューティ比との関係を破線Ｅ２で示している。更に、駆動相数が３であるときに上述の「所定の駆動方式」で駆動したときの実効電流値とデューティ比との関係を破線Ｅ３で示し、駆動相数が４であるときに上述の「所定の駆動方式」で駆動したときの実効電流値とデューティ比との関係を破線Ｅ４で示している。

この例では、リップル電流の実効電流値が最も小さくなる相数は、デューティ比がＤ０より大きくＤ１未満の範囲１では４相であり、Ｄ１より大きくＤ２未満の範囲２では３相であり、Ｄ２より大きくＤ３未満の範囲３、及びＤ３より大きくＤ４未満の範囲４では４相であり、Ｄ４より大きくＤ５未満の範囲５では３相であり、Ｄ５より大きくＤ６未満の範囲６では４相である。

従って、上記範囲１では駆動相数（対応相数）を４とし、範囲２では駆動相数を３とし、範囲３，４では駆動相数を４とし、範囲５では駆動相数を３とし、範囲６では駆動相数を４とする。また、デューティ比がＤ０，Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６のときにはリップル電流の実効電流値が最も小さくなる相数が２以上になるが、これらのデューティ比については、リップル電流の実効電流値が最も小さくなるいずれか一つの相数を対応付けておけばよい。

以上のように、処理部４において、デューティ比毎に駆動相数（対応相数）が対応付けられているため、処理部４は、デューティ比が決定する毎に、その対応関係に基づいて決定したデューティ比に対応する駆動相数（対応相数）を選択する。

このように処理部４によって決定されたデューティ比、及び駆動相数（対応相数）は、処理部４から制御部２に伝達される。そして、駆動部に相当する制御部２は、多相変換部４０を構成する全ての電圧変換部４１Ａ，４１Ｂ・・・４１Ｎのうち、処理部４から伝達された駆動相数（対応相数）の数だけを駆動対象とし、これらの電圧変換部を構成するスイッチング素子対し、処理部４から伝達されたデューティ比で定められたＰＷＭ信号を出力する。具体的には、処理部４から伝達された駆動相数（対応相数）がＸであれば、上述した所定の駆動方式（ＰＷＭ信号の周期が固定値Ｔであり、Ｘ個の電圧変換部をＴ／Ｘずつ時間をずらして駆動する方式）で多相変換部４０を駆動する。

以上のような構成によれば、制御部２（駆動部）がＰＷＭ信号によって多相変換部４０を駆動する際に、そのＰＷＭ信号のデューティ比に予め対応付けられている数（対応相数）の電圧変換部を選択して駆動することができる。つまり、予め各デューティ比に適した相数をそれぞれ定めておけば、実際に制御部２（駆動部）がＰＷＭ信号を出力して多相変換部４０を駆動する際に、全ての相数を一律に駆動するのではなく、ＰＷＭ信号のデューティ比に適した相数を選択して駆動することが可能となる。しかも、デューティ比に適した制御を行う上でスイッチング周波数を増大させる必要がなく、スイッチング損失も抑えやすくなる。

特に、多相変換部４０において高出力、高効率を実現しながらも、スイッチング周波数を増大させずに出力側導電路３２で生じるリップル電流を効果的に低減することができ、このようなリップル電流の低減効果により、フィルタ用コンデンサの必要容量を抑えやすくなる。よって、スイッチング損失の増大を抑えて、コンデンサの小型化、ひいては装置サイズの小型化を図ることができる。

また、相数選択部に相当する処理部４は、決定したデューティ比が多相変換部４０の最大相数以下のいずれかの自然数Ｙによって定まる１／Ｙとなる場合に、Ｚ／Ｙが自然数である条件を満たすＺを対応相数として選択する構成となっている。例えば、代表例のように最大相数が４である場合、デューティ比が１／２（５０％）の場合（即ち、Ｙ＝２）、Ｚ／２が自然数である条件を満たす２又は４を対応相数Ｚ（駆動相数）として選択する。また、デューティ比が１／３（約３３％）の場合（即ち、Ｙ＝３）、Ｚ／３が自然数である条件を満たす３を対応相数Ｚ（駆動相数）として選択し、デューティ比が１／４（２５％）の場合（即ち、Ｙ＝４）、Ｚ／４が自然数である条件を満たす４を対応相数Ｚ（駆動相数）として選択する。このような関係であれば、出力側において、リップル電流の打ち消し合いの効果がより一層高くなり、リップルをより一層効果的に低減することができる。

例えば、デューティ比が１／２（５０％）の場合、対応相数（駆動相数）を２として、上述した「所定の駆動方式」で駆動すれば、一方の相の駆動では、出力側のリップル電流が符号６１のような波形となり、他方の相の駆動では、出力側のリップル電流が符号６２のような波形となるため、図８のように打ち消し合いの効果が生じ、リップル電流を効果的に抑えることができる。

＜他の実施例＞
本発明は上記記述及び図面によって説明した実施例に限定されるものではなく、例えば次のような実施例も本発明の技術的範囲に含まれる。
（１）実施例１では、図７のような関係に基づき、最大相数が４である場合においてデューティ比毎に実効電流値が最も低くなる相数を定める例を代表例として示したが、最大相数がこれ以外の数であってもよい。例えば、図９のような関係に基づき、最大相数が６である場合においてデューティ比毎に実効電流値が最も低くなる相数を定めてもよい。
（２）上述した実施例では、降圧型の多相ＤＣＤＣコンバータの例を示したが、予めデューティ比毎に相数を対応付けておき、決定したデューティ比に対応付けられた相数で駆動するという思想は、昇圧型の多相ＤＣＤＣコンバータや、昇降圧型の多相ＤＣＤＣコンバータに適用してもよい。

１…多相ＤＣＤＣコンバータ
２…制御部（駆動部）
４…処理部（デューティ比決定部、相数選択部）
１０…直流電源
３１…入力側導電路
３２…出力側導電路
４０…多相変換部
４１Ａ，４１Ｂ，４１Ｎ…電圧変換部
５１Ａ，５１Ｂ，５１Ｎ，５２Ａ，５２Ｂ，５２Ｎ…スイッチング素子

Claims (4)

1. スイッチング素子を備える電圧変換部が、直流電源に接続される入力側導電路と出力側導電路との間に複数設けられ、各々の前記電圧変換部が、前記入力側導電路に印加された電圧を変換して前記出力側導電路に出力する構成をなす多相変換部と、
   前記スイッチング素子に与えるＰＷＭ信号のデューティ比を決定するデューティ比決定部と、
   前記デューティ比決定部によって決定可能なデューティ比の範囲において各デューティ比にそれぞれ対応する対応相数が予め定められ、前記デューティ比決定部によって決定したデューティ比に基づき、その決定したデューティ比に対応付けられている対応相数を選択する相数選択部と、
   前記デューティ比決定部で決定されたデューティ比のＰＷＭ信号を、前記相数選択部によって選択された前記対応相数の前記電圧変換部に出力し、前記対応相数の前記電圧変換部を構成する前記スイッチング素子を駆動する駆動部を有する多相ＤＣＤＣコンバータ。
2. 前記相数選択部において予め各々のデューティ比に対応付けられる各々の前記対応相数は、各々のデューティ比のときに前記駆動部が所定の駆動方式で前記多相変換部を駆動する場合において前記出力側導電路で生じるリップル電流の実効電流値が最も小さくなる相数である請求項１に記載の多相ＤＣＤＣコンバータ。
3. 前記駆動部による前記所定の駆動方式は、当該駆動部で発生するＰＷＭ信号の周期がＴであり、前記多相変換部において駆動する相数がＸである場合、Ｘ個の前記電圧変換部をＴ／Ｘずつ時間をずらして駆動する方式である請求項２に記載の多相ＤＣＤＣコンバータ。
4. 前記相数選択部は、前記デューティ比決定部で決定したデューティ比が前記多相変換部の最大相数以下のいずれかの自然数Ｙによって定まる１／Ｙとなる場合に、Ｚ／Ｙが自然数である条件を満たすＺを前記対応相数として選択する請求項３に記載の多相ＤＣＤＣコンバータ。

Images