JP2013090520A - Dcdcコンバータ - Google Patents
Dcdcコンバータ Download PDFInfo
- Publication number
- JP2013090520A JP2013090520A JP2011231462A JP2011231462A JP2013090520A JP 2013090520 A JP2013090520 A JP 2013090520A JP 2011231462 A JP2011231462 A JP 2011231462A JP 2011231462 A JP2011231462 A JP 2011231462A JP 2013090520 A JP2013090520 A JP 2013090520A
- Authority
- JP
- Japan
- Prior art keywords
- output voltage
- dcdc converter
- switching element
- average value
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】デジタル制御方式のDCDCコンバータCVにおいて、DCDCコンバータCVの出力電圧のリプルを好適に抑制することのできるDCDCコンバータを提供する。
【解決手段】AD変換部B1において、DCDCコンバータCVの出力電圧の1周期毎に、上記出力電圧の1周期を2のN乗(N=1)で除算した時間間隔で上記出力電圧をサンプリングしてかつ、サンプリングされた出力電圧をデジタルデータとして取得する。そして、平均値算出部B2において、取得されたデジタルデータとしての上記出力電圧Voutの平均値VAをデジタル処理によって算出する。そして、フィードバック制御部B3において、上記平均値VAを目標電圧VREFにフィードバック制御するための閾値Cαを算出し、算出された閾値Cαを入力としてスイッチング素子16に対する操作信号SW(PWM信号)を生成する。
【選択図】 図1
【解決手段】AD変換部B1において、DCDCコンバータCVの出力電圧の1周期毎に、上記出力電圧の1周期を2のN乗(N=1)で除算した時間間隔で上記出力電圧をサンプリングしてかつ、サンプリングされた出力電圧をデジタルデータとして取得する。そして、平均値算出部B2において、取得されたデジタルデータとしての上記出力電圧Voutの平均値VAをデジタル処理によって算出する。そして、フィードバック制御部B3において、上記平均値VAを目標電圧VREFにフィードバック制御するための閾値Cαを算出し、算出された閾値Cαを入力としてスイッチング素子16に対する操作信号SW(PWM信号)を生成する。
【選択図】 図1
Description
本発明は、スイッチング素子の開閉操作信号に基づく該スイッチング素子の開閉操作によって電力変換を行うDCDCコンバータに関する。
従来、下記特許文献1に見られるように、スイッチング素子及びADコンバータ等を備えて構成されるアナログ制御方式のDCDCコンバータが知られている。詳しくは、このDCDCコンバータでは、まず、DCDCコンバータの出力電圧の検出値をADコンバータによって所定周期tでAD変換し、AD変換された出力電圧と規定値とを比較器(コンパレータ)で比較する。そして、AD変換された出力電圧がn回(nは2以上の整数)連続して規定値よりも大きい場合、出力電圧を低下させるようにスイッチング素子の操作信号を変更する。一方、上記出力電圧がn回連続して規定値よりも小さい場合、出力電圧を上昇させるようにスイッチング素子の操作信号を変更する。
ここでは、さらに、リプル(変動)を伴うDCDCコンバータの出力電圧の1周期をTとすると、下式(e1)が成立するように出力電圧のAD変換周期tを設定している。
t<T/2 かつ t×(n―1)≧T/2 …(e1)
こうした構成によれば、DCDCコンバータの出力電圧のリプルが大きい場合であっても、出力電圧の制御に用いる電圧検出値を出力電圧の平均値に極力近づけることができる。これにより、電圧検出値及び上記平均値の偏差が出力電圧の制御に及ぼす影響の抑制を図っている。
t<T/2 かつ t×(n―1)≧T/2 …(e1)
こうした構成によれば、DCDCコンバータの出力電圧のリプルが大きい場合であっても、出力電圧の制御に用いる電圧検出値を出力電圧の平均値に極力近づけることができる。これにより、電圧検出値及び上記平均値の偏差が出力電圧の制御に及ぼす影響の抑制を図っている。
なお、DCDCコンバータの出力電圧の制御に用いる電圧検出値を上記平均値に近づける技術としては、上述した技術の他に、例えば、DCDCコンバータの出力側にリアクトル及びコンデンサからなる平滑回路を設けたり、ローパスフィルタ回路(例えばRCフィルタ)によって電圧検出値の高周波成分を除去したりする技術もある。
ところで、DCDCコンバータとしては、上記アナログ制御方式のものの他に、デジタル制御方式のものもある。このDCDCコンバータでは通常、AD変換された出力電圧(2進数表記されたデジタルデータ)を目標電圧にフィードバック制御するためのスイッチング素子の操作信号がデジタル処理によって生成される。
ここで、デジタル制御方式のDCDCコンバータにおいても、電圧検出値及び上記平均値の偏差が出力電圧の制御に及ぼす影響の抑制を図る観点から、電圧検出値を上記平均値に近づけることが望まれる。しかしながら、上述した平滑回路を設ける技術を採用すると、DCDCコンバータの体格の増大を招くおそれがある。また、ローパスフィルタ回路を用いる技術を採用すると、出力電圧の変化が大きくなまされるため、出力電圧のフィードバック制御の応答性が大きく低下するおそれもある。このように、デジタル制御方式のDCDCコンバータにおいて、出力電圧のリプルが大きい状況下で出力電圧を適切にフィードバック制御する技術は、未だ改善の余地を残すものとなっている。
なお、出力電圧がフィードバック制御されるDCDCコンバータに限らず、DCDCコンバータの出力電流がその目標値にフィードバック制御されるDCDCコンバータであっても、出力電流のリプルが生じ得るため、上述した問題が起こり得る。
本発明は、上記課題を解決するためになされたものであり、その目的は、デジタル制御方式のDCDCコンバータにおいて、DCDCコンバータの出力電圧又は出力電流のフィードバック制御を適切に行うことのできるDCDCコンバータを提供することにある。
以下、上記課題を解決するための手段、及びその作用効果について記載する。
請求項1記載の発明は、スイッチング素子の開閉操作信号に基づく該スイッチング素子の開閉操作によって電力変換を行うDCDCコンバータにおいて、当該DCDCコンバータの出力電圧又は出力電流のいずれかである電気的状態量の1周期の「1/2」の期間を規定期間とし、前記規定期間だけ離間した一対のタイミングにおいて前記電気的状態量をサンプリングしてかつ、該サンプリングされた電気的状態量をデジタルデータとして取得するデータ取得手段と、前記データ取得手段によって取得された一対のタイミングにおけるデジタルデータの1組又は複数組の平均値をデジタル処理によって算出する平均値算出手段と、前記算出された平均値を目標値にフィードバック制御すべく前記操作信号をデジタル処理によって生成する操作信号生成手段とを備えることを特徴とする。
上記発明では、DCDCコンバータの上記電気的状態量の1周期の「1/2」の期間を規定期間とし、規定期間だけ離間した一対のタイミングにおいて電気的状態量をサンプリングしてかつ、サンプリングされた電気的状態量をデジタルデータとして取得する。次に、取得された上記一対のタイミングにおけるデジタルデータの1組又は複数組の平均値を平均値算出手段によって算出する。こうして算出される平均値は、リプルを伴う電気的状態量の時間平均値に近似する。すなわち、平均値算出手段によって算出される平均値は、リプルが極力除去されたものとなっている。そして、算出される平均値を目標値にフィードバック制御すべくスイッチング素子の操作信号を生成し、生成された操作信号に基づくスイッチング素子の開閉操作によってDCDCコンバータの電力変換を行う。
こうした上記発明によれば、DCDCコンバータの電気的状態量及びその時間平均値の偏差が電気的状態量のフィードバック制御に及ぼす影響を抑制することができる。すなわち、電気的状態量のフィードバック制御を適切に行うことができる。したがって、例えば、DCDCコンバータの出力側に平滑回路を設けたり、制御量としての電気的状態量の高周波成分をローパスフィルタ回路によって除去したりする必要がなくなる。このため、DCDCコンバータの体格が増大したり、フィードバック制御の応答性が大きく低下したりすることを回避することができる。
請求項2記載の発明は、請求項1記載の発明において、前記平均値算出手段は、前記データ取得手段によって取得された2のN乗個(Nは正の整数)のデジタルデータの平均値をデジタル処理によって算出することを特徴とする。
上記発明では、操作信号を生成するための一連の処理をデジタル処理としている。デジタル処理では通常、2進数表記されたデジタルデータを扱うこととなる。ここで、上記発明では、2のN乗個のデジタルデータとしての電気的状態量の平均値をデジタル処理によって算出している。ここでは、具体的には、これら2のN乗個のデジタルデータの加算処理の後、加算されたデジタルデータ(被除数)の除算処理が行われる。ここで、上記除算処理は、除数が「2のN乗」であるため、被除数であるデジタルデータをNビットシフトさせる処理となる。すなわち、除算処理に要する時間を好適に短縮することができる。このため、上記発明によれば、操作信号を生成するためのデジタル処理に要する演算時間が長くなることを好適に回避することができる。
請求項3記載の発明は、請求項1又は2記載の発明において、当該DCDCコンバータは、車両に搭載され、前記車両には、当該DCDCコンバータの給電先となる車載機器が備えられることを特徴とする。
上記発明では、DCDCコンバータの給電先が車載機器(例えば、車載補機やヘッドライト)とされている。ここで、車載機器の要求電力が変化しやすいことから、給電元となるDCDCコンバータの電気的状態量が変化しやすい。こうした状況下において、変化した電気的状態量を速やかに目標値にフィードバック制御することが要求される。こうした要求を満たすためには、例えば、ローパスフィルタ回路(例えばRCフィルタ)によって出力電圧の検出値の高周波成分を除去する手法を採用することはできない。このため、フィードバック制御の高い応答性が要求される上記発明は、応答性の低下の抑制を図ることが可能な請求項1記載の発明の発明特定事項を備えるメリットが大きい。
請求項4記載の発明は、請求項1〜3のいずれか1項に記載の発明において、前記スイッチング素子の両端には、電源が接続され、前記データ取得手段は、前記スイッチング素子の閉操作によって該スイッチング素子に電流の流通が開始されるタイミング、及び前記スイッチング素子の開操作によって該スイッチング素子の電流の流通が停止されるタイミングのうち少なくとも1つを避けて前記電気的状態量をサンプリングすることを特徴とする。
スイッチング素子の閉操作によって上記電流の流通が開始されるタイミングや、スイッチング素子の開操作によって上記電流の流通が停止されるタイミングでは、スイッチングノイズが発生しやすい。この点に鑑み、上記発明では、上記態様にて電気的状態量をサンプリングする。このため、サンプリングされる電気的状態量にスイッチングノイズが重畳されることを抑制できる。
(第1の実施形態)
以下、本発明にかかるデジタル制御方式のDCDCコンバータを具体化した第1の実施形態について、図面を参照しつつ説明する。
以下、本発明にかかるデジタル制御方式のDCDCコンバータを具体化した第1の実施形態について、図面を参照しつつ説明する。
図1に、本実施形態にかかるDCDCコンバータの全体構成を示す。
図示されるように、DCDCコンバータCVは、バッテリ10に接続可能とされている。DCDCコンバータCVは、降圧回路12及び制御回路14を備えて構成され、バッテリ10の電圧を降圧して出力するバックコンバータである。なお、DCDCコンバータCVは、例えば、降圧回路12及び制御回路14が回路基板(例えば単一の回路基板)上に実装されて且つ上記回路基板が筐体(ケース)に収容されてなるものである。
上記降圧回路12は、スイッチング素子16としてのPNP型バイポーラトランジスタ、ダイオード18、リアクトル20及びコンデンサ22を備えて構成されている。詳しくは、バッテリ10の正極側は、スイッチング素子16のエミッタに接続され、スイッチング素子16のコレクタは、ダイオード18のカソード側に接続されている。また、バッテリ10の負極側は、ダイオード18のアノード側に接続されている。なお、スイッチング素子16のベース及びコレクタ間は、抵抗体24を介して接続されている。また、ダイオード18の両端には、リアクトル20及びコンデンサ22からなる平滑回路(LCフィルタ)が接続されている。
DCDCコンバータCVの一対の出力側は、負荷26に接続されている。なお、DCDCコンバータCVの出力側には、DCDCコンバータCVの出力電圧(平滑回路の出力電圧)を検出する電圧センサ28が備えられている。
次に、本実施形態の特徴的構成である制御回路14について説明する。
制御回路14は、AD変換部B1、平均値算出部B2、フィードバック制御部B3、PWM生成部B4、第1の検出信号生成部B5及び第2の検出信号生成部B6を備えて構成されるデジタル処理手段である。なお、制御回路14は、例えば、これらB1〜B6がICチップ(単一のICチップ)に内蔵されてなるマイコンである。
AD変換部B1は、電圧センサ28によって検出されるアナログデータとしての出力電圧を所定のタイミングでサンプリングしてかつ、サンプリングされた出力電圧を2進数表記のデジタルデータに変換するAD変換処理を行うデータ取得手段である。なお、AD変換処理は、後述する第1の検出信号生成部B5及び第2の検出信号生成部B6によって指示されるタイミングで実行される。また、本実施形態では、以降、2進数表記されたデジタルデータとしての上記出力電圧を「Vout」として示すこととする。
平均値算出部B2は、AD変換部B1から出力される出力電圧Voutを順次レジスタに格納し、格納された2のN乗個(Nは1以上の整数であり、本実施形態では「N=1」)の出力電圧Voutの平均値(以下、フィードバック電圧VA)をデジタル処理によって算出する。この処理について詳しく説明すると、まず、2のN乗個の出力電圧Voutの加算処理を行う、そして、加算された被除数としての出力電圧Voutを除数「2のN乗」で除算する処理を行う。ここでは、除数が「2のN乗」であるため、被除数であるデジタルデータをNビットシフトさせる処理となる。こうした処理によれば、除算処理に要する時間を好適に短縮できる。
フィードバック制御部B3は、上記フィードバック電圧VAと目標電圧VREFとに基づき、フィードバック電圧VAを目標電圧VREFにフィードバック制御するための操作量としての閾値Cαを算出する。ここで、閾値Cαは、具体的には例えば、フィードバック電圧VA及び目標電圧VREFの偏差に基づく比例積分制御(PI制御)によって算出すればよい。
PWM生成部B4は、フィードバック制御部B3から出力される閾値Cαと、所定周期で入力されるクロック(マスタクロック)に同期してカウントアップされるカウンタ値との大小比較に基づき、スイッチング素子16の操作信号SWとしてのPWM信号(2値信号)を生成する。詳しくは、カウンタ値が閾値Cαよりも小さい場合に論理「H」のPWM信号を生成し、カウンタ値が閾値Cα以上となる場合に論理「L」のPWM信号を生成する。
上記態様にて生成された操作信号SWは、スイッチング素子16のベースに伝達され、これにより、スイッチング素子16がオンオフ操作される。そして、これにより、DCDCコンバータCVの出力電圧が目標電圧VREFにフィードバック制御される。
ちなみに、上記カウンタ値がその上限値に到達する場合、カウンタ値のリセット処理が行われる。このため、カウンタ値は、デジタル処理によって生成されたのこぎり波状の信号(キャリア)となる。また、カウンタ値が所定周期でリセットされること、及びDCDCコンバータCVの備えるスイッチング素子16が1つであることから、本実施形態では、カウンタ値のリセット周期がスイッチング素子16のスイッチング周期Tswとなる。
第1の検出信号生成部B5は、AD変換部B1に対して第1の検出タイミング信号AD1を出力する。また、第2の検出信号生成部B6は、AD変換部B1に対して第2の検出タイミング信号AD2を出力する。詳しくは、これら検出信号生成部B5,B6は、PWM生成部B4の出力値から把握されるスイッチング素子16のオンタイミングを基準タイミングとして、マスタクロックに同期してカウントアップされるカウンタ値に基づき上記検出タイミング信号AD1,AD2を出力する。これら検出タイミング信号AD1,AD2は、AD変換部B1におけるAD変換処理の実行タイミングを指示するための信号である。以下、図2を用いて、第1の検出信号生成部B5及び第2の検出信号生成部B6からの上記検出タイミング信号AD1,AD2の出力態様について説明する。
図2は、本実施形態にかかるDCDCコンバータCVの出力電圧のサンプリング態様の一例である。詳しくは、図2(a)は、DCDCコンバータCVの出力電圧の推移を示し、図2(b)は、PWM生成部B4からの操作信号SWの出力状態の推移を示し、図2(c)は、第1の検出信号生成部B5からの第1の検出タイミング信号AD1の出力状態の推移を示し、図2(d)は、第2の検出信号生成部B6からの第2の検出タイミング信号AD2の出力状態の推移を示す。なお、図2(a)では、上記出力電圧の波形として、略正弦波状の波形(例えば、出力電圧の基本波成分)を示しているが、実際には、出力電圧には基本波成分の他に高調波成分も含まれ得る。
図示されるように、DCDCコンバータCVの出力電圧はリプルを伴っている。ここで、本実施形態では、DCDCコンバータCVの出力電圧の1周期(スイッチング周期Tswと同じ周期)であるサンプリング期間毎に、上記出力電圧の1周期をサンプリング数である「2」で除算した時間間隔(サンプリング周期Tsp)で上記出力電圧をサンプリングする。なお、本実施形態では、サンプリング周期Tspは、スイッチング周期Tswの「1/2」となる。
詳しくは、スイッチング素子16のオンタイミングである時刻t1から所定時間T0経過する時刻t2において、第1の検出信号生成部B5から第1の検出タイミング信号AD1が出力される。これにより、DCDCコンバータCVの出力電圧「V1」がサンプリングされる。
その後、時刻t2からサンプリング周期Tsp経過した時刻t3において、第2の検出信号生成部B6から第2の検出タイミング信号AD2が出力される。これにより、DCDCコンバータCVの出力電圧「V2」がサンプリングされる。
こうしてサンプリングされた1対の出力電圧V1,V2を入力として平均値算出部B2によって算出されるフィードバック電圧VAは、DCDCコンバータCVの出力電圧の時間平均値を平均電圧Vaveとし、「V1―Vave=α、Vave―V2=β」とすると、下式(e2)で表される。
VA=(V1+V2)/2=Vave+(α―β)/2…(e2)
本実施形態では、上述したように、DCDCコンバータCVの出力電圧の1周期を「2」で除算した時間間隔としてサンプリング周期Tspを設定していることから、上式(e2)で表される上記フィードバック電圧VAの「(α―β)/2」が非常に小さい値となる。すなわち、フィードバック電圧VAは、上記平均電圧Vaveに近似する。さらに換言すれば、上記フィードバック電圧VAは、リプルが適切に除去されたものとなっている。こうして算出されるフィードバック電圧VAを用いてフィードバック制御を行うことで、平均電圧Vave及びサンプリングされた出力電圧の偏差がフィードバック制御に及ぼす影響を好適に抑制することができる。
VA=(V1+V2)/2=Vave+(α―β)/2…(e2)
本実施形態では、上述したように、DCDCコンバータCVの出力電圧の1周期を「2」で除算した時間間隔としてサンプリング周期Tspを設定していることから、上式(e2)で表される上記フィードバック電圧VAの「(α―β)/2」が非常に小さい値となる。すなわち、フィードバック電圧VAは、上記平均電圧Vaveに近似する。さらに換言すれば、上記フィードバック電圧VAは、リプルが適切に除去されたものとなっている。こうして算出されるフィードバック電圧VAを用いてフィードバック制御を行うことで、平均電圧Vave及びサンプリングされた出力電圧の偏差がフィードバック制御に及ぼす影響を好適に抑制することができる。
これに対し、図3に示す従来技術にかかる出力電圧のサンプリング手法では、制御量としての上記出力電圧を平均電圧Vaveに近似させることができないおそれがある。詳しくは、図3(a)及び図3(b)は、先の図2(a)及び図2(b)に対応している。
図示される例では、DCDCコンバータCVの出力電圧の1周期(スイッチング周期Tsw)毎に、出力電圧を1回サンプリングしている。本実施形態では、時刻t2においてサンプリングされた出力電圧を下式(e3)にて表す。
V1=Vave+α…(e3)
上式(e3)にて表される出力電圧の「α」は、上述した(e2)の「(α―β)/2」とは異なり、必ずしも小さい値にならない。このため、制御量としての出力電圧が平均電圧Vaveから大きく乖離する蓋然性が高い。したがって、こうして取得された出力電圧を用いる場合、出力電圧及び平均電圧Vaveの偏差がフィードバック制御に及ぼす影響を適切に抑制できない蓋然性が高い。
V1=Vave+α…(e3)
上式(e3)にて表される出力電圧の「α」は、上述した(e2)の「(α―β)/2」とは異なり、必ずしも小さい値にならない。このため、制御量としての出力電圧が平均電圧Vaveから大きく乖離する蓋然性が高い。したがって、こうして取得された出力電圧を用いる場合、出力電圧及び平均電圧Vaveの偏差がフィードバック制御に及ぼす影響を適切に抑制できない蓋然性が高い。
このように、本実施形態では、DCDCコンバータCVの出力電圧の1周期を「2」で除算した時間間隔をサンプリング周期Tspとし、AD変換部B1において、DCDCコンバータCVの出力電圧の1周期毎に、上記サンプリング周期Tspで出力電圧のAD変換処理を行った。そして、平均値算出部B2において、AD変換処理によって取得された2つの出力電圧Voutを入力としてデジタル処理によってフィードバック電圧VAを算出し、算出されたフィードバック電圧VAを用いてフィードバック制御を行った。
こうした構成によれば、フィードバック電圧VAを上記平均電圧Vaveに近似させることができるため、DCDCコンバータCVの出力電圧のフィードバック制御を適切に行うことができる。したがって、例えば、リアクトル20のインダクタンスやコンデンサ22の静電容量を大きくしたり、制御量としての上記出力電圧の高周波成分をローパスフィルタ回路によって除去したりする必要がない。このため、DCDCコンバータCVの体格が増大したり、フィードバック制御の応答性が大きく低下したりすることを回避することができる。
さらに、2のN乗個(N=1)のデジタルデータとしての出力電圧Voutを入力としてデジタル処理によってフィードバック電圧VAを算出した。このため、制御回路14において、スイッチング素子16の操作信号SWを生成するためのデジタル処理に要する演算時間が長くなることを好適に回避することもできる。
(第2の実施形態)
以下、第2の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
以下、第2の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
図4に、本実施形態にかかるDCDCコンバータの全体構成を示す。なお、図4において、先の図1に示した部材等と同一の部材等については、便宜上同一の符号を示している。
本実施形態では、DCDCコンバータCVが、車載主機として回転機及びエンジンを備えるハイブリッド車両に搭載されている。
詳しくは、高圧バッテリ30は、車載主機としての図示しない回転機(モータジェネレータ)等の電力供給源であり、例えば数百V以上の所定の高電圧を有する蓄電池である。なお、高圧バッテリ30としては、例えば、リチウムイオン蓄電池や、ニッケル水素蓄電池を採用することができる。
上記降圧回路12は、一対のスイッチング素子Sp1,Sn1の直列接続体及び一対のスイッチング素子Sp2,Sn2の直列接続体の並列接続体(フルブリッジ回路)と、トランス32とを備えて構成されている。ここで、本実施形態では、上記スイッチング素子Sjk(j=p,n、k=1,2)として、NチャネルMOSトランジスタを想定している。
高電位側のスイッチング素子Sp1,Sp2の入力端子(ドレイン)は、高圧バッテリ30の正極側に接続され、低電位側のスイッチング素子Sn1,Sn2の出力端子(ソース)は、高圧バッテリ30の負極側に接続されている。なお、スイッチング素子Sjkのドレイン−ソース間のそれぞれには、スイッチング素子Sjkの図示しない寄生ダイオード又はフリーホイールダイオードが接続されている。
一対のスイッチング素子Sp1,Sn1の接続点、及び一対のスイッチング素子Sp2,Sn2の接続点のそれぞれには、トランス32の1次側コイル32aの両端のそれぞれが接続されている。
トランス32の2次側コイル32bの両端のそれぞれは、ダイオードRD1,RD2のアノード側に接続され、これらダイオードRD1,RD2のカソード側は短絡されている。そして、ダイオードRD1,RD2は、リアクトル34及びコンデンサ36からなる平滑回路に接続されている。
上記高圧バッテリ30やDCDCコンバータCVの1次側は、車載高圧システムを構成し、DCDCコンバータCVの上記ケースに接続されたグランドラインGLから絶縁されている。これに対し、DCDCコンバータCVの2次側は、グランドラインGLを基準電位として動作する車載低圧システムを構成する。
このため、本実施形態では、トランス32の2次側コイル32bの中点タップmtがグランドラインGLに接続されている。こうした構成によれば、ダイオードRD1,RD2は、高電位側のスイッチング素子Sp1及び低電位側のスイッチング素子Sn2がオン状態とされるか、高電位側のスイッチング素子Sp2及び低電位側のスイッチング素子Sn1がオン状態とされるかに応じて、2次側コイル32bの両端の電圧の「1/2」の電圧を交互に出力することとなる。なお、中点タップmtとは、トランス32の2次側コイル32bの中央(両端子から等距離にある点である中点)に接続された端子のことである。
DCDCコンバータCVの一対の出力側は、車載負荷38に接続されている。本実施形態では、車載負荷38として、低圧バッテリや、車室内空調用の空調装置(より詳しくは、空調装置の備える送風用ファンや暖房用のヒータ等)、ヘッドライト、更にはエンジン駆動用のアクチュエータ(燃料噴射弁等)を想定している。なお、低圧バッテリは、所定の低電圧(例えば12V)を出力する蓄電池(例えば鉛蓄電池)である。
制御回路14において、PWM生成部B4は、スイッチング素子Sjkの操作信号gjk(j=p,n、k=1,2)をデジタル処理によって生成する。
次に、図5を用いて、本実施形態にかかるDCDCコンバータCVの出力電圧のサンプリング態様について説明する。詳しくは、図5(b)〜図5(e)は、PWM生成部B4からの操作信号gjkの出力状態の推移を示し、図5(a)、図5(f)及び図5(g)は、先の図2(a)、図2(c)及び図2(d)に対応している。
図示されるように、本実施形態では、DCDCコンバータCVの出力電圧の1周期がスイッチング周期Tswの半分となっている。これは、本実施形態では、フルブリッジ回路を備えるDCDCコンバータCVを採用しているからである。
そして、上記第1の実施形態と同様に、サンプリング期間において出力電圧の1周期を「2」で除算した時間間隔をサンプリング周期Tspとする。
詳しくは、スイッチング素子16のオンタイミングである時刻t1から所定時間T0経過する時刻t2において、第1の検出信号生成部B5から第1の検出タイミング信号AD1が出力される。これにより、DCDCコンバータCVの出力電圧「V1」がサンプリングされる。
その後、時刻t2からサンプリング周期Tsp経過した時刻t3において、第2の検出信号生成部B6から第2の検出タイミング信号AD2が出力される。これにより、DCDCコンバータCVの出力電圧「V2」がサンプリングされる。
こうしてサンプリングされた出力電圧を入力として平均値算出部B2によって算出されるフィードバック電圧VAを、上記第1の実施形態の(e2)で表す。こうして算出されるフィードバック電圧VAによれば、出力電圧のフィードバック制御を適切に行うことができる。
これに対し、従来技術にかかる出力電圧のサンプリング態様を図6に示す。詳しくは、図6(a)〜図6(e)は、先の図5(a)〜図5(e)に対応している。
図示される例では、DCDCコンバータCVのスイッチング周期Tsw毎に出力電圧を1回サンプリングしている。こうしてサンプリングされた出力電圧を上記第1の実施形態の(e3)にて表す。
ちなみに、従来技術にかかる出力電圧のサンプリング態様の他の一例を図7に示す。詳しくは、図7(a)〜図7(e)は、先の図6(a)〜図6(e)に対応している。
図示される例では、先の図6と同様に、DCDCコンバータCVのスイッチング周期Tsw毎に出力電圧を1回サンプリングしている。なお、時刻t2においてサンプリングされた出力電圧「V3」を下式(e4)にて表す。
V3=Vave―α…(e4)
上式(e3),(e4)にて表される出力電圧の「α」は、上記第1の実施形態で述べたように必ずしも小さい値とならない。このため、こうして取得された出力電圧Voutによっては、出力電圧のフィードバック制御を適切に行うことができない蓋然性が高い。
V3=Vave―α…(e4)
上式(e3),(e4)にて表される出力電圧の「α」は、上記第1の実施形態で述べたように必ずしも小さい値とならない。このため、こうして取得された出力電圧Voutによっては、出力電圧のフィードバック制御を適切に行うことができない蓋然性が高い。
このように、本実施形態では、フルブリッジ回路を備えるDCDCコンバータCVにおいて、上述したサンプリング手法を用いることで、DCDCコンバータCVの出力電圧のフィードバック制御を適切に行うことができる。
さらに、本実施形態では、車載負荷38の要求電力が変化しやすいことから、給電元となるDCDCコンバータCVの出力電圧が変化しやすい。こうした状況下において、変化した出力電圧を速やかに目標電圧VREFにフィードバック制御することが要求される。こうした要求を満たすためには、制御量の応答性の低下が大きくなるリプル抑制手法(例えばローパスフィルタ回路)を採用することはできない。このため、出力電圧が変化しやすい本実施形態は、フィードバック制御の応答性の低下を抑制可能な上述した出力電圧のサンプリング手法を採用するメリットが大きい。
(第3の実施形態)
以下、第3の実施形態について、先の第2の実施形態との相違点を中心に図面を参照しつつ説明する。
以下、第3の実施形態について、先の第2の実施形態との相違点を中心に図面を参照しつつ説明する。
図8に、本実施形態にかかるDCDCコンバータCVの出力電圧のサンプリングの一例を示す。詳しくは、図8(a)〜図8(e)は、先の図5(a)〜図5(e)に対応している。なお、図8では、第1の検出タイミング信号AD1及び第2の検出タイミング信号AD2の出力状態の推移の図示を省略している。
図示されるように、本実施形態では、高電位側のスイッチング素子Sp1及び低電位側のスイッチング素子Sn2の双方がオン状態とされるタイミング(時刻t1,t5)、これらスイッチング素子Sp1,Sn2の双方がオン状態とされる状況下、少なくとも一方がオフ状態とされるタイミング(時刻t2,t6)、高電位側のスイッチング素子Sp2及び低電位側のスイッチング素子Sn1の双方がオン状態とされるタイミング(時刻t3)、及びこれらスイッチング素子Sp2,Sn1の双方がオン状態とされる状況下、少なくとも一方がオフ状態とされるタイミング(時刻t4)を避けて、上記第1,第2の検出信号生成部B5,B6にてDCDCコンバータCVの出力電圧のサンプリングタイミングを設定する。
これは、上述したタイミングにおいてスイッチングノイズが発生しやすいことから、スイッチングノイズが重畳されたDCDCコンバータCVの出力電圧がAD変換部B1に取り組まれることを回避するためである。こうした手法によれば、DCDCコンバータCVの出力電圧及び平均電圧Vaveの偏差の増大を好適に抑制でき、ひいては出力電圧のフィードバック制御をより適切に行うことができる。
(第4の実施形態)
以下、第4の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
以下、第4の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
図9に、本実施形態にかかるDCDCコンバータの全体構成を示す。なお、図9において、先の図1に示した部材等と同一の部材等については、便宜上同一の符号を示している。
図示されるように、制御回路14は、検出信号生成部B7を備えて構成されている。検出信号生成部B7は、上記第1の実施形態の第1の検出信号生成部B5及び第2の検出信号生成部B6と同様に、検出タイミング信号ADの出力によってAD変換部B1におけるAD変換処理の実行タイミングを指示する機能を有する。
図10に、本実施形態にかかるDCDCコンバータCVの出力電圧のサンプリング態様の一例を示す。詳しくは、図10(a)及び図10(b)は、先の図2(a)及び図2(b)に対応しており、図10(c)は、検出信号生成部B7からの検出タイミング信号ADの出力状態の推移を示す。
図示されるように、スイッチング素子16のオンタイミングである時刻t1から所定時間T0経過する時刻t2において、検出信号生成部B7から検出タイミング信号ADが出力される。これにより、DCDCコンバータCVの出力電圧「V1」がサンプリングされる。
その後、時刻t2からサンプリング周期Tsp経過した時刻t3において、上記検出信号生成部B7から検出タイミング信号ADが再度出力される。これにより、DCDCコンバータCVの出力電圧「V2」がサンプリングされる。
このように、本実施形態では、上記検出信号生成部B7を備えることで、平均電圧に近似するDCDCコンバータCVの出力電圧を適切にサンプリングすることができる。
(第5の実施形態)
以下、第5の実施形態について、先の第2の実施形態との相違点を中心に図面を参照しつつ説明する。
以下、第5の実施形態について、先の第2の実施形態との相違点を中心に図面を参照しつつ説明する。
図11に、本実施形態にかかるDCDCコンバータの全体構成を示す。なお、図11において、先の図4に示した部材等と同一の部材等については、便宜上同一の符号を示している。
図示されるように、制御回路14は、第1の検出信号生成部B5及び第2の検出信号生成部B6に加えて、第3の検出信号生成部B8及び第4の検出信号生成部B9を備えて構成されている。第3の検出信号生成部B8は、AD変換部B1に対して第3の検出タイミング信号AD3を出力し、第4の検出信号生成部B9は、AD変換部B1に対して第4の検出タイミング信号AD4を出力する機能を有する。こうした構成を用いて、本実施形態では、サンプリング期間を上記第2の実施形態の2倍の期間(スイッチング周期Tsw)とし、上記サンプリング期間毎において、出力電圧の1周期の「1/2」の期間だけ離間したタイミングで2のN乗個(本実施形態では「N=2」)の出力電圧をサンプリングする。そして、平均値算出部B2において、4つの出力電圧Voutの平均値としてフィードバック電圧VAを算出する。
図12に、本実施形態にかかるDCDCコンバータCVの出力電圧のサンプリング態様の一例を示す。詳しくは、図12(a)〜図12(g)は、先の図5(a)〜図5(g)に対応しており、図12(h)は、第3の検出信号生成部B8からの第3の検出タイミング信号AD3の出力状態の推移を示し、図12(i)は、第4の検出信号生成部B9からの第4の検出タイミング信号AD4の出力状態の推移を示す。
図示されるように、第2の検出信号生成部B6から第2の検出タイミング信号AD2が出力される時刻t3からサンプリング周期Tsp経過する時刻t4において、第3の検出信号生成部B8から第3の検出タイミング信号AD3が出力される。これにより、DCDCコンバータCVの出力電圧がサンプリングされる。
その後、時刻t4からサンプリング周期Tsp経過した時刻t5において、第4の検出信号生成部B9から第4の検出タイミング信号AD4が出力される。これにより、DCDCコンバータCVの出力電圧がサンプリングされる。
このように、本実施形態では、上記第1〜第4の検出信号生成部B5,B6,B8,B9を備えることで、平均電圧に近似するDCDCコンバータCVの出力電圧を適切にサンプリングすることができる。
(その他の実施形態)
なお、上記各実施形態は、以下のように変更して実施してもよい。
なお、上記各実施形態は、以下のように変更して実施してもよい。
・上記各実施形態において、出力電圧の1周期のM倍(Mは3以上の整数)の期間をサンプリング期間とし、サンプリング期間において「2×M」個の出力電圧をサンプリングしてもよい。この場合、フィードバック電圧VAの算出に用いる出力電圧Voutが2のL乗個(Lは3以上の整数)ならば、平均値算出部B2において、2のL乗個の出力電圧Voutの平均値としてフィードバック電圧VAが算出されることとなる。
・フィードバック電圧VAの算出に用いる出力電圧Voutnの個数としては、2のN乗個に限らずそれ以外であってもよい。この場合、フィードバック電圧VAの算出において、除算処理の除数が2のN乗とならないことから、除算処理に要する時間を短くできないものの、フィードバック電圧VAを平均電圧Vaveに近似させることはできる。
・上記各実施形態では、1のサンプリング期間においてサンプリングされた1組(例えば、上記第1の実施形態では2つ)の出力電圧の平均値をフィードバック電圧VAとして算出したがこれに限らない。例えば、互いに隣接するサンプリング期間又は互いに離間するサンプリング期間のそれぞれでサンプリングされた複数組の出力電圧の平均値としてフィードバック電圧VAを算出してもよい。具体的には、例えば、上記第2の実施形態の図5(a)に示すように、互いに隣接するサンプリング期間において図中「●」にて表記した2組(4つ)の出力電圧の平均値としてフィードバック電圧VAを算出してもよい。
・DCDCコンバータとしては、出力電圧をフィードバック制御するものに限らず、例えば、DCDCコンバータの出力電流を目標電流(例えば、DCDCコンバータの信頼性を維持可能な電流の上限値)にフィードバック制御するものであってもよい。こうした構成であっても、スイッチング素子のオンオフ操作によって出力電流にリプルが伴うことがあることから、フィードバック制御の制御量としての出力電流のリプルを除去することが要求される。このため、本願発明の適用が有効であると考えられる。
・上記各実施形態では、PWM信号の生成に用いるカウンタ値(キャリア)として、のこぎり波状の信号を用いたがこれに限らず、例えば、三角波状の信号を用いてもよい。
・DCDCコンバータへの電力供給源としては、蓄電池に限らず、例えば、交流電力の外部電源(商用電源)であってもよい。この場合、DCDCコンバータは、整流器を介して外部電源と接続されることとなる。
・上記第1の実施形態において、DCDCコンバータとしては、非絶縁側のものに限らず、フライバック式コンバータやフォワード式コンバータ等の絶縁型のものであってもよい。
また、DCDCコンバータとしては、降圧コンバータに限らず、昇圧コンバータであってもよい。
・DCDCコンバータの備えるスイッチング素子としては、上記各実施形態に例示したものに限らず、例えばIGBTであってもよい。
・本願発明が適用される車両としては、ハイブリッド車両に限らず、例えば、車載主機として回転機のみを備える電気自動車であってもよい。また、本願発明の適用対象としては、車両に限らない。
10…バッテリ、12…降圧回路、14…制御回路、16…スイッチング素子、26…負荷、B1…AD変換部、B2…平均値算出部、B3…フィードバック制御部、B4…PWM生成部、B5…第1の検出信号生成部、B6…第2の検出信号生成部、CV…DCDCコンバータ。
Claims (4)
- スイッチング素子の開閉操作信号に基づく該スイッチング素子の開閉操作によって電力変換を行うDCDCコンバータにおいて、
当該DCDCコンバータの出力電圧又は出力電流のいずれかである電気的状態量の1周期の「1/2」の期間を規定期間とし、
前記規定期間だけ離間した一対のタイミングにおいて前記電気的状態量をサンプリングしてかつ、該サンプリングされた電気的状態量をデジタルデータとして取得するデータ取得手段と、
前記データ取得手段によって取得された一対のタイミングにおけるデジタルデータの1組又は複数組の平均値をデジタル処理によって算出する平均値算出手段と、
前記算出された平均値を目標値にフィードバック制御すべく前記操作信号をデジタル処理によって生成する操作信号生成手段とを備えることを特徴とするDCDCコンバータ。 - 前記平均値算出手段は、前記データ取得手段によって取得された2のN乗個(Nは正の整数)のデジタルデータの平均値をデジタル処理によって算出することを特徴とする請求項1記載のDCDCコンバータ。
- 当該DCDCコンバータは、車両に搭載され、
前記車両には、当該DCDCコンバータの給電先となる車載機器が備えられることを特徴とする請求項1又は2記載のDCDCコンバータ。 - 前記スイッチング素子の両端には、電源が接続され、
前記データ取得手段は、前記スイッチング素子の閉操作によって該スイッチング素子に電流の流通が開始されるタイミング、及び前記スイッチング素子の開操作によって該スイッチング素子の電流の流通が停止されるタイミングのうち少なくとも1つを避けて前記電気的状態量をサンプリングすることを特徴とする請求項1〜3のいずれか1項に記載のDCDCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011231462A JP2013090520A (ja) | 2011-10-21 | 2011-10-21 | Dcdcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011231462A JP2013090520A (ja) | 2011-10-21 | 2011-10-21 | Dcdcコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013090520A true JP2013090520A (ja) | 2013-05-13 |
Family
ID=48533910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011231462A Pending JP2013090520A (ja) | 2011-10-21 | 2011-10-21 | Dcdcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013090520A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015167442A (ja) * | 2014-03-03 | 2015-09-24 | ローム株式会社 | デジタル制御電源回路の制御回路、制御方法およびそれを用いたデジタル制御電源回路、ならびに電子機器および基地局 |
JP2016019328A (ja) * | 2014-07-07 | 2016-02-01 | 新電元工業株式会社 | スイッチング電源の制御装置 |
JP2016059218A (ja) * | 2014-09-11 | 2016-04-21 | 矢崎総業株式会社 | スイッチング電源 |
US10050517B1 (en) | 2017-01-31 | 2018-08-14 | Ricoh Electronics Devices Co., Ltd. | Power supply apparatus converting input voltage to predetermined output voltage and controlling output voltage based on feedback signal corresponding to output voltage |
WO2024024859A1 (ja) * | 2022-07-27 | 2024-02-01 | パナソニックIpマネジメント株式会社 | Pwm波生成装置、dcdcコンバータ制御装置、pwm波生成方法及びdcdcコンバータ制御方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005176532A (ja) * | 2003-12-12 | 2005-06-30 | Hitachi Ltd | ディジタル式直流電源制御装置及び方法 |
JP2011109884A (ja) * | 2009-11-20 | 2011-06-02 | Toyota Motor Corp | コンバータの電流値を取得する装置および方法 |
-
2011
- 2011-10-21 JP JP2011231462A patent/JP2013090520A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005176532A (ja) * | 2003-12-12 | 2005-06-30 | Hitachi Ltd | ディジタル式直流電源制御装置及び方法 |
JP2011109884A (ja) * | 2009-11-20 | 2011-06-02 | Toyota Motor Corp | コンバータの電流値を取得する装置および方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015167442A (ja) * | 2014-03-03 | 2015-09-24 | ローム株式会社 | デジタル制御電源回路の制御回路、制御方法およびそれを用いたデジタル制御電源回路、ならびに電子機器および基地局 |
JP2016019328A (ja) * | 2014-07-07 | 2016-02-01 | 新電元工業株式会社 | スイッチング電源の制御装置 |
JP2016059218A (ja) * | 2014-09-11 | 2016-04-21 | 矢崎総業株式会社 | スイッチング電源 |
US10050517B1 (en) | 2017-01-31 | 2018-08-14 | Ricoh Electronics Devices Co., Ltd. | Power supply apparatus converting input voltage to predetermined output voltage and controlling output voltage based on feedback signal corresponding to output voltage |
WO2024024859A1 (ja) * | 2022-07-27 | 2024-02-01 | パナソニックIpマネジメント株式会社 | Pwm波生成装置、dcdcコンバータ制御装置、pwm波生成方法及びdcdcコンバータ制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5898848B2 (ja) | 絶縁型電力変換装置 | |
JP6285256B2 (ja) | 電力変換装置 | |
Lotfi Nejad et al. | New cascade boost converter with reduced losses | |
US8942019B2 (en) | Current vector controlled deadtime for multilevel inverters | |
JP6003932B2 (ja) | 電力変換装置及びその起動方法 | |
Chen et al. | Modified interleaved current sensorless control for three-level boost PFC converter with considering voltage imbalance and zero-crossing current distortion | |
JP6706811B2 (ja) | スナバ回路及びそれを用いた電力変換システム | |
JP6439482B2 (ja) | コンバータ及び制御回路 | |
JP2008199808A (ja) | 系統連系インバータ装置 | |
JP2013090520A (ja) | Dcdcコンバータ | |
US9979291B2 (en) | Inverter apparatus | |
US20200119635A1 (en) | Resonant switched capacitor dc/dc converter | |
Singh et al. | A multi-functional single-stage power electronic interface for plug-in electric vehicles application | |
JP7106769B2 (ja) | 同期buck回路の制御方法、装置、システム及び電子装置 | |
JP2010081736A (ja) | Ac/dcコンバータ | |
JPWO2018198893A1 (ja) | 電力変換システム | |
JP6128836B2 (ja) | 電力変換装置 | |
Raman et al. | Design and stability analysis of interleaved flyback converter control using Lyapunov direct method with FPGA implementation | |
JP2010004728A (ja) | 電力変換装置 | |
JP2017022843A (ja) | 多相dcdcコンバータ | |
Nguyen et al. | Two-switch non-isolated step-up DC-DC converter | |
JP2009171639A (ja) | 電力変換装置 | |
JP2015019545A (ja) | 電力変換装置 | |
JP7039430B2 (ja) | Ac/dcコンバータ | |
JP5483427B2 (ja) | 充電回路および充電方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150407 |