JP2017022343A - 半導体装置の製造方法および半導体製造装置、ウエハリフトピン穴清掃治具 - Google Patents

半導体装置の製造方法および半導体製造装置、ウエハリフトピン穴清掃治具 Download PDF

Info

Publication number
JP2017022343A
JP2017022343A JP2015141229A JP2015141229A JP2017022343A JP 2017022343 A JP2017022343 A JP 2017022343A JP 2015141229 A JP2015141229 A JP 2015141229A JP 2015141229 A JP2015141229 A JP 2015141229A JP 2017022343 A JP2017022343 A JP 2017022343A
Authority
JP
Japan
Prior art keywords
lift pin
semiconductor
hole
cleaning jig
wafer lift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015141229A
Other languages
English (en)
Inventor
洋平 ▲濱▼口
洋平 ▲濱▼口
Yohei Hamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2015141229A priority Critical patent/JP2017022343A/ja
Priority to US15/200,131 priority patent/US9721910B2/en
Publication of JP2017022343A publication Critical patent/JP2017022343A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3178—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for applying thin layers on objects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/3288—Maintenance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32908—Utilities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent

Abstract

【課題】
半導体製造装置のメンテナンス時間を短縮し、半導体製造ラインの生産性を向上する。
【解決手段】
先端部分に返しを有する清掃治具を用いてウエハリフトピン穴内部の反応生成物を除去した半導体製造装置により半導体ウエハを処理する。
【選択図】図３

Description

本発明は、半導体装置の製造方法に係り、特に、半導体製造装置のメンテナンスに関する。
半導体製造ラインで用いられるドライエッチング装置やＣＶＤ装置（ＣＶＤ：Ｃｈｅｍｉｃａｌ−Ｖａｐｏｒ−Ｄｅｐｏｓｉｔｉｏｎ）、スパッタリング装置等の半導体製造装置は、真空中で半導体ウエハを処理する処理室を備えており、処理室内のステージ（下部電極）上に半導体ウエハを搭載し、プラズマによるドライエッチング等の各種処理が施される。
処理室内のステージには、表面側から裏面側に掛けて貫通する貫通孔が設けられており、その貫通孔の内部をウエハリフトピンが上下動作することで、ウエハ搬送アームとステージとの間で半導体ウエハの受け渡しを行う構造になっている。
これらの半導体製造装置では、処理室内で半導体ウエハを処理する際、反応生成物が生成され、ウエハリフトピンが上下するステージの貫通孔（リフトピン穴）の内部やウエハリフトピンの支持部（リフトピングリッパー）にも反応生成物が付着する。
リフトピン穴内部の反応生成物の堆積が多くなると、リフトピンが反応生成物に引っ掛かり、リフトピンがリフトピン支持部から抜けてしまう恐れがある。また、リフトピン支持部への反応生成物の堆積量が増えるとリフトピン支持部の摺動性が悪化し、同様にリフトピン抜けが懸念される。
そこで、リフトピン穴内部やリフトピン支持部に付着した反応生成物を定期的に除去する清掃が必要となるが、該当部分を清掃する為にはステージ（下部電極）を分解しなければならず、清掃のための多くの手間と装置停止時間が必要となっている。
ステージ（下部電極）を分解することなく、リフトピン穴内部の反応生成物を除去する方法として、例えば、特許文献１のような清掃用具を用いることが考えられる。特許文献１は、人体の歯の間の汚れを除去する歯間ブラシに関するものである。
特開平１１−１３７５７７号公報
半導体製造装置のリフトピン穴の清掃に上記特許文献１の清掃用具を用いようとした場合、リフトピン穴内部の反応生成物を除去するための十分な強度を持たないため、反応生成物を効果的に除去するのは困難である。また、除去した反応生成物がリフトピン穴の下部に落下するのを防ぐのも難しい。さらに、特許文献１の清掃用具は元来、歯間ブラシとして用いられるものであり、半導体製造装置の清掃に用いた場合、汚染の原因となる恐れもある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、先端部分に返しを有する清掃治具を用いてウエハリフトピン穴内部の反応生成物を除去した半導体製造装置により半導体ウエハを処理する。
また、他の一実施の形態によれば、処理室内の穴部に付着した反応生成物を除去するクリーニング機能を備えた半導体製造装置である。
また、別の一実施の形態によれば、半導体製造装置の処理室内の穴部に付着した反応生成物を除去する清掃治具である。
前記一実施の形態によれば、半導体製造装置のメンテナンス時間を短縮することができ、半導体製造ラインの生産性が向上する。
本発明の一実施形態に係る半導体製造装置および清掃治具の一部断面図である。 図１ＡのＡ部拡大図である。 本発明の一実施形態に係る半導体製造装置および清掃治具の一部断面図である。 図２ＡのＢ部拡大図である。 本発明の一実施形態に係る半導体製造装置および清掃治具の一部断面図である。 本発明の一実施形態に係る半導体製造装置および清掃治具の一部断面図である。 本発明の一実施形態に係る半導体製造装置の一部断面図である。 本発明の一実施形態に係る半導体製造装置の一部断面図である。 本発明の一実施形態に係る半導体装置の一部断面図である。 本発明の一実施形態に係る半導体装置の製造工程の一部を示す断面図である。 本発明の一実施形態に係る半導体装置の製造工程の一部を示す断面図である。 本発明の一実施形態に係る半導体装置の製造工程の一部を示す断面図である。 本発明の一実施形態に係る半導体装置の製造工程の一部を示す断面図である。 本発明の一実施形態に係る半導体装置の製造工程の一部を示す断面図である。 本発明の一実施形態に係る半導体製造装置の処理室の断面図である。 半導体製造装置のリフトピンまわりの課題を示す図である。
以下、図面を用いて実施例を説明する。なお、各図面において同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。
先ず、図８および図９を用いて、本実施例における半導体製造装置の処理室の構成とリフトピンまわりの課題について説明する。図８はコイル誘導結合プラズマ源を備えたドライエッチング装置の例を示している。また、図９は図８のリフトピンＬＰおよびリフトピンガイドＬＤ周辺の拡大図である。
図８に示すように、本実施例のドライエッチング装置は、エッチングチャンバーＥＣの上部にプラズマ源となるコイルソースＣＳを備えている。コイルソースＣＳには高周波電源ＲＧから高周波電力が供給される。
エッチングチャンバーＥＣには、図示しない真空排気系およびガス供給系が設けられており、エッチングチャンバーＥＣを真空排気した後、エッチングチャンバーＥＣ内にプロセスガスを導入し、コイルソースＣＳに高周波電力を印加することにより、エッチングチャンバーＥＣ内にプラズマを発生させる。
エッチングチャンバーＥＣ内には、ドライエッチング処理の対象となる半導体ウエハＷＦを搭載し保持する静電チャックＥＳ（ＥＳＣ：Ｅｌｅｃｔｒｏｓｔａｔｉｃ−Ｃｈｕｃｋ）が設けられている。この静電チャックＥＳは、着目する機能により、ステージ或いは下部電極などとも呼ばれる。また、静電チャックＥＳは、アルミニウム（ＡＬ）の母材に誘電体を含んだセラミックをコーティングしたものなどが用いられる。
静電チャックＥＳは、表面から裏面に掛けて貫通する貫通孔を備えており、その貫通孔内をリフトピンＬＰが上下に駆動する構造となっている。この貫通孔はリフトピン穴ＬＨである。
静電チャックＥＳの下には、リフトピンＬＰを支持する保持機構が設けられている。この保持機構は、リフトピンＬＰの一端を保持するリフトピングリッパーＬＧ、リフトピンＬＰの保持部を覆い保護するハウジングＨＳ、リフトピングリッパーＬＧを支持するベースＢＳやステムＳＴなどから構成されている。なお、リフトピングリッパーＬＧは、例えば、ポリイミド樹脂のような耐熱性プラスチックにより形成されている。また、ハウジングＨＳやベースＢＳは、例えば、ステンレス鋼（ＳＵＳ）により、ステムＳＴは、例えば、フッ素樹脂により、各々形成されている。
リフトピングリッパーＬＧは、ステムＳＴおよびベースＢＳを介してリフトピンスパイダーＬＳと呼ばれる支持アームで支持され、エアシリンダーＡＣにより上下に駆動する。
リフトピンＬＰは、リフトピン穴ＬＨを貫通して配置され、リフトピンＬＰとリフトピン穴ＬＨの間には、リフトピンＬＰができるだけ垂直に上下駆動するようリフトピンガイドＬＤが設けられている。リフトピンＬＰは、例えば、高純度アルミナ（Ａｌ２Ｏ３）を原料とするサファイアにより形成されている。また、リフトピンガイドＬＤは、ポリイミド樹脂などの耐熱性プラスチックにより形成されている。
図示しないウエハ搬送アームにより半導体ウエハＷＦをエッチングチャンバーＥＣ内に搬入した後、リフトピンＬＰが上昇し、ウエハ搬送アームから半導体ウエハＷＦを受け取る。ウエハ搬送アームがエッチングチャンバーＥＣから移動した後、半導体ウエハＷＦを受け取ったリフトピンＬＰは下降し、半導体ウエハＷＦが静電チャックＥＳの表面に搭載される。なお、半導体ウエハＷＦを静電チャックＥＳ上に搭載する際に半導体ウエハＷＦのズレを防止するため、静電チャックＥＳの周辺には石英やシリコン、セラミックなどで形成されるエッジリングＥＲ（ウエハ保持リング）が配置されている。
ここで、上述したように、ドライエッチング装置やＣＶＤ装置、スパッタリング装置などの半導体製造装置では、リフトピン穴ＬＨの内部やリフトピンＬＰの支持部であるリフトピングリッパーＬＧの周辺に堆積する反応生成物によるリフトピン抜けが問題となる。図９に示すように、リフトピンガイドＬＤとリフトピンＬＰの間やリフトピングリッパーＬＧの周辺に反応生成物（デポ物）ＤＰの付着が多くなると、リフトピンＬＰの上下駆動時に反応生成物（デポ物）ＤＰとの引っ掛かりが生じ、リフトピンＬＰの摺動性が悪くなり、リフトピンＬＰがリフトピングリッパーＬＧから抜けるリフトピン抜けに至る場合がある。
図９に示した課題以外にも、リフトピン穴ＬＨ内に堆積した反応生成物ＤＰの一部が剥がれて静電チャックＥＳの表面に異物として付着した場合、半導体ウエハＷＦの静電吸着エラーなどの装置トラブルの原因となったり、静電チャックＥＳの表面と半導体ウエハＷＦの裏面との間で異常放電が発生し、製品不良の原因となる恐れもある。
そこで、リフトピン穴ＬＨの内部やリフトピングリッパーＬG周辺の反応生成物ＤＰを除去するための清掃を行おうとすると、静電チャックＥＳ（下部電極）を分解する必要があり、清掃するために多くの手間と装置停止時間が必要となる。
従って、リフトピン穴ＬＨの内部やリフトピングリッパーＬG周辺に堆積した反応生成物ＤＰを如何に効果的にエッチングチャンバーＥＣ外へ排出（除去）できるかが、各半導体製造装置の生産性、ひいては半導体製造ラインの生産性を向上するための重要な課題となっている。
次に、図１Ａおよび図１Ｂを用いて、本実施例におけるウエハリフトピン穴清掃治具について説明する。図１ＡはリフトピングリッパーＬＧからリフトピンを引き抜いた後に、リフトピン穴ＬＨ内に清掃治具ＣＪを挿入した状態を示している。図１Ｂは図１ＡのＡ部を拡大した図である。
本実施例における清掃治具ＣＪは、図１Ａに示すように、リフトピン穴ＬＨに挿入できるよう、棒状に形成されている。清掃治具ＣＪの一端には、清掃時に作業者が保持できるよう把持部ＨＰが設けられている。また、清掃治具ＣＪの先端部（他端）には、少なくとも１つ以上の返しＢＡが設けられている。図１Ａでは、６つの返しＢＡが設けられている例を示している。
清掃治具ＣＪの先端部分に返しを設けることにより、エッチングチャンバーＥＣの定期メンテナンスの際、静電チャックＥＣの上面側からリフトピンＬＰを引き抜いた後に清掃治具ＣＪを挿入し、返しＢＡによりリフトピン穴の内部に堆積した反応生成物をリフトピン穴の外部へ効果的に掻き取る（掻き出す）ことができる。
なお、図１Ｂに示すように、清掃治具ＣＪの返しＢＡの幅（太さ）ｂは、リフトピン穴ＬＨ内に清掃治具ＣＪを挿入できるよう、リフトピン穴ＬＨ内で最も幅が狭いリフトピンガイドＬＤの部分の幅ａよりも狭く（細く）形成されている。つまり、ｂ＜ａの関係となっている。但し、幅ａに比べて幅ｂの寸法が狭すぎる場合、リフトピン穴ＬＨ内部の反応生成物を十分に掻き出すことができないため、返しＢＡの幅（太さ）ｂは、可能な限りリフトピンガイドＬＤの部分の幅ａに近いのが好ましい。
例えば、リフトピンガイドＬＤの部分の幅ａが１．６ｍｍ程度である場合、返しＢＡの幅（太さ）ｂは１．５ｍｍ程度に形成する。
一般的な半導体製造装置では、リフトピンＬＰの太さはφ１．０ｍｍ〜φ２．０ｍｍ程度であるため、リフトピン穴ＬＨ（本実施例ではリフトピンガイドＬＤの部分の幅ａ）の径はφ１．２ｍｍ〜φ２．２ｍｍ程度となる。従って、清掃治具ＣＪの返しＢＡの径はφ１．１ｍｍ〜φ２．１ｍｍ程度に形成するのが目安となる。但し、ここでの数値はあくまでも例示であって、これらに限定されるものではない。
また、清掃治具ＣＪの材質は、リフトピン穴ＬＨ内の反応生成物を効果的に掻き出せるよう、ステンレス鋼（ＳＵＳ）やアルミニウム（ＡＬ）、樹脂など、十分な強度を有するものを用いるのが好ましい。
さらに、清掃治具ＣＪの材質は、清掃治具ＣＪにより掻き取った反応生成物が静電気によりリフトピンガイドＬＤやリフトピン穴ＬＨ内部へ再付着するのを防ぐため、帯電し難いものを用いるのがより好ましい。少なくとも、返しを設ける先端部分は、帯電し難い材料で形成するのが良い。
以上説明したように、図１Ａおよび図１Ｂに示した清掃治具ＣＪを半導体製造装置のリフトピン穴の清掃に用いることにより、リフトピン穴ＬＨ内に堆積した反応生成物を下に落下させることなく、リフトピン穴ＬＨの外部へ掻き出すことができ、効果的にリフトピン穴ＬＨ内部の清掃を行うことができる。
また、静電チャックＥＣ（下部電極）を分解することなくリフトピン穴ＬＨ内に堆積した反応生成物を除去することができるため、装置停止時間を大幅に短縮することができ、半導体製造装置の生産性を飛躍的に高めることができる。
図２Ａおよび図２Ｂを用いて、清掃治具ＣＪの変形例を説明する。なお、図２Ｂは図２ＡのＢ部を拡大した図である。
図２Ａおよび図２Ｂに示す吸引孔付清掃治具ＣＪＶは、一方の端部から他方の端部に掛けて貫通する貫通孔を有する点において、図１Ａおよび図１Ｂに示す清掃治具ＣＪと異なる。この貫通孔は、掻き取った反応生成物を清掃治具の先端部から吸引し外部へ排出する際の吸引孔ＶＨとして機能する。
なお、図２Ｂに示す返しＢＡの幅（太さ）ｄとリフトピンガイドＬＤの部分の幅ｃとの関係は、ｄ＜ｃとなっている。このｃとｄの関係は、図１Ｂにおけるａとｂの関係と同様であるため、その詳細な説明は省略する。
図３を用いて、吸引孔付清掃治具ＣＪＶの作用をより詳しく説明する。図１Ａおよび図１Ｂにおいて、清掃治具ＣＪをリフトピン穴ＬＨに挿入する際、リフトピンガイドＬＤ付近に堆積した反応生成物は返しＢＡにより削り取られ、一部は下に落下してしまう。そこで、図２Ａおよび図２Ｂの吸引孔付清掃治具ＣＪＶのように、清掃治具の先端部からもう一方の端部に掛けて貫通する貫通孔を設け、リフトピン穴ＬＨに挿入する際に掻き取られた反応生成物ＤＰを先端部から吸引し外部に排出することにより、反応生成物ＤＰの落下を防ぐことができる。
また、吸引孔付清掃治具ＣＪＶをリフトピン穴ＬＨ内で上下動作させてリフトピン穴ＬＨ内の反応生成物ＤＰを返しＢＡにより掻き取る際にも、掻き取った反応生成物ＤＰを先端部から落下させずに吸引することができる。
さらに、吸引できずにリフトピングリッパーＬＧ周辺に落下した反応生成物についても、吸引孔付清掃治具ＣＪＶにより吸い取り、外部へ排出することができる。
図４を用いて、清掃治具ＣＪの別の変形例を説明する。図４に示す溶剤供給孔付清掃治具ＣＪＳは、図３の吸引孔付清掃治具ＣＪＶと同様に、一方の端部から他方の端部に掛けて貫通する貫通孔を有している。この貫通孔は、一方の端部からメタノールなどの溶剤を供給し、他方の端部（先端部）からリフトピン穴ＬＨ内へ溶剤を噴出する際の溶剤供給孔ＳＨとして機能する。
溶剤供給孔付清掃治具ＣＪＳの先端部からリフトピン穴ＬＨ内へ溶剤を噴出することで、反応生成物ＤＰを短時間で溶解除去することができるため、装置停止時間を更に短縮することができる。
なお、供給する溶剤はメタノールに限定されるものではなく、反応生成物を溶解除去できる溶剤であれば良い。清掃の対象となる半導体製造装置のプロセスの種類により反応生成物の成分が異なるため、半導体製造装置のプロセスの種類により溶剤の種類を適宜選択して用いる。
また、供給する溶剤の種類や反応生成物の成分により、溶剤を液状のまま噴出するか、加熱して蒸気の状態で噴出するのかを適宜選択することで、より効果的な清掃が可能となる。
図５Ａおよび図５Ｂを用いて、本実施例における半導体製造装置について説明する。本実施例の半導体製造装置は、リフトピン穴ＬＨのクリーニング機構を備えた半導体製造装置である。図５Ａは稼動中のリフトピンＬＰまわりの状態を示し、図５Ｂはリフトピン穴ＬＨのクリーニング時の状態を示している。
図５Ａに示すように、本実施例の半導体製造装置のリフトピンＬＰの下部には押し込み部ＰＰが設けられている。図５Ｂに示すように、この押し込み部ＰＰを押し込むことでクリーニング機構ＣＤを動作させて、リフトピン穴ＬＨ内に堆積した反応生成物ＤＰを掻き取る。
クリーニング機構ＣＤは、実施例１で説明した清掃治具ＣＪの返しＢＡをリフトピンＬＰの内部に埋め込んだ構造となっており、リフトピン穴ＬＨの清掃を行う際、リフトピンＬＰ下部の押し込み部ＰＰを押し込むことにより、返しがリフトピンＬＰの外部に突出し、リフトピン穴ＬＨ内に堆積した反応生成物を掻き取る。掻き取った反応生成物は落下し、装置の真空排気により外部へ排出される。
なお、エッチングチャンバーの真空引きとガスの導入を交互に繰り返すサイクルパージを併用することで、掻き取った反応生成物をさらに効率良く装置外へ排出することができる。サイクルパージに用いるガスは、半導体製造装置のプロセス処理に用いるプロセスガスや窒素ガス（Ｎ２）、アルゴンガス（Ａｒ）、ヘリウムガス（Ｈｅ）などの不活性ガスを用いる。
また、クリーニング機構ＣＤによるリフトピン穴ＬＨ内の反応生成物の掻き取りとサイクルパージを同時に行う場合、リフトピンＬＰが下降する際にエッチングチャンバー内へガスを導入し、リフトピンＬＰが上昇する際にエッチングチャンバーの真空引きを行うことにより、効果的に反応生成物をエッチングチャンバーの外部へ排出することができる。
以上説明したように、本実施例の半導体製造装置によれば、処理室（チャンバー）を大気開放することなくリフトピン穴ＬＨを清掃することができるため、さらに装置停止時間を短縮することができる。
なお、本実施例においては、クリーニング機構の例として、図５Ａおよび図５Ｂのように、リフトピンＬＰ下部の押し込み部ＰＰを押し込むことにより返しがリフトピンＬＰの外部に突出する構造を示したが、クリーニング機構の構造はこれに限定されるものではなく、他の所定の操作により返しがリフトピンの外部へ突出する構造であっても良い。
図６から図７Ｅを用いて、本実施例における半導体装置の製造方法について説明する。図６は、実施例１で説明した清掃治具を用いてリフトピン穴を清掃した半導体製造装置、或いは、実施例２で説明した半導体製造装置を用いてプロセス処理を行い製造した半導体装置の一部を示している。図６の左側は回路形成領域を示し、右側はパッド配置領域を示す。また、図７Ａから図７Ｅは、図６の最上層の配線層ＭＨに形成される最上層配線ＴＭやパッド電極ＰＤの形成フローを示している。
図６に示すように、本実施例における半導体装置は、半導体基板ＳＳの主面に拡散層ＤＬおよびゲート電極ＧＥからなるトランジスタなどの各種素子が形成されている。
各種素子の上には下層から順に、第１配線層Ｍ１、第２配線層Ｍ２、第３配線層Ｍ３、第４配線層Ｍ４、第５配線層Ｍ５、第６配線層Ｍ６、最上層の配線層ＭＨが形成されている。各配線層は、層間絶縁膜ＩＤおよび絶縁膜ＩＦからなる積層膜中に配線ＭＷおよびビアＶＩが埋め込まれたかたちで形成されている。第１配線層Ｍ１から第６配線層Ｍ６では、シングルダマシンプロセス或いはデュアルダマシンプロセスで形成された銅（Ｃｕ）配線および銅（Ｃｕ）ビアが主に採用される。また、トランジスタなどの各種素子が形成される層においては、銅（Ｃｕ）による各種素子の汚染を避けるため、タングステン（Ｗ）のコンタクトＣＯが主に用いられる。
最上層の配線層ＭＨにおいては、回路形成領域ではタングステン（Ｗ）ビアＴＶ上に最上層配線ＴＭが形成されている。また、パッド配置領域ではタングステン（Ｗ）ビアＴＶ上にパッド電極ＰＤが形成されている。最上層配線ＴＭおよびパッド電極ＰＤは、主にアルミニウム（ＡＬ）膜により形成される。最上層配線ＴＭおよびパッド電極ＰＤ上には、最上層配線ＴＭおよびパッド電極ＰＤ上を覆うように、ポリイミド樹脂などのパッシベーション膜（保護膜）ＰＦが形成されている。なお、パッド電極ＰＤ上のパッシベーション膜（保護膜）ＰＦは、一部が除去されており、パッド電極ＰＤの一部が表面に露出している。
この最上層配線ＴＭおよびパッド電極ＰＤは、比較的大きな電流が流れるため、他の配線層の配線に比べて膜厚が厚く形成される。例えば、４５μｍプロセス世代の製品では１．５μｍ〜２．０μｍ程度である。この最上層配線ＴＭおよびパッド電極ＰＤは、最上層の層間絶縁膜ＩＤ上にスパッタリング装置によりアルミニウム（ＡＬ）膜を成膜した後、ドライエッチング装置によりドライエッチング処理されて、最上層配線ＴＭおよびパッド電極ＰＤに加工される。最上層配線ＴＭおよびパッド電極ＰＤには膜厚の厚いアルミニウム（ＡＬ）膜が用いられるため、ドライエッチング処理の時間が長くなり、ドライエッチング装置のエッチングチャンバー内で生成する反応生成物の量も多くなる。
従って、エッチングチャンバー内のリフトピン穴ＬＨ内に堆積する反応生成物の量も多くなり、図９で説明したような反応生成物（デポ物）付着によるリフトピン抜けが生じ易くなる。
そこで、最上層配線ＴＭおよびパッド電極ＰＤを加工する際に使用するドライエッチング装置の定期メンテナンス時に実施例１で説明した清掃治具ＣＪや吸引孔付清掃治具ＣＪＶ、溶剤供給孔付清掃治具ＣＪＳを用いることでドライエッチング装置の停止時間を大幅に短縮することが可能となる。これにより、半導体製造ラインの生産性が飛躍的に向上する。
また、アルミニウム（ＡＬ）膜のドライエッチング処理に、実施例２で説明したリフトピン穴クリーニング機構を備えるドライエッチング装置を用いることもでき、同様に半導体製造ラインの生産性を向上することができる。
図７Ａから図７Ｅに、上記で説明した最上層配線ＴＭおよびパッド電極ＰＤの形成フローを示す。
先ず、タングステンビアＴＶが形成された最上層の層間絶縁膜ＩＤ上に、スパッタリング装置によりアルミニウム（ＡＬ）膜ＡＦを成膜する。（図７Ａ）
次に、塗布装置によりアルミニウム（ＡＬ）膜ＡＦ上にフォトレジスト膜ＰＲを塗布する。（図７Ｂ）
続いて、フォトリソグラフィによりフォトレジスト膜ＰＲに所望の回路パターン（ここでは、最上層配線ＴＭやパッド電極ＰＤのパターン）を転写し、現像装置により現像処理を行い、フォトレジスト膜ＰＲのマスクパターンを形成する。（図７Ｃ）
さらに、フォトレジスト膜ＰＲのマスクパターンをドライエッチングマスクとしてドライエッチング装置によりドライエッチング処理を行い、余分なアルミニウム（ＡＬ）膜ＡＦを除去する。このドライエッチング処理には、エッチング対象となる薄膜がアルミニウム（ＡＬ）膜である場合、主に塩素（ＣＬ２）／三塩化ホウ素（ＢＣＬ３）の混合ガスがプロセスガスとして用いられる。（図７Ｄ）
ここで、上記で説明したように、最上層配線ＴＭやパッド電極ＰＤのように膜厚の厚いアルミニウム（ＡＬ）膜のドライエッチング処理は処理時間が長くなる。そこで、このアルミニウム（ＡＬ）膜のドライエッチングに、実施例１で説明した先端部分に返しを有する清掃治具を用いてウエハリフトピン穴内部の反応生成物を除去したドライエッチング装置を用いる。或いは、実施例２で説明したリフトピン穴クリーニング機構を備えるドライエッチング装置を用いる。
最後に、エッチングされずに残ったマスクパターン（フォトレジスト膜ＰＲ）を酸素（Ｏ２）プラズマなどによりアッシング処理することで、最上層配線ＴＭやパッド電極ＰＤが形成される。（図７Ｅ）
以上説明したように、本実施例の半導体装置の製造方法によれば、ドライエッチング装置に代表される半導体製造装置の定期メンテナンスによる装置停止時間を短縮することができ、半導体製造ラインの生産性を飛躍的に向上することができる。
なお、実施例３においては、対象となる半導体製造装置をドライエッチング装置の例で示し、対象となるプロセスをアルミニウム（ＡＬ）膜のドライエッチングプロセスの例で示したが、これらに限定されるものではない。
対象となる半導体製造装置は、同様のウエハリフトピン構造を採用するものであれば良く、例えば、ＣＶＤ装置やスパッタリング装置等も対象となり得る。また、対象となるプロセスについても、アルミニウム（ＡＬ）膜のドライエッチングプロセス以外にも、チャンバー（処理室）内に多くの反応生成物が生成されるシリコン酸化膜（ＳｉＯ２膜）やポリシリコン膜（Ｐｏｌｙ−Ｓｉ膜）のドライエッチングプロセスに用いることで、同様の効果を得ることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＥＣ…エッチングチャンバー、ＲＧ…高周波電源、ＣＳ…コイルソース、ＥＳ…静電チャック（ＥＳＣ）、ＬＰ…リフトピン、ＨＳ…ハウジング、ＬＧ…リフトピングリッパー、ＢＳ…ベース、ＳＴ…ステム、ＬＤ…リフトピンガイド、ＬＨ…リフトピン穴、ＬＳ…リフトピンスパイダー、ＡＣ…エアシリンダー、ＥＲ…エッジリング、ＷＦ…ウエハ、ＤＰ…反応生成物、ＣＪ…清掃治具、ＨＰ…把持部、ＢＡ…返し、ＣＪＶ…吸引孔付清掃治具、ＶＨ…吸引孔、ＣＪＳ…溶剤供給孔付清掃治具、ＳＨ…溶剤供給孔、ＰＰ…押し込み部、ＣＤ…クリーニング機構、ＳＳ…半導体基板、ＤＬ…拡散層、ＧＥ…ゲート電極、ＣＯ…コンタクト、ＩＤ…層間絶縁膜、ＩＦ…絶縁膜、ＭＷ…配線、ＶＩ…ビア、ＰＦ…パッシベーション膜（保護膜）、ＰＤ…パッド電極、ＴＶ…タングステン（Ｗ）ビア、ＴＭ…最上層配線、Ｍ１…第１配線層、Ｍ２…第２配線層、Ｍ３…第３配線層、Ｍ４…第４配線層、Ｍ５…第５配線層、Ｍ６…第６配線層、ＭＨ…最上層の配線層、ＡＦ…アルミニウム（ＡＬ）膜、ＰＲ…フォトレジスト膜。

Claims (14)

  1. 以下の工程を含む半導体装置の製造方法；
    ａ）半導体ウエハの主面上に薄膜を形成する工程、
    ｂ）前記薄膜上にフォトレジスト膜を塗布する工程、
    ｃ）フォトリソグラフィにより前記フォトレジスト膜に所定の回路パターンを転写し、マスクパターンを形成する工程、
    ｄ）先端部分に返しを有する清掃治具を用いてウエハリフトピン穴内部の反応生成物を除去したドライエッチング装置により、前記半導体ウエハにドライエッチング処理を施す工程。
  2. 請求項１に記載の半導体装置の製造方法であって、
    前記清掃治具の先端部分の返しにより反応生成物をウエハリフトピン穴の外部へ掻き取る半導体装置の製造方法。
  3. 請求項２に記載の半導体装置の製造方法であって、
    前記清掃治具は掻き取った反応生成物を吸引する貫通孔を備え、
    前記貫通孔を介して掻き取った反応生成物をウエハリフトピン穴の外部へ排出する半導体装置の製造方法。
  4. 請求項２に記載の半導体装置の製造方法であって、
    前記清掃治具は当該清掃治具の先端部に溶剤を供給する貫通孔を備え、
    前記貫通孔を介して前記先端部に溶剤を供給し、前記先端部から溶剤を噴出することによりウエハリフトピン穴内部の反応生成物を溶解除去する半導体装置の製造方法。
  5. 請求項１に記載の半導体装置の製造方法であって、
    前記清掃治具は、少なくとも先端部分が帯電し難い材料で形成されている半導体装置の製造方法。
  6. 請求項１に記載の半導体装置の製造方法であって、
    前記薄膜は、アルミニウム膜、シリコン酸化膜、ポリシリコン膜のいずれかである半導体装置の製造方法。
  7. 半導体ウエハを処理する処理室と、
    前記処理室内において、前記半導体ウエハを搭載するステージと、
    前記ステージの表面から裏面に掛けて貫通して設けられた貫通孔と、
    前記貫通孔の内部を貫通して設けられ、前記ステージ上において前記半導体ウエハを上下に移動するウエハリフトピンと、
    前記ウエハリフトピン内部に設けられ、所定の操作により前記ウエハリフトピンの外部へ突出する返しと、を備える半導体製造装置。
  8. 請求項７に記載の半導体製造装置であって、
    前記ウエハリフトピンは下部に押し込み部を備え、
    前記押し込み部を押し込むことにより前記返しを前記ウエハリフトピンの外部へ突出させ、前記ウエハリフトピンを上下に動作させることにより、前記貫通孔内に付着した反応生成物を除去する半導体製造装置。
  9. 請求項８に記載の半導体製造装置であって、
    前記返しにより前記貫通孔内に付着した反応生成物を除去する際、前記処理室への不活性ガスの導入と前記処理室の真空引きを交互に繰り返すサイクルパージを行う半導体製造装置。
  10. 請求項９に記載の半導体製造装置であって、
    前記ウエハリフトピンが下降する際、前記処理室へ不活性ガスを導入し、
    前記ウエハリフトピンが上昇する際、前記処理室の真空引きを行う半導体製造装置。
  11. 請求項７に記載の半導体製造装置であって、
    前記半導体製造装置は、ドライエッチング装置、ＣＶＤ装置、スパッタリング装置のいずれかである半導体製造装置。
  12. 一端に把持部を有し、
    他端に少なくとも１つ以上の返しを有する棒状のウエハリフトピン穴清掃治具。
  13. 請求項１２に記載のウエハリフトピン穴清掃治具であって、
    前記一端から前記他端に掛けて貫通する貫通孔を有するウエハリフトピン穴清掃治具。
  14. 請求項１２に記載のウエハリフトピン穴清掃治具であって、
    少なくとも返しが設けられている部位は帯電し難い材料で形成されているウエハリフトピン穴清掃治具。
JP2015141229A 2015-07-15 2015-07-15 半導体装置の製造方法および半導体製造装置、ウエハリフトピン穴清掃治具 Pending JP2017022343A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015141229A JP2017022343A (ja) 2015-07-15 2015-07-15 半導体装置の製造方法および半導体製造装置、ウエハリフトピン穴清掃治具
US15/200,131 US9721910B2 (en) 2015-07-15 2016-07-01 Method for manufacturing semiconductor device, semiconductor manufacturing apparatus, and wafer lift pin-hole cleaning jig

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015141229A JP2017022343A (ja) 2015-07-15 2015-07-15 半導体装置の製造方法および半導体製造装置、ウエハリフトピン穴清掃治具

Publications (1)

Publication Number Publication Date
JP2017022343A true JP2017022343A (ja) 2017-01-26

Family

ID=57776541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015141229A Pending JP2017022343A (ja) 2015-07-15 2015-07-15 半導体装置の製造方法および半導体製造装置、ウエハリフトピン穴清掃治具

Country Status (2)

Country Link
US (1) US9721910B2 (ja)
JP (1) JP2017022343A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111672808A (zh) * 2020-06-18 2020-09-18 上海广奕电子科技股份有限公司 一种icp等离子体刻蚀用清洗机构
KR102495074B1 (ko) 2022-08-05 2023-02-06 디오셈 주식회사 기판 처리 장치에서 인-라인 청소가 가능한 홀 클리너 및 이를 적용한 홀 청소 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017022343A (ja) * 2015-07-15 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体製造装置、ウエハリフトピン穴清掃治具
KR102640172B1 (ko) 2019-07-03 2024-02-23 삼성전자주식회사 기판 처리 장치 및 이의 구동 방법
KR20210039744A (ko) * 2019-10-02 2021-04-12 삼성전자주식회사 두꺼운 금속층을 갖는 반도체 소자들
US20220106683A1 (en) * 2020-10-01 2022-04-07 Applied Materials, Inc. Apparatus and methods to transfer substrates into and out of a spatial multi-substrate processing tool

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5215619A (en) * 1986-12-19 1993-06-01 Applied Materials, Inc. Magnetic field-enhanced plasma etch reactor
US20040005211A1 (en) * 1996-02-28 2004-01-08 Lowrance Robert B. Multiple independent robot assembly and apparatus and control system for processing and transferring semiconductor wafers
US6198074B1 (en) * 1996-09-06 2001-03-06 Mattson Technology, Inc. System and method for rapid thermal processing with transitional heater
JPH11137577A (ja) 1997-11-07 1999-05-25 Lion Corp 歯間清掃用具
US6663716B2 (en) * 1998-04-14 2003-12-16 Cvd Systems, Inc. Film processing system
US6354241B1 (en) * 1999-07-15 2002-03-12 Applied Materials, Inc. Heated electrostatic particle trap for in-situ vacuum line cleaning of a substrated processing
JP2001176808A (ja) * 1999-12-21 2001-06-29 Toshiba Ceramics Co Ltd 気相薄膜成長装置におけるウエハ搬送方法およびそれに用いるウエハ支持部材
WO2001073159A1 (fr) * 2000-03-27 2001-10-04 Mitsubishi Heavy Industries, Ltd. Procede et appareil permettant de former un film metallique
AU2002236520A1 (en) * 2000-12-01 2002-06-11 Unaxis Usa Inc. Embedded attenuated phase shift mask and method of making embedded attenuated phase shift mask
US7075037B2 (en) * 2001-03-02 2006-07-11 Tokyo Electron Limited Heat treatment apparatus using a lamp for rapidly and uniformly heating a wafer
JP4121269B2 (ja) * 2001-11-27 2008-07-23 日本エー・エス・エム株式会社 セルフクリーニングを実行するプラズマｃｖｄ装置及び方法
US20040003828A1 (en) * 2002-03-21 2004-01-08 Jackson David P. Precision surface treatments using dense fluids and a plasma
JP3527915B2 (ja) * 2002-03-27 2004-05-17 株式会社ルネサステクノロジ Ｃｖｄ装置およびそれを用いたｃｖｄ装置のクリーニング方法
US6861321B2 (en) * 2002-04-05 2005-03-01 Asm America, Inc. Method of loading a wafer onto a wafer holder to reduce thermal shock
US6921556B2 (en) * 2002-04-12 2005-07-26 Asm Japan K.K. Method of film deposition using single-wafer-processing type CVD
TW558789B (en) * 2002-05-02 2003-10-21 Hitachi High Tech Corp Semiconductor processing device and diagnostic method of semiconductor processing device
US6964928B2 (en) * 2002-08-29 2005-11-15 Chentsau Ying Method for removing residue from a magneto-resistive random access memory (MRAM) film stack using a dual mask
US7022436B2 (en) * 2003-01-14 2006-04-04 Asml Netherlands B.V. Embedded etch stop for phase shift masks and planar phase shift masks to reduce topography induced and wave guide effects
JP4418193B2 (ja) * 2003-08-22 2010-02-17 東京エレクトロン株式会社 パーティクル除去装置及びパーティクル除去方法及びプラズマ処理装置
WO2006035484A1 (ja) * 2004-09-27 2006-04-06 Mitsubishi Denki Kabushiki Kaisha 半導体製造装置および半導体製造方法
US7638003B2 (en) * 2006-01-12 2009-12-29 Asm Japan K.K. Semiconductor processing apparatus with lift pin structure
JP4990594B2 (ja) * 2006-10-12 2012-08-01 東京エレクトロン株式会社 ガス供給装置、ガス供給方法、薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
KR20080107871A (ko) * 2007-06-08 2008-12-11 주식회사 동진쎄미켐 감광성 화합물 및 이를 포함하는 포토레지스트 조성물
CN102804070B (zh) * 2009-06-23 2016-06-08 Asml荷兰有限公司 光刻设备和器件制造方法
JP6145334B2 (ja) * 2013-06-28 2017-06-07 株式会社荏原製作所 基板処理装置
JP6423880B2 (ja) * 2013-08-05 2018-11-14 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ インシトゥで取り出すことができる静電チャック
JP6147623B2 (ja) * 2013-09-17 2017-06-14 株式会社スギノマシン タレット装置
JP2017022343A (ja) * 2015-07-15 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体製造装置、ウエハリフトピン穴清掃治具

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111672808A (zh) * 2020-06-18 2020-09-18 上海广奕电子科技股份有限公司 一种icp等离子体刻蚀用清洗机构
KR102495074B1 (ko) 2022-08-05 2023-02-06 디오셈 주식회사 기판 처리 장치에서 인-라인 청소가 가능한 홀 클리너 및 이를 적용한 홀 청소 방법

Also Published As

Publication number Publication date
US20170018515A1 (en) 2017-01-19
US9721910B2 (en) 2017-08-01

Similar Documents

Publication Publication Date Title
JP2017022343A (ja) 半導体装置の製造方法および半導体製造装置、ウエハリフトピン穴清掃治具
JP2006196691A (ja) 半導体製造装置及び半導体装置の製造方法
US9406534B2 (en) Wet clean process for cleaning plasma processing chamber components
JP2006093669A (ja) 基体表面から材料を取り除く方法と装置
TW200423212A (en) Method and apparatus for reducing substrate backside deposition during processing
US8906471B2 (en) Method of depositing metallic film by plasma CVD and storage medium
KR102591909B1 (ko) 플라즈마 에칭 장치
KR20150048134A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
TW201836005A (zh) 電漿蝕刻方法、電漿蝕刻裝置及基板載置台
US20060151116A1 (en) Focus rings, apparatus in chamber, contact hole and method of forming contact hole
US6077353A (en) Pedestal insulator for a pre-clean chamber
JP2009200142A (ja) 成膜装置および成膜方法
JP2017010993A (ja) プラズマ処理方法
JP2007305890A (ja) 半導体製造装置
KR101399904B1 (ko) 기판 세정장치
JP2010263244A (ja) プラズマ処理方法
JP5990439B2 (ja) 薄膜形成方法、薄膜形成装置
JP5374935B2 (ja) Ｃｖｄ装置及び半導体装置の製造方法
JP4754465B2 (ja) プラズマ処理装置およびそのクリーニング方法
US7732009B2 (en) Method of cleaning reaction chamber, method of forming protection film and protection wafer
JP2007081221A (ja) プラズマ処理装置および処理方法
JP2006278821A (ja) 半導体製造装置、半導体装置の製造方法および半導体製造装置のクリーニング方法
JP2016058536A (ja) プラズマ処理装置及びクリーニング方法
JP2007273824A (ja) 半導体製造装置
JP2005347619A (ja) プラズマ処理装置、プラズマ制御部材及びプラズマ処理方法