JP2016538590A - 表示装置及びその試験回線修復方法 - Google Patents

表示装置及びその試験回線修復方法 Download PDF

Info

Publication number
JP2016538590A
JP2016538590A JP2016526832A JP2016526832A JP2016538590A JP 2016538590 A JP2016538590 A JP 2016538590A JP 2016526832 A JP2016526832 A JP 2016526832A JP 2016526832 A JP2016526832 A JP 2016526832A JP 2016538590 A JP2016538590 A JP 2016538590A
Authority
JP
Japan
Prior art keywords
segment
thin film
film transistor
line
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016526832A
Other languages
English (en)
Inventor
鵬 杜
鵬 杜
明宏 施
明宏 施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2016538590A publication Critical patent/JP2016538590A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本発明は表示装置及びその試験回線修復方法を開示し、該方法は、レーザー切断方法によって第1薄膜トランジスターの第1入力端及び第1出力端と試験信号との間の接続をそれぞれ切断し、レーザー溶接方法によって第1予備線（306）と試験信号出力線（307）を互いに接続させるステップを含む。本発明の装置と方法では表示装置の幅と長さの比を変化させることがないため、点灯して検出する際に表示異常が発生することがない。

Description

本発明はフラットパネル表示技術分野に関し、特に、表示装置及び試験回線修復方法に関する。
既存の表示パネル検出技術は一般的に、図１に示すように、薄膜トランジスター（TFT、Thin Film Transistor）100を用いてスイッチとする。ここで、該薄膜トランジスター100のドレイン（Drain）102は試験信号源に接続し、該薄膜トランジスター100のソース（Source）103は表示パネル内のゲート線（Gate Line）／データ線（Data Line）に接続し、該薄膜トランジスター100のゲート（Gate）101は制御信号源に接続する。
検出／試験過程において、該制御信号源は該ゲート101にハイレベル信号（高電位信号）を出力し、それによって該スイッチ100をオンにし、即ち、該ソース103と該ドレイン102を導通させることができる。検出／試験が終わった後、該制御信号源はゲート101にローレベル信号（低電位信号）を出力し、それによって該スイッチ100をオンにし、即ち、該試験信号源と該ゲート線／データ線の間の接続を切断させる。
製造過程において、粒子（Particle）が存在するため、前記薄膜トランジスター100のソース103とドレイン102の間ではショートが発生する可能性があり、例えば、図２に示すように、エリア104でショートが発生する。前記技術方法について、ショートが発生した状況における、既存の修復方法は以下のようである。
レーザーを用いて、切断部105の箇所を切断する。
発明者は既存技術において、少なくとも以下の問題が存在することを発見した。
１、もし前記ショートが発生した回線（Circuit）に対して修復を行わないか、又は既存方法を用いて前記ショートが発生した回線に対して修復を行うと、該薄膜トランジスター100の幅と長さの比（W/L、Width/Length）に変化をもたらして、表示パネルを点灯して検出を行う際に、回線の抵抗の差異によって画面の異常を引き起こすか、又は線不良（Line Defect）の現象が出現することがあり、それによって判断ミスを招いて、不必要な廃棄と破損をもたらす。
２、例えば、PSVA（Polymer Stabilized Vertical Alignment、ポリマー安定化垂直配向）モードの表示パネルに対して固化（Curing）を行う過程において、もし、前記薄膜トランジスター100のソース103とドレイン102の間で前記ショートが発生した状況では、修復しないか又は前記既存方法を用いて修復を行う際に、表示パネルの永久的な線不良を引き起こす可能性がある。
従って、新しい技術方法を提供して、前記技術問題を解決する必要がある。
本発明の目的は、表示装置の幅と長さの比に変化をもたらさないことにより、点灯して検出を行う際に表示異常が発生することがない表示装置及び試験回線修復方法を提供することにある。
前記問題を解決するための、本発明の実施例の技術方法は以下のとおりである。
表示装置であって、表示パネルを含む。前記表示パネルは、少なくとも１つの第1薄膜トランジスターを含む第1薄膜トランジスターアレイと、少なくとも１つの第2薄膜トランジスターを含む第2薄膜トランジスターアレイと、及び少なくとも１つの第1予備線と、を含む。前記第1薄膜トランジスターと前記第2薄膜トランジスターは隣り合っており、前記第2薄膜トランジスターは試験信号入力線と前記第1予備線と互いに接続される。前記第1薄膜トランジスターでショートが発生した状況で、前記第1薄膜トランジスターの第1入力端は、レーザー切断方法によって前記試験信号入力線との間の第1接続を切断することに用いられ、前記第1薄膜トランジスターの第1出力端は、前記レーザー切断方法によっての試験信号出力線との間の第2接続を切断することに用いられる。前記第1予備線は、レーザー溶接方法によって前記試験信号出力線と互いに接続することに用いられる。前記表示パネルは、制御信号線アレイを更に含み、前記制御信号線アレイは少なくとも１つの制御信号線を含む。前記第1薄膜トランジスターの第1制御端と前記第2薄膜トランジスターの第2制御端はいずれも前記制御信号線と接続され、前記第1薄膜トランジスターでショートが発生した状況で、前記第2制御端は前記制御信号線によって制御信号を受信することに用いられる。前記第1入力端は前記第1薄膜トランジスターのソース／ドレインであり、前記第1出力端は前記第1薄膜トランジスターのドレイン／ソースである。
上述の表示装置において、前記第2制御端は、前記制御信号に基づいて、第2薄膜トランジスターに対応するスイッチをオン又はオフにすることに用いられる。
前記表示装置において、前記第2薄膜トランジスターの第2入力端は前記試験信号入力線に互いに接続され、前記第2薄膜トランジスターの第2出力端は前記第1予備線に互いに接続される。
前記表示装置において、前記第1予備線は第1セグメント、第2セグメント、及び第3セグメントを含む。前記第2セグメントは前記第1セグメントと前記第3セグメントの間に位置し、前記第2セグメントは前記第2出力端に接続される。前記第1薄膜トランジスターでショートが発生した状況で、前記第2セグメントは前記レーザー溶接方法によって前記試験信号出力線と互いに接続されることに用いられる。前記第1セグメントは、前記レーザー切断方法によって前記第2セグメントとの間の第3接続を切断することに用いられ、前記第3セグメントは前記レーザー切断方法によって前記第2セグメントとの間の第4接続を切断することに用いられる。
前記表示装置において、前記第1予備線は第1末端と第2末端を含み、前記第1末端は前記第2出力端と互いに接続され、前記第2末端は前記試験信号出力線の前記第1末端に相対する他の片側に設置される。前記第1薄膜トランジスターでショートが発生した状況で、前記第1予備線は前記レーザー溶接方法によって前記試験信号出力線と互いに接続される。
前記表示装置において、前記表示パネルはさらに少なくとも１つの第2予備線を含み、前記第2予備線は第4セグメント、第5セグメント、及び第6セグメントを含む。前記第5セグメントは前記第4セグメントと前記第6セグメントの間に位置し、前記第5セグメントと前記第2入力端は互いに接続される。前記第1薄膜トランジスターでショートが発生した状況で、前記第5セグメントは前記レーザー溶接方法によって前記試験信号入力線と互いに接続させることに用いられ、前記第4セグメントは前記レーザー切断方法によって前記第5セグメントとの間の第5接続を切断することに用いられ、前記第6セグメントは前記レーザー切断方法によって前記第5セグメントとの間の第6接続を切断することに用いられる。
表示装置であって、表示パネルを含む。前記表示パネルは、少なくとも１つの第1薄膜トランジスターを含む第１薄膜トランジスターアレイと、少なくとも１つの第2薄膜トランジスターを含む第2薄膜トランジスターアレイと、及び少なくとも１つの第1予備線と、を含む。前記第1薄膜トランジスターと前記第2薄膜トランジスターは隣り合っており、前記第2薄膜トランジスターは試験信号入力線と前記第１予備線と互いに接続される。前記第1薄膜トランジスターでショートが発生した状況で、前記第1薄膜トランジスターの第1入力端はレーザー切断方法によって前記試験信号入力線との間の第1接続を切断することに用いられ、前記第1薄膜トランジスターの第1出力端は前記レーザー切断方法によって試験信号出力線との間の第2接続を切断することに用いられ、前記第1予備線はレーザー溶接方法によって前記試験信号出力線と互いに接続されることに用いられる。
前記表示装置において、前記表示パネルは制御信号線アレイをさらに含み、前記制御信号線アレイは少なくとも１つの制御信号線を含む。前記第1薄膜トランジスターの第1制御端と前記第2薄膜トランジスターの第2制御端はいずれも前記制御信号線と接続され、前記第1薄膜トランジスターでショートが発生した状況で、前記第2制御端は前記制御信号線によって制御信号を受信することに用いられる。
前記表示装置において、前記第2制御端は前記制御信号に基づいて第2薄膜トランジスターに対応するスイッチをオン又はオフにすることに用いられる。
前記表示装置において、前記第2薄膜トランジスターの第2入力端は前記試験信号入力線と互いに接続され、前記第2薄膜トランジスターの第2出力端は前記第1予備線と互いに接続される。
前記表示装置において、前記第1予備線は第1セグメント、第2セグメント、及び第3セグメントを含む。前記第2セグメントは前記第1セグメントと前記第3セグメントの間に位置し、前記第2セグメントと前記第2出力端が互いに接続される。前記第1薄膜トランジスターでショートが発生した状況で、前記第2セグメントは前記レーザー溶接方法によって前記試験信号出力線と互いに接続されることに用いられ、前記第1セグメントは前記レーザー切断方法によって前記第2セグメントとの間の第3接続を切断することに用いられ、前記第3セグメントは前記レーザー切断方法によって前記第2セグメントとの間の第4接続を切断することに用いられる。
前記表示装置において、前記第1予備線は第1末端と第2末端を含み、前記第1末端は前記第2出力端と互いに接続され、前記第2末端は前記試験信号出力線と相対する前記第1末端の他の片側に設置される。前記第1薄膜トランジスターでショートが発生した状況で、前記第1予備線は前記レーザー溶接方法によって前記試験信号出力線と互いに接続される。
前記表示装置において、前記表示パネルはさらに少なくとも１つの第2予備線を含み、前記第2予備線は第4セグメント、第5セグメント、及び第6セグメントを含む。前記第5セグメントは前記第4セグメントと前記第6セグメントの間に位置し、前記第5セグメントは前記第2入力端と互いに接続される。前記第1薄膜トランジスターでショートが発生した状況で、前記第5セグメントは前記レーザー溶接方法によって前記試験信号入力線と互いに接続されることに用いられ、前記第4セグメントは前記レーザー切断方法によって前記第5セグメントとの間の第5接続を切断することに用いられ、前記第6セグメントは前記レーザー切断方法によって前記第5セグメントとの間の第6接続を切断することに用いられる。
前記表示装置において、前記第1入力端は前記第1薄膜トランジスターのソース／ドレインであり、前記第1出力端は前記第1薄膜トランジスターのドレイン／ソースである。
表示装置の試験回線修復方法であって、以下のステップを含む。ステップA、レーザー切断方法によって第1接続と第2接続を切断し、ここで、前記第1接続は前記表示装置の第1薄膜トランジスターの第1入力端と試験信号入力線との間の接続であり、前記第2接続は前記第1薄膜トランジスターの第1出力端と試験信号出力線の間の接続である。ステップB、レーザー溶接方法によって前記表示装置の中の第1予備線と前記試験信号出力線が互いに接続され、ここで、前記表示装置の中の第2薄膜トランジスターの第2入力端と前記は試験信号入力線が互いに接続され、前記第2薄膜トランジスターの第2出力端と前記第1予備線が互いに接続される。
前記表示装置の試験回線修復方法において、前記ステップBは以下のステップを含む。ステップB１、前記レーザー溶接方法によって前記第1予備線の第２セグメントと前記試験信号出力線を互いに接続させる。前記方法はさらに以下のステップを含む。ステップC、前記レーザー切断方法によって第3接続と第4接続を切断し、ここで、前記第3接続は前記第1予備線の第１セグメントと前記第2セグメントの間の接続であり、前記第4接続は前記第1予備線の第3セグメントと前記第2セグメントとの間の接続である。ここで、前記第2出力端と前記第2セグメントは互いに接続され、前記第2セグメントは前記第1セグメントと前記第3セグメントの間に位置する。
前記表示装置の試験回線修復方法において、前記方法はさらに以下のステップを含む。ステップD、前記レーザー溶接方法によって前記第1予備線と前記試験信号出力線を互いに接続させる。ここで、前記第1予備線は第1末端と第2末端を含み、前記第1末端と前記第2出力端は互いに接続され、前記第2末端は前記試験信号出力線と相対する記第1末端の他の片側に設置される。
前記表示装置の試験回線修復方法において、前記方法はさらに以下のステップを含む。ステップE、前記レーザー切断方法によって第5接続と第6接続を切断し、ここで、前記第5接続は前記表示装置の第2予備線の第4セグメントと第5セグメントとの間の接続であり、前記第6接続は前記表示装置の第2予備線の第6セグメントと前記第5セグメントとの間の接続である。ステップF、前記レーザー溶接方法によって前記第5セグメントと前記試験信号入力線を互いに接続される。ここで、前記第5セグメントは前記第4セグメントと前記第6セグメントの間に位置し、前記第5セグメントと前記第2入力端が互いに接続される。
前記表示装置の試験回線修復方法において、前記第1入力端は前記第1薄膜トランジスターのソース／ドレインであり、前記第1出力端は前記第1薄膜トランジスターのドレイン／ソースである。
前記表示装置の試験回線修復方法において、前記方法はさらに以下のステップを含む。ステップG、前記第2薄膜トランジスターの前記第2制御端は前記表示装置の中の制御信号線によって制御信号を受信し、前記制御信号に基づいて第2薄膜トランジスターに対応するスイッチをオン又はオフにする。
既存技術と比べて、本発明の実施例は表示装置の幅の長さの比を変化させることがなく、それによって点灯して検出する際に表示異常を発生させることがなく、判断ミスが発生することがなく、同時に表示パネルの固化過程において出現する線不良の現象を減少することができ、即ち、表示パネルの歩留まりを高めることに役立つ。
本発明の前記内容をさらに明瞭で理解し易いものにするため、以下では特別に好ましい実施例を取り上げ、且つ添付図面を結合して、以下のように詳細な説明を行う。
既存技術における表示パネルに対して検出を行う技術方法の模式図である。 図１における薄膜トランジスターでショートが発生した際の修復方法の模式図である。 本発明の表示装置の第1実施例の模式図である。 図３Aにおける修復方法の模式図である。 本発明の表示装置の第２実施例の模式図である。 図４Aにおける修復方法の模式図である。 本発明の表示装置の第３実施例の模式図である。 図５Aにおける修復方法の模式図である。
以下の各実施例の説明は添付図面を参考としたもので、本発明の実施可能な特定の実施例を例示することに用いる。本発明で提示する方向用語であって、例えば"上"、"下"、"前"、"後"、"左"、"右"、"内"、"外"、及び"側面"等は、添付図面を参考するための方向である。そのため、使用している方向用語は本発明を説明・理解するためのものであり、本発明を制限することに用いるものではない。
図において、構造が類似しているユニットは同じ符号で表示する。
図3Aと図3Bを参考にすると、図3Aは本発明の表示装置の第１実施例の模式図であり、図3Bは図3Aにおける修復方法の模式図である。図3Bの中の円点"●"に対応するのはレーザー溶接の位置であり、バツ印"X"に対応するのはレーザー切断の位置である。
本実施例の表示装置は表示パネル300を含む。前記表示パネル300は第１薄膜トランジスターアレイ、第2薄膜トランジスターアレイ、及び少なくとも１つの第1予備線（Dummy Line）306を含む。前記第１薄膜トランジスターアレイは少なくとも１つの第1薄膜トランジスター303を含み、前記第2薄膜トランジスターアレイは少なくとも１つの第2薄膜トランジスター304を含む。前記第2薄膜トランジスター304は前記第1薄膜トランジスター303の予備薄膜トランジスター（Dummy Thin Film Transistor）であり、 前記第2薄膜トランジスター304は前記第1薄膜トランジスター303でショートが発生した状況で、表示装置／表示パネル300に対して修復を行うことに用いる。
ここで、前記第1薄膜トランジスター303と前記第2薄膜トランジスター304は隣り合っており、前記第2薄膜トランジスター304は試験信号入力線301と前記第１予備線306と互いに接続される。
前記第1薄膜トランジスター303でショートが発生した状況で、前記第1薄膜トランジスター303の第1入力端はレーザー切断方法によって前記試験信号入力線301との間の第1接続を切断することに用いられ、前記第1薄膜トランジスター303の第1出力端は前記レーザー切断方法によって試験信号出力線307との間の第2接続を切断することに用いられ、前記第1予備線306はレーザー溶接方法によって前記試験信号出力線307と互いに接続される。ここで、前記第1入力端は前記第1薄膜トランジスター303のソース／ドレインであり、これと対応して、前記第1出力端は前記第1薄膜トランジスター303のドレイン／ソースである。
前記表示パネル300はさらに制御信号線アレイを含み、前記制御信号線アレイは少なくとも１つの制御信号線302を含む。
前記第1薄膜トランジスター303の第1制御端と前記第2薄膜トランジスター304の第2制御端はいずれも前記制御信号線302と接続され、前記第1薄膜トランジスター303でショートが発生した状況で、前記第2制御端は前記制御信号線302によって制御信号を受信することに用いられ、それによって前記制御信号に基づいて第2薄膜トランジスター304に対応するスイッチをオン又はオフにする。前記第2薄膜トランジスター304の第2入力端と前記試験信号入力線301が互いに接続され、前記第2薄膜トランジスター304の第2出力端は前記第1予備線306と互いに接続される。
本実施例において、前記第1予備線306は第1セグメント3061、第２セグメント3062、及び第3セグメント3063を含む。ここで、前記第2セグメント3062は前記第1セグメント3061と前記第3セグメント3063の間に位置し、前記第2セグメント3062は前記第2出力端と互いに接続される。
前記第1薄膜トランジスター303でショートが発生した状況で、前記第2セグメント3062は前記レーザー溶接方法によって前記試験信号出力線307と互いに接続され、前記第1セグメント3061は前記レーザー切断方法によって前記第2セグメント3062との間の第3接続を切断することに用いられ、前記第3セグメント3063は前記レーザー切断方法によって前記第2セグメント3062との間の第4接続を切断することに用いられる。
本実施例における表示装置に対して修復を行う方法は、問題がある薄膜トランジスター（例えば、ショートが発生した第1薄膜トランジスター303）と試験信号入力線301及びデータ線／ゲート線（試験信号出力線307に対応する）の接続（第1接続と第2接続）を切断し、試験信号入力線301の中の試験信号を、予備の薄膜トランジスター（第2薄膜トランジスター304）を経て表示パネル300内部の表示区域に進入させ、最後に第1予備線306を切断する。修復を経た後、試験信号が導通する経路は図3Bの中の矢印が示すとおりである。
本実施例の表示装置に対して修復を行う方法では、全部で４回のレーザー切断と１回のレーザー溶接を行う。
図4Aと図4Bを参考にすると、図4Aは本発明の表示装置の第2実施例の模式図であり、図4Bは図4Aにおける修復方法の模式図である。本実施例は前記第1実施例と類似しており、異なる部分は以下のとおりである。
本実施例において、前記第1予備線306は第1末端と第2末端を含み、前記第1末端は前記第2出力端と互いに接続され、前記第2末端は前記試験信号出力線307と相対する前記第1末端の他の片側に設置される。
前記第1薄膜トランジスター303でショートが発生した状況で、前記第1予備線306は前記レーザー溶接方法によって前記試験信号出力線307と互いに接続される。
本実施例の表示装置に対して修復を行う方法では、全部で２回のレーザー切断と１回のレーザー溶接を行う。
図5Aと図5Bを参考すると、図5Aは本発明の表示装置の第3実施例の模式図であり、図5Bは図5Aにおける修復方法の模式図である。本実施例は前記第1又は第2実施例と類似しており、異なる部分は以下のとおりである。
本実施例において、前記表示パネル300はさらに少なくとも１つの第2予備線305を含み、前記第2予備線305は第4セグメント3051、第5セグメント3052、及び第6セグメント3053を含む。ここで、前記第5セグメント3052は前記第4セグメント3051と前記第6セグメント3053の間に位置し、前記第5セグメント3052は前記第2入力端と互いに接続される。
前記第1薄膜トランジスター303でショートが発生した状況で、前記第5セグメント3052は前記レーザー溶接方法によって前記試験信号入力線301と互いに接続され、前記第4セグメント3051は前記レーザー切断方法によって前記第5セグメント3052との間の第5接続を切断することに用いられ、前記第6セグメント3053は前記レーザー切断方法によって前記第5セグメント3052との間の第6接続を切断することに用いられる。
本実施例の表示装置に対して修復を行う方法では、全部で6回のレーザー切断と2回のレーザー溶接を行う。
前記第1実施例〜第3実施例における任意１つの実施例において、好ましくは、前記第2薄膜トランジスター304と前記第1薄膜トランジスター303は完全に同じであり、即ち、前記第2薄膜トランジスター304と前記第1薄膜トランジスター303はサイズ、プロパティ等の面においていずれも同じであるか又は大体類似する。そのため、前記技術方法を用いて表示装置に対して修復を行った後、表示装置の回線全体の抵抗は変化しない。
前記任意１つの実施例において、前記第2薄膜トランジスター304（予備の薄膜トランジスター）を用いて表示装置に対して修復を行うため、表示装置の幅と長さの比を変化しないようにすることができ、従って点灯して検出する際に表示異常が発生することがなく、判断ミスが起こらないようにし、同時に表示パネル300の固化過程で出現する線不良の現象を減少させ、即ち、表示パネル300の歩留まりを高めることができる。
図3Aと図3Bを参考すると、図3Aと図3Bは本発明の表示装置の修復方法の第1実施例の模式図である。図3Bの中の円点"●"に対応するのはレーザー溶接位置であり、バツ印"X"に対応するのはレーザー切断位置である。本実施例の表示装置の試験回線修復方法は以下を含む。
A、レーザー切断方法によって第1接続と第2接続を切断し、ここで、前記第1接続は前記表示装置の第1薄膜トランジスター303の第1入力端と試験信号入力線301との間の接続であり、前記第2接続は前記第1薄膜トランジスター303の第1出力端と試験信号出力線307との間の接続である。
B、レーザー溶接方法によって前記表示装置の中の第1予備線306と前記試験信号出力線307が互いに接続され、ここで、前記表示装置の中の第2薄膜トランジスター304の第2入力端は前記試験信号入力線301と互いに接続され、前記第2薄膜トランジスター304の第2出力端は前記第1予備線306と互いに接続される。
本実施例において、前記ステップBは以下のステップを含む。
ステップB1、前記レーザー溶接方法によって前記第1予備線306の第2セグメント3062と前記試験信号出力線307を互いに接続させる。
本実施例において、前記方法はさらに以下のステップを含む。
ステップC、前記レーザー切断方法によって第3接続と第4接続を切断し、ここで、前記第3接続は前記第1予備線306の第1セグメント3061と前記第2セグメント3062との間の接続であり、前記第4接続は前記第1予備線306の第3セグメント3063と前記第2セグメント3062との間の接続である。
ここで、前記第2出力端は前記第2セグメント3062と互いに接続され、前記第2セグメント3062は前記第1セグメント3061と前記第3セグメント3063の間に位置する。前記第2薄膜トランジスター304の第2入力端は前記試験信号入力線301と互いに接続され、前記第2薄膜トランジスター304の第2出力端は前記第2セグメント3062によって前記第1予備線306と互いに接続される。前記第1入力端は前記第1薄膜トランジスター303のソース／ドレインであり、これと対応して、前記第1出力端は前記第1薄膜トランジスター303のドレイン／ソースである。
本実施例において、前記第1薄膜トランジスター303でショートが発生した状況で、前記第2薄膜トランジスター304の第2制御端は前記表示装置の中の制御信号線302によって制御信号を受信し、それによって前記制御信号に基づいて第2薄膜トランジスター304に対応するスイッチをオン又はオフにする。
本実施例において、前記第2薄膜トランジスター304は前記第1薄膜トランジスター303の予備の薄膜トランジスターであり、前記第2薄膜トランジスター304は前記第1薄膜トランジスター303でショートが発生した状況で、表示装置／表示パネル300に対して修復を行うことに用いられる。
本実施例において、表示装置に対して修復を行う方法であって、問題がある薄膜トランジスター（例えば、ショートが発生した第1薄膜トランジスター303）と試験信号入力線301及びデータ線／ゲート線（試験信号出力線307に対応する）との接続（第1接続と第2接続）を切断して、試験信号入力線301の中の試験信号を、予備の薄膜トランジスター（第2薄膜トランジスター304）を経て、表示パネル300の内部の表示区域に進入させ、最後は第1予備線306を切断する。修復を行った後、試験信号が導通する経路は図3Bにおける矢印が示すとおりである。
本実施例の表示装置に対して修復を行う方法では、全部で４回のレーザー切断と１回のレーザー溶接を行う。
本実施例において、各ステップを実行する前後の順序を区分せず、即ち、各ステップを任意の順序に基づいて実行することができる。
図4Aと図4Bを参考すると、図4Aと図4Bは本発明の表示装置の修復方法の第2実施例の模式図である。本実施例と前記第1実施例は類似しており、異なる部分は以下のとおりである。
本実施例において、前記方法さらに以下のステップを含む。
ステップD、前記レーザー溶接方法によって、前記第1予備線306と前記試験信号出力線307を互いに接続させる。ここで、前記第1予備線306は第1末端と第2末端を含み、前記第1末端と前記第2出力端は互いに接続され、前記第2末端は前記試験信号出力線307と相対する前記第1末端の他の片側に設置される。
本実施例の表示装置に対して修復を行う方法では、全部で２回のレーザー切断と１回のレーザー溶接を行う。
本実施例において、各ステップを実行する前後の順序を区分せず、即ち、各ステップを任意の順序に基づいて実行することができる。
図5Aと図5Bを参考すると、図5Aと図5Bは本発明の表示装置の修復方法の第3実施例の模式図である。本実施例と前記第1又は第2実施例は類似しており、異なるところは以下のとおりである。
本実施例において、前記方法はさらに以下のステップを含む。
ステップE、前記レーザー切断方法によって第5接続と第6接続を切断し、ここで、前記第5接続は前記表示装置の第2予備線305の第4セグメント3051と第5セグメント3052との間の接続であり、前記第6接続は前記表示装置の第2予備線305の第6セグメント3053と前記第5セグメント3052の間の接続である。
ステップF、前記レーザー溶接方法によって前記第5セグメント3052と前記試験信号入力線301が互いに接続される。
ここで、前記第5セグメント3052は、前記第4セグメント3051と前記第6セグメント3053の間に位置し、前記第5セグメント3052と前記第2入力端が互いに接続される。
本実施例の表示装置に対して修復を行う方法では、全部で6回のレーザー切断と2回のレーザー溶接を行う。
本実施例において、各ステップを実行する前後の順序を区分せず、即ち、各ステップを任意の順序に基づいて実行することができる。
前記第1実施例〜第3実施例の中の任意の１つの実施例において、好ましくは、前記第2薄膜トランジスター304と前記第1薄膜トランジスター303が完全に同じであり、即ち、前記第2薄膜トランジスター304と前記第1薄膜トランジスター303は、サイズ、プロパティ等の面でいずれも同じであるか又は大体類似する。そのため、前記技術方法を用いて表示装置に対して修復を行った後、表示装置の回線全体の抵抗は変化しない。
前記任意１つの実施例において、前記第2薄膜トランジスター304（予備の薄膜トランジスター）を用いて表示装置に対して修復を行うため、表示装置の幅と長さの比に変化が起こることはなく、それによって点灯して検出する際に表示異常が発生することがなく、判断ミスが起こることがなく、同時に表示パネル300の固化過程において線不良の現象の出現を減少し、即ち、表示パネル300の歩留まりを高めることに役立つ。
既に１つ又は複数の実現方法を用いて、本発明を示して説明を行ったが、しかし、当業者は本明細書と図面に対する閲覧と理解に基づいて、等価の変形と訂正を思い付くことができる。本発明はすべてのこのような変形と訂正を含み、且つ特許請求の範囲によって規定される。それ以外に、本明細書の特定の特徴は、既に複数の実施方法の中の一つによって公開されているが、このような特徴は例えば、所定又は特定の使用に対して、期待と有利である他の実施方法の一つ又は複数のその他の特徴の組み合わせである。しかも、術語である"含む"、"持つ"、"含有"又はその変形が具体的な実施形態又は特許請求の範囲の中で用いられていることに対して、このような術語は、術語"内包"と類似する方式で含むことを目指す。
以上により、本発明は既に好ましい実施例で以上のように提示しているが、前記実施例は本発明を制限するために用いるものではなく、当業者は本発明の精神と範囲を超えない前提で、各種の変更と改善を行うことができるので、そのため本発明の保護範囲は特許請求の範囲を基準とする。

Claims (20)

  1. 表示装置であって、表示パネルを含み、
    前記表示パネルは、少なくとも１つの第1薄膜トランジスターを含む第１薄膜トランジスターアレイと、
    少なくとも１つの第2薄膜トランジスターを含む第2薄膜トランジスターアレイと、
    少なくとも１つの第1予備線と、を備え、
    前記第1薄膜トランジスターと前記第2薄膜トランジスターは隣り合っており、前記第2薄膜トランジスターは試験信号入力線と前記第１予備線と互いに接続され、
    前記第1薄膜トランジスターでショートが発生した状況で、前記第1薄膜トランジスターの第1入力端はレーザー切断方法によって、前記試験信号入力線との間の第1接続を切断することに用いられ、前記第1薄膜トランジスターの第1出力端は前記レーザー切断方法によって試験信号出力線との間の第2接続を切断することに用いられ、前記第1予備線はレーザー溶接方法によって前記試験信号出力線と互いに接続されることに用いられ、
    前記表示パネルは、少なくとも１つの制御信号線を含む制御信号線アレイを更に備え、
    前記第1薄膜トランジスターの第1制御端と前記第2薄膜トランジスターの第2制御端は、いずれも前記制御信号線と接続され、前記第1薄膜トランジスターでショートが発生した状況で、前記第2制御端は前記制御信号線によって制御信号を受信することに用いられ、
    前記第1入力端は前記第1薄膜トランジスターのソース又はドレインであり、前記第1出力端は前記第1薄膜トランジスターのドレイン又はソースであることを特徴とする表示装置。
  2. 前記第2制御端は前記制御信号に基づいて、第2薄膜トランジスターに対応するスイッチをオン又はオフにすることに用いられることを特徴とする請求項１に記載の表示装置。
  3. 前記第2薄膜トランジスターの第2入力端は前記試験信号入力線と互いに接続され、前記第2薄膜トランジスターの第2出力端は前記第1予備線と互いに接続されていることを特徴とする請求項１に記載の表示装置。
  4. 前記第1予備線は、第1セグメント、第2セグメント、及び第3セグメントを含み、
    前記第2セグメントは、前記第1セグメントと前記第3セグメントの間に位置し、前記第2セグメントは前記第2出力端と互いに接続され、
    前記第1薄膜トランジスターでショートが発生した状況で、前記第2セグメントは前記レーザー溶接方法によって前記試験信号出力線に接続され、前記第1セグメントは前記レーザー切断方法によって前記第2セグメントとの間の第3接続を切断することに用いられ、前記第3セグメントは前記レーザー切断方法によって前記第2セグメントとの間の第4接続を切断することに用いられることを特徴とする請求項３に記載の表示装置。
  5. 前記第1予備線は第1末端と第2末端を含み、前記第1末端は前記第2出力端と互いに接続され、前記第2末端は前記試験信号出力線と相対する前記第1末端の他の片側に設置され、
    前記第1薄膜トランジスターでショートが発生した状況で、前記第1予備線は前記レーザー溶接方法によって前記試験信号出力線と互いに接続されることを特徴とする請求項３に記載の表示装置。
  6. 前記表示パネルは、少なくとも１つの第2予備線をさらに含み、前記第2予備線は第4セグメント、第5セグメント、及び第6セグメントを含み、
    前記第5セグメントは前記第4セグメントと前記第6セグメントの間に位置し、前記第5セグメントは前記第2入力端と互いに接続され、
    前記第1薄膜トランジスターでショートが発生した状況で、前記第5セグメントは前記レーザー溶接方法によって前記試験信号入力線と互いに接続されることに用いられ、前記第4セグメントは前記レーザー切断方法によって前記第5セグメントとの間の第5接続を切断することに用いられ、前記第6セグメントは前記レーザー切断方法によって前記第5セグメントとの間の第6接続を切断することに用いられることを特徴とする請求項４に記載の表示装置。
  7. 表示装置であって、表示パネルを含み、
    前記表示パネルは、少なくとも１つの第1薄膜トランジスターを含む第１薄膜トランジスターアレイと、
    少なくとも１つの第2薄膜トランジスターを含む第2薄膜トランジスターアレイと、
    少なくとも１つの第1予備線と、を備え、
    前記第1薄膜トランジスターと前記第2薄膜トランジスターは隣り合っており、前記第2薄膜トランジスターは試験信号入力線と前記第１予備線に接続され、
    前記第1薄膜トランジスターでショートが発生した状況で、前記第1薄膜トランジスターの第1入力端はレーザー切断方法によって前記試験信号入力線との間の第1接続を切断することに用いられ、前記第1薄膜トランジスターの第1出力端は前記レーザー切断方法によって試験信号出力線との間の第2接続を切断することに用いられ、前記第1予備線はレーザー溶接方法によって前記試験信号出力線と互いに接続されることに用いられることを特徴とする表示装置。
  8. 前記表示パネルは、少なくとも１つの制御信号線を含む制御信号線アレイを更に備え、
    前記第1薄膜トランジスターの第1制御端と前記第2薄膜トランジスターの第2制御端はいずれも前記制御信号線と接続され、前記第1薄膜トランジスターでショートが発生した状況で、前記第2制御端は前記制御信号線によって制御信号の受信に用いられることを特徴とする請求項７に記載の表示装置。
  9. 前記第2制御端は前記制御信号に基づいて、第2薄膜トランジスターに対応するスイッチをオン又はオフにすることを特徴とする請求項８に記載の表示装置。
  10. 前記第2薄膜トランジスターの第2入力端は前記試験信号入力線と互いに接続され、前記第2薄膜トランジスターの第2出力端は前記第1予備線と互いに接続されることを特徴とする請求項８に記載の表示装置。
  11. 前記第1予備線は、第1セグメント、第2セグメント、及び第3セグメントを含み、
    前記第2セグメントは前記第1セグメントと前記第3セグメントの間に位置し、前記第2セグメントは前記第2出力端と互いに接続され、
    前記第1薄膜トランジスターでショートが発生した状況で、前記第2セグメントは前記レーザー溶接方法によって前記試験信号出力線と互いに接続されることに用いられ、前記第1セグメントは前記レーザー切断方法によって前記第2セグメントとの間の第3接続を切断することに用いられ、前記第3セグメントは前記レーザー切断方法によって前記第2セグメントとの間の第4接続を切断することに用いられることを特徴とする請求項１０に記載の表示装置。
  12. 前記第1予備線は第1末端と第2末端を含み、前記第1末端は前記第2出力端と互いに接続され、前記第2末端は前記試験信号出力線と相対する前記第1末端の他の片側に設置され、
    前記第1薄膜トランジスターでショートが発生した状況で、前記第1予備線は前記レーザー溶接方法によって前記試験信号出力線と互いに接続されることを特徴とする請求項１０に記載の表示装置。
  13. 前記表示パネルは少なくとも１つの第2予備線をさらに含み、前記第2予備線は第4セグメント、第5セグメント、及び第6セグメントを含み、
    前記第5セグメントは前記第4セグメントと前記第6セグメントの間に位置し、前記第5セグメントは前記第2入力端と互いに接続され、
    前記第1薄膜トランジスターでショートが発生した状況で、前記第5セグメントは前記レーザー溶接方法によって前記試験信号入力線に接続されることに用いられ、前記第4セグメントは前記レーザー切断方法によって前記第5セグメントとの間の第5接続を切断することに用いられ、前記第6セグメントは前記レーザー切断方法によって前記第5セグメントとの間の第6接続を切断することに用いられることを特徴とする請求項１０に記載の表示装置。
  14. 前記第1入力端は前記第1薄膜トランジスターのソース又はドレインであり、前記第1出力端は前記第1薄膜トランジスターのドレイン又はソースであることを特徴とする請求項７に記載の表示装置。
  15. 請求項７に記載の表示装置の試験回線修復方法であって、ステップAとステップBを備え、
    ステップAでは、レーザー切断方法によって第1接続と第2接続を切断し、ここで、前記第1接続は前記表示装置の第1薄膜トランジスターの第1入力端と試験信号入力線との間の接続であり、前記第2接続は前記第1薄膜トランジスターの第1出力端と試験信号出力線との間の接続であること、
    ステップBでは、レーザー溶接方法によって前記表示装置の中の第1予備線と前記試験信号出力線を接続し、ここで、前記表示装置の中の第2薄膜トランジスターの第2入力端は前記試験信号入力線と互いに接続され、前記第2薄膜トランジスターの第2出力端は前記第1予備線と互いに接続されることを特徴とする表示装置の試験回線修復方法。
  16. 前記ステップBは、前記レーザー溶接方法によって前記第1予備線の第２セグメントと前記試験信号出力線を接続させるステップB1を含み、
    前記表示装置の試験回線修復方法は、ステップCをさらに含み、
    ステップCでは、前記レーザー切断方法によって第3接続と第4接続を切断し、ここで、前記第3接続は前記第1予備線の第１セグメントと前記第2セグメントの間の接続であり、前記第4接続は前記第1予備線の第3セグメントと前記第2セグメントの間の接続であり、ここで、前記第2出力端は前記第2セグメントと互いに接続され、前記第2セグメントは前記第1セグメントと前記第3セグメントの間に位置することを特徴とする請求項１５に記載の表示装置の試験回線修復方法。
  17. ステップDを更に含み、
    ステップDでは、前記レーザー溶接方法によって前記第1予備線と前記試験信号出力線を互いに接続させ、
    ここで、前記第1予備線は第1末端と第2末端を含み、前記第1末端は前記第2出力端と互いに接続され、前記第2末端は前記試験信号出力線と相対する前記第1末端の他の片側に設置されることを特徴とする請求項１５に記載の表示装置の試験回線修復方法。
  18. ステップEとステップFを更に含み、
    ステップEでは、前記レーザー切断方法によって第5接続と第6接続を切断し、ここで、前記第5接続は前記表示装置の第2予備線の第4セグメントと第5セグメントの間の接続であり、前記第6接続は前記表示装置の第2予備線の第6セグメントと前記第5セグメントの間の接続であり、
    ステップFでは、前記レーザー溶接方法によって前記第5セグメントは前記試験信号入力線と互いに接続され、ここで、前記第5セグメントは前記第4セグメントと前記第6セグメントの間に位置し、前記第5セグメントは前記第2入力端と互いに接続されることを特徴とする請求項１５に記載の表示装置の試験回線修復方法。
  19. 前記第1入力端は前記第1薄膜トランジスターのソース又はドレインであり、前記第1出力端は前記第1薄膜トランジスターのドレイン又はソースであることを特徴とする請求項１５に記載の表示装置の試験回線修復方法。
  20. ステップGを更に含み、
    ステップGでは、前記第2薄膜トランジスターの第2制御端は、前記表示装置の中の制御信号線によって制御信号を受信し、前記制御信号に基づいて第2薄膜トランジスターに対応するスイッチをオン又はオフにすることを特徴とする請求項１５に記載の表示装置の試験回線修復方法。
JP2016526832A 2013-12-17 2013-12-30 表示装置及びその試験回線修復方法 Pending JP2016538590A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201310693323.9A CN103680370A (zh) 2013-12-17 2013-12-17 显示装置及其测试线路修复方法
CN201310693323.9 2013-12-17
PCT/CN2013/090821 WO2015089878A1 (zh) 2013-12-17 2013-12-30 显示装置及其测试线路修复方法

Publications (1)

Publication Number Publication Date
JP2016538590A true JP2016538590A (ja) 2016-12-08

Family

ID=50317762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016526832A Pending JP2016538590A (ja) 2013-12-17 2013-12-30 表示装置及びその試験回線修復方法

Country Status (6)

Country Link
JP (1) JP2016538590A (ja)
KR (1) KR101894523B1 (ja)
CN (1) CN103680370A (ja)
EA (1) EA031911B1 (ja)
GB (1) GB2534317B (ja)
WO (1) WO2015089878A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107884693A (zh) * 2017-11-06 2018-04-06 武汉华星光电半导体显示技术有限公司 电气特性测试方法
US10565912B2 (en) 2017-11-06 2020-02-18 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Electrical characteristics inspection method
CN109741699B (zh) * 2019-01-22 2022-03-08 Tcl华星光电技术有限公司 用于显示面板的检测设备
CN111798779B (zh) * 2019-07-26 2022-07-29 友达光电股份有限公司 用于可挠性显示面板的备用线路系统及其自动切换方法
CN111203631A (zh) * 2020-03-12 2020-05-29 苏州晶振智能科技有限公司 一种显示屏智能检测激光修复方法
CN114360439B (zh) 2020-09-30 2022-12-20 荣耀终端有限公司 一种显示装置、驱动芯片及电子设备
CN112289836B (zh) * 2020-10-26 2023-05-02 武汉天马微电子有限公司 显示面板及显示装置
CN113516917B (zh) * 2021-05-26 2023-05-12 京东方科技集团股份有限公司 一种显示面板、显示装置及断线修复方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011096125A1 (ja) * 2010-02-08 2011-08-11 シャープ株式会社 表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5102361A (en) * 1989-01-23 1992-04-07 Sharp Kabushiki Kaisha Method for the manufacture of active matrix display apparatuses
JP2007292878A (ja) * 2006-04-21 2007-11-08 Hitachi Displays Ltd 液晶表示装置及びその製造方法
JP2007292879A (ja) * 2006-04-21 2007-11-08 Hitachi Displays Ltd 液晶表示装置
CN100514166C (zh) * 2006-11-27 2009-07-15 中华映管股份有限公司 像素结构及其修补方法
CN101382709A (zh) * 2007-09-04 2009-03-11 上海广电Nec液晶显示器有限公司 一种液晶显示器薄膜晶体管结构
CN102692774A (zh) * 2012-05-23 2012-09-26 深圳市华星光电技术有限公司 液晶显示面板
CN103345093B (zh) * 2013-06-28 2015-12-02 京东方科技集团股份有限公司 像素单元、阵列基板及其制造、修复方法和显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011096125A1 (ja) * 2010-02-08 2011-08-11 シャープ株式会社 表示装置

Also Published As

Publication number Publication date
GB2534317A (en) 2016-07-20
WO2015089878A1 (zh) 2015-06-25
GB2534317B (en) 2020-12-09
KR101894523B1 (ko) 2018-09-04
GB201604875D0 (en) 2016-05-04
EA031911B1 (ru) 2019-03-29
EA201690996A1 (ru) 2016-10-31
CN103680370A (zh) 2014-03-26
KR20160060106A (ko) 2016-05-27

Similar Documents

Publication Publication Date Title
JP2016538590A (ja) 表示装置及びその試験回線修復方法
US9897830B2 (en) Display panel inspection system and inspection method for the same
US9406251B2 (en) Display panel and display device
US9947252B2 (en) Array substrate and detecting method therefore, display panel, and display device for improved detection rate and accuracy of an array test
WO2017041324A1 (zh) 保护电路及具有该保护电路的液晶显示器
CN104280908A (zh) 一种检测电路和液晶显示面板及其制造方法
TW437095B (en) Substrate for photoelectric device, active matrix substrate and the inspection method of substrate for photoelectric device
EP2991069B1 (en) Gate electrode drive circuit and array substrate
US9947253B2 (en) Display device and method of inspecting the same
JP2020527709A (ja) 表示パネルのテスト回路及び表示装置
US20150120233A1 (en) Panel inspection apparatus and display panel
US9595215B2 (en) Circuit for testing display panel, method for testing display panel, and display panel
CN104503110A (zh) 显示面板及其修复方法
WO2016019605A1 (zh) 液晶面板检测线路
TWI512380B (zh) 顯示裝置和其操作方法
CN104793365A (zh) 显示面板线路的检测装置及检测方法
CN103513484A (zh) 液晶阵列基板及液晶阵列基板测试方法
WO2020010798A1 (zh) 一种goa电路及嵌入式触控显示面板
US10275057B2 (en) Array substrate, display panel and method for detecting and restoring display panel
US11100884B2 (en) Booster circuit of display panel, boost control method and display device
US10372001B2 (en) Display apparatus and method of manufacturing display apparatus
CN103149713A (zh) 阵列面板检测电路结构
CN103676243A (zh) 一种阵列基板组件及其测量方法和显示装置
US10540919B2 (en) Probe assembly and detecting device comprising the same
US9000435B1 (en) Display device and testing line repairing method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170808