JP2020527709A - 表示パネルのテスト回路及び表示装置 - Google Patents

表示パネルのテスト回路及び表示装置 Download PDF

Info

Publication number
JP2020527709A
JP2020527709A JP2020501534A JP2020501534A JP2020527709A JP 2020527709 A JP2020527709 A JP 2020527709A JP 2020501534 A JP2020501534 A JP 2020501534A JP 2020501534 A JP2020501534 A JP 2020501534A JP 2020527709 A JP2020527709 A JP 2020527709A
Authority
JP
Japan
Prior art keywords
signal lines
short bar
display panel
switch
switch tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020501534A
Other languages
English (en)
Other versions
JP6977141B2 (ja
Inventor
暁文 呂
暁文 呂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Publication of JP2020527709A publication Critical patent/JP2020527709A/ja
Application granted granted Critical
Publication of JP6977141B2 publication Critical patent/JP6977141B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】【解決手段】 表示パネル（２０００）のテスト回路（１０００）及び表示装置（１）であって、表示パネル（２０００）のテスト回路（１０００）は、少なくとも１本のショートバー（１００）と、複数の信号ライン（２００）と、少なくとも１本のショートバー（１００）と複数の信号ライン（２００）を接続するスイッチモジュール（３００）とを含み、スイッチモジュール（３００）は、表示パネル（２０００）をテストする際に、複数の信号ライン（２００）をそれに対応するショートバー（１００）に接続し、表示パネル（２０００）のテストが終了した際には、複数の信号ライン（２００）と少なくとも１本のショートバー（１００）の接続を遮断する。【選択図】 図１

Description

本発明は表示技術分野、特に表示パネルのテスト回路及び表示装置に係わる。
薄膜トランジスタ液晶ディスプレイ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ， ＴＦＴ−ＬＣＤ）は、カラーフィルタ基板（Ｃｏｌｏｒ Ｆｉｌｔｅｒ，ＣＦ）と、薄膜トランジスタアレイ基板（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ａｒｒａｙ Ｓｕｂｓｔｒａｔｅ，ＴＦＴ Ａｒｒａｙ Ｓｕｂｓｔｒａｔｅ）と、両基板の間に配置された液晶層（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｌａｙｅｒ）によって構成されている。
ＴＦＴ−ＬＣＤの製造には、アレイ基板工程、カラーフィルタ基板工程、及びアレイ基板とカラーフィルタ基板のセル（Ｃｅｌｌ）工程が含まれており、一般に、セル工程を行う際にはパネル機能テスト（Ｃｅｌｌ Ｔｅｓｔ）を行わなければならない。Ｃｅｌｌ Ｔｅｓｔによって、パネルのＡｒｒａｙ、ＣＦ、Ｃｅｌｌという３つの工程で出現する不具合をチェックし、不良品を除去することである。
Ｃｅｌｌ Ｔｅｓｔ工程では、通常、ショートバー（ｓｈｏｒｔｉｎｇ ｂａｒ）の形式を用いて点灯テストを行うが、テスト後にショートバーをレーザーで切断する必要があり、ＴＦＴ−ＬＣＤの製造コストが増加する。
本発明の目的は、表示装置の製造コストを抑えることができる、表示パネルのテスト回路及び表示装置を提供することにある。
本発明の実施例では表示パネルのテスト回路を提供しており、該回路は、少なくとも１本のショートバーと、複数の信号ラインと、前記少なくとも１本のショートバーと前記複数の信号ラインを接続するスイッチモジュールとを含む。
前記スイッチモジュールは、前記表示パネルをテストする際に、前記複数の信号ラインをそれに対応するショートバーに接続し、前記表示パネルのテストが終了した際には、前記複数の信号ラインと前記少なくとも１本のショートバーの接続を遮断する。
前記スイッチモジュールは、１本の制御信号ラインと、複数のスイッチ管を含む。
いずれのスイッチ管の制御端も前記制御信号ラインと接続され、出力端はそれに対応するショートバーと接続され、入力端は前記ショートバーに対応する信号ラインと接続されている。
前記制御信号ラインが第１制御信号を伝送する際に、すべてのスイッチ管が閉まり、前記複数の信号ラインと前記少なくとも１本のショートバーの接続が遮断される。
前記制御信号ラインが第２制御信号を伝送すると、すべてのスイッチ管が開き、前記複数の信号ラインがそれに対応するショートバーに接続される。
前記スイッチ管は、薄膜トランジスタ及び／またはトライオードを含む。
いくつかの実施例では、前記制御信号ライン上で高電圧レベル信号を伝送する際に、前記薄膜トランジスタが開き、
前記制御信号ライン上で低電圧レベル信号を伝送する際に、前記薄膜トランジスタが閉じる。
いくつかの実施例では、前記複数の信号ラインは、複数のＲ画素信号ラインと、複数のＧ画素信号ラインと、複数のＢ画素信号ラインを含み、前記複数のスイッチ管は、第１スイッチ管と、第２スイッチ管と、第３スイッチ管を含み、前記少なくとも１本のショートバーは、第１ショートバーと、第２ショートバーと、第３ショートバーを含む。
前記第１スイッチ管の入力端は前記複数のＲ画素信号ラインと接続され、出力端は前記第１ショートバーと接続されており、
前記第２スイッチ管の入力端は前記複数のＧ画素信号ラインと接続され、出力端は前記第２ショートバーと接続されており、
前記第３スイッチ管の入力端は前記複数のＢ画素信号ラインと接続され、出力端は前記第３ショートバーと接続されている。
いくつかの実施例では、前記複数の信号ラインは複数のＶＳＳ信号ラインを含む。
本発明の実施例では、少なくとも１本のショートバーと、複数の信号ラインと、前記少なくとも１本のショートバーと前記複数の信号ラインを接続するスイッチモジュールとを含む表示パネルのテスト回路を提供している。
前記スイッチモジュールは、前記表示パネルをテストする際に、前記複数の信号ラインをそれに対応するショートバーに接続し、前記表示パネルのテストが終了した際には、前記複数の信号ラインと前記少なくとも１本のショートバーの接続を遮断する。
いくつかの実施例では、前記スイッチモジュールは、１本の制御信号ラインと、複数のスイッチ管とを含む。
いずれのスイッチ管の制御端も前記制御信号ラインと接続され、出力端はそれに対応するショートバーと接続され、入力端は前記ショートバーに対応する信号ラインと接続されている。
前記制御信号ラインが第１制御信号を伝送する際に、すべてのスイッチ管が閉まり、前記複数の信号ラインと前記少なくとも１本のショートバーの接続が遮断される。
前記制御信号ラインが第２制御信号を伝送する際に、すべてのスイッチ管が開き、前記複数の信号ラインがそれに対応するショートバーに接続される。
いくつかの実施例では、前記スイッチ管は薄膜トランジスタを含む。
いくつかの実施例では、前記制御信号ライン上で高電圧レベル信号を伝送する際に、前記薄膜トランジスタが開き、
前記制御信号ライン上で低電圧レベル信号を伝送する際に、前記薄膜トランジスタが閉じる。
いくつかの実施例では、前記スイッチ管はトライオードを含む。
いくつかの実施例では、前記複数の信号ラインは、複数のＲ画素信号ラインと、複数のＧ画素信号ラインと、複数のＢ画素信号ラインを含み、前記複数のスイッチ管は、第１スイッチ管と、第２スイッチ管と、第３スイッチ管を含み、前記少なくとも１本のショートバーは、第１ショートバーと、第２ショートバーと、第３ショートバーを含む。
前記第１スイッチ管の入力端は前記複数のＲ画素信号ラインと接続され、出力端は前記第１ショートバーと接続されており、
前記第２スイッチ管の入力端は前記複数のＧ画素信号ラインと接続され、出力端は前記第２ショートバーと接続されており、
前記第３スイッチ管の入力端は前記複数のＢ画素信号ラインと接続され、出力端は前記第３ショートバーと接続されている。
いくつかの実施例では、前記複数の信号ラインは複数のＶＳＳ信号ラインを含む。
本発明の実施例では、表示パネルと、表示パネルのテスト回路とを含む表示装置をさらに提供している。
前記表示パネルのテスト回路は、少なくとも１本のショートバーと、複数の信号ラインと、前記少なくとも１本のショートバーと前記複数の信号ラインを接続するスイッチモジュールとを含み、
前記スイッチモジュールは、前記表示パネルをテストする際に、前記複数の信号ラインをそれに対応するショートバーに接続し、前記表示パネルのテストが終了した際には、前記複数の信号ラインと前記少なくとも１本のショートバーの接続を遮断する。
いくつかの実施例では、前記スイッチモジュールは、１本の制御信号ラインと、複数のスイッチ管とを含む。
いずれのスイッチ管の制御端も前記制御信号ラインと接続され、出力端はそれに対応するショートバーと接続され、入力端は前記ショートバーに対応する信号ラインと接続されている。
前記制御信号ラインが第１制御信号を伝送する際に、すべてのスイッチ管が閉まり、前記複数の信号ラインと前記少なくとも１本のショートバーの接続が遮断される。
前記制御信号ラインが第２制御信号を伝送する際に、すべてのスイッチ管が開き、前記複数の信号ラインがそれに対応するショートバーに接続される。
いくつかの実施例では、前記スイッチ管は薄膜トランジスタを含む。
いくつかの実施例では、前記制御信号ライン上で高電圧レベル信号を伝送する際、前記薄膜トランジスタが開き、
前記制御信号ライン上で低電圧レベル信号を伝送する際に、前記薄膜トランジスタが閉じる。
いくつかの実施例では、前記スイッチ管はトライオードを含む。
いくつかの実施例では、前記複数の信号ラインは、複数のＲ画素信号ラインと、複数のＧ画素信号ラインと、複数のＢ画素信号ラインを含み、前記複数のスイッチ管は、第１スイッチ管と、第２スイッチ管と、第３スイッチ管を含み、前記少なくとも１本のショートバーは、第１ショートバーと、第２ショートバーと、第３ショートバーを含む。
前記第１スイッチ管の入力端は前記複数のＲ画素信号ラインと接続され、出力端は前記第１ショートバーと接続されており、
前記第２スイッチ管の入力端は前記複数のＧ画素信号ラインと接続され、出力端は前記第２ショートバーと接続されており、
前記第３スイッチ管の入力端は前記複数のＢ画素信号ラインと接続され、出力端は前記第３ショートバーと接続されている。
いくつかの実施例では、前記複数の信号ラインは複数のＶＳＳ信号ラインを含む。
本発明の実施例における表示パネルのテスト回路及び表示装置は、ショートバーと信号ラインとの間に設置されたスイッチモジュールによって、パネルテストの際にはショートバーと信号ラインの接続を制御し、パネルテスト終了後は接続を遮断することにより、表示装置の製造コストを引き下げている。
本発明の上記の内容をより明確に、わかりやすくするために、以下では好適な実施例を挙げるとともに、図面と組み合わせて詳細な説明を行う。
図１は、本発明の実施例で提供する表示装置の構造概略図である。 図２は、本発明の実施例で提供する表示パネルのテスト回路の構造概略図である。 図３は、本発明の実施例で提供する表示パネルのテスト回路のもう１つの構造概略図である。
以下の各実施例の説明は、添付された図を参考にしており、本発明の実施可能な特定の実施例を例示するために用いられる。本発明で言及している方向用語、例えば「上」、「下」、「前」、「後」、「左」、「右」、「内」、「外」、「側面」などは、図面の方向の参考にすぎない。したがって、使用されている方向用語は本発明の説明及び理解に用いられるものであって、本発明を限定するものではない。
図中では、構造が類似するユニットは、同じ記号で表示されている。
本文中で「実施例」に言及することは、実施例と結び付けて記載されている特定の特徴、構造または特性が、本発明の少なくとも１つの実施例に含まれていることを意味している。明細書の各部分で該略語が出現しても、すべて同じ実施例を指すとは限らず、また他の実施例と斥け合う独立した、または候補としての実施例というわけでもない。当業者は、本文に記載されている実施例が他の実施例と結合可能であることを、明らかに、または暗黙に理解している。
図１を参照すると、図１は本発明の実施例で提供する表示装置の構造概略図である。表示装置１は、表示パネル２０００と、表示パネルのテスト回路１０００を含む。
図２を参照すると、図２は本発明の実施例で提供する表示パネルのテスト回路の構造概略図である。表示パネルのテスト回路１０００は、少なくとも１本のショートバー１００と、複数の信号ライン２００と、前記少なくとも１本のショートバー１００と前記複数の信号ライン２００を接続するスイッチモジュール３００とを含む。
スイッチモジュール３００は、表示パネル２０００をテストする際に、複数の信号ライン２００をそれに対応するショートバー１００に接続する。表示パネル２０００のテストが終了した際には、複数の信号ライン２００と少なくとも１本のショートバー１００の接続を遮断する。
図２に示すように、楕円の枠は１本のショートバー１００と２本の信号ライン２００との間の接続関係を示しており、点線枠の部分はスイッチモジュール３００の一部である。点線枠部分から、ショートバー１００とそれに対応する信号ライン２００との間にスイッチが設けられていることがわかり、スイッチが導通状態にある時は、ショートバー２００は２本の信号ライン２００の信号を受け取り、この時、該信号に基づいて、表示パネル２０００に対してテストを行うことができる。テストの終了後は、スイッチを遮断することができ、この時、ショートバー２００は信号ライン２００の信号を受け取らず、該信号の表示パネル２０００に対する干渉が杜絶される。
いくつかの実施例では、図３に示すように、スイッチモジュール３００は、制御信号ライン３０１と、複数のスイッチ管３０２を含む。該制御信号ライン３０１は制御信号の伝送に用いられる。該スイッチ管３０２は、制御端と、入力端と、出力端を有しており、該制御端は上記制御信号を受け取って、制御信号の制御下でオン及びオフの操作を行うために用いられる。
図３に示すように、いずれのスイッチ管３０２の制御端も制御信号ライン３０１と接続され、出力端はそれに対応するショートバー１００と接続され、入力端は前記ショートバー１００に対応する信号ライン２００と接続されている。
制御信号ライン３０１が第１制御信号を伝送する際に、すべてのスイッチ管３０２が閉まり、前記複数の信号ライン２００と前記少なくとも１本のショートバー１００の接続が遮断される。
制御信号ライン３０１が第２制御信号を伝送する際に、すべてのスイッチ管３０２が開き、前記複数の信号ライン２００がそれに対応するショートバー１００に接続される。
いくつかの実施例では、前記スイッチ管３０２は薄膜トランジスタであってよい。薄膜トランジスタのゲート電極は制御信号ライン３０１に接続され、ソース電極は複数の信号ライン２００に接続され、ドレイン電極はショートバー１００に接続されている。表示パネル２０００のテストを行う際には、制御信号ライン３０１上で高電圧レベル信号を伝送する際に、薄膜トランジスタが開き、複数の信号ライン２００をそれに対応するショートバー１００に接続させる。表示パネル２０００のテストが終了する際に、制御信号ライン３０１上で低電圧レベル信号を伝送し、前記薄膜トランジスタが閉じて、表示パネル２０００に対する干渉を回避する。
いくつかの実施例では、前記スイッチ管３０２はトライオードであってよい。トライオードのベース電極は制御信号ライン３０１に接続され、コレクタ電極及びエミッタ電極はそれぞれ複数の信号ライン２００と１本のショートバー１００に接続される。
いくつかの実施例では、前記複数の信号ライン２００は、複数のＲ画素信号ラインと、複数のＧ画素信号ラインと、複数のＢ画素信号ラインを含み、前記複数のスイッチ管３０２は、第１スイッチ管と、第２スイッチ管と、第３スイッチ管を含み、前記少なくとも１本のショートバー１００は、第１ショートバーと、第２ショートバーと、第３ショートバーを含む。
第１スイッチ管の入力端は前記複数のＲ画素信号ラインと接続され、出力端は前記第１ショートバーと接続されており、前記第２スイッチ管の入力端は前記複数のＧ画素信号ラインと接続され、出力端は前記第２ショートバーと接続されており、前記第３スイッチ管の入力端は前記複数のＢ画素信号ラインと接続され、出力端は前記第３ショートバーと接続されている。
表示パネル２０００のチェックを行う際には、制御信号ライン３０１が第２制御信号を伝送して、画素信号ラインをそれに対応するショートバーに接続させる。例えば、Ｒ画素信号ラインを第１スイッチ管を介して第１ショートバーと接続し、第１ショートバーの検出信号点を通して検出信号を入力する際に、表示パネル２０００上で赤色を点灯させることができ、赤色の下で、異常な画素点や輝度の不均一といった現象が存在するかどうかをチェックする。
いくつかの実施例では、前記複数の信号ライン２００は複数のＶＳＳ信号ラインなどを含むことができ、それらとスイッチ管３０２、ショートバー１００との間の接続関係は、上記の画素信号ラインとスイッチ管３０２、ショートバー１００の接続関係を参照すればよいので、ここでは述べないものとする。
以上のように、本発明を好適な実施例により上記のように開示しているが、上記の好適な実施例は本発明を限定するためのものではなく、当業者であれば、本発明の主旨及び範囲を逸脱せずに各種の変更や潤色を行うことができるので、本発明の保護範囲は、請求項により画定された範囲を基準と見なすものとする。
１...表示装置
１００...ショートバー
２００...信号ライン
３００...スイッチモジュール
３０１...制御信号ライン
３０２...スイッチ管
１０００...テスト回路
２０００...表示パネル

Claims (18)

  1. 少なくとも１本のショートバーと、複数の信号ラインと、前記少なくとも１本のショートバーと前記複数の信号ラインを接続するスイッチモジュールとを含む表示パネルのテスト回路であって、
    前記スイッチモジュールは、前記表示パネルをテストする際に、前記複数の信号ラインをそれに対応するショートバーに接続し、前記表示パネルのテストが終了した際には、前記複数の信号ラインと前記少なくとも１本のショートバーの接続を遮断する表示パネルのテスト回路において、
    前記スイッチモジュールは、１本の制御信号ライン及び複数のスイッチ管を含み、
    いずれのスイッチ管の制御端も前記制御信号ラインと接続され、出力端はそれに対応するショートバーと接続され、入力端は前記ショートバーに対応する信号ラインと接続されており、
    前記制御信号ラインが第１制御信号を伝送する際に、すべてのスイッチ管が閉まり、前記複数の信号ラインと前記少なくとも１本のショートバーの接続が遮断され、
    前記制御信号ラインが第２制御信号を伝送する際に、すべてのスイッチ管が開き、前記複数の信号ラインがそれに対応するショートバーに接続され、
    前記スイッチ管が薄膜トランジスタ及び／またはトライオードを含む、
    表示パネルのテスト回路。
  2. 請求項１に記載の表示パネルのテスト回路において、前記制御信号ライン上で高電圧レベル信号を伝送する際に、前記薄膜トランジスタが開き、
    前記制御信号ライン上で低電圧レベル信号を伝送する際、前記薄膜トランジスタが閉じる、
    表示パネルのテスト回路。
  3. 請求項１に記載の表示パネルのテスト回路において、前記複数の信号ラインは、複数のＲ画素信号ラインと、複数のＧ画素信号ラインと、複数のＢ画素信号ラインを含み、前記複数のスイッチ管は、第１スイッチ管と、第２スイッチ管と、第３スイッチ管を含み、前記少なくとも１本のショートバーは、第１ショートバーと、第２ショートバーと、第３ショートバーを含み、
    前記第１スイッチ管の入力端は前記複数のＲ画素信号ラインと接続され、出力端は前記第１ショートバーと接続されており、
    前記第２スイッチ管の入力端は前記複数のＧ画素信号ラインと接続され、出力端は前記第２ショートバーと接続されており、
    前記第３スイッチ管の入力端は前記複数のＢ画素信号ラインと接続され、出力端は前記第３ショートバーと接続されている、
    表示パネルのテスト回路。
  4. 請求項１に記載の表示パネルのテスト回路において、前記複数の信号ラインが複数のＶＳＳ信号ラインを含む、表示パネルのテスト回路。
  5. 少なくとも１本のショートバーと、複数の信号ラインと、前記少なくとも１本のショートバーと前記複数の信号ラインを接続するスイッチモジュールとを含む表示パネルのテスト回路であって、
    前記スイッチモジュールは、前記表示パネルをテストする際に、前記複数の信号ラインをそれに対応するショートバーに接続し、前記表示パネルのテストが終了した際には、前記複数の信号ラインと前記少なくとも１本のショートバーの接続を遮断する、
    表示パネルのテスト回路。
  6. 請求項５に記載の表示パネルのテスト回路において、前記スイッチモジュールは、１本の制御信号ラインと、複数のスイッチ管を含み、
    いずれのスイッチ管の制御端も前記制御信号ラインと接続され、出力端はそれに対応するショートバーと接続され、入力端は前記ショートバーに対応する信号ラインと接続されており、
    前記制御信号ラインが第１制御信号を伝送する際に、すべてのスイッチ管が閉まり、前記複数の信号ラインと前記少なくとも１本のショートバーの接続が遮断され、
    前記制御信号ラインが第２制御信号を伝送する際に、すべてのスイッチ管が開き、前記複数の信号ラインがそれに対応するショートバーに接続される、
    表示パネルのテスト回路。
  7. 請求項６に記載の表示パネルのテスト回路において、前記スイッチ管が薄膜トランジスタを含む、表示パネルのテスト回路。
  8. 請求項７に記載の表示パネルのテスト回路において、前記制御信号ライン上で高電圧レベル信号を伝送する際に、前記薄膜トランジスタが開き、
    前記制御信号ライン上で低電圧レベル信号を伝送する際に、前記薄膜トランジスタが閉じる、
    表示パネルのテスト回路。
  9. 請求項６に記載の表示パネルのテスト回路において、前記スイッチ管がトライオードを含む、表示パネルのテスト回路。
  10. 請求項６に記載の表示パネルのテスト回路において、前記複数の信号ラインは、複数のＲ画素信号ラインと、複数のＧ画素信号ラインと、複数のＢ画素信号ラインを含み、前記複数のスイッチ管は、第１スイッチ管と、第２スイッチ管と、第３スイッチ管を含み、前記少なくとも１本のショートバーは、第１ショートバーと、第２ショートバーと、第３ショートバーを含み、
    前記第１スイッチ管の入力端は前記複数のＲ画素信号ラインと接続され、出力端は前記第１ショートバーと接続されており、
    前記第２スイッチ管の入力端は前記複数のＧ画素信号ラインと接続され、出力端は前記第２ショートバーと接続されており、
    前記第３スイッチ管の入力端は前記複数のＢ画素信号ラインと接続され、出力端は前記第３ショートバーと接続されている、
    表示パネルのテスト回路。
  11. 請求項５に記載の表示パネルのテスト回路において、前記複数の信号ラインが複数のＶＳＳ信号ラインを含む、表示パネルのテスト回路。
  12. 表示パネルと、表示パネルのテスト回路とを含む表示装置であって、
    前記表示パネルのテスト回路は、少なくとも１本のショートバーと、複数の信号ラインと、前記少なくとも１本のショートバーと前記複数の信号ラインを接続するスイッチモジュールとを含み、
    前記スイッチモジュールは、前記表示パネルをテストする際に、前記複数の信号ラインをそれに対応するショートバーに接続し、前記表示パネルのテストが終了した際には、前記複数の信号ラインと前記少なくとも１本のショートバーの接続を遮断する、
    表示装置。
  13. 請求項１２に記載の表示装置において、前記スイッチモジュールは、１本の制御信号ラインと、複数のスイッチ管とを含み、
    いずれのスイッチ管の制御端も前記制御信号ラインと接続され、出力端はそれに対応するショートバーと接続され、入力端は前記ショートバーに対応する信号ラインと接続されており、
    前記制御信号ラインが第１制御信号を伝送する際に、すべてのスイッチ管が閉まり、前記複数の信号ラインと前記少なくとも１本のショートバーの接続が遮断され、
    前記制御信号ラインが第２制御信号を伝送する際に、すべてのスイッチ管が開き、前記複数の信号ラインがそれに対応するショートバーに接続される、
    表示装置。
  14. 請求項１３に記載の表示装置において、前記スイッチ管が薄膜トランジスタを含む、表示装置。
  15. 請求項１４に記載の表示装置において、前記制御信号ライン上で高電圧レベル信号を伝送する際に、前記薄膜トランジスタが開き、
    前記制御信号ライン上で低電圧レベル信号を伝送する際に、前記薄膜トランジスタが閉じる、
    表示装置。
  16. 請求項１３に記載の表示装置において、前記スイッチ管がトライオードを含む、表示装置。
  17. 請求項１３に記載の表示装置において、前記複数の信号ラインは、複数のＲ画素信号ラインと、複数のＧ画素信号ラインと、複数のＢ画素信号ラインを含み、前記複数のスイッチ管は、第１スイッチ管と、第２スイッチ管と、第３スイッチ管を含み、前記少なくとも１本のショートバーは、第１ショートバーと、第２ショートバーと、第３ショートバーを含み、
    前記第１スイッチ管の入力端は前記複数のＲ画素信号ラインと接続され、出力端は前記第１ショートバーと接続されており、
    前記第２スイッチ管の入力端は前記複数のＧ画素信号ラインと接続され、出力端は前記第２ショートバーと接続されており、
    前記第３スイッチ管の入力端は前記複数のＢ画素信号ラインと接続され、出力端は前記第３ショートバーと接続されている、
    表示装置。
  18. 請求項１２に記載の表示装置において、前記複数の信号ラインが複数のＶＳＳ信号ラインを含む、表示装置。
JP2020501534A 2017-07-19 2017-09-11 表示パネルのテスト回路及び表示装置 Active JP6977141B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710592930.4A CN107248387A (zh) 2017-07-19 2017-07-19 显示面板的测试电路及显示装置
CN201710592930.4 2017-07-19
PCT/CN2017/101166 WO2019015056A1 (zh) 2017-07-19 2017-09-11 显示面板的测试电路及显示装置

Publications (2)

Publication Number Publication Date
JP2020527709A true JP2020527709A (ja) 2020-09-10
JP6977141B2 JP6977141B2 (ja) 2021-12-08

Family

ID=60015048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020501534A Active JP6977141B2 (ja) 2017-07-19 2017-09-11 表示パネルのテスト回路及び表示装置

Country Status (6)

Country Link
US (1) US10416483B2 (ja)
EP (1) EP3657477A4 (ja)
JP (1) JP6977141B2 (ja)
KR (1) KR20200028459A (ja)
CN (1) CN107248387A (ja)
WO (1) WO2019015056A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107248387A (zh) * 2017-07-19 2017-10-13 深圳市华星光电半导体显示技术有限公司 显示面板的测试电路及显示装置
CN107329298A (zh) * 2017-08-31 2017-11-07 京东方科技集团股份有限公司 点灯测试电路、阵列基板及其制作方法、显示装置
CN109345988B (zh) * 2018-11-21 2021-04-30 惠科股份有限公司 测试电路、显示面板测试装置和显示装置
CN109584802B (zh) * 2019-01-04 2021-09-21 京东方科技集团股份有限公司 一种驱动电路及其工作方法、显示装置
CN115602083A (zh) * 2019-12-24 2023-01-13 厦门天马微电子有限公司（Cn） 一种显示面板、其检测方法及显示装置
CN112331581B (zh) * 2020-11-23 2024-09-27 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板、显示装置
CN112331118B (zh) * 2020-11-30 2023-09-26 武汉天马微电子有限公司 一种显示面板和显示装置
CN113448131A (zh) * 2021-06-23 2021-09-28 惠科股份有限公司 显示面板及其测试方法
CN114639711A (zh) * 2022-03-28 2022-06-17 深圳市华星光电半导体显示技术有限公司 显示面板、显示面板测试方法及显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100498479C (zh) * 2004-01-09 2009-06-10 友达光电股份有限公司 平面显示器的测试装置
TWI406241B (zh) * 2008-10-30 2013-08-21 Chunghwa Picture Tubes Ltd 一種檢測電路及顯示器
CN102692774A (zh) * 2012-05-23 2012-09-26 深圳市华星光电技术有限公司 液晶显示面板
CN103325327B (zh) * 2013-06-20 2016-03-30 深圳市华星光电技术有限公司 一种显示面板、显示面板的检测线路
CN103544912B (zh) * 2013-10-25 2016-02-03 深圳市华星光电技术有限公司 面板检测装置及显示面板
CN104062784B (zh) * 2014-06-25 2017-06-30 深圳市华星光电技术有限公司 一种面板检测电路及显示面板
CN104111550A (zh) * 2014-08-08 2014-10-22 深圳市华星光电技术有限公司 液晶面板检测线路
CN104280908A (zh) * 2014-10-21 2015-01-14 深圳市华星光电技术有限公司 一种检测电路和液晶显示面板及其制造方法
CN104392685B (zh) * 2014-12-15 2017-06-09 合肥京东方光电科技有限公司 阵列基板、显示面板和极性反转驱动方法
KR102347412B1 (ko) * 2015-01-22 2022-01-05 엘지디스플레이 주식회사 표시장치용 표시패널 및 표시패널 검사 방법
CN105070239B (zh) * 2015-08-27 2018-10-16 武汉华星光电技术有限公司 一种液晶显示面板
CN105335003B (zh) * 2015-10-10 2018-09-04 深圳市华星光电技术有限公司 触控显示面板及其触控电路
EP3368315B1 (en) * 2015-10-28 2020-08-12 Bobst Mex Sa Foil reel mounting device, supporting module, stamping machine, handling tool and method for loading and unloading a reel of stamping foil
CN105511129B (zh) * 2016-01-28 2019-07-16 厦门天马微电子有限公司 显示面板、显示装置及显示面板的测试方法
CN106057110B (zh) * 2016-08-04 2019-04-05 武汉华星光电技术有限公司 阵列测试电路及阵列测试方法
CN106356013B (zh) * 2016-10-26 2019-06-07 上海天马微电子有限公司 一种阵列基板、检测电路及其断路和短路检测方法
CN106773388A (zh) * 2016-12-30 2017-05-31 深圳市华星光电技术有限公司 兼容多种边框尺寸的显示面板及显示面板的点灯测试方法
CN107248387A (zh) * 2017-07-19 2017-10-13 深圳市华星光电半导体显示技术有限公司 显示面板的测试电路及显示装置

Also Published As

Publication number Publication date
EP3657477A4 (en) 2021-03-17
JP6977141B2 (ja) 2021-12-08
CN107248387A (zh) 2017-10-13
US10416483B2 (en) 2019-09-17
KR20200028459A (ko) 2020-03-16
US20190025619A1 (en) 2019-01-24
WO2019015056A1 (zh) 2019-01-24
EP3657477A1 (en) 2020-05-27

Similar Documents

Publication Publication Date Title
JP6977141B2 (ja) 表示パネルのテスト回路及び表示装置
US9483969B2 (en) Liquid crystal panel, and testing circuit and testing method thereof
US8411221B2 (en) Display device and repairing method for the same
US20150077681A1 (en) Liquid crystal display panel
US11145231B2 (en) Test circuit and display device
US20160041412A1 (en) Liquid crystal panel test circuit
CN101004498A (zh) 液晶显示器及其修复方法
US9588387B2 (en) Fast testing switch device and the corresponding TFT-LCD array substrate
US20190384078A1 (en) Lighting jig for returning to light-on and panel detecting method thereof
WO2015003405A1 (zh) 一种快速测试切换装置及相应的tft-lcd阵列基板
US20130265069A1 (en) Liquid Crystal Panel, Liquid Crystal Module, and Method Of Determining Reason Behind Bad Display
US20180180959A1 (en) Panel inspection circuit and liquid crystal display panel
US20170017130A1 (en) Goa circuit module, method for testing the same, display panel and display apparatus
GB2534317A (en) Display device and test line repair method therefor
CN112599058A (zh) 一种显示面板、显示装置和显示面板的修护方法
TWI553602B (zh) 顯示面板、檢測電路與其檢測方法
US20090236599A1 (en) Active device array substrate
KR101174156B1 (ko) 평판 표시장치
CN104991358A (zh) 阵列基板及其制作方法、控制方法、显示装置
US10262564B2 (en) Test circuit of gate driver on array and test method of gate driver on array
WO2019019430A1 (zh) 阵列基板测试电路
US8072570B2 (en) Liquid crystal display panel
US9542057B2 (en) Wiring structure and display panel having the same
KR20080044073A (ko) 박막 트랜지스터 표시판
US20160231631A1 (en) Array substrate and liquid crystal display panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211110

R150 Certificate of patent or registration of utility model

Ref document number: 6977141

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150