KR101894523B1 - 디스플레이장치 및 그 테스트 라인의 수리 방법 - Google Patents
디스플레이장치 및 그 테스트 라인의 수리 방법 Download PDFInfo
- Publication number
- KR101894523B1 KR101894523B1 KR1020167010222A KR20167010222A KR101894523B1 KR 101894523 B1 KR101894523 B1 KR 101894523B1 KR 1020167010222 A KR1020167010222 A KR 1020167010222A KR 20167010222 A KR20167010222 A KR 20167010222A KR 101894523 B1 KR101894523 B1 KR 101894523B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- tft
- line
- test signal
- connection
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 143
- 238000012360 testing method Methods 0.000 title claims abstract description 101
- 230000008439 repair process Effects 0.000 title description 23
- 239000010409 thin film Substances 0.000 claims abstract description 10
- 238000003698 laser cutting Methods 0.000 claims description 45
- 238000003466 welding Methods 0.000 claims description 40
- 238000005520 cutting process Methods 0.000 claims description 5
- 230000008859 change Effects 0.000 abstract description 7
- 230000002159 abnormal effect Effects 0.000 abstract description 5
- 230000008569 process Effects 0.000 description 16
- 238000001514 detection method Methods 0.000 description 4
- 238000010998 test method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002547 anomalous effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H01L27/3223—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/88—Dummy elements, i.e. elements having non-functional features
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/10—Dealing with defective pixels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
디스플레이장치 및 그 테스트 라인의 수리 방법이 제공되고, 그 방법은 제 1 박막트랜지스터(TFT)의 제 1 입력단과 제 1 출력단 및 테스트 신호 입력 라인 사이의 연결을 차단하는 단계;와, 레이저 용접 방법에 의해 제 1 더미 라인과 테스트 신호 출력 라인을 연결하는 단계;를 포함한다. 본원의 디스플레이장치에서 폭 대 길이의 비율은 변하지 않으며,라이팅 테스트에서 이상 표시가 발생하지 않는다.
Description
본 발명은 평판 디스플레이 기술 분야에 관한 것으로, 더 상세하게는 디스플레이장치 및 그 테스트 라인의 수리 방법에 관한 것이다.
일반적인 종래의 디스플레이 패널 테스트 기술을 예를 들어 설명하면 아래와 같다. 도 1에 도시된 바와 같이, 박막 트랜지스터(TFT)(100)는 스위치로 구현된다. TFT(100)의 드레인(102)은 테스트 신호 발생기(testing signal generator)에 연결되고, TFT(100)의 소스(source)(103)는 디스플레이 패널 내에서 게이트 라인(gate line)/데이터 라인(date line)에 연결되며, TFT(100)의 게이트(101)는 제어 신호 발생기(controlling signal generator)에 연결된다.
테스트 절차 중, 제어 신호 발생기는 게이트(101)로 고전압 수준의 신호를 출력하여 스위치(100)를 켜서 소스(103)와 드레인(102)에 전기가 전도된다. 이 테스트 절차가 완료된 후, 제어 신호 발생기는 게이트(101)로 저전압 수준의 신호를 출력하여 스위치(100)를 꺼서 소스(103)와 드레인(102) 사이의 연결이 차단된다.
제작 과정 중, 입자(particle)가 존재하기 때문에, TFT(100)에서 소스(103)와 드레인(102) 사이에 단락(short circuit)이 발생할 것이다. 예를 들어, 도 2에 도시된 바와 같이, 이 단락은 영역(104)에서 발생한다. 전술한 기술적인 조건에서와 같이, 종래의 수리 방법은 레이저에 의해 차단 위치(cut-off position)(105)에서 컷팅하는 것이다. 그러나, 실제적으로 종래의 기술에서는 여러 문제가 있다. 예를 들면,
1. 단락이 수리되지 않거나, 또는 단락을 수리하기 위해 종래의 방법이 사용되지만 TFT(100)의 폭 대 길이 비율이 변한다면, 디스플레이 패널에 대한 라이팅 테스트(light-on testing)는 불필요한 낭비 및 손실을 발생시키도록 에러 검출을 야기하는, 라인 저항(line resistance)의 차이 또는 라인 결함(line defect)에 기인한 이상 표시(abnormal display)가 발생하였다는 것을 나타낼 것이다.
2. PSVA 타입의 디스플레이 패널에서 경화 과정(curing procedure)이 시행되어 TFT(100)에서 소스(103)와 드레인(102) 사이에 단락이 발생하면, 이것이 수리되지 않거나 또는 수리하기 위해 종래의 방법이 시행되는 경우 디스플레이 패널에서 라인의 영구 고장이 있게 된다.
그러므로, 전술한 문제들을 해결하기 위한 신규한 기술적 해결책을 제공하는 것이 필요하다.
본 발명의 목적은 라이팅 테스트(light-on testing) 중 이상 표시(abnormal display)를 회피하도록 폭 대 길이 비율(width-to-length ration)이 변하지 않는 디스플레이장치 및 그 테스트 라인 수리 방법을 제공하는 것이다.
전술한 기술적인 문제를 해결하기 위해, 본 발명에서 제공되는 하나의 기술적인 해결책은 아래와 같다.
디스플레이장치는 적어도 하나의 제 1 박막 트랜지스터(TFT)를 포함하는 제 1 박막 트랜지스터(TFT) 어레이(array);와, 적어도 하나의 제 2 TFT를 포함하는 제 2 TFT 어레이;와, 적어도 하나의 제 1 더미 라인(dummy line);을 포함하는 디스플레이 패널을 포함하고, 상기 제 1 TFT는 상기 제 2 TFT와 인접하고, 상기 제 2 TFT는 테스트 신호 입력 라인(testing signal input line) 및 상기 제 1 더미 라인과 연결되며; 상기 제 1 TFT에서 단락(short circuit)이 발생하면, 레이저 컷팅 방법에 의해 상기 제 1 TFT의 제 1 입력단과 상기 제 1 더미 라인 사이의 제 1 연결이 차단되고, 상기 레이저 컷팅 방법에 의해 상기 제 1 TFT의 제 1 입력단과 테스트 신호 출력 라인(testing signal output line) 사이의 제 2 연결이 차단되며, 상기 제 1 더미 라인은 레이저 용접 방법에 의해 상기 테스트 신호 출력 라인과 연결되며; 그리고 상기 디스플레이 패널은 적어도 하나의 제어 신호 라인(controlling signal line)을 포함하는 제어 신호 라인 어레이;를 더 포함하고, 상기 제 1 TFT의 제 1 제어단(controlling end)은 상기 제 2 TFT의 제 2 제어단 및 상기 제어 신호 라인과 연결되며, 상기 제 1 TFT에서 단락 발생하면 상기 제어 신호 라인으로부터의 제어 신호가 상기 제 2 제어단에서 수신되며; 상기 제 1 입력단이 상기 제 1 TFT의 소스(source) 또는 드레인(drain)일 경우, 상기 제 1 출력단은 상기 제 1 TFT의 드레인 또는 소스로 된다.
전술한 상기 디스플레이장치에 있어서, 상기 제 2 제어단은 상기 제어 신호에 따라 상기 제 2 TFT에 대응하는 스위치를 켜거나 끄도록 구현된다.
전술한 상기 디스플레이장치에 있어서, 상기 제 2 TFT의 제 2 입력단은 상기 테스트 신호 입력 라인과 연결되고, 상기 제 2 TFT의 제 2 출력단은 상기 제 1 더미 라인과 연결된다.
전술한 상기 디스플레이장치에 있어서, 상기 제 1 더미 라인은 제 1 영역, 제 2 영역 및 제 3 영역을 포함하고; 상기 제 2 영역은 상기 제 1 영역과 상기 제 3 영역 사이에 배치되며, 상기 제 2 출력단과 연결된다. 상기 제 1 TFT에서 단락 발생하면, 상기 제 2 영역은 상기 레이저 용접 방법에 의해 상기 테스트 신호 출력 라인과 연결되고, 상기 제 1 영역과 상기 제 3 영역 사이의 제 3 연결은 상기 레이저 컷팅 방법에 의해 차단되며, 상기 제 3 영역과 상기 제 2 영역 사이의 제 4 연결은 상기 레이저 컷팅 방법에 의해 차단된다.
전술한 상기 디스플레이장치에 있어서, 상기 제 1 더미 라인은 제 1 단과 제 2 단을 구비하고, 상기 제 1 단은 상기 제 2 출력단과 연결되고 상기 제 2 단은 상기 제 1 단의 맞은쪽에서 상기 테스트 신호 출력 라인의 또다른 쪽(side)에 배치된다. 상기 제 1 TFT에서 단락이 발생하면, 상기 제 1 더미 라인은 상기 레이저 용접 방법에 의해 상기 테스트 신호 출력 라인과 연결된다.
전술한 상기 디스플레이장치에 있어서, 상기 디스플레이장치는 제 4 영역, 제 5 영역 및 제 6 영역을 구비한 적어도 하나의 제 2 더미 라인;을 더 포함하고, 상기 제 5 영역은 상기 제 4 영역과 상기 제 6 영역 사이에 배치되며, 상기 제 2 입력단과 연결된다. 상기 제 1 TFT에서 단락이 발생하면, 상기 제 5 영역은 상기 레이저 용접 방법에 의해 상기 테스트 신호 입력 라인과 연결되고, 상기 제 4 영역과 상기 제 5 영역 사이의 제 5 연결은 상기 레이저 컷팅 방법에 의해 차단되며, 상기 제 6 영역과 상기 제 5 영역 사이의 제 6 연결은 상기 레이저 컷팅 방법에 의해 차단된다.
디스플레이장치는 적어도 하나의 제 1 박막 트랜지스터(TFT)를 포함하는 제 1 박막 트랜지스터(TFT) 어레이(array);와, 적어도 하나의 제 2 TFT를 포함하는 제 2 TFT 어레이;와, 적어도 하나의 제 1 더미 라인;을 포함하는 디스플레이 패널을 포함하고, 상기 제 1 TFT는 상기 제 2 TFT에 인접하며, 상기 제 2 TFT는 테스트 신호 입력 라인 및 상기 제 1 더미 라인과 연결된다. 상기 제 1 TFT에서 단락이 발생하면, 상기 제 1 TFT의 제 1 입력단과 상기 제 1 더미 라인 사이의 제 1 연결은 레이저 컷팅 방법에 의해 차단되고, 상기 제 1 TFT의 상기 제 1 입력단과 테스트 신호 출력 라인 사이의 제 2 연결은 상기 레이저 컷팅 방법에 의해 차단되며, 상기 제 1 더미 라인은 레이저 용접 방법에 의해 상기 테스트 신호 출력 라인과 연결된다.
전술한 상기 디스플레이장치에 있어서, 상기 디스플레이 패널은 적어도 하나의 제어 신호 라인을 포함하는 제어 신호 라인 어레이;를 더 포함하고, 상기 제 1 TFT의 제 1 제어단은 상기 제 2 TFT의 제 2 제어단 및 상기 제어 신호 라인과 연결되며, 상기 제 1 TFT에서 단락이 발생하면 상기 제어 신호 라인으로부터의 제어 신호가 상기 제 2 제어단에서 수신된다.
전술한 상기 디스플레이장치에 있어서, 상기 제 2 제어단은 상기 제어 신호에 따라 상기 제 2 TFT에 대응하는 스위치를 켜거나 끄도록 구현된다.
전술한 상기 디스플레이장치에 있어서, 상기 제 2 TFT의 제 2 입력단은 상기 테스트 신호 입력 라인과 연결되고, 상기 제 2 TFT의 제 2 출력단은 상기 제 1 더미 라인과 연결된다.
전술한 상기 디스플레이장치에 있어서, 상기 제 1 더미 라인은 제 1 영역, 제 2 영역 및 제 3 영역을 포함하고; 상기 제 2 영역은 상기 제 1 영역과 상기 제 3 영역 사이에 배치되며, 상기 제 2 출력단과 연결된다. 상기 제 1 TFT에서 단락이 발생하면, 상기 제 2 영역은 상기 레이저 용접 방법에 의해 상기 테스트 신호 출력 라인과 연결되고, 상기 제 1 영역과 상기 제 3 영역 사이의 제 3 연결은 상기 레이저 컷팅 방법에 의해 차단되며, 상기 제 3 영역과 상기 제 2 영역 사이의 제 4 연결은 상기 레이저 컷팅 방법에 의해 차단된다.
전술한 상기 디스플레이장치에 있어서, 상기 제 1 더미 라인은 제 1 단 및 제 2 단을 구비하고, 상기 제 1 단은 상기 제 2 출력단과 연결되며, 상기 제 2 단은 상기 제 1 단의 맞은쪽에서 상기 테스트 신호 출력 라인의 또다른 쪽에 배치된다. 상기 제 1 TFT에서 단락이 발생하면 상기 제 1 더미 라인은 상기 레이저 용접 방법에 의해 상기 테스트 신호 출력 라인과 연결된다.
전술한 상기 디스플레이장치에 있어서, 상기 디스플레이장치는 제 4 영역, 제 5 영역 및 제 6 영역을 구비하는 적어도 하나의 제 2 더미 라인을 더 포함하고; 상기 제 5 영역은 상기 제 4 영역과 상기 제 6 영역 사이에 배치되며, 상기 제 2 입력단과 연결된다. 상기 제 1 TFT에서 단락이 발생하면, 상기 제 5 영역은 상기 레이저 용접 방법에 의해 상기 테스트 신호 입력 라인과 연결되고, 상기 제 4 영역과 상기 제 5 영역 사이의 제 5 연결은 상기 레이저 컷팅 방법에 의해 차단되며, 상기 제 6 영역과 상기 제 5 영역 사이의 제 6 연결은 상기 레이저 컷팅 방법에 의해 차단된다.
전술한 상기 디스플레이장치에 있어서, 상기 제 1 입력단이 상기 제 1 TFT의 소스 또는 드레인일 경우, 상기 제 1 출력단은 상기 제 1 TFT의 드레인 또는 소스로 된다.
상기 디스플레이장치의 테스트 라인 수리 방법은 A. 상기 레이저 컷팅 방법에 의해 상기 제 1 연결 및 상기 제 2 연결을 차단하되, 상기 제 1 연결은 상기 제 1 TFT의 제 1 입력단과 상기 테스트 신호 입력 라인 사이이고, 상기 제 2 연결은 상기 제 1 TFT의 제 1 출력단과 상기 테스트 신호 출력 라인 사이이며; 그리고 B. 상기 디스플레이장치에서 상기 레이저 용접 방법에 의해 상기 제 1 더미 라인을 상기 테스트 신호 출력 라인과 연결하되, 상기 디스플레이장치에서 상기 제 2 TFT의 제 2 입력단은 상기 테스트 신호 입력 라인과 연결되고, 상기 제 2 TFT의 제 2 출력단은 상기 제 1 더미 라인과 연결되는; 것을 포함한다.
전술한 상기 디스플레이장치에 있어서, 단계 B는 B1. 상기 레이저 용접 방법에 의해 상기 제 1 더미 라인의 제 2 영역을 상기 테스트 신호 출력 라인과 연결하는; 것을 포함하고, 상기 수리 방법:은 C. 상기 레이저 컷팅 방법에 의해 제 3 연결 및 제 4 연결을 차단하되, 상기 제 3 연결은 상기 제 1 더미 라인의 제 1 영역과 제 2 영역 사이이고, 상기 제 4 연결은 상기 제 1 더미 라인의 제 3 영역과 제 2 영역 사이이며; 상기 제 2 출력단은 상기 제 2 영역과 연결되고 상기 제 1 영역과 상기 제 3 영역 사이에 배치되는; 것을 더 포함한다.
전술한 상기 디스플레이장치에 있어서, 상기 방법은 D. 상기 레이저 용접 방법에 의해 상기 제 1 더미 라인을 상기 테스트 신호 출력 라인과 연결하는; 것을 더 포함하고, 상기 제 1 더미 라인은 제 1 단과 제 2 단을 구비하되, 상기 제 1 단은 상기 제 2 출력단과 연결되고, 상기 제 2 단은 상기 제 1 단의 맞은쪽에서 상기 테스트 신호 출력 라인의 또다른 쪽에 배치된다.
전술한 상기 디스플레이장치에 있어서, 상기 방법은 E. 상기 레이저 컷팅 방법에 의해 제 5 연결 및 제 6 연결을 차단하되, 상기 제 5 연결은 상기 디스플레이장치에서 제 2 더미 라인의 제 4 영역과 제 5 영역 사이이고, 상기 제 6 연결은 상기 제 2 더미 라인의 제 6 영역과 상기 제 5 영역 사이이며; F. 상기 레이저 용접 방법에 의해 상기 제 5 영역을 상기 테스트 신호 입력 라인과 연결하되, 상기 제 5 영역은 상기 제 4 영역과 상기 제 6 영역 사이이고 상기 제 2 입력단과 연결되는; 것을 더 포함한다.
전술한 상기 디스플레이장치에 있어서, 상기 제 1 입력단이 상기 제 1 TFT의 소스 또는 드레인일 경우, 상기 제 1 출력단은 상기 제 1 TFT의 드레인 또는 소스로 된다.
전술한 상기 디스플레이장치에 있어서, 상기 방법은 G. 상기 제 2 TFT의 제 2 제어단이 상기 디스플레이장치의 제어 신호 라인으로부터 제어 신호를 수신하여 상기 제 2 TFT에 대응하는 스위치를 켜거나 끄는 것을 더 포함한다.
본 발명의 이점은 상기 디스플레이장치의 폭 대 길이의 비율이 변하지 않아서 라이팅 테스트(light-on testing)에서 이상 표시가 발생하지 않고, 에러 검출이 발생하지 않는다는 것이다. 경화 과정(curing process) 중에 상기 디스플레이 패널 내의 라인들의 고장은 감소하며, 상기 디스플레이 패널의 수율(yield)은 증가한다.
도 1은 디스플레이 패널을 테스트하기 위한 종래기술의 방법을 도시한 것이다.
도 2는 도 1의 박막 트랜지스터에서 단락이 발생할 경우의 수리 방법을 도시한 것이다.
도 3a는 본 발명의 제 1 실시예에 따른 디스플레이장치를 도시한 것이다.
도 3b는 도 3a의 디스플레이장치에 대한 수리 방법을 도시한 것이다.
도 4a는 본 발명의 제 2 실시예에 따른 디스플레이장치를 도시한 것이다.
도 4b는 도 4a의 디스플레이장치에 대한 수리 방법을 도시한 것이다.
도 5a는 본 발명의 제 3 실시예에 따른 디스플레이장치를 도시한 것이다.
도 5b는 도 5a의 디스플레이장치에 대한 수리 방법을 도시한 것이다.
도 2는 도 1의 박막 트랜지스터에서 단락이 발생할 경우의 수리 방법을 도시한 것이다.
도 3a는 본 발명의 제 1 실시예에 따른 디스플레이장치를 도시한 것이다.
도 3b는 도 3a의 디스플레이장치에 대한 수리 방법을 도시한 것이다.
도 4a는 본 발명의 제 2 실시예에 따른 디스플레이장치를 도시한 것이다.
도 4b는 도 4a의 디스플레이장치에 대한 수리 방법을 도시한 것이다.
도 5a는 본 발명의 제 3 실시예에 따른 디스플레이장치를 도시한 것이다.
도 5b는 도 5a의 디스플레이장치에 대한 수리 방법을 도시한 것이다.
전술된 본 발명의 기재는 아래의 바람직한 실시예의 상세한 설명 및 첨부 도면들을 참조하면 더욱 잘 이해될 수 있다.
도면에서, 유사한 구조를 가진 구성요소들은 동일한 부호로 표시된다.
도 3a 및 도 3b를 참조하면, 도 3a는 본 발명의 제 1 실시예에 따른 디스플레이장치를 도시한 것이고, 도 3b는 도 3a의 디스플레이장치에 대한 수리 방법을 도시한 것이다. 도 3b의 도트(dot) "●"는 레이저 용접 위치이고, 도 3b의 크로스(cross) "×"는 레이저 컷팅 위치이다.
이 실시예의 디스플레이장치는 디스플레이 패널(300)을 구비한다. 디스플레이 패널(300)은 제 1 박막 트랜지스터(TFT) 어레이(array), 제 2 TFT 어레이, 그리고 적어도 하나의 제 1 더미 라인(306)을 구비한다. 제 1 TFT 어레이는 적어도 하나의 TFT(303)를 구비하고, 제 2 TFT 어레이는 적어도 하나의 TFT(304)를 구비한다. 제 2 TFT(304)는 제 1 TFT(303)를 위한 백업(backup) TFT이고, 이 제 2 TFT(304)는 제 1 TFT(303)에서 단락이 발생하면 디스플레이장치/디스플레이 패널(300)을 수리하기 위해 형성된다.
제 1 TFT(303)는 제 2 TFT(304)에 인접해 있고, 제 2 TFT(304)는 테스트 신호 입력 라인(301) 및 제 1 더미 라인(306)과 연결된다.
제 1 TFT(303)에서 단락이 발생하면, 제 1 TFT(303)의 제 1 입력단과 테스트 신호 입력 라인(301) 사이의 제 1 연결이 레이저 컷팅 방법에 의해 차단된다. 제 1 TFT(303)의 제 1 출력단과 테스트 신호 출력 라인(307) 사이의 제 2 연결은 레이저 컷팅 방법에 의해 차단된다. 제 1 더미 라인(306)은 레이저 용접 방법에 의해 테스트 신호 출력 라인(307)과 연결된다. 제 1 입력단은 제 1 TFT(303)의 소스/드레인이고, 대응되게 제 1 출력단은 제 1 TFT(303)의 드레인/소스이다.
디스플레이 패널(300)은 제어 신호 라인 어레이를 더 구비하고, 이 제어 신호 라인 어레이는 적어도 하나의 제어 신호 라인(302)을 구비한다.
제 1 TFT(303)의 제 1 제어단과 제 2 TFT(304)의 제 2 제어단은 제어 신호 라인(302)과 연결된다. 제 1 TFT(303)에서 단락이 발생할 경우, 제 2 제어단은 제어 신호 라인(302)으로부터 제어 신호를 수신하도록 형성되어 제어 신호에 따라 TFT(304)에 대응하는 스위치를 켜거나 끈다. 제 2 TFT(304)의 제 2 입력단은 테스트 신호 입력 라인(301)과 연결되고, 제 2 TFT(304)의 제 2 출력단은 제 1 더미 라인(306)과 연결된다.
이 실시예에 있어서, 제 1 더미 라인(306)은 제 1 영역(3061), 제 2 영역(3062), 그리고 제 3 영역(3063)을 구비한다. 제 2 영역(3062)은 제 1 영역(3061)과 제 3 영역(3063) 사이에 배치된다. 또한 제 2 영역(3062)은 제 2 출력단과 연결된다.
제 1 TFT(303)에서 단락이 발생하면, 제 2 영역(3062)은 레이저 용접 방법에 의해 테스트 신호 출력 라인(307)과 연결된다. 제 1 영역(3061)과 제 2 영역(3062) 사이의 제 3 연결은 레이저 컷팅 방법에 의해 차단된다. 제 3 영역(3063)과 제 2 영역(3062) 사이의 제 4 연결은 레이저 컷팅 방법에 의해 차단된다.
이 실시예에 있어서, 디스플레이장치의 수리 방법은 (단락된 제 1 TFT(303)와 같이) 손상된 TFT와 테스트 신호 라인(301) 및 (테스트 신호 출력 라인(307)에 대응하는) 데이터 라인/게이트 라인 사이의 연결(상기 제 1 연결 및 상기 제 2 연결)을 차단하는 것이다. 테스트 신호 라인(301)에서의 테스트 신호는 백업 TFT(제 2 TFT(304))로부터 디스플레이 패널 내의 디스플레이 존(display zone)으로 테스트 신호를 전달할 수 있다. 그 후, 상기 제 1 더미가 차단된다. 수리 후, 테스트 신호의 전달 경로는 도 3b에서 화살표와 같이 나타나 있다.
이 실시예의 디스플레이장치의 수리 방법에서는 네 번의 레이저 컷팅 과정과 한 번의 레이저 용접 과정이 요구된다.
도 4a 및 도 4b를 참조하면, 도 4a는 본 발명의 제 2 실시예에 따른 디스플레이장치를 도시한 것이고, 도 4b는 도 4a의 디스플레이장치에 대한 수리 방법을 도시한 것이다. 이 실시예는 제 1 실시예와 유사하며, 이 실시예들 사이의 차이는 아래의 기재에서 설명된다.
이 실시예에 있어서, 제 1 더미 라인(306)은 제 1 단과 제 2 단을 구비한다. 제 1 단은 제 2 단과 연결되며, 이 제 2 단은 제 1 단의 맞은쪽에서 테스트 신호 출력 라인(307)의 또다른 쪽에 배치된다.
제 1 TFT(303)에서 단락이 발생하면, 제 1 더미 라인(306)은 레이저 용접 방법에 의해 테스트 신호 출력 라인(307)과 연결된다.
이 실시예의 디스플레이장치의 테스트 방법에서는 두 번의 레이저 컷팅 과정과 한 번의 레이저 용접 과정이 요구된다.
도 5a 및 도 5b를 참조하면, 도 5a는 본 발명의 제 3 실시예에 따른 디스플레이장치를 도시한 것이고, 도 5b는 도 5a의 디스플레이장치에 대한 수리 방법을 도시한 것이다. 이 실시예는 제 2 실시예와 유사하며, 이 실시예들 사이의 차이는 아래의 기재에서 설명된다.
이 실시예에 있어서, 디스플레이 패널(300)은 적어도 하나의 제 2 더미 라인(305)을 더 구비하고, 이 제 2 더미 라인(305)은 제 4 영역(3051), 제 5 영역(3052), 그리고 제 6 영역(3053)을 구비한다. 제 5 영역(3052)은 제 4 영역(3051)과 제 6 영역(3053) 사이에 배치되고, 제 2 입력단과 연결된다.
제 1 TFT(303)에서 단락이 발생하면, 제 5 영역(3052)은 레이저 용접 방법에 의해 테스트 신호 입력 라인(301)과 연결되고, 제 4 영역(3051)과 제 5 영역(3052) 사이의 제 5 연결은 레이저 컷팅 방법에 의해 차단된다. 제 6 영역(3053)과 제 5 영역(3052) 사이의 제 6 연결은 레이저 컷팅 방법에 의해 차단된다.
이 실시예의 디스플레이장치의 수리 방법에서는 여섯 번의 레이저 컷팅 과정과 두 번의 레이저 용접 과정이 요구된다.
전술한 실시예들 중의 어느 하나(제 1 실시예, 제 2 실시예, 또는 제 3 실시예)에 있어서, 바랍직하게는 제 2 TFT(304)는 제 1 TFT(303)와 동일하다. 예를 들어, 제 2 TFT(304)의 크기 및 특성(properties)은 제 1 TFT(303)와 동일하거나 거의 유사하다. 그러므로, 전술한 기술적 방법이 디스플레이장치를 수리하기 위해 사용된 후, 디스플레이장치에서의 모든 라인의 저항은 변하지 않을 것이다.
전술한 실시예들 중의 어느 하나에 있어서, 제 2 TFT(304)(백업 TFT)는 디스플레이장치를 수리하기 위해 구현된 것이므로, 디스플레이장치의 폭 대 길이의 비율은 변하지 않을 것이며, 라이팅 테스트(light-on testing)에서 이상 표시(abnormal display)가 발생하지 않을 것이며, 에러 감지(error detection)가 발생하지 않을 것이다. 경화 과정(curing process) 동안 디스플레이 패널(300)에서의 라인들의 고장이 감소되며, 디스플레이 패널(300)의 수율(yield)이 증가된다.
도 3a 및 도 3b를 참조하면, 도 3a는 본 발명의 제 1 실시예에 따른 디스플레이장치를 도시한 것이고, 도 3b는 도 3a의 디스플레이장치에 대한 수리 방법을 도시한 것이다. 도 3b의 도트(dot) "●"는 레이저 용접 위치이고, 도 3b의 크로스(cross) "×"는 레이저 컷팅 위치이다.
A. 상기 제 1 연결과 상기 제 2 연결은 레이저 컷팅 방법에 의해 차단된다. 상기 제 1 연결은 제 1 TFT(303)의 제 1 입력단과 테스트 신호 입력 라인(301) 사이이고, 제 2 연결은 제 1 TFT(303)의 제 1 출력단과 테스트 신호 출력 라인(307) 사이이다.
B. 제 1 더미 라인(306)은 디스플레이장치에서 레이저 용접 방법에 의해 테스트 신호 출력 라인(307)과 연결된다. 디스플레이장치의 제 2 TFT(304)의 제 2 입력단은 테스트 신호 입력 라인(301)과 연결되고, 제 2 TFT(304)의 제 2 출력단은 제 1 더미 라인(306)과 연결된다.
이 실시예에 있어서, 단계 B는 아래의 단계를 더 구비한다:
B1. 제 1 더미 라인(306)의 제 2 영역(3062)은 레이저 용접 방법에 의해 테스트 신호 출력 라인(307)과 연결된다.
이 실시예에 있어서, 상기 방법은 아래의 단계를 더 구비한다:
C. 제 3 연결과 제 4 연결은 레이저 컷팅 방법에 의해 차단되는 것을 더 포함한다. 상기 제 3 연결은 제 1 더미 라인(306)의 제 1 영역(3061)과 제 2 영역(3062) 사이이고, 제 4 연결은 제 1 더미 라인(306)의 제 3 영역(3063)과 제 2 영역(3062) 사이이다.
상기 제 2 출력단은 제 2 영역(3062)과 연결되고, 제 2 영역(3062)은 제 1 영역(3061)과 제 3 영역(3063) 사이에 배치된다. 제 2 TFT(304)의 제 2 입력단은 테스트 신호 입력 라인(301)과 연결되고, 제 2 TFT(304)의 제 2 출력단은 제 2 영역(3062)에 의해 제 1 더미 라인(306)과 연결된다. 상기 제 1 입력단이 제 1 TFT(303)의 소스 또는 드레인일 경우, 상기 제 1 출력단은 제 1 TFT(303)의 드레인 또는 소스이다.
이 실시예에 있어서, 제 1 TFT(303)에서 단락이 발생하면, 제 2 TFT(304)의 제 2 제어단은 디스플레이장치의 제어 신호 라인(302)으로부터 제어 신호를 수신하고, 이 제어 신호에 따라 제 2 TFT(304)에 대응하는 스위치를 켜거나 끈다.
이 실시예에 있어서, 제 2 TFT(304)는 제 1 TFT(303)에 대한 백업 TFT이며, 이 제 2 TFT(304)는 제 1 TFT(303)에서 단락이 발생할 경우 디스플레이장치/디스플레이 패널(300)을 수리하도록 구현된다.
이 실시예에 있어서, 디스플레이장치의 수리 방법은 (단락을 가진 제 1 TFT(303)와 같이) 손상된 TFT와 테스트 신호 라인(301) 및 (테스트 신호 출력 라인(307)에 대응하는) 데이터 라인/게이트 라인을 차단하는 것이다. 테스트 신호 라인(301)에서의 테스트 신호는 백업 TFT(제 2 TFT(304))로부터 디스플레이 패널 내의 디스플레이 지역(area)으로 전달된다. 수리 후, 이 테스트 신호의 전달 경로가 도 3b에 화살표로 도시되어 있다.
이 실시예의 디스플레이장치의 수리 방법에서는 네 번의 레이저 컷팅 과정과 한 번의 레이저 용접 과정이 요구된다.
이 실시예에 있어서, 상기 단계들의 실행 순서는 여기에 기재된 것으로 제한되지 않는다. 즉, 전술한 단계들은 어떤 순서로도 실행될 수 있다.
도 4a 및 도 4b는 본 발명의 제 2 실시예에 따른 디스플레이장치를 도시한 것이다. 이 실시예는 제 1 실시예와 유사하며, 이 실시예들 사이의 차이는 아래의 기재에서 설명된다.
이 실시예에 있어서, 상기 방법은 아래의 단계를 더 구비한다:
D. 제 1 더미 라인(306)은 레이저 용접 방법에 의해 테스트 신호 출력 라인(307)과 연결된다.
제 1 더미 라인(306)은 제 1 단과 제 2 단을 구비하고, 상기 제 1 단은 상기 제 2 출력단과 연결되며, 상기 제 2 단은 상기 제 1 단의 맞은쪽에서 테스트 신호 출력 라인(307)의 또다른 쪽에 배치된다.
이 실시예의 디스플레이장치의 수리 방법에서는 두 번의 레이저 컷팅 과정과 한 번의 레이저 용접 과정이 요구된다.
이 실시예에 있어서, 상기 단계들의 실행 순서는 여기에 기재된 것으로 제한되지 않는다. 즉, 전술한 단계들은 어떤 순서로도 실행될 수 있다.
도 5a 및 도 5b는 본 발명의 제 3 실시예에 따른 디스플레이장치를 도시한 것이다. 이 실시예는 제 1 또는 제 2 실시예와 유사하며, 이 실시예들 사이의 차이는 아래의 기재에서 설명된다.
이 실시예에 있어서, 상기 방법은 아래의 단계들을 더 구비한다:
E. 제 5 연결 및 제 6 연결이 레이저 컷팅 방법에 의해 차단되는 것을 더 구비한다. 상기 제 5 연결은 상기 디스플레이장치에서 제 2 더미 라인(305)의 제 4 영역(3051)과 제 5 영역(3052) 사이이고, 상기 제 6 연결은 상기 제 2 더미 라인(305)의 제 6 영역(3053)과 제 5 영역(3052) 사이이다.
F. 제 5 영역(3052)은 상기 레이저 용접 방법에 의해 테스트 신호 입력 라인(301)과 연결된다.
상기 제 5 영역은 상기 제 4 영역과 상기 제 6 영역 사이이고, 상기 제 2 입력단과 연결된다.
이 실시예의 디스플레이장치의 수리 방법에서는 여섯 번의 레이저 컷팅 과정과 두 번의 레이저 용접 과정이 요구된다.
이 실시예에 있어서, 상기 단계들의 실행 순서는 여기에 기재된 것으로 제한되지 않는다. 즉, 전술한 단계들은 어떤 순서로도 실행될 수 있다.
전술한 실시예들 중의 어느 하나(제 1 실시예, 제 2 실시예, 또는 제 3 실시예)에 있어서, 바랍직하게는 제 2 TFT(304)는 제 1 TFT(303)와 동일하다. 예를 들어, 제 2 TFT(304)의 크기 및 특성(properties)은 제 1 TFT(303)와 동일하거나 거의 유사하다. 그러므로, 전술한 기술적 방법이 디스플레이장치를 수리하기 위해 사용된 후, 디스플레이장치에서의 모든 라인의 저항은 변하지 않을 것이다.
전술한 실시예들 중의 어느 하나에 있어서, 제 2 TFT(304)(백업 TFT)는 디스플레이장치를 수리하기 위해 구현된 것이므로, 디스플레이장치의 폭 대 길이의 비율은 변하지 않을 것이며, 라이팅 테스트(light-on testing)에서 이상 표시(abnormal display)가 발생하지 않을 것이며, 에러 감지(error detection)가 발생하지 않을 것이다. 경화 과정(curing process) 동안 디스플레이 패널(300)에서의 라인들의 고장이 감소되며, 디스플레이 패널(300)의 수율(yield)이 증가된다.
상기에 기재된 바와 같이, 본 발명은 본 발명의 바람직한 실시예들로 기술되었으며, 따라서 오직 수반된 청구항들로 제한되도록 의도된 본 개시의 범위와 의미를 벗어남이 없이 그 실시예들에 대한 많은 변경 및 수정이 수행될 수 있다는 것이 이해될 것이다.
Claims (20)
- 적어도 하나의 제 1 박막 트랜지스터(TFT)를 포함하는 제 1 TFT 어레이(array);
적어도 하나의 제 2 TFT를 포함하는 제 2 TFT 어레이; 및
적어도 하나의 제 1 더미 라인(dummy line);을 포함하는 디스플레이 패널을 포함하고,
상기 제 1 TFT는 상기 제 2 TFT와 인접하고, 상기 제 2 TFT는 테스트 신호 입력 라인(testing signal input line) 및 상기 제 1 더미 라인과 연결되며;
상기 제 1 TFT에서 단락(short circuit)이 발생하면, 레이저 컷팅 방법에 의해 상기 제 1 TFT의 제 1 입력단과 상기 테스트 신호 입력 라인 사이의 제 1 연결이 차단되고, 상기 레이저 컷팅 방법에 의해 상기 제 1 TFT의 제 1 출력단과 테스트 신호 출력 라인(testing signal output line) 사이의 제 2 연결이 차단되며, 상기 제 1 더미 라인은 레이저 용접 방법에 의해 상기 테스트 신호 출력 라인과 연결되며; 그리고
상기 디스플레이 패널은 적어도 하나의 제어 신호 라인(controlling signal line)을 포함하는 제어 신호 라인 어레이;를 더 포함하고,
상기 제 1 TFT의 제 1 제어단(controlling end)은 상기 제 2 TFT의 제 2 제어단 및 상기 제어 신호 라인과 연결되며, 상기 제 1 TFT에서 단락 발생하면 상기 제어 신호 라인으로부터의 제어 신호가 상기 제 2 제어단에서 수신되며;
상기 제 1 입력단이 상기 제 1 TFT의 소스(source) 또는 드레인(drain)일 경우, 제 1 출력단은 상기 제 1 TFT의 드레인 또는 소스로 되는 것을 특징으로 하는 디스플레이장치. - 제1항에 있어서,
상기 제 2 제어단은 상기 제어 신호에 따라 상기 제 2 TFT에 대응하는 스위치를 켜거나 끄도록 구현되는 것을 특징으로 하는 디스플레이장치. - 제1항에 있어서,
상기 제 2 TFT의 제 2 입력단은 상기 테스트 신호 입력 라인과 연결되고, 상기 제 2 TFT의 제 2 출력단은 상기 제 1 더미 라인과 연결되는 것을 특징으로 하는 디스플레이장치. - 제1항에 있어서,
상기 제 1 더미 라인은 제 1 영역, 제 2 영역 및 제 3 영역을 포함하고,
상기 제 2 영역은 상기 제 1 영역과 상기 제 3 영역 사이에 배치되고, 상기 제 2 영역은 제 2 출력단과 연결되며,
상기 제 1 TFT에서 단락 발생하면, 상기 제 2 영역은 상기 레이저 용접 방법에 의해 상기 테스트 신호 출력 라인과 연결되고, 상기 제 1 영역과 상기 제 2 영역 사이의 제 3 연결은 상기 레이저 컷팅 방법에 의해 차단되며, 상기 제 3 영역과 상기 제 2 영역 사이의 제 4 연결은 상기 레이저 컷팅 방법에 의해 차단 것을 특징으로 하는 디스플레이장치. - 제1항에 있어서,
상기 제 1 더미 라인은 제 1 단과 제 2 단을 구비하고, 상기 제 1 단은 제 2 출력단과 연결되고 상기 제 2 단은 상기 제 1 단의 맞은쪽에서 상기 테스트 신호 출력 라인의 또다른 쪽(side)에 배치되며,
상기 제 1 TFT에서 단락이 발생하면, 상기 제 1 더미 라인은 상기 레이저 용접 방법에 의해 상기 테스트 신호 출력 라인과 연결되는 것을 특징으로 하는 디스플레이장치. - 제1항에 있어서,
상기 디스플레이장치는 제 4 영역, 제 5 영역 및 제 6 영역을 구비한 적어도 하나의 제 2 더미 라인;을 더 포함하고,
상기 제 5 영역은 상기 제 4 영역과 상기 제 6 영역 사이에 배치되고, 상기 제 5 영역은 제 2 입력단과 연결되며,
상기 제 1 TFT에서 단락이 발생하면, 상기 제 5 영역은 상기 레이저 용접 방법에 의해 상기 테스트 신호 입력 라인과 연결되고, 상기 제 4 영역과 상기 제 5 영역 사이의 제 5 연결은 상기 레이저 컷팅 방법에 의해 차단되며, 상기 제 6 영역과 상기 제 5 영역 사이의 제 6 연결은 상기 레이저 컷팅 방법에 의해 차단되는 것을 특징으로 하는 디스플레이장치. - 적어도 하나의 제 1 박막 트랜지스터(TFT)를 포함하는 제 1 TFT 어레이(array);
적어도 하나의 제 2 TFT를 포함하는 제 2 TFT 어레이; 및
적어도 하나의 제 1 더미 라인;을 포함하는 디스플레이 패널을 포함하고,
상기 제 1 TFT는 상기 제 2 TFT에 인접하고, 상기 제 2 TFT는 테스트 신호 입력 라인 및 상기 제 1 더미 라인과 연결되며,
상기 제 1 TFT에서 단락이 발생하면, 상기 제 1 TFT의 제 1 입력단과 상기 테스트 신호 입력 라인 사이의 제 1 연결은 레이저 컷팅 방법에 의해 차단되고, 상기 제 1 TFT의 제 1 출력단과 테스트 신호 출력 라인 사이의 제 2 연결은 상기 레이저 컷팅 방법에 의해 차단되며, 상기 제 1 더미 라인은 레이저 용접 방법에 의해 상기 테스트 신호 출력 라인과 연결되고,
상기 디스플레이 패널은 적어도 하나의 제어 신호 라인을 포함하는 제어 신호 라인 어레이;를 더 포함하고,
상기 제 1 TFT의 제 1 제어단은 상기 제 2 TFT의 제 2 제어단 및 상기 제어 신호 라인과 연결되며, 상기 제 1 TFT에서 단락이 발생하면 상기 제어 신호 라인으로부터의 제어 신호가 상기 제 2 제어단에서 수신되는 것을 특징으로 하는 디스플레이장치. - 삭제
- 제7항에 있어서,
상기 제 2 제어단은 상기 제어 신호에 따라 상기 제 2 TFT에 대응하는 스위치를 켜거나 끄도록 구현되는 것을 특징으로 하는 디스플레이장치. - 제7항에 있어서,
상기 제 2 TFT의 제 2 입력단은 상기 테스트 신호 입력 라인과 연결되고, 상기 제 2 TFT의 제 2 출력단은 상기 제 1 더미 라인과 연결되는 것을 특징으로 하는 디스플레이장치. - 제10항에 있어서,
상기 제 1 더미 라인은 제 1 영역, 제 2 영역 및 제 3 영역을 포함하고,
상기 제 2 영역은 상기 제 1 영역과 상기 제 3 영역 사이에 배치되고, 상기 제 2 영역은 상기 제 2 출력단과 연결되며,
상기 제 1 TFT에서 단락이 발생하면, 상기 제 2 영역은 상기 레이저 용접 방법에 의해 상기 테스트 신호 출력 라인과 연결되고, 상기 제 1 영역과 상기 제 2 영역 사이의 제 3 연결은 상기 레이저 컷팅 방법에 의해 차단되며, 상기 제 3 영역과 상기 제 2 영역 사이의 제 4 연결은 상기 레이저 컷팅 방법에 의해 차단되는 것을 특징으로 하는 디스플레이장치. - 제10항에 있어서,
상기 제 1 더미 라인은 제 1 단 및 제 2 단을 구비하고, 상기 제 1 단은 상기 제 2 출력단과 연결되며, 상기 제 2 단은 상기 제 1 단의 맞은쪽에서 상기 테스트 신호 출력 라인의 또다른 쪽에 배치되며,
상기 제 1 TFT에서 단락이 발생하면, 상기 제 1 더미 라인은 상기 레이저 용접 방법에 의해 상기 테스트 신호 출력 라인과 연결되는 것을 특징으로 하는 디스플레이장치. - 제10항에 있어서,
상기 디스플레이장치는 제 4 영역, 제 5 영역 및 제 6 영역을 구비하는 적어도 하나의 제 2 더미 라인을 더 포함하고,
상기 제 5 영역은 상기 제 4 영역과 상기 제 6 영역 사이에 배치되고, 상기 제 5 영역은 상기 제 2 입력단과 연결되며,
상기 제 1 TFT에서 단락이 발생하면, 상기 제 5 영역은 상기 레이저 용접 방법에 의해 상기 테스트 신호 입력 라인과 연결되고, 상기 제 4 영역과 상기 제 5 영역 사이의 제 5 연결은 상기 레이저 컷팅 방법에 의해 차단되며, 상기 제 6 영역과 상기 제 5 영역 사이의 제 6 연결은 상기 레이저 컷팅 방법에 의해 차단되는 것을 특징으로 하는 디스플레이장치. - 삭제
- 제7항의 디스플레이장치에 따른 테스트 라인 수리 방법에 있어서,
A. 상기 레이저 컷팅 방법에 의해 상기 제 1 연결 및 상기 제 2 연결을 차단하고;
B. 상기 디스플레이장치에서 상기 레이저 용접 방법에 의해 상기 제 1 더미 라인을 상기 테스트 신호 출력 라인과 연결하는; 것을 포함하며,
상기 제 1 연결은 상기 제 1 TFT의 제 1 입력단과 상기 테스트 신호 입력 라인 사이이고, 상기 제 2 연결은 상기 제 1 TFT의 제 1 출력단과 상기 테스트 신호 출력 라인 사이이며;
상기 디스플레이장치에서 상기 제 2 TFT의 제 2 입력단은 상기 테스트 신호 입력 라인과 연결되고, 상기 제 2 TFT의 제 2 출력단은 상기 제 1 더미 라인과 연결되는; 것을 특징으로 하는 디스플레이장치의 테스트 라인 수리 방법. - 제15항에 있어서,
단계 B는
B1. 상기 레이저 용접 방법에 의해 상기 제 1 더미 라인의 제 2 영역을 상기 테스트 신호 출력 라인과 연결하는; 것을 포함하고,
상기 방법은
C. 상기 레이저 컷팅 방법에 의해 제 3 연결 및 제 4 연결을 차단하는 것을 더 포함하며,
상기 제 3 연결은 상기 제 1 더미 라인의 제 1 영역과 제 2 영역 사이이고, 상기 제 4 연결은 상기 제 1 더미 라인의 제 3 영역과 제 2 영역 사이이며,
상기 제 2 출력단은 상기 제 2 영역과 연결되고, 상기 제 2 영역은 상기 제 1 영역과 상기 제 3 영역 사이에 배치되는 것을 특징으로 하는 디스플레이장치의 테스트 라인 수리 방법. - 제15항에 있어서,
상기 방법은
D. 상기 레이저 용접 방법에 의해 상기 제 1 더미 라인을 상기 테스트 신호 출력 라인과 연결하는; 것을 더 포함하고,
상기 제 1 더미 라인은 제 1 단과 제 2 단을 구비하되, 상기 제 1 단은 상기 제 2 출력단과 연결되고, 상기 제 2 단은 상기 제 1 단의 맞은쪽에서 상기 테스트 신호 출력 라인의 또다른 쪽에 배치되는 것을 특징으로 하는 디스플레이장치의 테스트 라인 수리 방법. - 제15항에 있어서,
상기 방법은
E. 상기 레이저 컷팅 방법에 의해 제 5 연결 및 제 6 연결을 차단하고;
F. 상기 레이저 용접 방법에 의해 제 5 영역을 상기 테스트 신호 입력 라인과 연결하는; 것을 더 포함하고,
상기 제 5 연결은 상기 디스플레이장치에서 제 2 더미 라인의 제 4 영역과 제 5 영역 사이이고, 상기 제 6 연결은 상기 제 2 더미 라인의 제 6 영역과 상기 제 5 영역 사이이며;
상기 제 5 영역은 상기 제 4 영역과 상기 제 6 영역 사이이고, 상기 제 5 영역은 상기 제 2 입력단과 연결되는; 것을 특징으로 하는 디스플레이장치의 테스트 라인 수리 방법. - 제15항에 있어서,
상기 제 1 입력단이 상기 제 1 TFT의 소스 또는 드레인일 경우, 상기 제 1 출력단은 상기 제 1 TFT의 드레인 또는 소스로 되는 것을 특징으로 하는 디스플레이장치의 테스트 라인 수리 방법. - 제15항에 있어서,
상기 방법은
G. 상기 제 2 TFT의 제 2 제어단에서 상기 디스플레이장치의 제어 신호 라인으로부터의 제어 신호를 수신하여 상기 제 2 TFT에 대응하는 스위치를 켜거나 끄는; 것을 더 포함 것을 특징으로 하는 디스플레이장치의 테스트 라인 수리 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310693323.9 | 2013-12-17 | ||
| CN201310693323.9A CN103680370A (zh) | 2013-12-17 | 2013-12-17 | 显示装置及其测试线路修复方法 |
| PCT/CN2013/090821 WO2015089878A1 (zh) | 2013-12-17 | 2013-12-30 | 显示装置及其测试线路修复方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160060106A KR20160060106A (ko) | 2016-05-27 |
| KR101894523B1 true KR101894523B1 (ko) | 2018-09-04 |
Family
ID=50317762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020167010222A KR101894523B1 (ko) | 2013-12-17 | 2013-12-30 | 디스플레이장치 및 그 테스트 라인의 수리 방법 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JP2016538590A (ko) |
| KR (1) | KR101894523B1 (ko) |
| CN (1) | CN103680370A (ko) |
| EA (1) | EA031911B1 (ko) |
| GB (1) | GB2534317B (ko) |
| WO (1) | WO2015089878A1 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107884693A (zh) * | 2017-11-06 | 2018-04-06 | 武汉华星光电半导体显示技术有限公司 | 电气特性测试方法 |
| US10565912B2 (en) | 2017-11-06 | 2020-02-18 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Electrical characteristics inspection method |
| CN109741699B (zh) * | 2019-01-22 | 2022-03-08 | Tcl华星光电技术有限公司 | 用于显示面板的检测设备 |
| CN111798779B (zh) * | 2019-07-26 | 2022-07-29 | 友达光电股份有限公司 | 用于可挠性显示面板的备用线路系统及其自动切换方法 |
| CN111203631A (zh) * | 2020-03-12 | 2020-05-29 | 苏州晶振智能科技有限公司 | 一种显示屏智能检测激光修复方法 |
| CN114360439B (zh) | 2020-09-30 | 2022-12-20 | 荣耀终端有限公司 | 一种显示装置、驱动芯片及电子设备 |
| CN112289836B (zh) * | 2020-10-26 | 2023-05-02 | 武汉天马微电子有限公司 | 显示面板及显示装置 |
| CN113516917B (zh) * | 2021-05-26 | 2023-05-12 | 京东方科技集团股份有限公司 | 一种显示面板、显示装置及断线修复方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101191964A (zh) | 2006-11-27 | 2008-06-04 | 中华映管股份有限公司 | 像素结构及其修补方法 |
| WO2011096125A1 (ja) * | 2010-02-08 | 2011-08-11 | シャープ株式会社 | 表示装置 |
| CN103345093A (zh) | 2013-06-28 | 2013-10-09 | 京东方科技集团股份有限公司 | 像素单元、阵列基板及其制造、修复方法和显示装置 |
| WO2013174046A1 (zh) | 2012-05-23 | 2013-11-28 | 深圳市华星光电技术有限公司 | 液晶显示面板 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5102361A (en) * | 1989-01-23 | 1992-04-07 | Sharp Kabushiki Kaisha | Method for the manufacture of active matrix display apparatuses |
| JP2007292879A (ja) * | 2006-04-21 | 2007-11-08 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2007292878A (ja) * | 2006-04-21 | 2007-11-08 | Hitachi Displays Ltd | 液晶表示装置及びその製造方法 |
| CN101382709A (zh) * | 2007-09-04 | 2009-03-11 | 上海广电Nec液晶显示器有限公司 | 一种液晶显示器薄膜晶体管结构 |
-
2013
- 2013-12-17 CN CN201310693323.9A patent/CN103680370A/zh active Pending
- 2013-12-30 KR KR1020167010222A patent/KR101894523B1/ko active IP Right Grant
- 2013-12-30 EA EA201690996A patent/EA031911B1/ru not_active IP Right Cessation
- 2013-12-30 WO PCT/CN2013/090821 patent/WO2015089878A1/zh active Application Filing
- 2013-12-30 JP JP2016526832A patent/JP2016538590A/ja active Pending
- 2013-12-30 GB GB1604875.3A patent/GB2534317B/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101191964A (zh) | 2006-11-27 | 2008-06-04 | 中华映管股份有限公司 | 像素结构及其修补方法 |
| WO2011096125A1 (ja) * | 2010-02-08 | 2011-08-11 | シャープ株式会社 | 表示装置 |
| WO2013174046A1 (zh) | 2012-05-23 | 2013-11-28 | 深圳市华星光电技术有限公司 | 液晶显示面板 |
| CN103345093A (zh) | 2013-06-28 | 2013-10-09 | 京东方科技集团股份有限公司 | 像素单元、阵列基板及其制造、修复方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103680370A (zh) | 2014-03-26 |
| JP2016538590A (ja) | 2016-12-08 |
| EA031911B1 (ru) | 2019-03-29 |
| GB201604875D0 (en) | 2016-05-04 |
| KR20160060106A (ko) | 2016-05-27 |
| GB2534317B (en) | 2020-12-09 |
| EA201690996A1 (ru) | 2016-10-31 |
| WO2015089878A1 (zh) | 2015-06-25 |
| GB2534317A (en) | 2016-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101894523B1 (ko) | 디스플레이장치 및 그 테스트 라인의 수리 방법 | |
| CN103325327B (zh) | 一种显示面板、显示面板的检测线路 | |
| JP6977141B2 (ja) | 表示パネルのテスト回路及び表示装置 | |
| US20160041412A1 (en) | Liquid crystal panel test circuit | |
| US11145231B2 (en) | Test circuit and display device | |
| US9947252B2 (en) | Array substrate and detecting method therefore, display panel, and display device for improved detection rate and accuracy of an array test | |
| CN102636928A (zh) | 液晶显示面板配线区线路结构及液晶显示面板测试方法 | |
| CN104280908A (zh) | 一种检测电路和液晶显示面板及其制造方法 | |
| WO2016165248A1 (zh) | 一种驱动芯片、驱动板及其测试方法、显示装置 | |
| CN104503110A (zh) | 显示面板及其修复方法 | |
| CN104461147A (zh) | 显示面板及其修复方法 | |
| CN105185330A (zh) | 一种显示装置及驱动方法 | |
| US11624961B2 (en) | Method for correcting active matrix substrate and method for manufacturing display apparatus | |
| US11112664B2 (en) | Active matrix substrate and display apparatus | |
| US11143926B2 (en) | Active matrix substrate and display apparatus | |
| WO2016206317A1 (en) | Array substrate, display panel and display device having the same, and method thereof | |
| US11181791B2 (en) | Method for correcting active matrix substrate and method for manufacturing display apparatus | |
| TW201640657A (zh) | 主動元件陣列基板 | |
| US20230144117A1 (en) | Goa circuit, display panel, and repair method | |
| US9000435B1 (en) | Display device and testing line repairing method thereof | |
| CN108242446B (zh) | 静电防护结构、阵列基板、显示面板及显示装置 | |
| CN109031722B (zh) | 液晶面板的跨线静电短路缺陷的检测电路及其检测方法 | |
| CN105047125A (zh) | 移位寄存器、其修复方法、栅极集成驱动电路及相应装置 | |
| TW201512735A (zh) | 顯示器、顯示器的修補方法及顯示器的製造方法 | |
| US20170278449A1 (en) | Shading circuit and display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |