JP2016537619A5

JP2016537619A5 -

Info

Publication number: JP2016537619A5
Application number: JP2016518161A
Authority: JP
Filing date: 2014-09-26
Publication date: 2017-11-02
Anticipated expiration: 2034-09-26

Claims

テストフィクスチャであって、
テスト対象設計を前記テストフィクスチャに通信可能に結合するように配されるテストコネクタであって、選択されたピンの第１のセットに結合される共用テストバスを含む、前記テストコネクタと、
前記テストコネクタに通信可能に結合され、ダウンロード可能なテストベンチを受け取るように配される、プログラム可能な論理インタフェースであって、前記ダウンロード可能なテストベンチが、テストベクトルの第１のセットからのテストベクトルを第１のテスト制御バスに適用するように配される、前記プログラム可能な論理インタフェースと、
前記第１のテスト制御バスと第２のテスト制御バスの一方を前記共用テストバスに選択的に結合するように配されるマルチプレクサであって、前記第２のテスト制御バスが、テストベクトルの第２のセットからのテストベクトルを適用するように配される、前記マルチプレクサと、
を含む、テストフィクスチャ。
請求項１に記載のテストフィクスチャであって、
前記テストベクトルの第２のセットが、前記テストベクトルの第１のセットの実行を制御するように人間により動作され得るデバッガにより供給される、テストフィクスチャ。
請求項２に記載のテストフィクスチャであって、
前記共用テストバスのマスターシップを前記デバッガとダウンロード可能なテストベンチとの間で移動させるように配されるアービタを更に含む、テストフィクスチャ。
請求項２に記載のテストフィクスチャであって、
前記テストベクトルの第１のセットが、前記テストコネクタに結合される前記テスト対象設計の性能を検証するように配される、テストフィクスチャ。
請求項３に記載のテストフィクスチャであって、
前記アービタが、前記プログラム可能な論理インターフェースから受信したコマンドに依存する前記共用テストバスのマスターシップを転送する、テストフィクスチャ。
請求項３に記載のテストフィクスチャであって、
前記アービタが、前記第１の制御バスの内容に依存する前記共用テストバスのマスターシップを転送する、テストフィクスチャ。
請求項３に記載のテストフィクスチャであって、
前記アービタが、前記第２の制御バスの内容に依存する前記共用テストバスのマスターシップを転送する、テストフィクスチャ。
請求項３に記載のテストフィクスチャであって、
前記アービタが、テスト対象設計の出力に依存する前記共用テストバスのマスターシップを転送する、テストフィクスチャ。
請求項１に記載のテストフィクスチャであって、
前記テストベクトルの第１のセットがストアされる、アドレス指定可能なメモリを含む、テストフィクスチャ。
請求項９に記載のテストフィクスチャであって、
前記プログラム可能な論理インタフェースが、アドレスを生成するように配されるプログラムカウンタを含むようにプログラムされたフィールドプログラマブルゲートアレイ（ＦＰＧＡ）を含み、そのアドレスにより、前記テストベクトルの第１のセットからのテストベクトルがリトリーブされる、テストフィクスチャ。
請求項１０に記載のテストフィクスチャであって、
前記プログラムカウンタの値が、前記テストベクトルの第１のセットからのリトリーブされたテストベクトルの値に応答して変えられる、テストフィクスチャ。
請求項１１に記載のテストフィクスチャであって、
前記テストベクトルの第１のセットからの前記リトリーブされたテストベクトルの第１のセットの第１の部分が、前記テストコネクタの前記選択されたピンの第１のセットに適用され、
前記テストベクトルの第１のセットに対する前記リトリーブされたテストベクトルの第１のセットの第２の部分が、前記テストコネクタの選択されたピンの第２のセットに結合される第３のテストバスに適用され、
前記テストコネクタの前記選択されたピンの第２のセットが、前記選択されたピンの第１のセットにおける前記選択されたピンとは異なる選択されたピンを含む、テストフィクスチャ。
テスト対象設計を検証してデバッグするための方法であって、
前記テスト対象設計の選択されたピンの第１のセットに結合される共用テストバスを含むテストコネクタを介して前記テスト対象設計と通信し、
第１のテスト制御バスからテストベクトルの第１のセットを含むダウンロード可能なテストベンチを受信することと、
第２のテスト制御バスからテストベクトルの第２のセットを受信することと、
前記テストベクトルの第１のセットの実行を制御するために人間により動作され得るデバッガから前記テストベクトルの第２のセットを供給することと、
前記テストベクトルの第１のセットと前記テストベクトルの第２のセットの一方を前記共用テストバスに選択的に結合することと、
記テスト対象設計で前記テストベクトルの第１のセットと前記テストベクトルの第２のセットの一方を前実行することと、
前記テスト対象設計で前記テストベクトルの第１のセットと前記テストベクトルの第２のセットの前記選択的に結合された一方の実行の結果を考察することと、
を含む、方法。
請求項１３に記載の方法であって、
前記デバッガと前記テスト対象設計の出力に依存する前記ダウンロード可能なテストベンチとの間の前記共用テストバスのマスターシップを転送すること更に含む、方法。