JP2013025795A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2013025795A5 JP2013025795A5 JP2012138096A JP2012138096A JP2013025795A5 JP 2013025795 A5 JP2013025795 A5 JP 2013025795A5 JP 2012138096 A JP2012138096 A JP 2012138096A JP 2012138096 A JP2012138096 A JP 2012138096A JP 2013025795 A5 JP2013025795 A5 JP 2013025795A5
- Authority
- JP
- Japan
- Prior art keywords
- flash
- media controller
- context
- flash media
- lane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Claims (14)
- 1つ以上の専用データ転送パスと、
前記1つ以上の専用データ転送パスに結合された1つ以上のフラッシュレーンコントローラと、
前記1つ以上のフラッシュレーンコントローラに結合された1つ以上のフラッシュバスコントローラ
を備えるフラッシュメディアコントローラ。 - 前記フラッシュメディアコントローラは、フラッシュバンクを有するトランザクションを実行するために必要とされる情報を含むコンテキストを実施する、請求項1に記載のフラッシュメディアコントローラ。
- 前記フラッシュメディアコントローラは、前記フラッシュバンクにおいてロジカルユニットごとにコンテキストの独立したリンクリストを実施する、請求項2に記載のフラッシュメディアコントローラ。
- 前記フラッシュメディアコントローラは、複数のコンテキストリンクからコンテキストをフェッチするように構成される、請求項1に記載のフラッシュメディアコントローラ。
- 単一のインタフェースを提供するように構成された消費コンテキストマネージャを更に備え、該インタフェースを介して、前記フラッシュメディアコントローラに関連する全てのロジカルユニットからの全ての完了状態が報告される、請求項1に記載のフラッシュメディアコントローラ。
- 前記1つ以上のフラッシュレーンコントローラの各々は、前記フラッシュレーンコントローラに接続されたそれぞれのダイ用のフェッチされたコンテキストの現在の状態を保持するダイ管理テーブルと、前記フラッシュメディアコントローラによるコンテキストの実行を管理するように構成されたコンテキストマネージャとを備える、請求項1に記載のフラッシュメディアコントローラ。
- 全二重動作が、前記1つ以上のフラッシュレーンコントローラのそれぞれにおいてサポートされる、請求項1に記載のフラッシュメディアコントローラ。
- 前記フラッシュメディアコントローラは、複数のフラッシュレーンを実施し、該フラッシュレーンのそれぞれは、前記専用データ転送パスのそれぞれの1つを含む独立したレーンアーキテクチャを有する、請求項1に記載のフラッシュメディアコントローラ。
- 少なくとも2つの専用データ転送パスと、
前記少なくとも2つの専用データ転送パスに結合された少なくとも2つのフラッシュレーンコントローラと、
前記少なくとも2つのフラッシュレーンコントローラに結合された少なくとも2つのフラッシュバスコントローラ
を備える装置。 - 少なくとも2つの独立したレーンとして配置された複数のフラッシュストレージデバイスを更に備える、請求項9に記載の装置。
- 前記装置は、チップ上のシステムを構成する、請求項10に記載の装置。
- フラッシュトランザクションの各々はコンテキストによって表わされる、請求項9に記載の装置。
- 前記コンテキストは、フラッシュバンクを有するトランザクションを実行するか、または、システムバッファ内の位置にデータを移動させ、もしくは、該位置からデータを移動させるために、前記装置によって必要とされる全ての情報を含むデータ構造を有することからなる、請求項12に記載の装置。
- 前記データ構造は、前記装置に取り付けられたそれぞれのフラッシュユニット用のコンテキストのリンクリストを提供するように更に構成される、請求項13に記載の装置。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161507646P | 2011-07-14 | 2011-07-14 | |
US61/507,646 | 2011-07-14 | ||
US13/432,394 | 2012-03-28 | ||
US13/432,394 US20130019053A1 (en) | 2011-07-14 | 2012-03-28 | Flash controller hardware architecture for flash devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013025795A JP2013025795A (ja) | 2013-02-04 |
JP2013025795A5 true JP2013025795A5 (ja) | 2015-07-02 |
Family
ID=46548246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012138096A Withdrawn JP2013025795A (ja) | 2011-07-14 | 2012-06-19 | フラッシュデバイスのためのフラッシュコントローラハードウェアアーキテクチャ |
Country Status (6)
Country | Link |
---|---|
US (1) | US20130019053A1 (ja) |
EP (1) | EP2546755A3 (ja) |
JP (1) | JP2013025795A (ja) |
KR (1) | KR20130056811A (ja) |
CN (1) | CN103092782A (ja) |
TW (1) | TW201303594A (ja) |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8959307B1 (en) | 2007-11-16 | 2015-02-17 | Bitmicro Networks, Inc. | Reduced latency memory read transactions in storage devices |
US8665601B1 (en) | 2009-09-04 | 2014-03-04 | Bitmicro Networks, Inc. | Solid state drive with improved enclosure assembly |
US8447908B2 (en) | 2009-09-07 | 2013-05-21 | Bitmicro Networks, Inc. | Multilevel memory bus system for solid-state mass storage |
US8560804B2 (en) | 2009-09-14 | 2013-10-15 | Bitmicro Networks, Inc. | Reducing erase cycles in an electronic storage device that uses at least one erase-limited memory device |
US9372755B1 (en) | 2011-10-05 | 2016-06-21 | Bitmicro Networks, Inc. | Adaptive power cycle sequences for data recovery |
US9043669B1 (en) | 2012-05-18 | 2015-05-26 | Bitmicro Networks, Inc. | Distributed ECC engine for storage media |
KR101932920B1 (ko) * | 2012-09-14 | 2019-03-18 | 삼성전자 주식회사 | 비휘발성 메모리 카드를 제어하는 호스트, 이를 포함하는 시스템 및 이의 동작 방법 |
KR101988260B1 (ko) * | 2012-09-14 | 2019-06-12 | 삼성전자주식회사 | 임베디드 멀티미디어 카드, 및 이의 동작 방법 |
KR101919903B1 (ko) | 2012-09-14 | 2018-11-19 | 삼성전자 주식회사 | 임베디드 멀티미디어 카드, 이를 제어하는 호스트, 및 이들의 동작 방법 |
US8812898B1 (en) * | 2012-09-27 | 2014-08-19 | Cadence Design Systems, Inc. | System and method for transfer of data between memory with dynamic error recovery |
US9423457B2 (en) | 2013-03-14 | 2016-08-23 | Bitmicro Networks, Inc. | Self-test solution for delay locked loops |
US9934045B1 (en) | 2013-03-15 | 2018-04-03 | Bitmicro Networks, Inc. | Embedded system boot from a storage device |
US10120694B2 (en) | 2013-03-15 | 2018-11-06 | Bitmicro Networks, Inc. | Embedded system boot from a storage device |
US9430386B2 (en) | 2013-03-15 | 2016-08-30 | Bitmicro Networks, Inc. | Multi-leveled cache management in a hybrid storage system |
US9720603B1 (en) | 2013-03-15 | 2017-08-01 | Bitmicro Networks, Inc. | IOC to IOC distributed caching architecture |
US9672178B1 (en) | 2013-03-15 | 2017-06-06 | Bitmicro Networks, Inc. | Bit-mapped DMA transfer with dependency table configured to monitor status so that a processor is not rendered as a bottleneck in a system |
US9971524B1 (en) | 2013-03-15 | 2018-05-15 | Bitmicro Networks, Inc. | Scatter-gather approach for parallel data transfer in a mass storage system |
US9798688B1 (en) | 2013-03-15 | 2017-10-24 | Bitmicro Networks, Inc. | Bus arbitration with routing and failover mechanism |
US9734067B1 (en) | 2013-03-15 | 2017-08-15 | Bitmicro Networks, Inc. | Write buffering |
US9400617B2 (en) | 2013-03-15 | 2016-07-26 | Bitmicro Networks, Inc. | Hardware-assisted DMA transfer with dependency table configured to permit-in parallel-data drain from cache without processor intervention when filled or drained |
US10489318B1 (en) | 2013-03-15 | 2019-11-26 | Bitmicro Networks, Inc. | Scatter-gather approach for parallel data transfer in a mass storage system |
US9875205B1 (en) * | 2013-03-15 | 2018-01-23 | Bitmicro Networks, Inc. | Network of memory systems |
US9501436B1 (en) | 2013-03-15 | 2016-11-22 | Bitmicro Networks, Inc. | Multi-level message passing descriptor |
US20160139807A1 (en) * | 2013-07-09 | 2016-05-19 | Hewlett-Packard Development Company, L.P. | Write flow control for memory modules that include or interface with non-compliant memory technologies |
KR20150035078A (ko) * | 2013-09-27 | 2015-04-06 | 삼성전자주식회사 | 반도체 장치 및 시스템 |
US20150199282A1 (en) * | 2014-01-16 | 2015-07-16 | Storart Technology Co., Ltd. | Scramble random seed prediction method with storage device built-in data copy back procedure |
US9542344B2 (en) | 2014-02-19 | 2017-01-10 | Sandisk Technologies Llc | Datapath management in a memory controller |
GB2524063B (en) | 2014-03-13 | 2020-07-01 | Advanced Risc Mach Ltd | Data processing apparatus for executing an access instruction for N threads |
US10078604B1 (en) | 2014-04-17 | 2018-09-18 | Bitmicro Networks, Inc. | Interrupt coalescing |
US10025736B1 (en) | 2014-04-17 | 2018-07-17 | Bitmicro Networks, Inc. | Exchange message protocol message transmission between two devices |
US10042792B1 (en) | 2014-04-17 | 2018-08-07 | Bitmicro Networks, Inc. | Method for transferring and receiving frames across PCI express bus for SSD device |
US10055150B1 (en) | 2014-04-17 | 2018-08-21 | Bitmicro Networks, Inc. | Writing volatile scattered memory metadata to flash device |
US9952991B1 (en) | 2014-04-17 | 2018-04-24 | Bitmicro Networks, Inc. | Systematic method on queuing of descriptors for multiple flash intelligent DMA engine operation |
US9846650B2 (en) * | 2015-03-09 | 2017-12-19 | Samsung Electronics Co., Ltd. | Tail response time reduction method for SSD |
FR3046266A1 (fr) * | 2015-12-28 | 2017-06-30 | Proton World Int Nv | Stockage dans une memoire flash |
US10573324B2 (en) | 2016-02-24 | 2020-02-25 | Dolby International Ab | Method and system for bit reservoir control in case of varying metadata |
EP3495958B1 (en) * | 2016-08-31 | 2020-07-08 | Huawei Technologies Co., Ltd. | Flash memory medium access method and controller |
TWI661352B (zh) * | 2016-09-22 | 2019-06-01 | 慧榮科技股份有限公司 | 資料儲存裝置及其資料寫入方法 |
US10444999B2 (en) | 2016-10-13 | 2019-10-15 | Qualcomm Incorporated | Universal flash storage (UFS) host design for supporting embedded UFS and UFS card |
CN106525231B (zh) * | 2016-10-28 | 2018-03-06 | 中国科学技术大学 | 一种基于可编程逻辑器件的多光子符合计数器 |
US10552050B1 (en) | 2017-04-07 | 2020-02-04 | Bitmicro Llc | Multi-dimensional computer storage system |
TWI658363B (zh) * | 2017-10-20 | 2019-05-01 | 慧榮科技股份有限公司 | 儲存裝置以及其介面晶片 |
JP2019117676A (ja) | 2017-12-27 | 2019-07-18 | 東芝メモリ株式会社 | メモリシステム |
JP2019219984A (ja) * | 2018-06-21 | 2019-12-26 | ルネサスエレクトロニクス株式会社 | メモリモジュール |
CN109614049B (zh) * | 2018-12-11 | 2022-03-25 | 湖南国科微电子股份有限公司 | 闪存控制方法、闪存控制器及闪存系统 |
US10951525B2 (en) * | 2019-01-04 | 2021-03-16 | Intel Corporation | Availability of context information for packet processing |
US11698734B2 (en) | 2020-07-22 | 2023-07-11 | Seagate Technology Llc | Collision reduction through just-in-time resource allocation |
CN114327259B (zh) * | 2021-11-30 | 2023-08-18 | 苏州浪潮智能科技有限公司 | 一种闪存通道控制器运行方法、装置、设备及存储介质 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9125975D0 (en) * | 1991-12-06 | 1992-02-05 | Lucas Ind Plc | Multi-lane controller |
US8452912B2 (en) * | 2007-10-11 | 2013-05-28 | Super Talent Electronics, Inc. | Flash-memory system with enhanced smart-storage switch and packed meta-data cache for mitigating write amplification by delaying and merging writes until a host read |
JP3992952B2 (ja) * | 2001-09-10 | 2007-10-17 | 株式会社日立製作所 | 記憶制御装置およびその運用方法 |
WO2003067798A2 (en) * | 2002-02-04 | 2003-08-14 | Intel Corporation | State record processing |
CA2597692A1 (en) * | 2005-04-21 | 2006-11-02 | Violin Memory, Inc. | Interconnection system |
US8099448B2 (en) * | 2005-11-02 | 2012-01-17 | Qualcomm Incorporated | Arithmetic logic and shifting device for use in a processor |
US8766996B2 (en) * | 2006-06-21 | 2014-07-01 | Qualcomm Incorporated | Unified virtual addressed register file |
CN100458751C (zh) * | 2007-05-10 | 2009-02-04 | 忆正存储技术(深圳)有限公司 | 并行闪存控制器 |
US7822915B2 (en) * | 2007-06-30 | 2010-10-26 | Alcatel-Lucent Usa Inc. | Memory controller for packet applications |
EP2026493A1 (en) * | 2007-08-16 | 2009-02-18 | STMicroelectronics S.r.l. | Method and systems for mesochronous communications in multiple clock domains and corresponding computer program product |
US7822885B2 (en) * | 2007-10-16 | 2010-10-26 | Applied Micro Circuits Corporation | Channel-less multithreaded DMA controller |
US8762620B2 (en) * | 2007-12-27 | 2014-06-24 | Sandisk Enterprise Ip Llc | Multiprocessor storage controller |
US8200940B1 (en) * | 2008-06-30 | 2012-06-12 | Nvidia Corporation | Reduction operations in a synchronous parallel thread processing system with disabled execution threads |
US20100036999A1 (en) * | 2008-08-05 | 2010-02-11 | Zhiqing Zhuang | Novel method of flash memory connection topology in a solid state drive to improve the drive performance and capacity |
US8656082B2 (en) * | 2008-08-05 | 2014-02-18 | Micron Technology, Inc. | Flexible and expandable memory architectures |
US8407399B2 (en) * | 2008-10-29 | 2013-03-26 | Sandisk Il Ltd. | Method and apparatus for enforcing a flash memory caching policy |
KR20100100394A (ko) * | 2009-03-06 | 2010-09-15 | 삼성전자주식회사 | 반도체 디스크 장치 그리고 그것의 데이터 기록 및 읽기 방법 |
US8296480B2 (en) * | 2009-11-30 | 2012-10-23 | Lsi Corporation | Context execution in a media controller architecture |
US8495423B2 (en) * | 2009-08-11 | 2013-07-23 | International Business Machines Corporation | Flash-based memory system with robust backup and restart features and removable modules |
US8176284B2 (en) * | 2009-08-11 | 2012-05-08 | Texas Memory Systems, Inc. | FLASH-based memory system with variable length page stripes including data protection information |
US7941696B2 (en) * | 2009-08-11 | 2011-05-10 | Texas Memory Systems, Inc. | Flash-based memory system with static or variable length page stripes including data protection information and auxiliary protection stripes |
US8255620B2 (en) * | 2009-08-11 | 2012-08-28 | Texas Memory Systems, Inc. | Secure Flash-based memory system with fast wipe feature |
US8886885B2 (en) * | 2009-11-13 | 2014-11-11 | Marvell World Trade Ltd. | Systems and methods for operating a plurality of flash modules in a flash memory file system |
US20110119327A1 (en) * | 2009-11-17 | 2011-05-19 | Casdex, Inc. | System and Method for Efficiently Uploading Data Into A Content Addressable Storage System |
WO2011070526A1 (en) * | 2009-12-11 | 2011-06-16 | International Business Machines Corporation | Flash memory controller |
US8595411B2 (en) * | 2009-12-30 | 2013-11-26 | Sandisk Technologies Inc. | Method and controller for performing a sequence of commands |
TWI399643B (zh) * | 2009-12-31 | 2013-06-21 | Phison Electronics Corp | 快閃記憶體儲存系統及其控制器與資料寫入方法 |
US9009391B2 (en) * | 2010-10-25 | 2015-04-14 | Fastor Systems, Inc. | Solid state drive architecture |
-
2012
- 2012-03-28 US US13/432,394 patent/US20130019053A1/en not_active Abandoned
- 2012-06-19 JP JP2012138096A patent/JP2013025795A/ja not_active Withdrawn
- 2012-07-13 EP EP20120176433 patent/EP2546755A3/en not_active Withdrawn
- 2012-07-13 KR KR1020120076963A patent/KR20130056811A/ko not_active Application Discontinuation
- 2012-07-13 CN CN2012102449143A patent/CN103092782A/zh active Pending
- 2012-07-16 TW TW101125554A patent/TW201303594A/zh unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013025795A5 (ja) | ||
JP2012181916A5 (ja) | ||
WO2014116861A3 (en) | Parallel processing with proactive solidarity cells | |
CN106662995B (zh) | 用于提供中间线程抢占的装置、方法、系统、介质和设备 | |
JP2013524383A5 (ja) | ||
JP2013525924A5 (ja) | ||
JP2007272895A5 (ja) | ||
EP2546755A3 (en) | Flash controller hardware architecture for flash devices | |
WO2015044696A3 (en) | Computer architecture and processing method | |
JP2013025792A5 (ja) | ||
JP2010102719A5 (ja) | ||
JP2012232363A5 (ja) | ロボット制御システム及びロボットシステム | |
JP2013012208A5 (ja) | ||
JP2013512509A5 (ja) | ||
DE602006018862D1 (de) | Flusssteuerungsverfahren für verbesserten datentransfer via schaltmatrix | |
WO2012068475A3 (en) | Method and apparatus for moving data from a simd register file to general purpose register file | |
JP2013235576A5 (ja) | ||
GB2466106B (en) | Deadlock avoidance by using multiple virtual channels of a bus | |
JP2015506042A5 (ja) | ||
EP2523142A3 (en) | Feature license management system | |
JP2008027247A5 (ja) | ||
WO2012140670A3 (en) | Multi-host sata controller | |
WO2013080027A3 (en) | Interrupt handling systems and methods for pcie bridges with multiple buses | |
RU2015127784A (ru) | Компенсация отказов в транспортном средстве | |
JP2011508296A5 (ja) |