KR20150035078A - 반도체 장치 및 시스템 - Google Patents

반도체 장치 및 시스템 Download PDF

Info

Publication number
KR20150035078A
KR20150035078A KR20130115231A KR20130115231A KR20150035078A KR 20150035078 A KR20150035078 A KR 20150035078A KR 20130115231 A KR20130115231 A KR 20130115231A KR 20130115231 A KR20130115231 A KR 20130115231A KR 20150035078 A KR20150035078 A KR 20150035078A
Authority
KR
South Korea
Prior art keywords
interface
host
flash
ssd
flash memory
Prior art date
Application number
KR20130115231A
Other languages
English (en)
Inventor
라광현
장우석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20130115231A priority Critical patent/KR20150035078A/ko
Priority to US14/460,483 priority patent/US20150095557A1/en
Publication of KR20150035078A publication Critical patent/KR20150035078A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 장치가 제공된다. 반도체 장치는 적어도 하나의 디바이스 드라이브를 구동하고, SSD(Solid State Drive)를 구동하는 호스트 코어; 상기 호스트 코어와, 외부의 상기 SSD와 인터페이스하는 플래시 인터페이스; 및 상기 호스트 코어와 상기 플래시 인터페이스 사이의 신호를 전송하는 내부 버스를 포함하고, 상기 호스트 코어, 상기 플래시 인터페이스 및 상기 내부 버스는 하나의 시스템 온 칩(System on Chip)으로 구현된다.

Description

반도체 장치 및 시스템{SEMICONDUCTOR APPARATUS AND SYSTEM}
본 발명은 반도체 장치 및 시스템에 관한 것이다.
플래시 반도체 소자를 이용한 스토리지 장치, 예컨대 SSD(Solid State Drive)는 호스트 장치에 접속되어 호스트 장치와 SSD 간 데이터를 주고 받는다. SSD는 데이터를 저장하기 위한 데이터 저장 영역뿐 아니라, SSD 자체에 내장되어 이를 제어하는 SSD 코어, SSD 자체에 내장된 메모리 인터페이스 및 호스트 장치에 접속하기 위한 인터페이스를 담당하는 SATA 인터페이스 등을 포함할 수 있다.
SSD에 내장된 SSD 코어와 메모리 인터페이스는 호스트 장치를 구성하는 호스트 코어와 호스트 메모리 인터페이스에 대응되는 하드웨어 자원이다. 여기서, SSD 코어와 호스트 코어, 또는 SSD의 메모리 인터페이스와 호스트 메모리 인터페이스의 역할은 유사하므로, 이러한 이중화된 구조에서는 하드웨어 자원이 낭비될 여지가 있다. 한편, 호스트 장치와 SSD가 서로 통신하기 위한 SATA 인터페이스는, 시스템 온 칩의 내부 버스에 비해 속도의 제약이 크다.
미국공개특허 제2012/0203955호는 데이터 처리 장치 및 시스템을 개시하고 있다.
본 발명이 해결하려는 과제는 데이터 입출력 처리 속도를 높이고 소비 전력을 감축시키기 위한 반도체 장치를 제공하는 것이다.
본 발명이 해결하려는 다른 과제는 데이터 입출력 처리 속도를 높이고 및 소비 전력을 감축시키기 위한 반도체 시스템을 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 일 실시예는, 적어도 하나의 디바이스 드라이브를 구동하고, SSD(Solid State Drive)를 구동하는 호스트 코어; 호스트 코어와, 외부의 SSD와 인터페이스하는 플래시 인터페이스; 및 호스트 코어와 플래시 인터페이스 사이의 신호를 전송하는 내부 버스를 포함하고, 호스트 코어, 플래시 인터페이스 및 내부 버스는 하나의 시스템 온 칩(System on Chip)으로 구현된다.
상기 호스트 코어는 호스트 장치에 관련된 소프트웨어와 상기 SSD에 관련된 소프트웨어를 모두 실행시킬 수 있다.
상기 SSD에 관련된 소프트웨어는 상기 SSD를 제어하거나 상기 SSD에 저장된 데이터를 처리하는 소프트웨어를 포함할 수 있다.
상기 호스트 코어는 상기 호스트 장치에 관련된 소프트웨어를 실행시키기 위한 제1 코어와 상기 SSD에 관련된 소프트웨어를 실행시키기 위한 제2 코어를 포함할 수 있다.
상기 반도체 장치는 상기 내부 버스에 접속되고, 메모리 장치와 인터페이스하는 호스트 메모리 인터페이스를 더 포함하고, 상기 호스트 메모리 인터페이스는 상기 호스트 장치와 상기 SSD에 의해 공유될 수 있다.
상기 메모리 장치는 상기 호스트 장치에 관련된 데이터와 상기 SSD에 관련된 데이터를 모두 저장할 수 있다.
상기 시스템 온 칩은 SATA 인터페이스를 미포함할 수 있다.
상기 반도체 장치는, 상기 내부 버스에 접속되고, 상기 적어도 하나의 디바이스 드라이브와 인터페이스하는 PCIe 인터페이스를 더 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 다른 실시예는, SSD(Solid State Drive)를 구동하는 호스트 코어; 및 호스트 코어와, 외부의 SSD에 포함된 하나 이상의 플래시 메모리 소자와 인터페이스하는 플래시 인터페이스를 포함하고, 호스트 코어는 하나 이상의 플래시 메모리 소자에 대한 작업 명령을 플래시 인터페이스로 전송하고, 플래시 인터페이스는 작업 명령에 따라 하나 이상의 플래시 메모리 소자에 대한 작업을 직접 수행하고, 호스트 코어와 플래시 인터페이스는 하나의 시스템 온 칩(System on Chip)으로 구현된다.
상기 작업 명령은 상기 하나 이상의 플래시 메모리 소자에 대한 데이터 리드(read) 명령을 포함하고, 상기 플래시 인터페이스는 상기 데이터 리드 명령에 따라 상기 하나 이상의 플래시 메모리 소자에 저장된 데이터를 직접 리드할 수 있다.
상기 작업 명령은 상기 하나 이상의 플래시 메모리 소자에 대한 데이터 라이트(write) 명령을 포함하고, 상기 플래시 인터페이스는 상기 데이터 라이트 명령에 따라 상기 하나 이상의 플래시 메모리 소자에 데이터를 직접 라이트할 수 있다.
상기 호스트 코어와 상기 플래시 인터페이스는 상기 시스템 온 칩의 내부 버스를 통해 접속될 수 있다.
상기 반도체 장치는, 메모리 장치와 인터페이스하는 호스트 메모리 인터페이스를 더 포함하고, 상기 호스트 메모리 인터페이스는 상기 플래시 인터페이스가 상기 데이터 리드 명령에 따라 상기 플래시 메모리 소자로부터 직접 리드한 데이터를 상기 메모리 장치에 저장할 수 있다.
상기 반도체 장치는, 메모리 장치와 인터페이스하는 호스트 메모리 인터페이스를 더 포함하고, 상기 호스트 메모리 인터페이스는 상기 플래시 인터페이스가 상기 데이터 라이트 명령에 따라 상기 플래시 메모리 소자에 직접 라이트할 데이터를 상기 메모리 장치로부터 인출할 수 있다.
상기 과제를 해결하기 위한 본 발명의 반도체 시스템의 일 실시예는, 하나 이상의 플래시 메모리 소자를 포함하는 플래시 메모리 모듈; 외부의 플래시 메모리 모듈을 구동하는 호스트 코어; 및 호스트 코어와, 외부의 플래시 메모리 모듈과 인터페이스하는 플래시 인터페이스를 포함하고, 호스트 코어와 플래시 인터페이스는 하나의 시스템 온 칩(System on Chip)으로 구현된다.
상기 플래시 메모리 모듈은 제1 기판에 형성된 제1 플래시 메모리 모듈 및 제2 기판에 형성된 제2 플래시 메모리 모듈을 포함하고, 상기 제1 플래시 메모리 모듈 및 상기 제2 플래시 메모리 모듈은 모두 상기 플래시 인터페이스에 접속될 수 있다.
상기 플래시 모듈은 서로 다른 복수의 플래시 모듈을 포함하고, 상기 플래시 인터페이스는 상기 복수의 플래시 모듈과 각각 인터페이스하는 복수의 플래시 인터페이스를 포함할 수 있다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 개략도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 반도체 장치에 사용되는 호스트 코어를 설명하기 위한 개략도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 장치에 사용되는 호스트 메모리 인터페이스를 설명하기 위한 개략도이다.
도 4는 호스트 메모리 인터페이스에 접속된 메모리 장치 내부의 논리적 구조를 나타낸 도면이다.
도 5a는 본 발명의 일 실시예에 따른 반도체 장치에서 호스트 코어와 플래시 메모리 소자 사이의 데이터 이동 경로를 나타낸 도면이다.
도 5b는 비교예로서 호스트 코어와 플래시 메모리 소자 사이의 데이터 이동 경로를 나타낸 도면이다.
도 5c는 본 발명의 일 실시예에 따른 반도체 장치에서 메모리 장치와 플래시 메모리 소자 사이의 데이터 이동 경로를 나타낸 도면이다.
도 6은 본 발명의 일 실시예에 따른 반도체 장치의 데이터 리드 동작을 나타낸 도면이다.
도 7은 본 발명의 일 실시예에 따른 반도체 장치의 데이터 라이트 동작을 나타낸 도면이다.
도 8a는 본 발명의 일 실시예에 따른 반도체 시스템을 나타낸 개략도이다.
도 8b는 본 발명의 다른 실시예에 따른 반도체 시스템을 나타낸 개략도이다.
도 9 및 도 10은 본 발명의 또 다른 실시예에 따른 반도체 시스템을 나타낸 개략도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. 제1 소자가 제2 소자에 "직접 연결" 또는 "직접 접속"된다는 것은, 제1 소자와 제2 소자 사이에 다른 소자가 개재되지 않음을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 개략도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 장치(1)는 내부 버스(100), 호스트 코어(102), 호스트 메모리 인터페이스(104) 및 플래시 인터페이스(106)를 포함한다. 또한, 반도체 장치(1)는 PCIe 인터페이스(108)를 더 포함할 수도 있다. 여기서, 반도체 장치(1)는 호스트 장치, 예컨대, 휴대용 단말기에 탑재되어 호스트 장치를 동작시킬 수 있다. 본 발명의 일 실시예에 따른 반도체 장치(1)에 포함되는 내부 버스(100), 호스트 코어(102), 호스트 메모리 인터페이스(104) 및 플래시 인터페이스(106)는 하나의 시스템 온 칩(System on Chip)으로 구현되고, 본 발명의 몇몇의 실시예에서. 상기 시스템 온 칩은 단말기에 탑재되는 어플리케이션 프로세서(Application Processor)로 구현될 수 있다.
내부 버스(100)는 반도체 장치(1) 내부에서 신호가 전송되거나 데이터가 이동되는 통로(path)에 해당한다. 구체적으로, 호스트 코어(102), 호스트 메모리 인터페이스(104), 플래시 인터페이스(106) 및 PCIe 인터페이스(108)는 내부 버스(100)를 통해 서로 접속될 수 있다. 본 발명의 몇몇의 실시예에서, 내부 버스(100)는 AXI(AMBA Advanced eXtensible Interface) 프로토콜에 따르도록 구성될 수 있다.
호스트 코어(102)는, 반도체 장치(1) 상에 구축된 각 구성요소, 즉, 호스트 메모리 인터페이스(104), 플래시 인터페이스(104) 등의 동작을 제어하는 역할을 수행한다. 또한, 호스트 코어(102)는 호스트 장치에 접속되는 메모리 장치(114), SSD(Solid State Drive)(2), 디바이스 드라이브(3) 등의 동작을 제어할 수 있다. 예를 들면, 호스트 코어(102)는 플래시 인터페이스(106)를 제어하여 플래시 인터페이스(106)에 접속된 SSD(2)에 저장된 데이터를 리드(read)하거나 SSD(2)에 새로운 데이터를 라이트(write)할 수 있다.
호스트 메모리 인터페이스(104)는 호스트 장치에 접속되는 메모리 장치(1)와 인터페이스하여 데이터를 주고받을 수 있다. 예를 들어, 호스트 메모리 인터페이스(104)는 SSD(2)로부터 인출된 데이터를 메모리 장치(1)의 특정 주소에 저장하거나, 메모리 장치(1)의 특정 주소에 저장된 데이터를 인출하여 디바이스 드라이브(3)로 전송할 수 있다. 본 발명의 몇몇의 실시예에서, 메모리 장치(1)를 액세스(access)하기 위한 주소는 호스트 코어(102)로부터 획득할 수 있다. 한편, 본 발명의 몇몇의 실시예에서, 메모리 장치(1)는 반도체 메모리, 예를 들면, DDR SDRAM(Double Data Rate Static DRAM), SDR SDRAM(Single Data Rate SDRAM), LPDDR SDRAM(Low Power DDR SDRAM), LPSDR SDRAM(Low Power SDR SDRAM), Direct RDRAM(Rambus DRAM) 등과 같은 DRAM을 비롯한 임의의 휘발성 메모리 장치일 수 있으나, 이에 한정되는 것은 아니다.
플래시 인터페이스(106)는 호스트 장치에 접속되는 SSD(2)와 인터페이스하여 SSD(2)로부터 데이터를 리드하거나 SSD(2)에 데이터를 라이트 할 수 있다. 본 발명의 몇몇의 실시예에서, SSD(2)는 SSD(2) 고유의 연산 코어, 메모리 인터페이스, SATA 인터페이스 등을 미포함하고, 하나 이상의 플래시 메모리 소자(116)들(예컨대, 복수의 NAND 플래시)로 구성된 회로만을 포함할 수 있다. 특히, 본 발명의 일 실시예에 따른 반도체 장치(1)에서 사용되는 플래시 인터페이스(106)는 내부 버스(102)와 하나 이상의 플래시 메모리 소자(116)에 각각 직접 접속될 수 있으며, 플래시 인터페이스(106)와 반도체 장치(1)를 구성하는 다른 요소들 간의 데이터 흐름은 SATA 인터페이스에 비해 데이터 전송률이 현저히 높은 내부 버스만을 통해 이루어진다는 점에서, SSD(2)의 입출력 처리 시간을 현저히 단축시킬 수 있다는 장점이 있다. 또한, SSD(2)에 별개의 연산 코어, 별개의 메모리 인터페이스 및 SATA 인터페이스를 내장시킬 필요가 없어 SSD(2)의 제조 비용을 절감시키고 SSD(2)에서 요구되는 소비 전력을 낮출 수 있다는 장점이 있다.
한편, PCIe 인터페이스(108)는 호스트 장치에 접속되는 디바이스 드라이브(3)와 인터페이스 할 수 있다. 디바이스 드라이브(3)는 반도체 장치(1)의 PCIe 인터페이스(108)와 인터페이스하기 위한 PCIe 인터페이스(118)와, 디바이스 드라이브(3)의 기능을 구현하는 디바이스 드라이브 회로(119)를 포함할 수 있다. 본 발명의 몇몇의 실시예에서, 디바이스 드라이브(3)는 PCIe 인터페이스를 지원하는 그래픽 카드이거나, HDD(Hard Disk Drive) 및 SSD(Solid State Drive)를 비롯한 스토리지 장치일 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 반도체 장치에 사용되는 호스트 코어를 설명하기 위한 개략도이다.
도 2a를 참조하면, 본 발명의 일 실시예에 따른 반도체 장치(1)에서 사용되는 호스트 코어(102)는 호스트 장치와 SSD(2)에 의해 공유된다. 구체적으로, 호스트 코어(102)는 호스트 장치 관련 소프트웨어(200)와 SSD 관련 소프트웨어(202)를 모두 실행시킬 수 있다. 호스트 장치 관련 소프트웨어(200)는, 예를 들면, 호스트 장치에서 수행되는 사용자 어플리케이션 소프트웨어 또는 호스트 장치에서 수행되는 시스템 소프트웨어를 포함할 수 있다. 한편, SSD 관련 소프트웨어(202)는, 예를 들면, SSD(2)를 제어하기 위한 소프트웨어 또는 SSD(2)에 저장된 데이터를 처리하기 위한 소프트웨어를 포함할 수 있다. 본 발명의 몇몇의 실시예에서, 호스트 코어(102)는 호스트 장치 관련 소프트웨어(200)와 SSD 관련 소프트웨어(202)를 동시에 실행시키거나, 순차적으로 실행시킬 수 있다. 한편, 도 2b를 참조하면, 본 발명의 일 실시예에 따른 반도체 장치(1)에서 사용되는 호스트 코어(102)는 호스트 장치 관련 소프트웨어(200)를 실행시키기 위한 제1 코어(102a)와 SSD 관련 소프트웨어(202)를 실행시키기 위한 제2 코어(102b)를 포함할 수도 있다.
즉, 본 발명의 일 실시예에 따른 반도체 장치(1)에서 사용되는 호스트 코어(102)는 호스트 장치와 SSD(2)에 의해 공유되어 호스트 장치 관련 소프트웨어(200)와 SSD 관련 소프트웨어(202)를 모두 처리할 수 있으므로 SSD(2)에 SSD 고유의 코어를 별도로 내장할 필요가 없게 된다. 이에 따라, SSD(2)의 제조 비용을 절감시키고 SSD(2)에서 요구되는 소비 전력을 낮출 수 있다는 장점이 있다.
도 3은 본 발명의 일 실시예에 따른 반도체 장치에 사용되는 호스트 메모리 인터페이스를 설명하기 위한 개략도이고, 도 4는 호스트 메모리 인터페이스에 접속된 메모리 장치의 내부의 논리적 구조를 나타낸 도면이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 반도체 장치(1)에서 사용되는 호스트 메모리 인터페이스(104)는 호스트 장치와 SSD(2)에 의해 공유된다. 구체적으로, 호스트 메모리 인터페이스(104)는 메모리 장치(114)에 호스트 장치 관련 데이터(210)와 SSD 관련 데이터(212)를 모두 실행시킬 수 있다. 호스트 장치 관련 데이터(210)는, 예를 들면, 호스트 장치에서 수행되는 사용자 어플리케이션이 사용하는 데이터 또는 호스트 장치에서 수행되는 시스템 소프트웨어가 사용하는 데이터를 포함할 수 있다. 한편, SSD 관련 데이터(212)는, 예를 들면, SSD(2)로부터 리드한 데이터 또는 SSD(3)에 라이트할 데이터를 포함할 수 있다.
도 4를 참조하면, 본 발명의 몇몇의 실시예에서, 메모리 장치(114) 내부의 논리적 구조는 제1 메모리 영역(300), 제2 메모리 영역(310) 및 제3 메모리 영역(320)을 포함할 수 있다. 제1 메모리 영역(300)은 호스트 장치 관련 데이터(302)를 포함할 수 있고, 제2 메모리 영역(310)은 SSD 관련 데이터(312)를 포함할 수 있다. 제1 메모리 영역(300) 및 제2 메모리 영역(310)은 각각 빈 공간(304, 314)를 더 포함할 수 있다. 제3 메모리 영역(320)은 호스트 장치의 시스템에서 사용되는 영역일 수 있다.
이와 같이, 본 발명의 일 실시예에 따른 반도체 장치(1)에서 사용되는 호스트 메모리 장치(102)는 호스트 장치와 SSD(2)에 의해 공유되어 호스트 장치 관련 데이터(210)와 SSD 관련 데이터(212)를 모두 메모리 장치(1)에 저장할 수 있으므로 SSD(2)에 SSD 고유의 메모리 인터페이스 및 메모리 장치를 별도로 내장할 필요가 없게 된다. 이에 따라, SSD(2)의 제조 비용을 절감시키고 SSD(2)에서 요구되는 소비 전력을 낮출 수 있다는 장점이 있다.
이하에서는 도 5a 내지 도 5c를 참조하여 본 발명의 일 실시예에 따른 반도체 장치와 플래시 메모리 소자 사이의 데이터 이동 경로를 설명하기로 한다.
도 5a는 본 발명의 일 실시예에 따른 반도체 장치에서 호스트 코어와 플래시 메모리 소자 사이의 데이터 이동 경로를 나타낸 도면이고, 도 5b는 비교예로서 호스트 코어와 플래시 메모리 소자 사이의 데이터 이동 경로를 나타낸 도면이다.
도 5a를 참조하면, 호스트 코어(102)에서 생성된 데이터, 예컨대, SSD(2)에 대한 작업 명령은 호스트 내부 버스(100)를 통해 바로 플래시 인터페이스(106)에 전달될 수 있다. 그 후 플래시 인터페이스(106)는 수신한 상기 작업 명령에 따라 SSD(2)의 플래시 메모리 소자(116)와 데이터를 주고 받을 수 있다. 반면, 도 5b를 참조하면, 시스템 온 칩(1')의 호스트 코어(102')에서 생성된 SSD(2')에 대한 작업 명령은 호스트 내부 버스(100')를 통해 SATA 인터페이스(105)에 도달한 후, SSD(2')에 내장된 SATA 인터페이스(107) 및 스토리지 내부 버스(101)를 통해 플래시 인터페이스(106')에 전달될 수 있다. 그 후 플래시 인터페이스(106')는 수신한 상기 작업 명령에 따라 SSD(2')의 플래시 메모리 소자(116')와 데이터를 주고 받을 수 있다.
따라서, 본 발명의 일 실시예에 따른 반도체 장치(1)에서 호스트 코어(102)와 플래시 인터페이스(106) 간의 데이터의 흐름은 SATA 인터페이스에 비해 데이터 전송률이 현저히 높은 내부 버스만을 통해 이루어진다는 점에서, SSD(2)의 입출력 처리 시간을 현저히 단축시킬 수 있다는 장점이 있다.
도 5c는 본 발명의 일 실시예에 따른 반도체 장치에서 메모리 장치와 플래시 메모리 소자 사이의 데이터 이동 경로를 나타낸 도면이다.
도 5c를 참조하면, 호스트 코어(102)의 제어 하에, 예컨대, SSD(2)로부터 리드된 데이터는 플래시 인터페이스(106)에 전달되고, 플래시 인터페이스는(106) 상기 데이터를 호스트 내부 버스(100)를 통해 바로 호스트 메모리 인터페이스(104)에 전달할 수 있다. 그 후 메모리 장치(1)는 호스트 메모리 인터페이스(104)로부터 데이터를 받아 메모리 장치(1) 내에 저장할 수 있다. 또한, 호스트 코어(102)의 제어 하에, 예컨대, 메모리 장치(1) 내에 저장되고 SSD(2)에 라이트될 데이터는 호스트 메모리 인터페이스(104)에 전달되고, 상기 데이터는 호스트 내부 버스(100)를 통해 바로 플래시 인터페이스(106)에 전달될 수 있다.
따라서, 본 발명의 일 실시예에 따른 반도체 장치(1)에서 호스트 메모리 인터페이스(104)와 플래시 인터페이스(106) 간의 데이터의 흐름은 SATA 인터페이스에 비해 데이터 전송률이 현저히 높은 내부 버스만을 통해 이루어진다는 점에서, SSD(2)의 입출력 처리 시간을 현저히 단축시킬 수 있다는 장점이 있다.
이하에서는 도 6 및 도 7을 참조하여 본 발명의 일 실시예에 따른 반도체 장치의 데이터 관련 동작을 설명하기로 한다.
도 6은 본 발명의 일 실시예에 따른 반도체 장치의 데이터 리드 동작을 나타낸 도면이고, 도 7은 본 발명의 일 실시예에 따른 반도체 장치의 데이터 라이트 동작을 나타낸 도면이다.
반도체 장치(1)는 하나 이상의 플래시 메모리 소자(116)와 인터페이스하는 플래시 인터페이스(106), 및 하나 이상의 플래시 메모리 소자(116)에 대한 데이터 리드 명령 또는 데이터 라이트 명령을 플래시 인터페이스(106)로 전송하는 호스트 코어(102)를 포함할 수 있다. 또한, 반도체 장치(1)는 메모리 장치(114)와 인터페이스하는 호스트 메모리 인터페이스(104)를 더 포함할 수 있다. 여기서, 플래시 인터페이스(106)와 호스트 코어(102), 플래시 인터페이스(106)와 호스트 메모리 인터페이스(104)는 반도체 장치(1)의 내부 버스(100)를 통해 접속될 수 있다.
도 6을 참조하면, 호스트 코어(102)는 데이터 리드 명령을 플래시 인터페이스(106)로 전송할 수 있다(S400). 플래시 인터페이스(106)는 수신한 데이터 리드 명령에 따라 하나 이상의 플래시 메모리 소자(106)에 저장된 데이터를 직접 리드할 수 있다. 구체적으로 플래시 인터페이스(106)는 하나 이상의 플래시 메모리 소자(106)에 대해 데이터 리드 요청을 송신할 수 있다(S402). 상기 요청을 수신한 플래시 메모리 소자(106)는 데이터를 리드하여 플래시 인터페이스(106)로 송신할 수 있다(S404). 다음으로 플래시 인터페이스(106)는, 호스트 메모리 인터페이스(104)를 통해 데이터 리드 명령에 따라 직접 리드한 데이터를 메모리 장치(114)에 저장하도록 요청한 후(S406), 호스트 코어(102)에 데이터 리드를 완료했다는 신호를 송신할 수 있다(S408).
도 7을 참조하면, 호스트 코어(102)는 데이터 라이트 명령을 플래시 인터페이스(106)로 전송할 수 있다(S420). 플래시 인터페이스(106)는 수신한 데이터 라이트 명령에 따라 호스트 메모리 인터페이스(104)를 통해 데이터 라이트 명령에 따라 직접 라이트할 데이터를 메모리 장치(114)로부터 인출하도록 요청할 수 있다(S422). 상기 요청을 수신한 호스트 메모리 인터페이스(104)는 메모리 장치(114)로부터 데이터를 인출하여 플래시 인터페이스(106)로 송신한다(S424). 다음으로 플래시 인터페이스(106)는 하나 이상의 플래시 메모리 소자(106)에 데이터를 직접 라이트할 수 있다. 구체적으로 플래시 인터페이스(106)는 하나 이상의 플래시 메모리 소자(106)에 대해 데이터 라이트 요청을 송신할 수 있다(S426). 상기 요청을 수신한 플래시 메모리 소자(106)는 데이터를 라이트한 후 플래시 인터페이스(106)로 데이터 라이트를 완료했다는 신호를 송신할 수 있다(S428). 그 후 플래시 인터페이스(106)는 호스트 코어(102)에 데이터 라이트를 완료했다는 신호를 송신할 수 있다(S430).
도 8a는 본 발명의 일 실시예에 따른 반도체 시스템을 나타낸 개략도이고, 도 8b는 본 발명의 다른 실시예에 따른 반도체 시스템을 나타낸 개략도이다.
도 8a를 참조하면, 본 발명의 일 실시예에 따른 반도체 시스템은 하나 이상의 플래시 메모리 소자(116)를 포함하는 플래시 메모리 모듈(520), 및 플래시 메모리 모듈(520)과 인터페이스하는 플래시 인터페이스(106)를 포함하는 시스템 온 칩(510)을 포함할 수 있고, 플래시 인터페이스(106)는 플래시 메모리 모듈(520)에 직접 접속될 수 있다. 본 발명의 일 실시예에 따른 반도체 시스템에서의 시스템 온 칩(510)과 플래시 메모리 모듈(520)은 동일한 기판(500) 상에 탑재될 수 있으나, 이에 한정되는 것은 아니고, 각각 별개의 기판에 탑재될 수도 있다. 본 발명의 몇몇의 실시예에서, 메모리 모듈(520)은 복수의 NAND 플래시 메모리 소자로 이루어질 수 있으나, 이에 한정되지 않는다.
도 8b를 참조하면, 본 발명의 일 실시예에 따른 반도체 시스템은 플래시 메모리 모듈(520), 및 플래시 메모리 모듈(520)과 인터페이스하는 플래시 인터페이스(106)를 포함하는 시스템 온 칩(510)이 탑재된 기판(500) 및 두 개의 플래시 메모리 모듈(522, 524)이 탑재된 기판(502)을 포함할 수 있다. 여기서, 세 개의 플래시 모듈(520, 522, 524)은 모두 플래시 인터페이스(106)에 접속될 수 있다. 이에 따라, 플래시 스토리지 반도체 시스템의 제조에 있어서, 반도체 장치(1)에 접속되는 플래시 메모리 모듈들을 자유롭게 배치할 수 있게 되므로, 공간적 제약(예컨대, SSD의 규격화된 사이즈 및 형태)을 비교적 덜 받는 구조의 대용량의 플래시 메모리를 구현할 수 있게 된다.
도 9 및 도 10은 본 발명의 또 다른 실시예에 따른 반도체 시스템을 나타낸 개략도이다.
도 9를 참조하면, 본 발명의 또 다른 실시예에 따른 반도체 시스템은 내부 버스(100), 호스트 코어(102), 호스트 메모리 인터페이스(104) 및 복수의 플래시 인터페이스(106a, 106b, 106c)를 포함할 수 있다. 여기서, 호스트 코어(102), 호스트 메모리 인터페이스(104) 및 복수의 플래시 인터페이스(106a, 106b, 106c)는 내부 버스(100)를 통해 서로 접속될 수 있다. 본 발명의 몇몇의 실시예에서, 내부 버스(100)는 AXI(AMBA Advanced eXtensible Interface) 프로토콜에 따르도록 구성될 수 있다. 그리고, 플래시 인터페이스(106a, 106b, 106c)는 호스트 장치에 접속되는 SSD(2a, 2b, 2c)와 각각 인터페이스하여 SSD(2a, 2b, 2c)로부터 데이터를 리드하거나 SSD(2a, 2b, 2c)에 데이터를 라이트 할 수 있다. 본 발명의 몇몇의 실시예에서, SSD(2a, 2b, 2c)는 SSD(2a, 2b, 2c) 고유의 연산 코어, 메모리 인터페이스, SATA 인터페이스 등을 미포함하고, 하나 이상의 플래시 메모리 소자(116a, 116b, 116c)들로 구성된 회로만을 포함할 수 있다.
도 10을 참조하면, 본 발명의 또 다른 실시예에 따른 반도체 시스템은 하나 이상의 플래시 메모리 소자(116)를 포함하는 플래시 메모리 모듈(540, 542, 544), 및 각각의 플래시 메모리 모듈(540, 542, 544)과 인터페이스하는 플래시 인터페이스(106a, 106b, 106c)를 포함하는 시스템 온 칩(530)을 포함할 수 있고, 플래시 인터페이스(106a, 106b, 106c)는 각각의 플래시 메모리 모듈(540, 542, 544)에 직접 접속될 수 있다. 여기서는, 호스트 코어(530) 및 플래시 모듈(540, 542, 544)가 모두 하나의 기판(504)에 탑재되어 있지만, 이에 한정되지 않고, 도 8b와 유사하게 일부의 플래시 모듈(542, 544)은 별개의 기판에 탑재될 수도 있다. 이에 따라, 플래시 스토리지 반도체 시스템의 제조에 있어서, 반도체 장치(1)에 접속되는 플래시 메모리 모듈들을 자유롭게 배치할 수 있게 되므로, 공간적 제약(예컨대, SSD의 규격화된 사이즈 및 형태)을 비교적 덜 받는 구조의 대용량의 플래시 메모리를 구현할 수 있게 된다.
본 발명의 다양한 실시예에 따른 반도체 장치(1)에서 사용되는 플래시 인터페이스(106)는 내부 버스(102)와 하나 이상의 플래시 메모리 소자(116)에 각각 직접 접속될 수 있으며, 플래시 인터페이스(106)와 반도체 장치(1)를 구성하는 다른 요소들 간의 데이터 흐름은 SATA 인터페이스에 비해 데이터 전송률이 현저히 높은 내부 버스만을 통해 이루어진다는 점에서, SSD(2)의 입출력 처리 시간을 현저히 단축시킬 수 있다는 장점이 있다. 또한, SSD(2)에 SATA 인터페이스를 내장시킬 필요가 없어 SSD(2)의 제조 비용을 절감시키고 SSD(3)에서 요구되는 소비 전력을 낮출 수 있다는 장점이 있다.
또한, 본 발명의 다양한 실시예에 따른 반도체 장치(1)에서 사용되는 호스트 코어(102) 및 호스트 메모리 인터페이스(104)는 호스트 장치와 SSD(2)에 의해 공유되므로 SSD(2)에 SSD 고유의 코어 및 메모리 인터페이스를 내장할 필요가 없게 된다. 이에 따라, SSD(2)의 제조 비용을 절감시키고 SSD(3)에서 요구되는 소비 전력을 낮출 수 있다는 장점이 있다.
뿐만 아니라, 본 발명의 다양한 실시예에 따른 반도체 시스템에 따라 플래시 스토리지 반도체 시스템의 제조에 있어서, 반도체 장치(1)에 접속되는 플래시 메모리 모듈들을 자유롭게 배치할 수 있게 되므로, 공간적 제약(예컨대, SSD의 규격화된 사이즈 및 형태)을 비교적 덜 받는 구조의 대용량의 플래시 메모리를 구현할 수 있게 된다.
본 발명의 실시예에 따른 반도체 시스템은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 타블렛(tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로 제공될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 반도체 장치 2: SSD
3: 디바이스 드라이브 100: 내부 버스
102: 호스트 코어 102a: 제1 코어
102b: 제2 코어 104: 호스트 메모리 인터페이스
106, 106a, 106b, 106c: 플래시 인터페이스
108, 118: PCIe 인터페이스 114: 메모리 장치
116: 플래시 메모리 소자 116a, 116b, 116c: 플래시 메모리 모듈
119: 디바이스 드라이브 회로 200: 호스트 장치 관련 소프트웨어
202: SSD 관련 소프트웨어 210, 302: 호스트 장치 관련 데이터
212, 312: SSD 관련 데이터 300: 제1 메모리 영역
304, 314: 빈 공간 310: 제2 메모리 영역
320: 제3 메모리 영역 500, 502: 기판
510, 530: 시스템 온 칩
520, 522, 524, 540, 542, 544: 플래시 메모리 모듈

Claims (10)

  1. 적어도 하나의 디바이스 드라이브를 구동하고, SSD(Solid State Drive)를 구동하는 호스트 코어;
    상기 호스트 코어와, 외부의 상기 SSD와 인터페이스하는 플래시 인터페이스; 및
    상기 호스트 코어와 상기 플래시 인터페이스 사이의 신호를 전송하는 내부 버스를 포함하고,
    상기 호스트 코어, 상기 플래시 인터페이스 및 상기 내부 버스는 하나의 시스템 온 칩(System on Chip)으로 구현되는 반도체 장치.
  2. 제1항에 있어서,
    상기 호스트 코어는 호스트 장치에 관련된 소프트웨어와 상기 SSD에 관련된 소프트웨어를 모두 실행시키는 반도체 장치.
  3. 제2항에 있어서,
    상기 내부 버스에 접속되고, 메모리 장치와 인터페이스하는 호스트 메모리 인터페이스를 더 포함하고,
    상기 호스트 메모리 인터페이스는 상기 호스트 장치와 상기 SSD에 의해 공유되는 반도체 장치.
  4. 제1항에 있어서,
    상기 시스템 온 칩은 SATA 인터페이스를 미포함하는 반도체 장치.
  5. SSD(Solid State Drive)를 구동하는 호스트 코어; 및
    상기 호스트 코어와, 외부의 상기 SSD에 포함된 하나 이상의 플래시 메모리 소자와 인터페이스하는 플래시 인터페이스를 포함하고,
    상기 호스트 코어는 상기 하나 이상의 플래시 메모리 소자에 대한 작업 명령을 상기 플래시 인터페이스로 전송하고,
    상기 플래시 인터페이스는 상기 작업 명령에 따라 상기 하나 이상의 플래시 메모리 소자에 대한 작업을 직접 수행하고,
    상기 호스트 코어와 상기 플래시 인터페이스는 하나의 시스템 온 칩(System on Chip)으로 구현되는 반도체 장치.
  6. 제5항에 있어서,
    상기 작업 명령은 상기 하나 이상의 플래시 메모리 소자에 대한 데이터 리드(read) 명령을 포함하고,
    상기 플래시 인터페이스는 상기 데이터 리드 명령에 따라 상기 하나 이상의 플래시 메모리 소자에 저장된 데이터를 직접 리드하는 반도체 장치.
  7. 제5항에 있어서,
    상기 작업 명령은 상기 하나 이상의 플래시 메모리 소자에 대한 데이터 라이트(write) 명령을 포함하고,
    상기 플래시 인터페이스는 상기 데이터 라이트 명령에 따라 상기 하나 이상의 플래시 메모리 소자에 데이터를 직접 라이트하는 반도체 장치.
  8. 제6항에 있어서,
    메모리 장치와 인터페이스하는 호스트 메모리 인터페이스를 더 포함하고,
    상기 호스트 메모리 인터페이스는 상기 플래시 인터페이스가 상기 데이터 리드 명령에 따라 상기 플래시 메모리 소자로부터 직접 리드한 데이터를 상기 메모리 장치에 저장하는 반도체 장치.
  9. 제7항에 있어서,
    메모리 장치와 인터페이스하는 호스트 메모리 인터페이스를 더 포함하고,
    상기 호스트 메모리 인터페이스는 상기 플래시 인터페이스가 상기 데이터 라이트 명령에 따라 상기 플래시 메모리 소자에 직접 라이트할 데이터를 상기 메모리 장치로부터 인출하는 반도체 장치.
  10. 하나 이상의 플래시 메모리 소자를 포함하는 플래시 메모리 모듈;
    외부의 상기 플래시 메모리 모듈을 구동하는 호스트 코어; 및
    상기 호스트 코어와, 외부의 상기 플래시 메모리 모듈과 인터페이스하는 플래시 인터페이스를 포함하고,
    상기 호스트 코어와 상기 플래시 인터페이스는 하나의 시스템 온 칩(System on Chip)으로 구현되는 반도체 시스템.
KR20130115231A 2013-09-27 2013-09-27 반도체 장치 및 시스템 KR20150035078A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130115231A KR20150035078A (ko) 2013-09-27 2013-09-27 반도체 장치 및 시스템
US14/460,483 US20150095557A1 (en) 2013-09-27 2014-08-15 Semiconductor apparatus and system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130115231A KR20150035078A (ko) 2013-09-27 2013-09-27 반도체 장치 및 시스템

Publications (1)

Publication Number Publication Date
KR20150035078A true KR20150035078A (ko) 2015-04-06

Family

ID=52741298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130115231A KR20150035078A (ko) 2013-09-27 2013-09-27 반도체 장치 및 시스템

Country Status (2)

Country Link
US (1) US20150095557A1 (ko)
KR (1) KR20150035078A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM317043U (en) * 2006-12-27 2007-08-11 Genesys Logic Inc Cache device of the flash memory address transformation layer
US8020035B2 (en) * 2008-07-30 2011-09-13 Hewlett-Packard Development Company, L.P. Expander circuit for a solid state persistent storage device that provides a plurality of interfaces to corresponding storage controllers
US8850114B2 (en) * 2010-09-07 2014-09-30 Daniel L Rosenband Storage array controller for flash-based storage devices
US20130019053A1 (en) * 2011-07-14 2013-01-17 Vinay Ashok Somanache Flash controller hardware architecture for flash devices

Also Published As

Publication number Publication date
US20150095557A1 (en) 2015-04-02

Similar Documents

Publication Publication Date Title
JP6373559B2 (ja) メモリ装置及びメモリ装置の動作方法
EP3014623B1 (en) Hybrid memory device
JP2019067417A (ja) 最終レベルキャッシュシステム及び対応する方法
US9582439B2 (en) Nonvolatile memory system and operating method thereof
US20140181365A1 (en) Techniques to Configure a Solid State Drive to Operate in a Storage Mode or a Memory Mode
CN107039059B (zh) 存储器封装，包括其的存储器模块及存储器封装操作方法
US20170249991A1 (en) Supporting multiple memory types in a memory slot
US20150106574A1 (en) Performing Processing Operations for Memory Circuits using a Hierarchical Arrangement of Processing Circuits
US9009393B1 (en) Hybrid solid-state disk (SSD)/hard disk drive (HDD) architectures
KR101577936B1 (ko) 인텔리전트 듀얼 데이터 레이트 (ｄｄｒ) 메모리 제어기
US9164804B2 (en) Virtual memory module
CN108304334B (zh) 应用处理器和包括中断控制器的集成电路
US20110035537A1 (en) Multiprocessor system having multi-command set operation and priority command operation
US10318418B2 (en) Data storage in a mobile device with embedded mass storage device
JP2018152112A (ja) メモリ装置及びメモリ装置の動作方法
KR102450556B1 (ko) 불휘발성 메모리 장치들을 제어할 수 있는 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템
US11099762B2 (en) Multi host controller and semiconductor device including the same
KR20150035078A (ko) 반도체 장치 및 시스템
US12019581B2 (en) Multi-core processor and storage device
US9552314B2 (en) Memory system having first and second memory devices and driving method thereof
KR20180054394A (ko) 호스트 메모리 버퍼(Host Memory Buffer)를 관리하기 위한 NVMe(Non-Volatile Memory　Express) 컨트롤러를 포함하는 솔리드 스테이트 저장 장치(solid state storage device), 이를 포함하는 시스템 및 호스트의 호스트 메모리 버퍼를 관리하는 방법
JP2003318806A (ja) Ｃｐｕ間通信システムおよびｃｐｕ間通信方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid