JP6373559B2 - メモリ装置及びメモリ装置の動作方法 - Google Patents
メモリ装置及びメモリ装置の動作方法 Download PDFInfo
- Publication number
- JP6373559B2 JP6373559B2 JP2013073033A JP2013073033A JP6373559B2 JP 6373559 B2 JP6373559 B2 JP 6373559B2 JP 2013073033 A JP2013073033 A JP 2013073033A JP 2013073033 A JP2013073033 A JP 2013073033A JP 6373559 B2 JP6373559 B2 JP 6373559B2
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- instruction
- data
- information
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
- G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Description
入力FIFO137、データ入力FIFO139は、メモリ入出力装置11’から出力される順次に命令、アドレス及び優先順位情報を受信する。
10:メモリ装置
11:メモリI/Oインターフェース
100:メモリコントローラ
110:入力ユニット
120:出力ユニット
130:メモリコントロールファイ
111:パケットデコーダ
112:命令キュー
113:書き込みデータキュー
114:バンクコントローラ
115:アービタ
116:バンク状態部
117:入力FIFO
121:パケット生成部
122:出力FIFO
Claims (10)
- 優先順位情報を有する入力情報を受信して、優先順位によって、前記入力情報の実行順序を可変するコントロールロジックと、
データを保存する複数のメモリセルを含んで、前記実行順序に受信された前記各入力情報に基づいて、当該メモリセルで動作を行うメモリセルアレイと、
を含み、
前記優先順位にはタイムアウトカウント情報が含まれ、タイムアウトカウント情報は、クロックカウント数を基準に最大タイムアウトカウントを越す前までに前記各入力情報が実行されなければならないことを意味する情報であり、
前記コントロールロジックに含まれるアービタは、アクティブ命令およびプリチャージ命令を追加的に生成し、
生成した前記アクティブ命令および前記プリチャージ命令を前記優先順位情報を反映して、実行順序を可変するメモリ装置。 - 前記コントロールロジックは、
パケット形態に受信した前記各入力情報を命令、アドレス及び前記優先順位情報にデコーディングするパケットデコーダと、
前記命令、前記アドレス及び前記優先順位情報を保存する命令キューと、
前記メモリセルアレイ内のバンクに対するそれぞれの状態(state)を保存するバンク状態ブロックと、
前記命令及び前記アドレスを受信すれば、前記バンク状態ブロックに保存された前記各バンクの状態をリード(read)またはアップデート(update)するバンクコントローラと、
前記各優先順位情報に基づいて、前記各命令の前記実行順序を可変し、前記実行順序及び前記当該バンクの状態に基づいて、前記命令及び前記アドレスを前記メモリセルアレイに伝送するアービタと、
を含む請求項1に記載のメモリ装置。 - 前記コントロールロジックは、
前記入力情報が、ライト命令、ライトアドレス、前記優先順位情報及びライトデータを含んだ場合、前記ライトデータを受信して保存し、前記実行順序によって、前記ライト命令が、前記メモリセルアレイに出力される時、前記ライトデータも共に出力するライトデータキューをさらに含む請求項1又は2に記載のメモリ装置。 - 前記コントロールロジックは、
前記入力情報が、リード命令、リードアドレス、前記優先順位情報を含んだ場合、前記メモリセルアレイからのリードデータをパケット形態に生成して出力するパケット生成部をさらに含む請求項1又は2に記載のメモリ装置。 - 第1ポートで前記各入力情報のうち、命令、アドレス及び前記優先順位情報を受信して、前記コントロールロジックに伝送する命令アドレス入出力インターフェース部と、
第2ポートで前記各入力情報のうち、ライトデータを受信して、前記コントロールロジックに伝送するか、前記メモリセルアレイからリードされたリードデータを出力するデータ入出力インターフェース部と、
をさらに含む請求項1に記載のメモリ装置。 - 前記コントロールロジックは、
前記命令アドレス入出力インターフェース部から受信した前記命令、前記アドレス、前記優先順位情報をデコーディングする命令アドレスデコーダと、
デコーディングされた前記命令、前記アドレス及び前記優先順位情報を保存する命令キューと、
前記メモリセルアレイ内のバンクに対するそれぞれの状態を保存するバンク状態ブロックと、
前記命令キューから前記命令及びアドレスを受信すれば、前記バンク状態ブロックに保存された前記各バンクの状態をリードまたはアップデートするバンクコントローラと、
前記各優先順位情報に基づいて、前記各命令の前記実行順序を可変し、前記実行順序及び前記当該バンクの状態に基づいて、前記命令及び前記アドレスを前記メモリセルアレイに出力するアービタと、
前記アービタが、前記命令及び前記アドレスを前記メモリセルアレイに出力すれば、タグ応答を生成して、前記命令アドレス入出力インターフェース部に出力するタグ応答生成部と、
を含む請求項5に記載のメモリ装置。 - 前記コントロールロジックは、
前記各入力情報が実行するデータタイプに基づいて、前記実行順序を可変する請求項1に記載のメモリ装置。 - 前記コントロールロジックは、
前記各入力情報のクロックカウントと最大タイムアウトカウントとの差を比較して、前記差が小さな入力情報を残りの入力情報よりも先に実行するように、前記実行順序を可変する請求項1に記載のメモリ装置。 - 前記コントロールロジックは、
前記優先順位情報である順位ビットに基づいて、命令の実行順序を可変する請求項1に記載のメモリ装置。 - 前記コントロールロジックは、
前記入力情報からデコーディングされたアドレスが連続して前記メモリセルの同一ロウに属する回数が、既定の臨界値以下である場合、クローズページ政策に変更し、
前記入力情報からデコーディングされたアドレスが連続して前記メモリセルの同一ロウに属する回数が、既定の臨界値よりも大きな場合、オープンページ政策に変更する請求項1に記載のメモリ装置。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261617271P | 2012-03-29 | 2012-03-29 | |
US61/617,271 | 2012-03-29 | ||
KR1020120145674A KR102031952B1 (ko) | 2012-03-29 | 2012-12-13 | 메모리 장치 및 메모리 장치의 동작방법 |
KR10-2012-0145674 | 2012-12-13 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018093779A Division JP2018152112A (ja) | 2012-03-29 | 2018-05-15 | メモリ装置及びメモリ装置の動作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013206474A JP2013206474A (ja) | 2013-10-07 |
JP6373559B2 true JP6373559B2 (ja) | 2018-08-15 |
Family
ID=48050452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013073033A Active JP6373559B2 (ja) | 2012-03-29 | 2013-03-29 | メモリ装置及びメモリ装置の動作方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9134919B2 (ja) |
EP (1) | EP2645263B1 (ja) |
JP (1) | JP6373559B2 (ja) |
CN (1) | CN103366801B (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150043045A (ko) * | 2013-10-14 | 2015-04-22 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US9430411B2 (en) * | 2013-11-13 | 2016-08-30 | Sandisk Technologies Llc | Method and system for communicating with non-volatile memory |
US9497710B2 (en) * | 2013-11-25 | 2016-11-15 | Qualcomm Incorporated | Multipoint interface shortest pulse width priority resolution |
US9547448B2 (en) | 2014-02-24 | 2017-01-17 | Netapp, Inc. | System and method for transposed storage in raid arrays |
US20150331608A1 (en) * | 2014-05-16 | 2015-11-19 | Samsung Electronics Co., Ltd. | Electronic system with transactions and method of operation thereof |
US9600183B2 (en) * | 2014-09-22 | 2017-03-21 | Intel Corporation | Apparatus, system and method for determining comparison information based on memory data |
US9582201B2 (en) * | 2014-09-26 | 2017-02-28 | Western Digital Technologies, Inc. | Multi-tier scheme for logical storage management |
TWI541647B (zh) * | 2015-02-06 | 2016-07-11 | 瑞昱半導體股份有限公司 | 記憶體控制器及相關的控制方法 |
US20170046102A1 (en) * | 2015-08-14 | 2017-02-16 | Marvell World Trade Ltd. | Flexible interface for nand flash memory |
US9910782B2 (en) * | 2015-08-28 | 2018-03-06 | International Business Machines Corporation | Expedited servicing of store operations in a data processing system |
CN105148514A (zh) * | 2015-09-06 | 2015-12-16 | 骆凌 | 一种游戏视角控制装置和方法 |
US10025531B2 (en) * | 2015-09-10 | 2018-07-17 | HoneycombData Inc. | Reducing read command latency in storage devices |
US10055368B2 (en) * | 2016-02-26 | 2018-08-21 | Sandisk Technologies Llc | Mobile device and method for synchronizing use of the mobile device's communications port among a plurality of applications |
US10592107B2 (en) * | 2016-03-30 | 2020-03-17 | EMC IP Holding Company LLC | Virtual machine storage management queue |
US11221971B2 (en) * | 2016-04-08 | 2022-01-11 | Qualcomm Incorporated | QoS-class based servicing of requests for a shared resource |
US10152237B2 (en) | 2016-05-05 | 2018-12-11 | Micron Technology, Inc. | Non-deterministic memory protocol |
US10534540B2 (en) | 2016-06-06 | 2020-01-14 | Micron Technology, Inc. | Memory protocol |
KR102615659B1 (ko) | 2016-07-08 | 2023-12-20 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 이의 동작 방법 |
US10585624B2 (en) * | 2016-12-01 | 2020-03-10 | Micron Technology, Inc. | Memory protocol |
CN108153582B (zh) * | 2016-12-05 | 2024-01-26 | 北京忆恒创源科技股份有限公司 | Io命令处理方法与介质接口控制器 |
US11003602B2 (en) * | 2017-01-24 | 2021-05-11 | Micron Technology, Inc. | Memory protocol with command priority |
US10540116B2 (en) * | 2017-02-16 | 2020-01-21 | Toshiba Memory Corporation | Method of scheduling requests to banks in a flash controller |
KR102322740B1 (ko) * | 2017-04-24 | 2021-11-09 | 에스케이하이닉스 주식회사 | 복수의 프로세서를 포함하는 컨트롤러 및 컨트롤러의 동작방법 |
US10884656B2 (en) * | 2017-06-16 | 2021-01-05 | Microsoft Technology Licensing, Llc | Performing background functions using logic integrated with a memory |
US10607660B2 (en) * | 2017-07-20 | 2020-03-31 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and operating method of the same |
KR102527925B1 (ko) * | 2017-11-29 | 2023-05-03 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
KR20190088734A (ko) * | 2018-01-19 | 2019-07-29 | 에스케이하이닉스 주식회사 | 메모리 인터페이스와, 이를 포함하는 메모리 컨트롤러 및 이를 포함하는 메모리 시스템 |
KR20190110360A (ko) * | 2018-03-20 | 2019-09-30 | 에스케이하이닉스 주식회사 | 컨트롤러, 이를 포함하는 시스템 및 그 동작 방법 |
US10725696B2 (en) * | 2018-04-12 | 2020-07-28 | Micron Technology, Inc. | Command selection policy with read priority |
US10776268B2 (en) * | 2018-04-19 | 2020-09-15 | Western Digital Technologies, Inc. | Priority addresses for storage cache management |
KR102516584B1 (ko) * | 2018-11-21 | 2023-04-03 | 에스케이하이닉스 주식회사 | 메모리 시스템 |
US10866764B2 (en) * | 2018-07-23 | 2020-12-15 | SK Hynix Inc. | Memory system with parity cache scheme and method of operating such memory system |
US10922038B2 (en) * | 2018-12-31 | 2021-02-16 | Kyocera Document Solutions Inc. | Memory control method, memory control apparatus, and image forming method that uses memory control method |
US10764455B2 (en) | 2018-12-31 | 2020-09-01 | Kyocera Document Solutions Inc. | Memory control method, memory control apparatus, and image forming method that uses memory control method |
SG11202109584YA (en) * | 2019-03-19 | 2021-10-28 | Liveperson Inc | Dynamic communications routing to disparate endpoints |
CN110007859B (zh) * | 2019-03-27 | 2022-04-08 | 新华三云计算技术有限公司 | 一种i/o请求处理方法、装置及客户端 |
CN112395011B (zh) * | 2020-11-24 | 2022-11-29 | 海宁奕斯伟集成电路设计有限公司 | 命令响应信息的返回方法、返回控制装置和电子设备 |
CN112631891A (zh) * | 2021-01-05 | 2021-04-09 | 网易(杭州)网络有限公司 | 性能剖析方法及装置、电子设备、存储介质 |
WO2022261836A1 (zh) * | 2021-06-15 | 2022-12-22 | 华为技术有限公司 | 存储控制方法及装置、存储方法及装置、电子设备及介质 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0719221B2 (ja) * | 1988-12-27 | 1995-03-06 | 日本電気株式会社 | 記憶制御方式 |
JPH06161873A (ja) * | 1992-11-27 | 1994-06-10 | Fujitsu Ltd | 主記憶に対する複数のアクセスポイントのハングアップ処理方式 |
JP3540586B2 (ja) | 1996-12-26 | 2004-07-07 | 株式会社東芝 | 半導体記憶装置 |
US6058461A (en) | 1997-12-02 | 2000-05-02 | Advanced Micro Devices, Inc. | Computer system including priorities for memory operations and allowing a higher priority memory operation to interrupt a lower priority memory operation |
US6122713A (en) | 1998-06-01 | 2000-09-19 | National Instruments Corporation | Dual port shared memory system including semaphores for high priority and low priority requestors |
US6920534B2 (en) * | 2001-06-29 | 2005-07-19 | Intel Corporation | Virtual-port memory and virtual-porting |
AU2003226394A1 (en) * | 2002-04-14 | 2003-11-03 | Bay Microsystems, Inc. | Data forwarding engine |
US7343457B1 (en) * | 2003-08-01 | 2008-03-11 | Unisys Corporation | Dual active bank memory controller |
CN1882928B (zh) * | 2003-12-09 | 2011-03-23 | 汤姆森特许公司 | 存储器控制器 |
US7609584B2 (en) * | 2005-11-19 | 2009-10-27 | Samsung Electronics Co., Ltd. | Latency control circuit and method thereof and an auto-precharge control circuit and method thereof |
JP2008276638A (ja) | 2007-05-02 | 2008-11-13 | Elpida Memory Inc | 半導体記憶装置、メモリアクセス制御システムおよびデータの読み出し方法 |
JP2008287528A (ja) * | 2007-05-18 | 2008-11-27 | Renesas Technology Corp | リクエスト調停装置及びメモリコントローラ |
KR20100042885A (ko) | 2008-10-17 | 2010-04-27 | 삼성전자주식회사 | 비휘발성 메모리 장치의 동작 방법 |
JP5239769B2 (ja) | 2008-11-14 | 2013-07-17 | 富士通株式会社 | リクエスト順序制御システム、リクエスト順序制御方法およびリクエスト順序制御プログラム |
JP5396169B2 (ja) * | 2009-06-22 | 2014-01-22 | オリンパス株式会社 | データアクセス制御装置 |
US8615629B2 (en) * | 2010-01-18 | 2013-12-24 | Marvell International Ltd. | Access scheduler |
JP2011197707A (ja) * | 2010-03-17 | 2011-10-06 | Seiko Epson Corp | メモリー制御装置、メモリー制御システム、記録装置及びメモリー制御方法 |
US8819687B2 (en) * | 2010-05-07 | 2014-08-26 | Advanced Micro Devices, Inc. | Scheduling for multiple memory controllers |
US8850131B2 (en) * | 2010-08-24 | 2014-09-30 | Advanced Micro Devices, Inc. | Memory request scheduling based on thread criticality |
-
2013
- 2013-03-15 US US13/837,519 patent/US9134919B2/en active Active
- 2013-03-27 EP EP13161227.7A patent/EP2645263B1/en active Active
- 2013-03-29 CN CN201310110042.6A patent/CN103366801B/zh active Active
- 2013-03-29 JP JP2013073033A patent/JP6373559B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013206474A (ja) | 2013-10-07 |
CN103366801A (zh) | 2013-10-23 |
US20130262761A1 (en) | 2013-10-03 |
EP2645263B1 (en) | 2017-11-22 |
CN103366801B (zh) | 2017-09-01 |
EP2645263A2 (en) | 2013-10-02 |
US9134919B2 (en) | 2015-09-15 |
EP2645263A3 (en) | 2014-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6373559B2 (ja) | メモリ装置及びメモリ装置の動作方法 | |
US10002668B2 (en) | Memory device, memory module, and memory system | |
US9818707B2 (en) | Stacked memory chip having reduced input-output load, memory module and memory system including the same | |
CN107466418B (zh) | 用于多级别单元模式非易失性存储器的成本优化单级别单元模式非易失性存储器 | |
KR101719092B1 (ko) | 하이브리드 메모리 디바이스 | |
JP6236011B2 (ja) | 物理的な行に共に記憶されたタグ及びデータを有するdramキャッシュ | |
KR102401271B1 (ko) | 메모리 시스템 및 그 동작 방법 | |
US10943183B2 (en) | Electronics device performing software training on memory channel and memory channel training method thereof | |
US10566075B2 (en) | Electronic device performing training on memory device by rank unit and training method thereof | |
EP3361386B1 (en) | Intelligent far memory bandwidth scaling | |
US11036412B2 (en) | Dynamically changing between latency-focused read operation and bandwidth-focused read operation | |
JP2018152112A (ja) | メモリ装置及びメモリ装置の動作方法 | |
JP2014049135A (ja) | 書き込みフェイルを減らすメモリ装置、それを含むメモリシステム及びその書き込み方法 | |
US11599458B2 (en) | Stacked memory device and operating method thereof | |
US10318418B2 (en) | Data storage in a mobile device with embedded mass storage device | |
Khalifa et al. | Memory controller architectures: A comparative study | |
KR20120130871A (ko) | 메모리 시스템 및 그 리프레시 제어 방법 | |
US20140331006A1 (en) | Semiconductor memory devices | |
JP2021043975A (ja) | インターフェース回路並びにメモリ装置及びその動作方法 | |
KR102345539B1 (ko) | 내부 프로세스를 수행하는 메모리 장치 및 그 동작방법 | |
KR20220032366A (ko) | 가변적인 모드 설정을 수행하는 메모리 장치 및 그 동작방법 | |
TW202403556A (zh) | 記憶體系統及其操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20141226 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160329 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170321 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171128 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180515 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20180522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180718 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6373559 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |